JP3068112U - チップスケ―ルパッケ―ジ構造 - Google Patents
チップスケ―ルパッケ―ジ構造Info
- Publication number
- JP3068112U JP3068112U JP1999007743U JP774399U JP3068112U JP 3068112 U JP3068112 U JP 3068112U JP 1999007743 U JP1999007743 U JP 1999007743U JP 774399 U JP774399 U JP 774399U JP 3068112 U JP3068112 U JP 3068112U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package structure
- openings
- chip scale
- scale package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 応力集中による破損を防止すると共に、製造
コストを縮減できるチップスケールパッケージ構造を提
供すること。 【解決手段】 セラミック製の基板(10)と、該基板
(10)上に設けられ、マトリックス状に構成される複
数組みのダイ(11)と、各該ダイ(11)に夫々設け
られるボンディングワイヤ(12)と、該基板(10)
に覆設されると共に、該マトリックス状の複数の開口
(21)を有する隔板(20)と、該隔板(20)にお
ける各開口(21)の内部に充填される樹脂液(22)
とを有し、各前記開口(21)内の四つ角は夫々R状に
形成されることを特徴としている。
コストを縮減できるチップスケールパッケージ構造を提
供すること。 【解決手段】 セラミック製の基板(10)と、該基板
(10)上に設けられ、マトリックス状に構成される複
数組みのダイ(11)と、各該ダイ(11)に夫々設け
られるボンディングワイヤ(12)と、該基板(10)
に覆設されると共に、該マトリックス状の複数の開口
(21)を有する隔板(20)と、該隔板(20)にお
ける各開口(21)の内部に充填される樹脂液(22)
とを有し、各前記開口(21)内の四つ角は夫々R状に
形成されることを特徴としている。
Description
【0001】
【考案の属する技術分野】 本考案は、応力集中による破損を防止すること ができると共に、製造コストを縮減(低減)することができるチップスケールパ ッケージ構造に関するものである。
【0002】
従来の集積回路のパッケージ(封止)構造は、図6に示すように、基板(80 )の表面におけるダイ(81)及び該ダイに設けられるボンディングワイヤ(8 2)の外側に封止層(83)を覆設する。該封止層(83)は該ダイ(81)を 取付けて、ワイヤボンディングを行った後、金型を使用して樹脂液を注入し、該 樹脂液を乾燥させることによって、封止層(83)を形成され、パッケージ作業 を完成させる。該上述したように、前記パッケージ作業は金型を使用して行うの で、大変複雑であると共に、製造コストも高い。
【0003】 また、他のパッケージ構造は、図7に示すように、前記基板(80)の表面に 金属或いはセラミック製のカバー(84)を設け、内部におけるダイ(81)及 びボンディングワイヤ(82)を密封する。しかし、この様なパッケージ構造は 、部材の体積が大きいと共に、製造コストも高いという問題点がある。従って、 更に検討する余地がある。
【0004】 本考案は上記の課題を解決するものであり、セラミック製の基板上にマトリッ クス状に構成される複数組みのダイが設けられ、各該ダイに夫々ボンディングワ イヤが設けられ、該基板に該マトリックス状の複数の開口を有する隔板が覆設さ れ、該隔板における各開口の内部に樹脂液が充填されると共に、各前記開口内の 四つ角が夫々R状に形成される。 更に、前記隔板における開口内の四つ角が夫々R状に形成されるので、該四つ 角の応力集中を防止でき、それによって、蒸気圧力装置及び熱衝撃の試験時に発 生する前記基板とエポキシ樹脂との分離を防止できるので、製造コストを縮減す ることができる。
【0005】
本考案は、 セラミック製の基板と、該基板上に設けられ、マトリックス状に構成される複 数組みのダイと、各該ダイに夫々設けられるボンディングワイヤと、該基板に覆 設されると共に、該マトリックス状の複数の開口を有する隔板と、該隔板におけ る各開口の内部に充填される樹脂液とを有し、各前記開口内の四つ角は夫々R状 に形成されることを特徴とするチップスケールパッケージ構造、 を提供する。
【0006】 以下、添付図面を参照して本考案の好適な実施の形態を詳細に説明する。
【0007】 図1は本考案のチップスケールパッケージ構造に係わる分解斜視図であり、図 2は本考案のチップスケールパッケージ構造に係わる平面図であり、図3は本考 案のチップスケールパッケージ構造に係わる側面断面図であり、図4は本考案の チップスケールパッケージ構造に係わる他の部分の側面断面図であり、図5は本 考案のチップスケールパッケージ構造に係わる集積回路の構成を示す側面断面図 である。
【0008】 図1に示すように、本考案のチップスケールパッケージ構造は、基板(10) の表面に複数のダイ(11)が設けられると共に、該ダイ(11)は該基板(1 0)の表面にマトリックス状に配列されている。
【0009】 また、印刷回路板(PCB)から形成される隔板(20)上にマトリックス状 に構成される複数の開口(21)が形成され、前記基板(10)の表面に該隔板 (20)が覆設され、図2に示すように、各該開口(21)は夫々該基板(10 )における各ダイ(11)と対応し合うと共に、各該ダイ(11)は該開口(2 1)の上面から露出する。
【0010】 また、前記開口(21)の内部四つ角が夫々R状に形成されるので、応力集中 を防止できる。
【0011】 図3に示すように、前記隔板(20)は適当な厚さを有すると共に、該隔板( 20)が前記基板(10)の表面に覆設された後、該隔板(20)の最上端は常 に前記ダイ(11)及びボンディングワイヤ(12)の最上端より上方に位置さ れる。 更に、セラミック製の前記基板(10)と接着剤の熱膨張係数の差は大きいの で、該基板(10)の乾燥時或いは熱衝撃試験時に起きる湾曲現象を防止するた めに、該基板(10)と隔板(20)とを直接に結合せず、所定の位置への位置 決めのみを行い、前記基板(10)に隔板(20)を覆設した後、ダイ(11) の取付け及びワイヤボンディングを行う。
【0012】 また、本考案は必ずしも前記基板(10)に隔板(20)を覆設した後に、前 記ダイ(11)の設置やワイヤボンディングを行う必要はなく、マトリックス状 に複数組みの該ダイ(11)を設置してから、該ワイヤボンディングや該基板( 10)への隔板(20)の覆設を行っても良い。従って製造順序に制限されるこ とはない。
【0013】 そして、前記基板(10)への隔板(20)の覆設、前記ダイ(11)の設置 及びワイヤボンディングが完了した後、樹脂液(22)の充填を行う。
【0014】 前記基板(10)の表面に覆設された隔板(20)は完全にパッケージされた 後、裁断され、集積回路の一部分になる。また、図4及び図5に示すように、前 記樹脂液(22)を前記隔板(20)の各開口(21)に形成される空間内に充 填する際、該樹脂液(22)の上端は該隔板(20)の上端と等しい高さにある と共に、平坦状を成す。
【0015】 前記樹脂液(22)の充填が終了した後、前記基板(10)をオーブンに入れ て適当な温度によって乾燥を行い、該樹脂液(22)を硬化させ、各前記開口( 21)に形成される空間内を完全に被覆する。また、上述したように、前記基板 (10)と接着剤とは異なる熱膨張係数を有するので、該基板(10)と隔板( 20)とを直接に結合しない。それによって、前記基板(10)における板材の 乾燥時の湾曲を防止することができる。
【0016】 そして、図5に示すように、乾燥処理後、集積回路の分割(DICING S AW)を行い、その分割は前記隔板(20)における隣り合う各開口(21)の 中心線に沿って行われ、それによって、集積回路が多数組みに分割される。
【0017】 上述したように、本考案のチップスケールパッケージ構造は、前記隔板(20 )における開口(21)内の四つ角が夫々R状に形成されるので、該四つ角の応 力集中を防止でき、それによって、蒸気圧力装置による試験または熱衝撃の試験 をおこなった場合においても、基板(10)と樹脂液(22)とが分離してしま うことを防止することができるのである。 以上、実施例に基づき本考案を説明したが、本考案は上記実施例に何ら限定さ れるものではなく、本考案の趣旨を逸脱しない範囲内で種々の改良変形が可能で あることは容易に推察することができるものである。
【0018】
本考案の効果を下記に示す。 1.従来のパッケージより簡単に製造できると共に、高価な金型を使用する必要 はないので、製造コストを大幅に縮減することができる。 2.前記隔板における開口内の四つ角が夫々R状に形成されることによって、該 四つ角の応力集中を防止できると共に、蒸気圧力装置及び熱衝撃の試験時に発生 する前記基板とエポキシ樹脂との分離を防止できるので、不良品を減らすことが できる。 3.従来のカバーを使用する場合に比べると、本考案は体積が小さくてすむ。 4.本考案は影像検出器のパッケージ以外に、高周波の集積回路部材もパッケー ジできるので、応用範囲が非常に広い。
【図1】本考案のチップスケールパッケージ構造に係わ
る分解斜視図である。
る分解斜視図である。
【図2】本考案のチップスケールパッケージ構造に係わ
る平面図である。
る平面図である。
【図3】本考案のチップスケールパッケージ構造に係わ
る側面断面図である。
る側面断面図である。
【図4】本考案のチップスケールパッケージ構造に係わ
る他の部分の側面断面図である。
る他の部分の側面断面図である。
【図5】本考案のチップスケールパッケージ構造に係わ
る集積回路の構成を示す側面断面図である。
る集積回路の構成を示す側面断面図である。
【図6】従来の他のパッケージ構造に係わる集積回路の
構成を示す側面断面図である。
構成を示す側面断面図である。
【図7】従来の他のパッケージ構造に係わる集積回路の
構成を示す側面断面図である。
構成を示す側面断面図である。
10 基板 11 ダイ 12 ボンディングワイヤ 20 隔板 21 開口 22 樹脂液 80 基板 81 ダイ 82 ボンディングワイヤ 83 封止層 84 カバー
Claims (3)
- 【請求項1】 セラミック製の基板と、 該基板上に設けられ、マトリックス状に構成される複数
組みのダイと、 各該ダイに夫々設けられるボンディングワイヤと、 該基板に覆設されると共に、該マトリックス状の複数の
開口を有する隔板と、 該隔板における各開口の内部に充填される樹脂液とを有
し、 各前記開口内の四つ角は夫々R状に形成されることを特
徴とするチップスケールパッケージ構造。 - 【請求項2】 セラミック製の基板に複数のダイが設け
られ、各該ダイに夫々ボンディングワイヤが設けられる
ことを特徴とする請求項1に記載のチップスケールパッ
ケージ構造。 - 【請求項3】 隔板に複数の開口が形成されると共に、
各該開口はマトリックス状に配列され、各該開口は前記
ダイと位置合わせされることを特徴とする請求項1に記
載のチップスケールパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999007743U JP3068112U (ja) | 1999-10-12 | 1999-10-12 | チップスケ―ルパッケ―ジ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999007743U JP3068112U (ja) | 1999-10-12 | 1999-10-12 | チップスケ―ルパッケ―ジ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3068112U true JP3068112U (ja) | 2000-04-28 |
Family
ID=43201614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1999007743U Expired - Lifetime JP3068112U (ja) | 1999-10-12 | 1999-10-12 | チップスケ―ルパッケ―ジ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068112U (ja) |
-
1999
- 1999-10-12 JP JP1999007743U patent/JP3068112U/ja not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6899534B2 (en) | Mold assembly for a package stack via bottom-leaded plastic (blp) packaging | |
| EP0833382A1 (en) | Plastic package for electronic devices | |
| JPH05343588A (ja) | 一部モールド型pcbチップキャリヤタイプパッケージ | |
| CN101086972B (zh) | 用于mlp高密度包装的多排暴露引线 | |
| US6181560B1 (en) | Semiconductor package substrate and semiconductor package | |
| US4942456A (en) | Plastic packaged device having a hollow portion enclosing a chip element | |
| JP2014116409A (ja) | 電子装置 | |
| JP4925832B2 (ja) | 光センサを実装するための方法 | |
| JP3068112U (ja) | チップスケ―ルパッケ―ジ構造 | |
| KR19990076804A (ko) | Led 문자숫자식 디스플레이용 밀봉 몰드 | |
| TW200306651A (en) | Method for fabricating ceramic chip packages | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| US6627481B2 (en) | Method of manufacturing a semiconductor package with a lead frame having a support structure | |
| JP2007048994A (ja) | 半導体装置及びその製造方法 | |
| US20150206829A1 (en) | Semiconductor package with interior leads | |
| WO2003034487A1 (en) | Semiconductor device and printed substrate used for the semiconductor device | |
| JP2503360Y2 (ja) | 樹脂封止型半導体集積回路装置 | |
| JPH11289031A (ja) | 半導体装置及びその製造方法 | |
| CN100505249C (zh) | 半导体封装构造及其封装方法 | |
| KR20070025566A (ko) | 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지 | |
| JPH1164369A (ja) | 半導体センサ | |
| KR100294912B1 (ko) | 유에프피엘패키지및그제조방법 | |
| JP3956530B2 (ja) | 集積回路の製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 |