JP3070876B2 - イメージセンサアレイ - Google Patents

イメージセンサアレイ

Info

Publication number
JP3070876B2
JP3070876B2 JP3332083A JP33208391A JP3070876B2 JP 3070876 B2 JP3070876 B2 JP 3070876B2 JP 3332083 A JP3332083 A JP 3332083A JP 33208391 A JP33208391 A JP 33208391A JP 3070876 B2 JP3070876 B2 JP 3070876B2
Authority
JP
Japan
Prior art keywords
transistor
charge
amplifier
bias
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3332083A
Other languages
English (en)
Other versions
JPH04304063A (ja
Inventor
ジャグデッシュ・シイ・タンドン
フレデリック・オー・ヘイズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH04304063A publication Critical patent/JPH04304063A/ja
Application granted granted Critical
Publication of JP3070876B2 publication Critical patent/JP3070876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【０００１】本発明はイメージセンサアレイに関し、よ
り詳しくはトランジスタの閾値不整合によるセンサチッ
プのセル同志間の性能の差異を打ち消し合わせることに
よってセンサアレイの均一性を改善するシステムに関す
る。
【０００２】典型的なイメージセンサアレイはフォトサ
イトのリニアアレイから成り、このアレイが文書を担っ
ているイメージをラスタ走査し、各フォトサイトによっ
て観測された微視的イメージ域をイメージ信号電荷に変
換する。積分期間に続いて、イメージ信号電荷は増幅さ
れ、連続して動作されている多重化トランジスタを介し
て共通出力線またはバスに転送される。
【０００３】走査工程において、バイアスおよびリセッ
ト電荷が各走査サイクル中、所定の時間シーケンスで各
フォトサイトセルに印加される。２段転送回路はフォト
サイトからイメージ信号電荷を転送するための各セルを
備えており、バイアス電荷が、フォトサイトと２段転送
回路の入力との間の接続点に接続されたバイアス電荷注
入トランジスタを介して各フォトサイトに直接印加され
る。しかし、バイアス電荷注入トランジスタと一つのセ
ル中の２段転送回路の第１トランジスタの閾値と、他の
セル中のトランジスタに閾値とのどのような差異もアレ
イ長さに亘る好ましくない不均一性をもたらす結果とな
る。
【０００４】従来技術において、ゼロックスコーポレー
ション(Xerox Corporation) 社に譲渡されたタンドン(T
andon)他の米国特許第４，７３７，８５４号は、二つの
トランジスタを直列に使用した２段転送回路を備えたイ
メージセンサアレイを開示している。このイメージセン
サアレイはアレイフォトダイオード上に発生されたイメ
ージ信号電圧をソースフォロワに転送し、後ほど多重化
トランジスタによって共通出力線に転送する。「閾値電
圧に対して感度を低くした低雑音ＣＣＤ入力」と題する
イーモン(Emmons)他による文献（国際電子デバイス会議
録、２３３−２３５頁、１９７４年１２月）には、ＣＣ
Ｄ入力構造が示されており、この構造において、注入さ
れた電荷は、同じＦＥＴ構造を用いて閾値の差を相殺す
るように両方のレベルが設定された容量性接続点での二
つの電圧レベル間の差から得られる。Ｍ．Ｊ．ハウズ(H
owes) 編、ジョン・ワイリ・アンド・サンズ(John Wile
y& Son)出版による「電荷結合素子および装置」（７０
−７２頁）には、前述のイーモン他の文献（ワイリ・ア
ンド・サンズ出版の引用番号＃４６に相当）がさらに掲
載されている。
【０００５】これとは対照的に、本発明は、トランジス
タ閾値不整合に起因してセンサアレイにバイアス電荷を
注入するとき、イメージセンサチップの出力における不
均一性を減じる方法であって、そのセンサチップが、セ
ンサのアレイと：積分期間中センサによって蓄積された
イメージ電荷が転送される共通出力バスと；チップ上の
各センサを出力バスに結合する２段転送回路とを有して
おり、この２段転送回路は、互いに直列に配置された第
１および第２トランジスタと、トランジスタ回路と出力
バスに間に挿入されたセンサによるイメージ電荷出力を
増幅する増幅器とを有しており、前記方法が、２段転送
回路の第１および第２トランジスタ間の接続点にバイア
ス電荷を印加し、バイアス電荷のセンサへの設定に用い
るようにする工程と；これと同時に、バイアス電荷転送
パルスを２段転送回路の第１トランジスタに印加して、
第１トランジスタを調整ゲートとして作用させ、第１ト
ランジスタの閾値電圧に関係なくセンサ上にバイアス電
荷電圧の限定された量を注入する工程と；増幅器の入力
において、前記２段転送回路の第２トランジスタと増幅
器との間の接続点にリセット電圧を印加して、センサか
らのイメージ信号電荷を増幅器に転送するために増幅器
をリセットする工程と；その後、バイアス電荷転送パル
スの振幅とは異なる振幅を有するイメージ信号電荷転送
パルスを、２段転送回路の第１および第２トランジスタ
に印加して、センサ上に蓄積されたイメージ信号電荷を
増幅させるべく増幅器に通過させて出力バスに転送する
工程とから成る方法を提供する。
【０００６】本発明はさらに、センサアレイと；積分期
間中前記センサによって蓄積されたイメージ信号電荷が
転送される共通出力バスと；互いに直列に配置された第
１および第２トランジスタを有しており、前記センサの
各々を前記出力バスに接続する２段転送回路と；前記セ
ンサによるイメージ信号電荷出力を増幅するために前記
第２トランジスタと前記出力バスとの間に設けられた増
幅器手段と；前記２段転送回路の前記第１および第２ト
ランジスタ間の接続点にバイアス電荷を印加して、前記
バイアス電荷の前記センサへの設定に用いるようにする
第１手段と；バイアス電荷転送パルスを前記２段転送回
路の前記第１トランジスタに印加して、前記第１トラン
ジスタを調整ゲートとして作用させ、前記第１トランジ
スタの閾値電圧に関係なく前記センサ上に前記バイアス
電荷の限定された量を注入する第２手段と；前記２段転
送回路の第２トランジスタと増幅器との間の接続点にリ
セット電圧を提供して、前記バイアス電荷の印加に続い
て前記センサからのイメージ信号電荷を前記増幅器に転
送するために前記増幅器をリセットする第３手段と；イ
メージ信号電荷転送パルスを、前記２段転送回路の前記
第１および第２トランジスタに続けて印加して、前記セ
ンサ上に蓄積されたイメージ信号電荷を増幅させるべく
前記増幅器に通過させて前記出力バスに転送する第４手
段と；から成り、前記第４手段によって印加された前記
イメージ信号電荷転送パルスが、前記第２手段によって
提供されたバイアス電荷転送パルスとは異なるトランジ
スタの閾値不整合に起因するセル同志間の差異を減じた
不均一性の改善されたセンサアレイを提供する。
【０００７】図１はフォトサイトセルのアレイを有する
イメージスキャニングアレイの概略図であり、各セルは
フォトダイオードを有しており、このフォトダイオード
から共通出力バスにイメージ信号電荷を転送し、かつ、
本発明の特性を高めるための２段転送回路および増幅器
を備えている。
【０００８】図２はトランジスタの閾値不整合に起因す
るセル同志間の差異を相殺するための本発明の改善され
た転送回路を備えたフォトサイトセルおよび増幅器を概
略的に示す回路図である。
【０００９】図３は本発明の改善された転送回路を備え
たフォトサイトセルのアレイを示す概略図である。
【００１０】図４は図２および図３に示した転送回路の
ための種々の電圧パルス波形を示すタイミング図であ
る。
【００１１】図１に本発明が目指すタイプの２段転送回
路を備えたイメージセンサアレイ１０を示す。イメージ
センサアレイ１０は、シリコンのベースまたはチップ１
２とこのベース上に載置されたフォトダイオード１４の
形をなす複数のフォトサイトを含んでいる。フォトダイ
オード１４は互いに近接してチップ１２上に載置されて
リニアアレイまたはリニア列１６を形成している。アレ
イ１０のような数個の小さいアレイが、その端と端が互
いに当接されてより長いアレイ、すなわち、完全な幅の
またはコンタクトアレイが形成される。当接端における
フォトダイオード間の間隔が、チップ内のフォトダイオ
ード間の間隔と等しくなるように形成され、これによっ
て、複合アレイの全幅にわたるフォトダイオードピッチ
が維持される。
【００１２】フォトダイオード１４を示し説明したが、
アモルファスシリコンまたは透明電極ＭＯＳ型フォトサ
イト等の他のフォトサイト型も考慮できる。さらに、フ
ォトダイオード１４の単一列１６を有する一次元センサ
アレイを示し説明したが、複数列のフォトダイオードを
有する２次元センサアレイも考慮できる。
【００１３】各フォトダイオード１４は２段転送回路２
０を有しており、その関連するフォトダイオードと増幅
器３３とが協同してアレイの前縁でフォトサイトセル１
５を形成している。各フォトサイトセル１５において、
フォトダイオードからのイメージ信号電荷が回路２０に
よって増幅器３３に転送され、電荷が共通ビデオ出力線
またはバス２２に転送される前に、フォトダイオード１
４からのイメージ信号電荷が増幅器３３で増幅されてイ
メージ信号電荷を所望の電位レベルに至らしめる。適当
なシフトレジスタおよびロジック回路２４が、適当な時
間シーケンスで各画素セル１５をバス２２に接続するた
めのタイミング制御信号ФPIXEL を提供する。
【００１４】イメージセンサアレイ１０は例えば、文書
原稿をラスタ走査するのに使用されてきた。そして、こ
の適用例において文書原稿およびセンサアレイ１０は、
このアレイ１０のリニア軸と通常直交する方向（すなわ
ち、低速走査方向）に互いに相対的に移動または歩進さ
れる。これと同時に、アレイはそのリニア軸と平行する
方向（すなわち、高速走査方向）に行毎に文書原稿を走
査する。走査されたイメージ行は照明され、フォトダイ
オード１４上に焦点合せされる。積分期間中、各フォト
ダイオードによって観測されたイメージ域の反射に比例
して、電荷が各フォトダイオードに生成される。その
後、イメージ信号電荷が２段転送回路２０によって増幅
器３３を介して所定のステップバイステップ時間シーケ
ンスで出力バス２２に転送される。
【００１５】しかし、前述の米国特許第４，７３７，８
５４号において、転送回路の不均一性が、バイアス電荷
をフォトダイオード１４に注入するのに用いられたトラ
ンジスタ対の閾値間に不整合を発生させる結果となる。
この不整合は、注入されたバイアス電荷の大きさが、ト
ランジスタの閾値電圧および印加されたクロック信号の
振幅に左右される理由で発生する。この目的で用いられ
たトランジスタ対の閾値電圧が、チップのある場所から
他の場所で変えることができ、さらに、注入された電荷
の量も変えることができる。これがセンサアレイの出力
における望ましくない不均一性をもたらすことになる。
【００１６】異なるトランジスタ閾値電圧の影響を取り
除き、均一性を高めるために、本発明は、バイアス電荷
電圧をトランジスタ対間に注入し、図示のように２段転
送回路２０の第１トランジスタを制御調整ゲートとして
用いる。
【００１７】説明を明確にするために、図示した全ての
トランジスタはＮ−チャネルタイプである。しかし、Ｐ
−チャネルトランジスタも適切な電圧レベルに変えて用
いることができる。
【００１８】図２〜図４を特に参照して、各セル１５と
関連する２段転送回路２０は、イメージ信号電荷をフォ
トダイオード１４から増幅器３３へ転送する第１および
第２段転送トランジスタ２６、２８を有している。トラ
ンジスタ２６、２８は、フォトダイオード１４の一方の
電極と増幅器３３の入力ゲートとを接続している線２５
によって直列に接続されている。フォトダイオード１４
の他方の電極は接地されている。
【００１９】バイアス電荷注入トランジスタ３６は、バ
イアス電荷、例えば電気的にファットゼロ電位ＶFZを中
央接続点３７で線２５に付加する。トランジスタ３６を
トランジスタ２６、２８間に配置し、トランジスタ２６
によるバイアス電荷印加相および電荷転送中の表面電位
を規定する適切なクロック電圧レベルを選択する。これ
によって、印加されたバイアス電荷量はトランジスタ３
６およびトランジスタ２６の閾値に左右されることはな
くなる。これでセル同志間のトランジスタ閾値の変動に
よってもたらされる不均一性が除去されるとともに、２
段転送による高い転送効果が維持される。リセットトラ
ンジスタ３８は、トランジスタ２８と増幅器３３と間の
接合点３９におけるリセット電圧Ｖ R を制御する。
【００２０】適当なクロック源４５が、パルスФR 、Ф
t1、Фt2、ФFZおよびＶFZを提供する。パルスФt1、Ф
FZおよびＶFZは、バイアス電荷を線２５に注入し、パル
スФt2、ФR はリセット電圧ＶR を接続点３９で線２５
に注入する。図から明らかなように、異なる振幅のパル
スФt1、Фt2がイメージ信号電荷をフォトダイオード１
４から増幅器３３に転送するのに設けられている。増幅
器３３で増幅された電荷出力を共通ビデオ出力バス２２
で多重化するためのФPIXEL 信号がシフトレジスタおよ
びロジック回路２４によって提供される。
【００２１】図２〜図４を特に参照して動作について説
明する。時間間隔t1−t2中、パルスФR がリセットトラ
ンジスタ３８を動作させ、リセット電圧ＶR を接続点３
９に印加させ、増幅器３３への入力をリセットする。次
に、時間間隔t3−t4でパルスФt1およびФt2が２段転送
回路２０のそれぞれのトランジスタ２６および２８を動
作させ、各セル１５のフォトダイオード１４に蓄積され
たイメージ信号電荷を増幅器３３に転送させる。イメー
ジ信号電荷の転送を容易にするために、パルスФt1の振
幅Ｖ（Фt1A ）は、パルスФt2の振幅Ｖ（Фt2）より小
さくなっている。
【００２２】バイアス電荷注入中、時刻t5において、パ
ルスФt1およびФFZが高くなり、一方パルスＶFZが低く
なる。時刻t6、t7およびt8におけるプリセット間隔に続
き、パルスＶFZ、Фt1、ФFZがその平常レベルに戻る。
【００２３】バイアス電荷注入中、２段転送回路２０の
トランジスタ２６は、このトランジスタ２６に印加され
るパルスФt1の振幅Ｖ（Фt1B）を、イメージ信号電荷
転送サイクル中に印加されるパルスФt1の振幅Ｖ（Ф
t1A ）よりも小さくする調整ゲートとして作用する。注
入されたバイアス電荷が二つの振幅の差Ｖ（Фt1A A-Ф
t1B ）に比例するので、転送される電荷量は、トランジ
スタの閾値電圧によって制御され、かつ、これに影響を
受けることはない。種々の電圧レベルおよび関係を用い
ることができる。使用される電圧レベルの一つの可能な
選択としては、 Ｖ（Фt1A ）＜Ｖ（Фt2） Ｖ（ФFZ）＝Ｖ（Фt2） がある。
【００２４】本発明は、開示された構造に基づいて説明
されたが、上述の詳細構造に限定されるものではなく、
特許請求の範囲に含まれる修正や変形を含むことを意図
するものである。
【図面の簡単な説明】
【図１】 フォトサイトセルのアレイを有するイメージ
スキャニングアレイの概略図であり、各セルはフォトダ
イオードを有しており、このフォトダイオードから共通
出力バスにイメージ信号電荷を転送し、かつ、本発明の
特性を高めるための２段転送回路および増幅器を備えて
いる。
【図２】 トランジスタの閾値不整合に起因するセル同
志間の差異を相殺するための本発明の改善された転送回
路を備えたフォトサイトセルおよび増幅器を概略的に示
す回路図である。
【図３】 本発明の改善された転送回路を備えたフォト
サイトセルのアレイを示す概略図である。
【図４】 図２および図３に示した転送回路のための種
々の電圧パルス波形を示すタイミング図である。
【符号の説明】
１０ イメージセンサアレイ、１２ チップ、１４ フ
ォトダイオード、１５フォトサイトセル、１６ リニア
列、２０ ２段転送回路、２２ 共通ビデオ出力線、２
４ シフトレジスタおよびロジック回路、２５ 線、２
６，２８ 転送トランジスタ、３３ 増幅器、３６ バ
イアス電荷注入トランジスタ、３７中央接続点、３８
リセットトランジスタ、３９ 接続点、４５ クロック
源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/028,1/04

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 トランジスタの閾値不整合に起因するセ
    ル同志間の差異を減じた均一性に優れたイメージセンサ
    アレイであって、 ａ）複数のセンサのアレイと、 ｂ）積分期間中、前記複数のセンサによって蓄積された
    イメージ信号電荷が転送される共通出力バスと、 ｃ）互いに直列に配置された第１と第２トランジスタを
    有しており、前記複数のセンサの各々を前記共通出力バ
    スに接続する２段転送回路と、 ｄ）前記複数のセンサによるイメージ信号電荷出力を増
    幅するために前記第２トランジスタと前記出力バスとの
    間に設けられた増幅器手段と、 ｅ）前記複数のセンサへのバイアス電荷を印加に用いる
    ために、前記２段転送回路の前記第１と第２トランジス
    タ間の接続点にバイアス電荷を印加する第１の手段と、 ｆ）第１トランジスタを調整ゲートとして作用させ、前
    記第１トランジスタの閾値電圧に関係なく前記センサ上
    に前記バイアス電荷の限定された量を注入できるよう
    に、前記２段転送回路の第１トランジスタにバイアス電
    荷転送パルスを印加する第２の手段と、 ｇ）前記バイアス電荷の印加に続いて前記センサからの
    イメージ信号電荷を前記増幅器に転送するために前記増
    幅器をリセットするために前記２段転送回路の第２トラ
    ンジスタと増幅器との間の接続点にリセット電圧を付与
    する第３の手段と、 ｈ）前記センサ上に蓄積されたイメージ信号電荷を増幅
    器に通して増幅し、出力バスに転送するために、前記第
    ３の手段によるリセット電圧の付与に引き続いて、イメ
    ージ信号電荷転送パルスを前記２段転送回路の第１と第
    ２トランジスタに印加する第４の手段とを有し、 この 第４手段によって印加されたイメージ信号電荷転送
    パルスは、前記第２の手段によって印加されるバイアス
    電荷転送パルスとはその増幅の程度が異なるものである
    イメージセンサアレイ。
JP3332083A 1990-12-24 1991-12-16 イメージセンサアレイ Expired - Fee Related JP3070876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/632,814 US5081536A (en) 1990-12-24 1990-12-24 Image sensor array using two stage transfer having improved uniformity
US632814 2000-08-07

Publications (2)

Publication Number Publication Date
JPH04304063A JPH04304063A (ja) 1992-10-27
JP3070876B2 true JP3070876B2 (ja) 2000-07-31

Family

ID=24537053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3332083A Expired - Fee Related JP3070876B2 (ja) 1990-12-24 1991-12-16 イメージセンサアレイ

Country Status (2)

Country Link
US (1) US5081536A (ja)
JP (1) JP3070876B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453783A (en) * 1992-09-02 1995-09-26 Martin Marietta Corporation General absolute value circuit
JPH06164826A (ja) * 1992-11-24 1994-06-10 Toshiba Corp 固体撮像装置とその駆動方法
US5493423A (en) * 1994-10-28 1996-02-20 Xerox Corporation Resettable pixel amplifier for an image sensor array
US5451768A (en) * 1994-11-14 1995-09-19 Xerox Corporation On-chip test circuit and method for an image sensor array
JP3881056B2 (ja) * 1995-05-19 2007-02-14 ゼロックス コーポレイション ビデオイメージデータ出力装置
US5633679A (en) * 1995-05-19 1997-05-27 Xerox Corporation Photosensitive chip having transfer circuits which compensate for shielded test photosensors
US5654537A (en) * 1995-06-30 1997-08-05 Symbios Logic Inc. Image sensor array with picture element sensor testability
US5742047A (en) * 1996-10-01 1998-04-21 Xerox Corporation Highly uniform five volt CMOS image photodiode sensor array with improved contrast ratio and dynamic range
USRE38499E1 (en) * 1997-07-21 2004-04-20 Foveon, Inc. Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
US5917547A (en) * 1997-07-21 1999-06-29 Foveonics, Inc. Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
DE69841968D1 (de) * 1997-08-15 2010-12-09 Sony Corp Festkörper-Bildaufnahmevorrichtung und Steuerverfahren dafür
US6141045A (en) * 1997-09-22 2000-10-31 Xerox Corporation Method for detecting defective photosensor circuits in a photosensor array
US6133952A (en) * 1997-09-22 2000-10-17 Xerox Corporation System for detecting defective photosensors in an image sensor array
US6683646B2 (en) 1997-11-24 2004-01-27 Xerox Corporation CMOS image sensor array having charge spillover protection for photodiodes
US5959475A (en) * 1998-01-13 1999-09-28 Xerox Corporation Complementary push-pull CMOS source follower analog video buffer
US6847399B1 (en) * 1998-03-23 2005-01-25 Micron Technology, Inc. Increasing readout speed in CMOS APS sensors through block readout
US6545712B1 (en) 1998-12-17 2003-04-08 Xerox Corporation Photogate image sensor with fat zero injection on a middle node of an associated transfer circuit
US6677995B1 (en) * 1999-02-04 2004-01-13 Agere Systems Inc. Array readout system
US6844897B1 (en) * 1999-06-15 2005-01-18 Micron Technology, Inc. Active pixel sensor (APS) readout structure with amplification
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
US6670598B1 (en) 2000-09-06 2003-12-30 Xerox Corporation Low power autozero of pixel amplifier
US6768565B1 (en) 2000-09-07 2004-07-27 Xerox Corporation Infrared correction in color scanners
US6316284B1 (en) 2000-09-07 2001-11-13 Xerox Corporation Infrared correction in color scanners
US6853402B2 (en) * 2001-01-30 2005-02-08 Xerox Corporation Combined multiplexing and offset correction for an image sensor array
US6967683B2 (en) * 2001-03-01 2005-11-22 Xerox Corporation Imaging apparatus with multiple local clocks for readout from a large number of photosensors
US6958833B2 (en) 2001-03-01 2005-10-25 Xerox Corporation Imaging apparatus with selectable subsets of photosensors
US6646247B2 (en) 2001-03-22 2003-11-11 Xerox Corporation Photosensitive apparatus in which an initial charge on a photodiode is sampled and the retransferred to the photodiode
US6847400B2 (en) * 2001-03-22 2005-01-25 Xerox Corporation Photosensitive apparatus wherein an initial charge on a photodiode is sampled and substracted during readout
US7471327B2 (en) * 2004-01-21 2008-12-30 Xerox Corporation Image sensor array with variable resolution and high-speed output
US7542171B2 (en) * 2004-06-21 2009-06-02 Xerox Corporation System and method for compensating for streaks in images using intensity variation of raster output scanner
US7755418B2 (en) * 2005-04-29 2010-07-13 Xerox Corporation Current source generator utilizing a portion of a targeted analog circuit
US8026960B2 (en) * 2008-04-29 2011-09-27 Xerox Corporation Image sensor and associated readout system
US8212903B2 (en) * 2009-07-31 2012-07-03 Xerox Corporation Sensor array with selectable resolution and method thereof
US7990528B2 (en) * 2009-09-29 2011-08-02 Xerox Corporation High resolution linear image sensing using multi-row low resolution image sensor
US20150070588A1 (en) * 2013-09-12 2015-03-12 Himax Imaging, Inc. Imaging processing circuit for generating and storing updated pixel signal in storage capacitor before next operating cycle

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105480A (en) * 1979-02-07 1980-08-13 Hitachi Ltd Solid state pickup device
US4369469A (en) * 1980-01-25 1983-01-18 Tokyo Shibaura Denki Kabushiki Kaisha Charge transfer apparatus
US4731665A (en) * 1984-12-28 1988-03-15 Canon Kabushiki Kaisha Image sensing apparatus with read-out of selected combinations of lines
US4644572A (en) * 1985-11-12 1987-02-17 Eastman Kodak Company Fill and spill for charge input to a CCD
US4737854A (en) * 1986-07-18 1988-04-12 Xerox Corporation Image sensor array with two stage transfer
US4835404A (en) * 1986-09-19 1989-05-30 Canon Kabushiki Kaisha Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors

Also Published As

Publication number Publication date
US5081536A (en) 1992-01-14
JPH04304063A (ja) 1992-10-27

Similar Documents

Publication Publication Date Title
JP3070876B2 (ja) イメージセンサアレイ
JP3070875B2 (ja) センサアレイ
US5493423A (en) Resettable pixel amplifier for an image sensor array
US5541402A (en) Imaging active pixel device having a non-destructive read-out gate
US4967067A (en) Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements
EP0653881B1 (en) Solid-state image pickup device
US6342920B2 (en) Photoelectric conversion device
US6650369B2 (en) Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
US4847668A (en) Device and method of photoelectrically converting light into electrical signal
JPH05236197A (ja) センサアレイ
JPH07105915B2 (ja) 画像センサアレイ
US5633679A (en) Photosensitive chip having transfer circuits which compensate for shielded test photosensors
US7317214B2 (en) Amplifying solid-state image pickup device
EP0559207B1 (en) Photoelectric converting device
US4636865A (en) Solid state image sensor
US6950132B1 (en) Image sensor and method for driving an image sensor for reducing fixed pattern noise
DE69320709T2 (de) Photoelektrischer Wandler und Steuerverfahren dafür
US4577233A (en) Solid image-pickup device
KR20010082165A (ko) 고체촬상장치 및 촬상장치의 구동방법
US4055836A (en) Charge transfer readout circuits
WO1982001275A1 (en) Automatic responsivity control for a ccd imager
US6473125B1 (en) Solid-state imaging device with shutter operation in sync with signal charge reset and method of driving same
JP2897106B2 (ja) 固体撮像装置
EP0616464B1 (en) Signal processor
JPH04309057A (ja) 同期・非同期動作兼用センサアレイ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000414

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees