JP3080267B2 - 電子回路およびその製造方法 - Google Patents

電子回路およびその製造方法

Info

Publication number
JP3080267B2
JP3080267B2 JP04142512A JP14251292A JP3080267B2 JP 3080267 B2 JP3080267 B2 JP 3080267B2 JP 04142512 A JP04142512 A JP 04142512A JP 14251292 A JP14251292 A JP 14251292A JP 3080267 B2 JP3080267 B2 JP 3080267B2
Authority
JP
Japan
Prior art keywords
substrate
brass
based material
conductive
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04142512A
Other languages
English (en)
Other versions
JPH05160294A (ja
Inventor
ディー．ゴールドマン ポール
Original Assignee
ノートン カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノートン カンパニー filed Critical ノートン カンパニー
Publication of JPH05160294A publication Critical patent/JPH05160294A/ja
Application granted granted Critical
Publication of JP3080267B2 publication Critical patent/JP3080267B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子回路およびその製
造に関し、より詳細には、電子回路および電子回路基板
における改良と、ダイヤモンド基板を利用する製造方法
とに関する。
【０００２】
【従来の技術】電子集積回路の実装密度の増大における
大きな制限事項は、その温度管理であり、言い換える
と、電子回路素子（たとえば、半導体チップや他の素
子）から発生される熱を効果的に逃がす能力である。発
熱デバイスの密度、およびそのデバイスの動作周波数
は、（いくつかのタイプの回路の消費電力は周波数に応
じて増加するので）両者とも発熱の問題の一因となる。
【０００３】ヒートシンクが回路基板または基板材料内
に組み込まれ、そして、その基板上に回路素子が何らか
の用途のために実装される。ヒートシンクの効果は、ヒ
ートシンク材料の熱伝導率の上昇に従って増大する。ダ
イヤモンドは、いろいろと知られている材料の中で最も
大きい熱伝導率（３００Ｋ°においてＫ＝２０００Ｗ／
ｍＫ°）をもつ。そして、銀，銅、アルミニウム（３０
０Ｋ°において、それぞれＫが４３０，４００，２４
０）は、最も廉価な他のヒートシンク材料に属する。し
かし、これらは電気的に導体であり、絶縁された導体が
その材料を貫通しなければならない場合には、特別な電
気的絶縁処理を必要とする。更に、銀および銅は、（ア
ルミニウムよりも良好な熱伝導体であるが）ダイヤモン
ドと比べて単位体積当たりの重量が非常に大きい。ダイ
ヤモンドの更なる利点は、その熱膨張係数が、他の多く
のヒートシンク材料と比べて、シリコンの熱膨張係数に
良好に匹敵していることである。ダイヤモンドは、その
優れた熱伝導率および絶縁特性ゆえに、電子デバイスお
よび電子回路のヒートシンク材料として提案され使用さ
れているが、実際的な使用は、回路用途におけるコスト
パフォーマンス（コスト／利益比）により制限されてい
る。それはまた、他のヒートシンク材料が、必要な寸法
や形で容易に提供され、しかも動作上適当であるからで
ある。
【０００４】回路用途におけるダイヤモンドのコストパ
フォーマンスは改良されており、人工ダイヤモンド製造
のための優れた技術の登場と共に一層改良されるであろ
う。1990年10月 3日に出願され、且つ本出願と同じ譲受
人に譲渡されている同時係属中の米国特許出願第 592,2
09号において、たとえばコンピュータプロセッサの回路
が記述されている。係る回路は、ほぼ平面状の多数のダ
イヤモンド基板層と、および絶縁材料で形成されたほぼ
平面状の多数のスペーサ基板とを利用している。各基板
層は基板上に、多数の電子回路素子と、この電子回路素
子間のカップリングのための導電手段とを搭載している
（「回路素子」は一般的に、電子回路用途または電気光
学用途において使用されるいかなる種類の受動デバイス
または受動素子と同様に、能動素子も含んでいる）。係
る基板層上の電子回路素子のいくつか、または全ては、
集積された回路チップとすることができる。この基板層
およびスペーサ基板は交互に積み重ねられ、これにより
スペーサ基板は、隣接する基板層間に介在される。各ス
ペーサ基板は、その平面状の厚さ方向に延びる多数の電
気導体をもち、その基板の反対側において回路素子間の
結合をもたらす。また、各ダイヤモンド基板層も多数の
電気導体、すなわちその厚さ方向に貫通する「ビア」を
有し、係るビアは、基板の反対側で導体を結合させてい
る。
【０００５】
【発明が解決しょうとする課題】参考として示した同時
係属中の米国特許出願において説明されているタイプの
回路では、ダイヤモンド基板層の一方の表面から反対側
の表面へ、いわゆる「ビアホール」を介して通過する多
数の導電性ビアを備える必要がある。上記米国特許出願
に述べられるように、係るビアホールはレーザにより穴
明け加工され、そして必要があれば、エッチ処理されて
ダイヤモンドの局部的な黒鉛化部分が取り除かれる。ビ
アホールは、メッキ技術を使って金属充填され得るか、
または汎用的な金属ペースト充填技術を使って金属充填
され得る。導電性エポキシ充填法もまた使用され得る
が、信頼性を得ることができず、これは基板の表面と裏
面における金属被覆層に対して高抵抗接触を与えてしま
う。
【０００６】ビアホールに導電性材料を充填するための
従来の技術は、ダイヤモンド基板のビアホールを充填す
るために利用するとき、幾つかの不都合が起こる。１つ
の問題は、ダイヤモンド材料と充填金属間での膨張係数
の違いから、ダイヤモンド基板がクラックを発生させる
ことである。また他の問題は、冷えるとすぐに上記材料
が収縮するので、その上で、形成された導電性ビアがビ
アホールから外れる可能性があったり、ビアホール内で
緩められることがあったりすることである。
【０００７】本発明の目的にあっては、上記した問題に
対する解決策を提供し、電子回路において利用するダイ
ヤモンド基板を貫通して導電性ビアホール接続を構成す
るための改善された技術を提案することが含まれる。
【０００８】
【課題を解決するための手段】本件出願人は、ダイヤモ
ンド基板のビアホールに充填され適当な温度範囲で加熱
される導電性で反応性の真鍮系材料（braze material)
の使用が、ダイヤモンド材料におけるビアホールと優れ
た接着性を持つ導電性ビアとなることを見出した。これ
により、ダイヤモンド基板のクラック、およびビア要素
の緩みまたは欠損が極少となる。
【０００９】本発明に係る一形態は、多数の導電性ビア
をもつ回路基板を製造する方法に対して向けられる（こ
こで使用される用語として、「導体」または「導電性」
は、他に特記されない限り、（ケースに応じて）それぞ
れ、電気的な導体または電気的な導伝性を意味する。更
に「回路基板」は、概して、ブロックを作るための有用
な回路基板を含み、たとえば、その基板内に導体を備
え、係る導体に対して最終的に電子回路素子が結合され
るであろう基板、そして同様に、基板上にマウントされ
た電子回路素子を持つ完成された、または部分的に完成
された回路基板も含まれる）。ほぼ平面状のダイヤモン
ド基板が用意される。多数のビアホールは、係る基板を
貫通して形成される。係るホールは、導電性で反応性の
真鍮系材料で満たされる。真鍮系材料および基板は、真
鍮系材料が溶融されてビアホールの内部表面と反応を起
こした後に互いに接着する温度まで加熱される。
【００１０】本発明の当該形態に係る好ましい実施例に
おいて、真鍮系材料は、銅，銀，および金からなるグル
ープから選択される少なくとも１つの要素を含む導電性
マトリクス構成成分と、チタン，クロム，バナジウム，
ジルコニウムおよびハフニウムからなるグループから選
択された少なくとも１つの要素を含む反応性構成成分と
を備える。１つの好ましい真鍮系材料において、導電性
マトリクス構成成分は銅と銀を含み、反応性構成成分は
チタニウムを含む。この実施例において、真鍮系材料
は、好ましくは、粉体化されて界面活性剤およびキャリ
ア・ビヒクルとが混ぜ合わされた状態（すなわち、構成
成分の混合物の粉体および構成成分の合金の粉体の双
方、または少なくともいずれか一方）で上記構成成分を
備えたペーストである。
【００１１】本発明の他の形態は、ダイヤモンド基板を
貫通する少なくとも１つの導電性ビアホールを備える電
子回路を作る方法に向けられ、本発明の更に他の形態
は、導電性ビアが、ダイヤモンド基板を貫通し、且つ上
記ビアホールの内部表面で基板と化合物を形成してビア
ホールの内部表面と強固に接着する回路基板の構造に向
けられる。
【００１２】
【作用】本発明は、上記問題の解決策を提供し、ダイヤ
モンド基板において基板に損傷を与えることなく、機械
的安定性があり且つ永久的な導電性ビアを形成する。
【００１３】本発明の更なる特徴および長所は、添付図
面と結び付けて理解することによって、以下に詳細され
た説明から一層容易に明確となるであろう。
【００１４】
【実施例】図１には、本発明の方法の実施例に従って用
いられる動作シーケンスのフローチャートが示されてお
り、本発明の方法に従って回路を製造するために用いら
れ得る。ブロック１１０は、１つまたはそれ以上のダイ
ヤモンド基板を備えるステップを示し、本実施例におい
ては、人工ダイヤモンド基板を用意する（ここで使われ
る用語として、「ダイヤモンド」は、天然ダイヤモンド
または人工ダイヤモンド、あるいはダイヤモンドの熱伝
導率と同等オーダーの熱伝導率をもつダイヤモンド類似
物質を意味する）。人工ダイヤモンドは、たとえば、微
小パーセント（たとえば約１％）のメタン・カーボンソ
ースを用いて水素ｄ．ｃアークトーチを使用するような
化学気相成長法（ＣＶＤ）で成長させることが可能であ
る。ダイヤモンドのＣＶＤ技術は、従来において知られ
ており、たとえば、1987年の「the Annual Reviews of
Materials Science 」の vol.17, 161 頁、 R.C.DeVri
esによる論文の中に紹介されている。更に、「ダイヤモ
ンドフィルムとダイヤモンド類似フィルムについての第
１回国際シンポジウム」における学会発表、ニュージャ
ージー州のペニントンにおける電気化学学会誌，1989
年,vol.89-12；1988年の「Crystal Growth and Charact
erization 17」の79頁の B.V.Spitzyn, L.L.Boulov, B.
V.Derjaguin らによる論文；米国特許第 4,471,003号,
第 4,487,169号, 第 4,691,662号, 第 4,630,566号, 第
4,585,668号および第 4,507,588号にて開示された装置
および技術と同様な、1989年 9月, カナダ, トロントに
おける「IDA Ultrahard Materials Seminar 」での P.
D.Gigl による「新規な合成技術（New Synthesis Techn
iques）」、属性および工業用ダイヤモンドの応用を参
考にすることも可能である。
【００１５】図２は、プレーナ基板２１０の一部を示し
ており、たとえばこれは、上記参考例に述べた同時係属
中の米国特許出願第 592,209号において説明されたタイ
プの回路であって、最終的に多数の基板層の１つになり
得る。しかし本発明の原理は、１枚のダイヤモンド基板
だけを採用する回路に対して当てはめていることが分か
るであろう。
【００１６】ブロック１２０は、図３に示すように、基
板における多数のビアホールの形成を表している。この
ビアホールは、好ましくは、レーザドリル穴明け加工技
術を用いて加工される。レーザドリル加工は当該技術分
野で知られており、それ自体に関して本発明の新規な特
徴を構成するものではない。図３の参照番号２５０で示
されるように、レーザ加工された結果として得られたビ
アホールは、基板２１０を貫通するほぼ円筒形または円
錐形のボアになることを示している。この基板は、一例
として、厚さが約１ｍｍ、直径が約０．０５ｍｍから
０．１ｍｍの範囲のビアホールを備えている。
【００１７】図１のブロック１３０は、ビアホールに導
電性で反応性の真鍮系材料を充填することを表してい
る。これは適当などの様な方法でも行うことができ、た
とえば、基板の片面または両面にペースト状の真鍮系材
料を塗布することによって行うことができ、係るペース
トは十分な粘度を有しているので、ビアホールを即座に
充填することができる（たとえば図４参照）。所望によ
り、基板は湿潤真鍮系ペースト上に押しつけられてもよ
い。過剰分は基板表面からかき落とされ、このようにか
き落とすことが、ビアホールの充填を保証する役目を果
している（たとえば図５参照）。ここに示した真鍮系材
料は導電性かつ反応性である。すなわち、係る材料は通
常、電気導伝性材料（たとえば、銅，銀，金のうち少な
くともいずれか１つ）から構成され、そして、ダイヤモ
ンド基板と反応してダイヤモンド基板と化合物を形成す
る少量の金属（たとえば、約０．１％から１０％）を含
有している。係る実施例において、反応性化合物は、加
熱すると直ぐにダイアモンド基板の炭素と反応して炭化
チタンを生成するチタンである。反応性化合物は、ビア
ホールの壁面と良好な接着を得るために重要である。他
の反応性化合物として、クロム，バナジウム，ジルコニ
ウム，ハフニウムのうち少なくともいずれか１つを用い
ることができる。真鍮系材料は、好ましくは、導電性で
反応性の材料から構成されたペースト状である。反応性
化合物は、最終的に形成されるビアにおいて導電性を実
質的に低下させてはならず、選ばれた所望の接着作用を
提供する程度に小さい割合であることが好ましい。上記
粉末は、導電性で反応性の真鍮系成分の合金、またはこ
れら成分の化合物であっても可能である。幾つかの真鍮
系材料に対する代表的なものとして、真鍮系粉末は、適
当な界面活性剤およびキャリア・ビヒクルとを粉末体に
混ぜて得られたペースト形態とすることができる。この
ように、ペーストは本出願において特に重要であるけれ
ども、本発明で使用される真鍮系材料は、他の形態でも
可能であることが分かるであろう。
【００１８】ブロック１４０は、基板のビアホールにお
いて導電性で反応性の真鍮系材料を加熱することを表し
ている。本実施例において、これは、真空中あるいは不
活性雰囲気中で、たとえば約７５０℃から約９００℃の
温度範囲で数分間加熱することによって達成され得る。
【００１９】ブロック１５０は、基板２１０に形成され
た少なくとも数個の導電性ビア（２５０Ａ）に対して電
子回路素子を結合すること表している。図６は、ダイヤ
モンド基板２１０の一部分と、上述したように、本発明
に従って生成された２個の導電性ビア２５０Ａ−１，２
５０Ａ−２とを示している。図示例において、基板２１
０は電子回路素子を有し、たとえば、その一方の面には
ＩＣチップ２８０（その１つが図６に示されている）が
実装され、またその反対面には、導体２９０のパターン
が設けられている。より詳しく言うと、各導電性ビア２
５０Ａ−１，２５０Ａ−２は、図示のように、その両終
端部に形成された金属被覆パッドを備えている。ビア２
５０Ａ−１の最上部にあるパッド２５０Ｂは、従来の接
着リード方法によってＩＣチップ２８０と接続される。
リード２８４は、パッド２５０Ｂと、ＩＣチップ２８０
の１つのパッド２８１との間で接続される。ビア２５０
Ａ−２の最上部にあるパッド２５０Ｄは、最終的に基板
２１０の同一面上で他の回路素子（図示せず）と結合さ
れる導体２８５と接続される。ビアホール２５０Ａ−２
の最上部にあるパッド２５０Ｄは、たとえば、基板上の
他の電子回路素子（図示せず）または基板外部の他の用
途と最終的に結合され得る導体２８５と接続される。こ
の基板の反対面は、１つまたはそれ以上の金属被覆層が
あり、参照番号２９０−１，２９０−２および２９０−
３で示されるように導体を形成し、金属被覆層がＢＣＢ
（ベンゾ・シクロブタン）といった絶縁物によって分離
されている。そして、これら導体の少なくとも幾つか
が、参照番号２９０−４，２９０−５で説明されるよう
に、直接的または間接的に導電ビア２５０Ａ−１，２５
０Ａ−２と接続されている。フォトリソグラフィー技術
を用いて金属層を塗布およびエッチングする技術は、従
来の技術においてよく知られており、それら技術自身に
ついては本発明の発明的特徴ではない。参考として、た
とえば、1989年，Tummala 外、によるVan Nostrand Rei
nhold の「Microelectronics Packaging Handbook 」が
挙げられ得る。また、参考として、上記参照した同時係
属中の米国特許出願第 592,209号によって更に詳細され
得る。このように、如何なる適当な回路基板構成、たと
えば基板の片面または両面上に電子回路素子を備えた回
路基板、および基板の片面または両面上に１つ以上の導
電層を備えた回路基板の双方、あるいはいずれか一方の
基板構成が本発明の原理に従って製造され得ることが分
かるであろう。
【００２０】具体例 本発明の形態に係る回路基板は、厚さが約１ｍｍであ
り、しかも化学的気相成長法によって生成された人工ダ
イヤモンド基板を用いて製造された。ビアホールは、レ
ーザ加工技術によりダイヤモンド基板に穴明けされた。
係るホールは、ほぼ円筒状で直径が約０．０７ｍｍであ
った。導電性で反応性の真鍮系ペーストは、ビアホール
を充填するために利用され、基板に湿潤ペーストを塗布
した後に過剰分が取り除かれた。本例で用いた真鍮系ペ
ーストは、銀が６８％、銅が２７％、チタンが５％であ
って、Lucas-Milhaupt社から販売されている。この真鍮
系ペーストは、従来、ダイヤモンドを他の材料に接着し
たり、他の接着目的のために一般的に使用されている。
基板は、ビアホール内の真鍮系材料と共に約５００℃で
約１分間、予備加熱されて揮発性成分の大部分が揮発さ
れた。その後、約９００℃で約２分間加熱された。その
後この基板は、室温に冷やされる前に、約６００℃，約
３００℃で各々少なくとも約３分間ずつ調整されて温度
降下された。これにより基板表面は平滑に形成された。
強固に安定した導電性ビアは、そのビアホール内に接着
されて観察された。
【００２１】本発明は、特定の好ましい実施例を参照し
ながら説明されたが、本発明の要旨および範囲内での変
形例は、当業者において案出できるであろう。本発明に
従って、たとえば、ヒートシンクとして利用される物質
が、これを貫通する１つの導電性ビアだけを備えて製造
され得ることが分かるであろう。更に、他の形態の真鍮
系材料も利用され得る。たとえば、真鍮系材料が電線形
状であって、自動的にビアーホール内へ挿入されてもよ
い。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
前述した問題に対する解決策が提供され、電子回路にお
いて利用するダイヤモンド基板を貫通して導電性ビアホ
ール接続を構成するための改善された技術が提案され得
る。これにより、ダイヤモンド基板のクラックおよびビ
ア成分の緩みまたは欠損が極少となる。
【図面の簡単な説明】
【図１】本発明に係る方法の実施例を実行するためのス
テップを示すフローチャートである。
【図２】回路基板製造工程の種々のステップにおけるダ
イヤモンド基板の一部分を示す斜視図である。
【図３】回路基板製造工程の種々のステップにおけるダ
イヤモンド基板の一部分を示す斜視図である。
【図４】回路基板製造工程の種々のステップにおけるダ
イヤモンド基板の一部分を示す斜視図である。
【図５】回路基板製造工程の種々のステップにおけるダ
イヤモンド基板の一部分を示す斜視図である。
【図６】本発明の実施例に係る回路基板の一部分を示す
断面図である。
【符号の説明】
２１０…基板 ２５０…ビアホール ２８０…ＩＣチップ ２８１…パッド ２８４…リード ２８５…導体 ２９０…金属被覆
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/00 Ｈ０１Ｌ 23/12 Ｎ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/14 H01L 23/12 H05K 1/03 610 H05K 1/09 H05K 1/11 H05K 3/00 H05K 3/42

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 多数の導電性ビアを有する回路基板を製
    造する方法であって、 ダイヤモンド基板を用意するステップと、 該基板を貫通する多数のビアホールを形成するステップ
    と、 該ビアホールに導電性で反応性の真鍮系材料を充填する
    ステップと、 該真鍮系材料が溶融され該ビアホールの内部表面と反応
    して該基板に溶着する温度まで該真鍮系材料と前記基板
    を加熱するステップと、 を含む回路基板の製造方法。
  2. 【請求項２】 前記ビアホールに前記真鍮系材料を充填
    するステップは、該真鍮系材料を前記基板の少なくとも
    一方の表面に塗布し、これによって、該真鍮系材料が該
    ビアホールに入り込むようにするステップを含む請求項
    １に記載の方法。
  3. 【請求項３】 前記加熱するステップの後に、前記基板
    の表面に存在する真鍮系材料を取り除くステップを更に
    含む請求項２に記載の方法。
  4. 【請求項４】 前記真鍮系材料は、銅，銀および金から
    なるグループから選択された少なくとも１つの要素を含
    む導電性マトリクス成分と、チタン，クロム，バナジウ
    ム，ジルコニウムおよびハフニウムからなるグループか
    ら選択された少なくとも１つの要素を含む反応性成分と
    を含んでいる請求項１または３に記載の方法。
  5. 【請求項５】 前記導電性マトリクス成分は銅と銀を含
    み、前記反応性成分はチタンを含む請求項４に記載の方
    法。
  6. 【請求項６】 前記真鍮系材料は、キャリアリキッドと
    混合された粉末状の前記要素を含むペーストである、請
    求項４または５に記載の方法。
  7. 【請求項７】 前記ダイヤモンド基板はほぼ平面状の人
    工ダイヤモンドを含み、前記基板にビアホールを形成す
    るステップは、該基板に該ビアホールをレーザ穴明けす
    るステップを含む、請求項１または４に記載の方法。
  8. 【請求項８】 前記基板の少なくとも一方の表面に電気
    回路素子をマウントするステップと、該電気回路素子の
    少なくとも数個を前記導電性ビアに結合するステップ
    と、前記基板の反対側の表面で前記導電性ビアと導電性
    結合を形成するステップとを更に含む、請求項１、４、
    または５の何れか１項に記載の方法。
  9. 【請求項９】 電子回路を製造する方法であって、 ダイヤモンド基板を用意するステップと、 該基板にビアホールを形成するステップと該ビアホール
    を導電性で反応性の真鍮系材料で充填するステップと、 該真鍮系材料が溶融され該ビアホールの内部表面と反応
    して該基板に溶着する温度まで該真鍮系材料と前記基板
    を加熱し、その後、該真鍮系材料を冷却させて硬化さ
    せ、前記ビアホールを介して導電性ビアを形成するステ
    ップと、 該導電性ビアを用いて電子回路素子を結合するステップ
    と、 を含む電子回路の製造方法。
  10. 【請求項１０】 前記基板に前記電子回路素子をマウン
    トするステップを更に含む請求項９に記載の方法。
  11. 【請求項１１】 前記真鍮系材料は、銅，銀および金か
    らなるグループから選択された少なくとも１つの要素を
    含む導電性マトリクス成分と、チタン，クロム，バナジ
    ウム，ジルコニウムおよびハフニウムからなるグループ
    から選択された少なくとも１つの要素を含む反応性成分
    とを含んでいる請求項９に記載の方法。
  12. 【請求項１２】 前記導電性マトリクス成分は銅と銀を
    含み、前記反応性成分はチタンを含む請求項１１に記載
    の方法。
  13. 【請求項１３】 前記真鍮系材料は、キャリアリキッド
    と混合された粉末状の前記要素を含むペーストである、
    請求項１１または１２に記載の方法。
  14. 【請求項１４】 多数のビアホールを有するほぼ平面状
    のダイヤモンド基板であって、該ビアホールが導電性で
    反応性の真鍮系材料で満たされ、該真鍮系材料が加熱さ
    れて形成された導電性ビアが、該ビアホールを満たし、
    且つ該ビアホールの内部表面で炭素化合物を形成して該
    内部表面に溶着している基板と、 前記基板の少なくとも一方の表面にマウントされ、前記
    導電性ビアの少なくともいくつかに結合された電子回路
    素子と、 前記基板の反対側の表面の前記導電性ビアの少なくとも
    数個と結合された導電性接続部と、 を具備する電子回路。
  15. 【請求項１５】 前記真鍮系材料は、銅，銀および金か
    らなるグループから選択された少なくとも１つの要素を
    含む導電性マトリクス成分と、チタン，クロム，バナジ
    ウム，ジルコニウムおよびハフニウムからなるグループ
    から選択された少なくとも１つの要素を含む反応性成分
    とを含んでいる請求項１４に記載の回路。
  16. 【請求項１６】 前記導電性マトリクス成分は銅と銀を
    含み、前記反応性成分はチタンを含む、請求項１５に記
    載の回路。
  17. 【請求項１７】 前記真鍮系材料は、キャリアリキッド
    と混合された粉末状の前記要素を含むペーストである、
    請求項１５または１６に記載の回路。
JP04142512A 1991-06-07 1992-06-03 電子回路およびその製造方法 Expired - Fee Related JP3080267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/712,021 US5239746A (en) 1991-06-07 1991-06-07 Method of fabricating electronic circuits
US712021 1991-06-07

Publications (2)

Publication Number Publication Date
JPH05160294A JPH05160294A (ja) 1993-06-25
JP3080267B2 true JP3080267B2 (ja) 2000-08-21

Family

ID=24860468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04142512A Expired - Fee Related JP3080267B2 (ja) 1991-06-07 1992-06-03 電子回路およびその製造方法

Country Status (5)

Country Link
US (2) US5239746A (ja)
EP (1) EP0517264B1 (ja)
JP (1) JP3080267B2 (ja)
CA (1) CA2066125C (ja)
DE (1) DE69204553T2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083570A (en) * 1987-03-31 2000-07-04 Lemelson; Jerome H. Synthetic diamond coatings with intermediate amorphous metal bonding layers and methods of applying such coatings
JPH05202483A (ja) * 1991-04-25 1993-08-10 Shipley Co Inc 無電解金属化方法と組成物
US5328715A (en) * 1993-02-11 1994-07-12 General Electric Company Process for making metallized vias in diamond substrates
JP3309492B2 (ja) * 1993-05-28 2002-07-29 住友電気工業株式会社 半導体装置用基板
US5346719A (en) * 1993-08-02 1994-09-13 General Electric Company Tungsten metallization of CVD diamond
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5688557A (en) * 1995-06-07 1997-11-18 Lemelson; Jerome H. Method of depositing synthetic diamond coatings with intermediates bonding layers
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
WO1997005757A1 (en) * 1995-07-31 1997-02-13 Crystalline Materials Corporation Diamond electronic packages featuring bonded metal
US5631046A (en) * 1996-03-25 1997-05-20 Boudreaux; Paul J. Method of metallizing a diamond substrate without using a refractory metal
US6112406A (en) * 1996-05-06 2000-09-05 Siemens Aktiengesellschaft Method for producing electrically conductive connections between two or more conductor structures
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
US6598291B2 (en) * 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US6830780B2 (en) 1999-06-02 2004-12-14 Morgan Chemical Products, Inc. Methods for preparing brazeable metallizations for diamond components
US6531226B1 (en) 1999-06-02 2003-03-11 Morgan Chemical Products, Inc. Brazeable metallizations for diamond components
US6675469B1 (en) * 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
AU6640000A (en) * 1999-08-11 2001-03-05 Tessera, Inc. Vapor phase connection techniques
US7339791B2 (en) * 2001-01-22 2008-03-04 Morgan Advanced Ceramics, Inc. CVD diamond enhanced microprocessor cooling system
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP3795786B2 (ja) * 2001-10-09 2006-07-12 敬久 山崎 ろう付けしたダイヤモンド及びダイヤモンドのろう付け方法
JP2003124590A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US7227257B2 (en) * 2002-12-09 2007-06-05 Intel Corporation Cooling micro-channels
US7866343B2 (en) 2002-12-18 2011-01-11 Masco Corporation Of Indiana Faucet
US8555921B2 (en) 2002-12-18 2013-10-15 Vapor Technologies Inc. Faucet component with coating
US8220489B2 (en) 2002-12-18 2012-07-17 Vapor Technologies Inc. Faucet with wear-resistant valve component
US7866342B2 (en) 2002-12-18 2011-01-11 Vapor Technologies, Inc. Valve component for faucet
US6904935B2 (en) 2002-12-18 2005-06-14 Masco Corporation Of Indiana Valve component with multiple surface layers
US7125785B2 (en) * 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US20070026205A1 (en) 2005-08-01 2007-02-01 Vapor Technologies Inc. Article having patterned decorative coating
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
DE102007051800A1 (de) * 2007-10-26 2009-05-07 Jenoptik Laserdiode Gmbh Trägerkörper für Halbleiterbauelemente
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
US20100326973A1 (en) * 2009-06-29 2010-12-30 Dino Scorziello Method of manufacturing diamond pipes and tubes
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element
US9609749B2 (en) * 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
DE102018121208B4 (de) * 2017-09-01 2021-04-29 Analog Devices, Inc. Diamantbasierte Wärmeverteilungssubstrate für Dies integrierter Schaltkreise
US10658264B2 (en) * 2017-09-01 2020-05-19 Analog Devices, Inc. Diamond-based heat spreading substrates for integrated circuit dies
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
CN111970859B (zh) * 2020-08-17 2022-04-22 龙岩金时裕电子有限公司 一种多层电路板压合方法
TWI856412B (zh) * 2021-11-08 2024-09-21 銓心半導體異質整合股份有限公司 金剛石增強的先進ic與先進ic封裝
US12564049B2 (en) 2021-11-18 2026-02-24 nD-HI Technologies Lab, Inc. Diamond enhanced advanced ICs and advanced IC packages
US12593688B2 (en) * 2022-08-08 2026-03-31 nD-HI Technologies Lab, Inc. Manufacturing method of diamond composite wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009027A (en) * 1974-11-21 1977-02-22 Jury Vladimirovich Naidich Alloy for metallization and brazing of abrasive materials
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
US4313262A (en) * 1979-12-17 1982-02-02 General Electric Company Molybdenum substrate thick film circuit
JP2689986B2 (ja) * 1988-07-13 1997-12-10 富士通株式会社 電子装置
EP0373363A3 (en) * 1988-12-15 1991-09-11 International Business Machines Corporation Filling of vias in a metallic plane
DE69023382T2 (de) * 1989-04-17 1996-06-20 Ibm Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung.
US5055424A (en) * 1989-06-29 1991-10-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating ohmic contacts on semiconducting diamond
JPH0471293A (ja) * 1990-07-11 1992-03-05 Cmk Corp プリント配線板におけるスルーホール等への導電性物質等の充填方法

Also Published As

Publication number Publication date
CA2066125A1 (en) 1992-12-08
EP0517264A1 (en) 1992-12-09
DE69204553D1 (de) 1995-10-12
DE69204553T2 (de) 1996-05-02
CA2066125C (en) 1997-03-25
EP0517264B1 (en) 1995-09-06
US5239746A (en) 1993-08-31
US5371407A (en) 1994-12-06
JPH05160294A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
JP3080267B2 (ja) 電子回路およびその製造方法
US6543674B2 (en) Multilayer interconnection and method
US5866441A (en) Inverted chip bonded module with high packaging efficiency
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US5173844A (en) Integrated circuit device having a metal substrate
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US5976393A (en) Method of manufacturing multilayer circuit substrate
KR101181140B1 (ko) 플립칩 실장방법 및 기판간 접속방법
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
TW200416981A (en) Package for housing semiconductor chip, and semiconductor device
JPH07114248B2 (ja) 電子装置パッケージおよびその作製方法
JPS62230027A (ja) 半導体装置の製造方法
JP2004079745A (ja) インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
US6429527B1 (en) Method and article for filling apertures in a high performance electronic substrate
KR20010023027A (ko) 범프 전극 형성 방법 및 반도체 장치 제조 방법
EP0969503A2 (en) Electronic circuit device
JPH053052A (ja) 着脱可能パツケージ
JP2001223240A (ja) 半導体装置
US5918796A (en) Method of fabricating package for housing semiconductor element
JPH07161866A (ja) Ｌｓｉチップキャリア構造
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP3582111B2 (ja) プリント配線板の製造方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2002076056A (ja) 異方性導電膜とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees