JP3117663B2 - 多結晶シリコン薄膜の成膜方法 - Google Patents
多結晶シリコン薄膜の成膜方法Info
- Publication number
- JP3117663B2 JP3117663B2 JP09214258A JP21425897A JP3117663B2 JP 3117663 B2 JP3117663 B2 JP 3117663B2 JP 09214258 A JP09214258 A JP 09214258A JP 21425897 A JP21425897 A JP 21425897A JP 3117663 B2 JP3117663 B2 JP 3117663B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- buffer layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば薄膜トラン
ジスタ等に用いられる多結晶シリコン薄膜の成膜方法に
関する。
ジスタ等に用いられる多結晶シリコン薄膜の成膜方法に
関する。
【０００２】
【従来の技術】多結晶シリコン薄膜は、一般に、移動度
が数１０〜数１００ｃｍ2 と高い値を示し、例えばディ
スプレイパネルの画素のスイッチング素子や、駆動回路
素子等として利用されている。
が数１０〜数１００ｃｍ2 と高い値を示し、例えばディ
スプレイパネルの画素のスイッチング素子や、駆動回路
素子等として利用されている。
【０００３】このような多結晶シリコン薄膜を成膜する
方法として、従来、レーザアニール法や減圧ＣＶＤ法等
が知られている。
方法として、従来、レーザアニール法や減圧ＣＶＤ法等
が知られている。
【０００４】レーザアニール法は、例えば、絶縁基板上
に非晶質シリコン膜を成膜し、６００℃程度の温度でア
ニールすることにより、非晶質シリコン膜を固相成長さ
せて、配向性をもった多結晶シリコン薄膜を成膜する方
法である。
に非晶質シリコン膜を成膜し、６００℃程度の温度でア
ニールすることにより、非晶質シリコン膜を固相成長さ
せて、配向性をもった多結晶シリコン薄膜を成膜する方
法である。
【０００５】一方、減圧ＣＶＤ法は、例えば基板温度を
５５０℃以上に保持した状態で、ヘリウムにより２０％
に希釈したモノシランガス等を原料として１Ｔｏｒｒの
圧力下でＬＰＣＶＤ膜を堆積させ、次にＮ2 の雰囲気中
で６００℃の温度で熱処理を行うことで配向性をもった
多結晶シリコン薄膜を成膜する方法である。
５５０℃以上に保持した状態で、ヘリウムにより２０％
に希釈したモノシランガス等を原料として１Ｔｏｒｒの
圧力下でＬＰＣＶＤ膜を堆積させ、次にＮ2 の雰囲気中
で６００℃の温度で熱処理を行うことで配向性をもった
多結晶シリコン薄膜を成膜する方法である。
【０００６】
【発明が解決しようとする課題】ところで、以上のよう
なレーザアニール法や減圧ＣＶＤ法等の従来の多結晶シ
リコン薄膜の成膜方法では、基板の表面温度を５５０℃
ないしは６００℃程度と相当に高くしなければエピタキ
シャル成長させることができないため、全ての材質の基
板、例えば通常のガラス基板（最高で６００℃前後まで
しか加熱できないという制約がある）に対して配向性を
もった多結晶シリコン薄膜を成膜しにくい、あるいは成
膜することができないという問題があった。
なレーザアニール法や減圧ＣＶＤ法等の従来の多結晶シ
リコン薄膜の成膜方法では、基板の表面温度を５５０℃
ないしは６００℃程度と相当に高くしなければエピタキ
シャル成長させることができないため、全ての材質の基
板、例えば通常のガラス基板（最高で６００℃前後まで
しか加熱できないという制約がある）に対して配向性を
もった多結晶シリコン薄膜を成膜しにくい、あるいは成
膜することができないという問題があった。
【０００７】本発明はこのような実情に鑑みてなされた
もので、従来の方法に比して低温の条件下で、電気的特
性に優れ、移動度の高い多結晶シリコン薄膜を成膜する
ことができ、もって通常のガラス基板等の表面にも良質
な多結晶シリコン薄膜を成膜することのできる方法の提
供を目的としている。
もので、従来の方法に比して低温の条件下で、電気的特
性に優れ、移動度の高い多結晶シリコン薄膜を成膜する
ことができ、もって通常のガラス基板等の表面にも良質
な多結晶シリコン薄膜を成膜することのできる方法の提
供を目的としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の多結晶シリコン薄膜の成膜方法は、スパッ
タ法を用いて基板表面に多結晶シリコン薄膜を成膜する
方法において、シリコンのスパッタ蒸着工程に先立ち、
多結晶シリコン膜を成膜すべき基板表面にあらかじめバ
ッファ層を形成しておき、スパッタ蒸着工程では、ター
ゲット電極に電圧を印加してターゲットの近傍にプラズ
マを発生させてスパッタを行う工程と、バッファ層の表
面近傍にターゲット電極以外の電極からのマイクロ波放
電によるエネルギを加える工程を交互または同時に繰り
返すことで、上記バッファ層の配向に沿った配向を有す
る多結晶シリコン薄膜を成膜することによって特徴づけ
られる（請求項１）。
め、本発明の多結晶シリコン薄膜の成膜方法は、スパッ
タ法を用いて基板表面に多結晶シリコン薄膜を成膜する
方法において、シリコンのスパッタ蒸着工程に先立ち、
多結晶シリコン膜を成膜すべき基板表面にあらかじめバ
ッファ層を形成しておき、スパッタ蒸着工程では、ター
ゲット電極に電圧を印加してターゲットの近傍にプラズ
マを発生させてスパッタを行う工程と、バッファ層の表
面近傍にターゲット電極以外の電極からのマイクロ波放
電によるエネルギを加える工程を交互または同時に繰り
返すことで、上記バッファ層の配向に沿った配向を有す
る多結晶シリコン薄膜を成膜することによって特徴づけ
られる（請求項１）。
【０００９】ここで、本発明においては、上記スパッタ
蒸着工程における基板温度を３５０℃以上５００℃以下
とすることが望ましい（請求項２）。
蒸着工程における基板温度を３５０℃以上５００℃以下
とすることが望ましい（請求項２）。
【００１０】本発明において用いられるバッファ層の材
質としては、３００℃程度で多結晶膜が得られる材質、
例えばＺｎＳ，Ｎｉ，ＡｌＮ，Ｍｏ等、とすることが好
ましい。
質としては、３００℃程度で多結晶膜が得られる材質、
例えばＺｎＳ，Ｎｉ，ＡｌＮ，Ｍｏ等、とすることが好
ましい。
【００１１】本発明の成膜方法において、ターゲット電
極以外の電極（以下、アシスト電極と称する）からのエ
ネルギは、スパッタ粒子の反応性を高める役割を果た
し、スパッタ粒子がバッファ層に付着してから安定する
までの間、その反応性を高めることができる。これによ
り、従来の成膜方法に比してより低温の条件下で、バッ
ファ層の配向に沿った配向をもち、かつ、移動度の高い
多結晶シリコン薄膜の成長が可能となる。
極以外の電極（以下、アシスト電極と称する）からのエ
ネルギは、スパッタ粒子の反応性を高める役割を果た
し、スパッタ粒子がバッファ層に付着してから安定する
までの間、その反応性を高めることができる。これによ
り、従来の成膜方法に比してより低温の条件下で、バッ
ファ層の配向に沿った配向をもち、かつ、移動度の高い
多結晶シリコン薄膜の成長が可能となる。
【００１２】本発明の成膜方法によれば、ターゲット電
極に高周波等の電圧を印加してターゲットの近傍にプラ
ズマを発生させてスパッタを行った後に、バッファ層の
表面近傍にアシスト電極からのマイクロ波放電によるエ
ネルギを加えるという工程を繰り返して行うか、あるい
はターゲット電極への電圧印加と同時にアシスト電極か
らのマイクロ波放電によるエネルギをバッファ層の表面
近傍に加えるという工程を繰り返して行うので、シリコ
ン原子等のスパッタ粒子が基板上のバッファ層に付着し
た後、次のスパッタ粒子が到来するまでの間、バッファ
層への付着粒子の反応性を高めることを繰り返し行うこ
とが可能となり、従来に比して低温でバッファ層の配向
に沿った配向で、移動度の高い多結晶シリコン薄膜を成
膜することができる。
極に高周波等の電圧を印加してターゲットの近傍にプラ
ズマを発生させてスパッタを行った後に、バッファ層の
表面近傍にアシスト電極からのマイクロ波放電によるエ
ネルギを加えるという工程を繰り返して行うか、あるい
はターゲット電極への電圧印加と同時にアシスト電極か
らのマイクロ波放電によるエネルギをバッファ層の表面
近傍に加えるという工程を繰り返して行うので、シリコ
ン原子等のスパッタ粒子が基板上のバッファ層に付着し
た後、次のスパッタ粒子が到来するまでの間、バッファ
層への付着粒子の反応性を高めることを繰り返し行うこ
とが可能となり、従来に比して低温でバッファ層の配向
に沿った配向で、移動度の高い多結晶シリコン薄膜を成
膜することができる。
【００１３】すなわち、ターゲット電極以外の電極（ア
シスト電極）からのエネルギを結晶成長面に供給するこ
とで、低温でエピタキシャル成長が可能となり、かつ、
成長の速度を高めることができる。
シスト電極）からのエネルギを結晶成長面に供給するこ
とで、低温でエピタキシャル成長が可能となり、かつ、
成長の速度を高めることができる。
【００１４】このように低温でのエピタキシャル成長が
可能である本発明方法において、請求項２に記載のよう
にスパッタリング工程における基板温度を、３５０℃以
上５００℃以下の温度範囲とすることにより、上記した
ような良質な多結晶シリコン薄膜が得られることが確認
されている。
可能である本発明方法において、請求項２に記載のよう
にスパッタリング工程における基板温度を、３５０℃以
上５００℃以下の温度範囲とすることにより、上記した
ような良質な多結晶シリコン薄膜が得られることが確認
されている。
【００１５】
【発明の実施の形態】図１は本発明の実施の形態におい
て用いられるスパッタ装置の構成を示す模式的断面図で
ある。
て用いられるスパッタ装置の構成を示す模式的断面図で
ある。
【００１６】この図１のスパッタ装置は、補助的にマイ
クロ波プラズマを真空処理室１内に導入する方式を採用
した構成となっている。
クロ波プラズマを真空処理室１内に導入する方式を採用
した構成となっている。
【００１７】真空処理室１内には、シリコンからなるス
パッタ用２極間ターゲット２がその片面を真空処理室１
内に露出させた状態で、その反対側の面がターゲット電
極３に密着した状態で配置されている。このターゲット
電極３には、インピーダンス整合のためのマッチングボ
ックス４を介してＲＦ電源５に接続されている。
パッタ用２極間ターゲット２がその片面を真空処理室１
内に露出させた状態で、その反対側の面がターゲット電
極３に密着した状態で配置されている。このターゲット
電極３には、インピーダンス整合のためのマッチングボ
ックス４を介してＲＦ電源５に接続されている。
【００１８】真空処理室１内には、また、２極間ターゲ
ット２に対向するように基板支持台６が配置されてお
り、多結晶シリコン薄膜を形成すべきガラス基板７がそ
の基板支持台６に取り付けらる。なお、このガラス基板
７には、多結晶シリコン薄膜を形成すべき表面に、後述
するようにあらかじめバッファ層７ａが形成される。
ット２に対向するように基板支持台６が配置されてお
り、多結晶シリコン薄膜を形成すべきガラス基板７がそ
の基板支持台６に取り付けらる。なお、このガラス基板
７には、多結晶シリコン薄膜を形成すべき表面に、後述
するようにあらかじめバッファ層７ａが形成される。
【００１９】真空処理室１の外側には、２極間ターゲッ
ト２隣接するように、かつ、ターゲット２の内側から外
側に向けてＮ極，Ｓ極が隣り合うように交互に同心状に
永久磁石８が配置されている。この永久磁石８により、
図１に破線で示すような磁場が真空処理室１内に形成さ
れるようになっている。
ト２隣接するように、かつ、ターゲット２の内側から外
側に向けてＮ極，Ｓ極が隣り合うように交互に同心状に
永久磁石８が配置されている。この永久磁石８により、
図１に破線で示すような磁場が真空処理室１内に形成さ
れるようになっている。
【００２０】２極間ターゲット２の略中央部には、同軸
管９が真空処理室１内に向けて開口しており、この同軸
管９はマグネトロン（図示せず）に連通して、マイクロ
波プラズマを真空処理室１内に導入するように構成され
ている。なお、９ａは同軸管９に設けられたプラズマ放
電用のアンテナであり、ターゲット表面より１／４λだ
け突起している。
管９が真空処理室１内に向けて開口しており、この同軸
管９はマグネトロン（図示せず）に連通して、マイクロ
波プラズマを真空処理室１内に導入するように構成され
ている。なお、９ａは同軸管９に設けられたプラズマ放
電用のアンテナであり、ターゲット表面より１／４λだ
け突起している。
【００２１】そして、同軸管９の真空処理室１に向けて
の開口部分の周辺にはアシスト電極１０が設けられてお
り、このアシスト電極１０は、同軸管９を通じてマグネ
トロンに接続されて、２．４５ＧＨｚのマイクロ波放電
によるエネルギを基板支持台６に装着されているガラス
基板７の表面近傍に加え得るようになっている。
の開口部分の周辺にはアシスト電極１０が設けられてお
り、このアシスト電極１０は、同軸管９を通じてマグネ
トロンに接続されて、２．４５ＧＨｚのマイクロ波放電
によるエネルギを基板支持台６に装着されているガラス
基板７の表面近傍に加え得るようになっている。
【００２２】次に、以上のスパッタ装置を用いて、ガラ
ス基板７の表面に多結晶シリコン薄膜を形成する具体的
方法について述べる。
ス基板７の表面に多結晶シリコン薄膜を形成する具体的
方法について述べる。
【００２３】ガラス基板７を真空処理室１の基板支持台
６に装着する前に、そのガラス基板７の多結晶シリコン
膜膜を形成すべき表面に、例えばＺｎＳ，Ｎｉ，ＡｌＮ
あるいはＭｏ等、３００℃程度で多結晶膜が形成される
材料を用いたバッファ層７ａを形成しておく。
６に装着する前に、そのガラス基板７の多結晶シリコン
膜膜を形成すべき表面に、例えばＺｎＳ，Ｎｉ，ＡｌＮ
あるいはＭｏ等、３００℃程度で多結晶膜が形成される
材料を用いたバッファ層７ａを形成しておく。
【００２４】このようなバッファ層７ａを形成したガラ
ス基板７を真空処理室１内の基板支持台６に装着した
後、真空処理室１内を真空排気したうえで、アルゴンガ
ス等のスパッタガスを供給管（図示せず）を介して真空
処理室１内に導入するとともに、ガラス基板７の表面温
度を３５０〜５００℃程度に加熱する。
ス基板７を真空処理室１内の基板支持台６に装着した
後、真空処理室１内を真空排気したうえで、アルゴンガ
ス等のスパッタガスを供給管（図示せず）を介して真空
処理室１内に導入するとともに、ガラス基板７の表面温
度を３５０〜５００℃程度に加熱する。
【００２５】次に、図２にターゲット電極３への印加電
圧とアシスト電極１０への印加電圧波形のタイムチャー
トを示すように、ターゲット電極３にＲＦ電源から高周
波電圧を印加して２極間ターゲット２の面近傍にプラズ
マを発生させる工程と、アシスト電極１０に２．４５Ｇ
Ｈｚのマイクロ波を印加する工程を交互に繰り返す。
圧とアシスト電極１０への印加電圧波形のタイムチャー
トを示すように、ターゲット電極３にＲＦ電源から高周
波電圧を印加して２極間ターゲット２の面近傍にプラズ
マを発生させる工程と、アシスト電極１０に２．４５Ｇ
Ｈｚのマイクロ波を印加する工程を交互に繰り返す。
【００２６】各電極への電圧印加周期は、例えば、ター
ゲット電極３に対しては１０〜１００μｓ、アシスト電
極１０に対しては５０〜２００μｓ程度とする。
ゲット電極３に対しては１０〜１００μｓ、アシスト電
極１０に対しては５０〜２００μｓ程度とする。
【００２７】以上の動作において、ターゲット電極３へ
の高周波電圧の印加により、２極間ターゲット２の表面
近傍にプラズマが発生するが、このとき、陰極から出た
電子は永久磁石８の磁場によってサイクロトロン運動
し、プラズマ中の気体分子と高確率で衝突して多数のイ
オンを作りだし、効率よく２極間ターゲット２をスパッ
タリングし、図３（Ａ）に模式的に示すように、シリコ
ン原子はじめとするスパッタ粒子Ｐはガラス基板７のバ
ッファ層７ａに付着する。
の高周波電圧の印加により、２極間ターゲット２の表面
近傍にプラズマが発生するが、このとき、陰極から出た
電子は永久磁石８の磁場によってサイクロトロン運動
し、プラズマ中の気体分子と高確率で衝突して多数のイ
オンを作りだし、効率よく２極間ターゲット２をスパッ
タリングし、図３（Ａ）に模式的に示すように、シリコ
ン原子はじめとするスパッタ粒子Ｐはガラス基板７のバ
ッファ層７ａに付着する。
【００２８】この状態で、次のスパッタまでの間にアシ
スト電極１０からのエネルギがガラス基板７のバッファ
層７ａの近傍に加わることにより、図３（Ｂ）に示すよ
うに、バッファ層７ａに付着したスパッタ粒子Ｐはこの
バッファ層７ａの配向に沿って移動して安定する。その
後、以上のようなスパッタとアシスト電極１０からのエ
ネルギの印加を繰り返すことにより、図３（Ｃ），
（Ｄ）に示すように、下地のバッファ層７ａの配向（１
１１，１１０）に沿った形で多結晶シリコン薄膜Ｆが形
成されていく。すなわち、３５０〜５００℃の低温の条
件下であっても、アシスト電極１０からのエネルギの作
用によってシリコンがバッファ層７ａ上にエピタキシャ
ル成長することが可能となり、また、その成長速度を高
くすることができる。
スト電極１０からのエネルギがガラス基板７のバッファ
層７ａの近傍に加わることにより、図３（Ｂ）に示すよ
うに、バッファ層７ａに付着したスパッタ粒子Ｐはこの
バッファ層７ａの配向に沿って移動して安定する。その
後、以上のようなスパッタとアシスト電極１０からのエ
ネルギの印加を繰り返すことにより、図３（Ｃ），
（Ｄ）に示すように、下地のバッファ層７ａの配向（１
１１，１１０）に沿った形で多結晶シリコン薄膜Ｆが形
成されていく。すなわち、３５０〜５００℃の低温の条
件下であっても、アシスト電極１０からのエネルギの作
用によってシリコンがバッファ層７ａ上にエピタキシャ
ル成長することが可能となり、また、その成長速度を高
くすることができる。
【００２９】なお、以上の実施の形態では、ターゲット
電極３に対して高周波電圧を印加して２極間ターゲット
２の表面近傍にプラズマを発生させてスパッタした後
に、アシスト電極１０からの２．４５ＧＨｚのマイクロ
波放電を行ってガラス基板７の表面近傍にエネルギを加
えるという動作を交互に繰り返した例を述べたが、図４
に各電極への印加電圧波形のタイムチャートを例示する
ように、ターゲット電極３への高周波電圧印加と、アシ
スト電極１０からのエネルギの印加とを同時に行うこと
も可能である。
電極３に対して高周波電圧を印加して２極間ターゲット
２の表面近傍にプラズマを発生させてスパッタした後
に、アシスト電極１０からの２．４５ＧＨｚのマイクロ
波放電を行ってガラス基板７の表面近傍にエネルギを加
えるという動作を交互に繰り返した例を述べたが、図４
に各電極への印加電圧波形のタイムチャートを例示する
ように、ターゲット電極３への高周波電圧印加と、アシ
スト電極１０からのエネルギの印加とを同時に行うこと
も可能である。
【００３０】また、以上の実施の形態においては、ター
ゲット電極３にＲＦ電源５から高周波電圧を印加たが、
これを直流電圧とすることも可能であることは勿論であ
り、要は目的に応じた膜質を得るのに最適な電圧を印加
すればよい。
ゲット電極３にＲＦ電源５から高周波電圧を印加たが、
これを直流電圧とすることも可能であることは勿論であ
り、要は目的に応じた膜質を得るのに最適な電圧を印加
すればよい。
【００３１】
【発明の効果】以上のように、本発明によれば、シリコ
ンのスパッタ蒸着工程において、ターゲット電極に電圧
を印加してターゲットの近傍にプラズマを発生させてス
パッタを行う工程と、基板表面に前もって形成しておい
たバッファ層の表面近傍にターゲット電極以外の電極か
らのマイクロ波放電によるエネルギを加える工程を交互
または同時に繰り返して行うことで、シリコン原子をは
じめとするスパッタ粒子の反応性を高め、その粒子がバ
ッファ層の配向に沿って移動することを助長し、３５０
〜５００℃程度の従来に比してより低温の条件下でシリ
コンの実用的なエピタキシャル成長を可能とすることが
できた。その結果、基板温度が３５０〜５００℃程度の
低温であっても、バッファ層の配向に沿い、かつ、移動
度の優れた多結晶シリコン薄膜を成膜することが可能と
なり、５５０〜６００℃以下程度に加熱が制限されるガ
ラス基板等にも、容易に良質な多結晶シリコン薄膜を成
膜することができるようになった。
ンのスパッタ蒸着工程において、ターゲット電極に電圧
を印加してターゲットの近傍にプラズマを発生させてス
パッタを行う工程と、基板表面に前もって形成しておい
たバッファ層の表面近傍にターゲット電極以外の電極か
らのマイクロ波放電によるエネルギを加える工程を交互
または同時に繰り返して行うことで、シリコン原子をは
じめとするスパッタ粒子の反応性を高め、その粒子がバ
ッファ層の配向に沿って移動することを助長し、３５０
〜５００℃程度の従来に比してより低温の条件下でシリ
コンの実用的なエピタキシャル成長を可能とすることが
できた。その結果、基板温度が３５０〜５００℃程度の
低温であっても、バッファ層の配向に沿い、かつ、移動
度の優れた多結晶シリコン薄膜を成膜することが可能と
なり、５５０〜６００℃以下程度に加熱が制限されるガ
ラス基板等にも、容易に良質な多結晶シリコン薄膜を成
膜することができるようになった。
【図１】本発明の実施の形態において用いたスパッタ装
置の構成を示す模式的断面図
置の構成を示す模式的断面図
【図２】本発明の実施の形態におけるターゲット電極３
への印加電圧波形とアシスト電極１０への印加電圧波形
を示すタイムチャート
への印加電圧波形とアシスト電極１０への印加電圧波形
を示すタイムチャート
【図３】本発明の実施の形態におけるスパッタ粒子Ｐの
挙動の説明図
挙動の説明図
【図４】本発明の他の実施の形態におけるターゲット電
極３への印加電圧波形とアシスト電極１０への印加電圧
波形を示すタイムチャート
極３への印加電圧波形とアシスト電極１０への印加電圧
波形を示すタイムチャート
１ 真空処理室 ２ ２極間ターゲット ３ ターゲット電極 ５ ＲＦ電源 ６ 基板支持台 ７ ガラス基板 ７ａ バッファ層 ８ 永久磁石 ９ 同軸管 １０ アシスト電極 Ｐ スパッタ粒子 Ｆ 多結晶シリコン薄膜
Claims (2)
- 【請求項１】 スパッタ法を用いて基板表面に多結晶シ
リコン薄膜を成膜する方法において、シリコンのスパッ
タ蒸着工程に先立ち、多結晶シリコン膜を成膜すべき基
板表面にあらかじめバッファ層を形成しておき、スパッ
タ蒸着工程では、ターゲット電極に電圧を印加してター
ゲットの近傍にプラズマを発生させてスパッタを行う工
程と、バッファ層の表面近傍にターゲット電極以外の電
極からのマイクロ波放電によるエネルギを加える工程を
交互または同時に繰り返すことで、上記バッファ層の配
向に沿った配向を有する多結晶シリコン膜を成膜するこ
とを特徴とする多結晶シリコン薄膜の成膜方法。 - 【請求項２】 上記スパッタ蒸着工程における基板温度
を３５０℃以上５００℃以下とすることを特徴とする、
請求項１に記載の多結晶シリコン薄膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09214258A JP3117663B2 (ja) | 1997-08-08 | 1997-08-08 | 多結晶シリコン薄膜の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09214258A JP3117663B2 (ja) | 1997-08-08 | 1997-08-08 | 多結晶シリコン薄膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154432A JPH1154432A (ja) | 1999-02-26 |
| JP3117663B2 true JP3117663B2 (ja) | 2000-12-18 |
Family
ID=16652780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09214258A Expired - Fee Related JP3117663B2 (ja) | 1997-08-08 | 1997-08-08 | 多結晶シリコン薄膜の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3117663B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4529855B2 (ja) | 2005-09-26 | 2010-08-25 | 日新電機株式会社 | シリコン物体形成方法及び装置 |
| JP4434115B2 (ja) | 2005-09-26 | 2010-03-17 | 日新電機株式会社 | 結晶性シリコン薄膜の形成方法及び装置 |
| CN102002668B (zh) * | 2010-09-28 | 2012-11-28 | 大连理工大学 | 多晶硅薄膜低温物理气相沉积装置及其方法 |
-
1997
- 1997-08-08 JP JP09214258A patent/JP3117663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154432A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI285681B (en) | Improved magnetron sputtering system for large-area substrates | |
| JPH09120956A (ja) | 物質処理用容量結合式二重周波数プラズマリアクタ | |
| KR101371003B1 (ko) | 임피던스 매칭 네트워크에 의한 물리 기상 증착법 | |
| JP4741060B2 (ja) | 基板の析出表面上に反応ガスからの原子又は分子をエピタキシャルに析出させる方法及び装置 | |
| JP2002093721A (ja) | 堆積膜形成方法及び装置 | |
| JPS6346575B2 (ja) | ||
| KR19980032633A (ko) | 유도 커플링된 플라즈마 소스 | |
| JP3117663B2 (ja) | 多結晶シリコン薄膜の成膜方法 | |
| JPH08977B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP2859721B2 (ja) | プラズマ処理装置 | |
| JPH0314907B2 (ja) | ||
| JPS61213377A (ja) | プラズマデポジシヨン法及びその装置 | |
| US3463715A (en) | Method of cathodically sputtering a layer of silicon having a reduced resistivity | |
| JP2004169138A (ja) | 透明導電膜の製造方法及び製造装置 | |
| JP2761875B2 (ja) | バイアススパッタリング法による堆積膜形成装置 | |
| JP3441746B2 (ja) | バイアススパッタ方法およびその装置 | |
| JP2538691B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| JPH09125243A (ja) | 薄膜形成装置 | |
| CN105714258A (zh) | 一种双源溅射合金薄膜的装置及方法 | |
| JPH0982494A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP3037587B2 (ja) | スパッタリング装置 | |
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JPS6091629A (ja) | プラズマ気相成長装置 | |
| US3649501A (en) | Preparation of single crystal films of lithium niobate by radio frequency sputtering |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |