JP3134801B2 - 共用受信機 - Google Patents
共用受信機Info
- Publication number
- JP3134801B2 JP3134801B2 JP4661197A JP4661197A JP3134801B2 JP 3134801 B2 JP3134801 B2 JP 3134801B2 JP 4661197 A JP4661197 A JP 4661197A JP 4661197 A JP4661197 A JP 4661197A JP 3134801 B2 JP3134801 B2 JP 3134801B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- clock
- processing unit
- cdma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 20
- 230000010355 oscillation Effects 0.000 claims description 17
- 230000001413 cellular effect Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 238000003672 processing method Methods 0.000 claims 1
- 238000000844 transformation Methods 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、共用受信機に関
し、特に、少なくとも２つのセルラーシステムに対応可
能な共用受信機に関する。
し、特に、少なくとも２つのセルラーシステムに対応可
能な共用受信機に関する。
【０００２】
【従来の技術】ＭＳＫ，ＱＰＳＫ，ＱＡＭ等のデジタル
変調された信号とアナログＦＭ変調された信号とを受信
する共用受信機が、例えば特開平８−１３０４９０号公
報に記載されている。同号公報の受信機では、デジタル
変調信号とアナログ変調信号の各々に個別の受信系を設
け、中間周波数（ＩＦ）帯の発振回路を共用している。
変調された信号とアナログＦＭ変調された信号とを受信
する共用受信機が、例えば特開平８−１３０４９０号公
報に記載されている。同号公報の受信機では、デジタル
変調信号とアナログ変調信号の各々に個別の受信系を設
け、中間周波数（ＩＦ）帯の発振回路を共用している。
【０００３】図３は同号公報の受信機における３ＩＦ帯
の要部ブロック図である。
の要部ブロック図である。
【０００４】デジタルＩＦ信号は、直交検波回路１０１
にて発振回路１００からの第１の出力信号により直交検
波され、ＩおよびＱ信号に変換される。
にて発振回路１００からの第１の出力信号により直交検
波され、ＩおよびＱ信号に変換される。
【０００５】一方、アナログＩＦ信号は、位相検波回路
１０２にて発振回路１００からの第２の出力信号により
位相検波され、ＦＭ復調信号に変換される。
１０２にて発振回路１００からの第２の出力信号により
位相検波され、ＦＭ復調信号に変換される。
【０００６】発振回路１００は、デジタルＩＦ信号の場
合には、固定周波数の共振回路１０４からの信号により
切り替え回路１０３を介して制御されて、第１の出力信
号を得る。また、アナログＩＦ信号の場合には、共振周
波数を印加電圧で制御可能な共振回路１０５からの信号
により制御されて、第２の出力信号を得る。
合には、固定周波数の共振回路１０４からの信号により
切り替え回路１０３を介して制御されて、第１の出力信
号を得る。また、アナログＩＦ信号の場合には、共振周
波数を印加電圧で制御可能な共振回路１０５からの信号
により制御されて、第２の出力信号を得る。
【０００７】このように、２つの共振回路を選択して用
いることにより、一つの発振回路でアナログとデジタル
の共用化を図っている。
いることにより、一つの発振回路でアナログとデジタル
の共用化を図っている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
共用受信機では、受信信号に同期したＰＮ拡散系列のチ
ップレートのＮ（Ｎは整数）倍のクロックを必要とする
ＣＤＭＡ信号に対して発振回路を共用することはできな
い。そのため、ＣＤＭＡ信号とアナログ信号とに共用可
能な受信機では、ＶＣＯ，ＰＬＬ回路を含むシンセサイ
ザ回路を個別に設ける必要がある。特に、ＣＤＭＡ信号
復調のためのクロック生成回路が必要となる。したがっ
て、装置が大型化すると共に、コストが高くなる。
共用受信機では、受信信号に同期したＰＮ拡散系列のチ
ップレートのＮ（Ｎは整数）倍のクロックを必要とする
ＣＤＭＡ信号に対して発振回路を共用することはできな
い。そのため、ＣＤＭＡ信号とアナログ信号とに共用可
能な受信機では、ＶＣＯ，ＰＬＬ回路を含むシンセサイ
ザ回路を個別に設ける必要がある。特に、ＣＤＭＡ信号
復調のためのクロック生成回路が必要となる。したがっ
て、装置が大型化すると共に、コストが高くなる。
【０００９】本発明の目的は、上述した課題を解決し、
改良された共用受信機を提供することにある。
改良された共用受信機を提供することにある。
【００１０】本発明の他の目的は、ＣＤＭＡ信号とアナ
ログ信号に共用可能で、装置の回路規模が小さく安価な
共用受信機を提供することにある。
ログ信号に共用可能で、装置の回路規模が小さく安価な
共用受信機を提供することにある。
【００１１】本発明の更に他の目的は、後で明らかとな
るように、利用効率の高い共用受信機を提供することに
ある。
るように、利用効率の高い共用受信機を提供することに
ある。
【００１２】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による共用受信機は、少なくとも２種類
の第１および第２の変調信号を受信可能な共用受信機で
あって、前記第１の変調信号を信号処理する第１の受信
信号処理手段と、前記第２の変調信号を信号処理する第
２の受信信号処理手段と、前記第１および第２の受信信
号処理手段に、それぞれ第１および第２の制御信号を供
給する制御手段と、を備え、前記制御手段は、前記第１
の受信信号処理手段へは前記第１の変調信号を周波数変
換するための局発信号を前記第１の制御信号として出力
し、前記第２の受信信号処理手段へは前記第２の変調信
号に同期したクロック周波数の整数倍のクロックを前記
第２の制御信号として出力する。
ために、本発明による共用受信機は、少なくとも２種類
の第１および第２の変調信号を受信可能な共用受信機で
あって、前記第１の変調信号を信号処理する第１の受信
信号処理手段と、前記第２の変調信号を信号処理する第
２の受信信号処理手段と、前記第１および第２の受信信
号処理手段に、それぞれ第１および第２の制御信号を供
給する制御手段と、を備え、前記制御手段は、前記第１
の受信信号処理手段へは前記第１の変調信号を周波数変
換するための局発信号を前記第１の制御信号として出力
し、前記第２の受信信号処理手段へは前記第２の変調信
号に同期したクロック周波数の整数倍のクロックを前記
第２の制御信号として出力する。
【００１３】前記第１の変調信号がアナログセルラー方
式の変調信号であり、前記第２の変調信号がＣＤＭＡ方
式の変調信号であることが好ましい。
式の変調信号であり、前記第２の変調信号がＣＤＭＡ方
式の変調信号であることが好ましい。
【００１４】前記第１の受信信号処理手段は、ダブルス
ーパーヘテロダイン受信機の第２中間周波数帯における
信号処理手段であり、前記第２の受信信号処理手段は、
シングルスーパーヘテロダイン受信機の第１中間周波数
帯における信号処理手段であることが望ましい。
ーパーヘテロダイン受信機の第２中間周波数帯における
信号処理手段であり、前記第２の受信信号処理手段は、
シングルスーパーヘテロダイン受信機の第１中間周波数
帯における信号処理手段であることが望ましい。
【００１５】前記第１の制御信号は前記第２中間周波数
帯でのダウンコンバータへの局発信号であり、前記第２
の制御信号は送信側にて拡散に用いられた拡散符号系列
のチップレートの整数倍のクロックであることが好まし
い。
帯でのダウンコンバータへの局発信号であり、前記第２
の制御信号は送信側にて拡散に用いられた拡散符号系列
のチップレートの整数倍のクロックであることが好まし
い。
【００１６】また、本発明の共用受信機は、少なくとも
２種類の第１および第２のセルラーシステムに対応可能
で、かつ前記第１および第２のセルラーシステムに対し
てそれぞれ独立した中間周波数帯の第１および第２の信
号処理部を有するシングルあるいはマルチステージのス
ーパーヘテロダイン構成の共用受信機であって、前記第
１のセルラーシステムに対応する第１の信号を受信する
場合、前記第１の信号処理部へ前記第１の信号を周波数
変換するための局発信号を供給し、前記第２のセルラー
システムに対応する第２の信号を受信する場合には、前
記第２の信号処理手段へ前記第２の信号に同期したクロ
ック周波数の整数倍のクロックを供給する。
２種類の第１および第２のセルラーシステムに対応可能
で、かつ前記第１および第２のセルラーシステムに対し
てそれぞれ独立した中間周波数帯の第１および第２の信
号処理部を有するシングルあるいはマルチステージのス
ーパーヘテロダイン構成の共用受信機であって、前記第
１のセルラーシステムに対応する第１の信号を受信する
場合、前記第１の信号処理部へ前記第１の信号を周波数
変換するための局発信号を供給し、前記第２のセルラー
システムに対応する第２の信号を受信する場合には、前
記第２の信号処理手段へ前記第２の信号に同期したクロ
ック周波数の整数倍のクロックを供給する。
【００１７】前記第１の信号処理部はアナログセルラー
方式で動作するダブルスーパーヘテロダイン方式におけ
る信号処理部であり、前記第２の信号処理部はＣＤＭＡ
方式で動作するシングルスーパーヘテロダイン方式にお
ける信号処理部であることが好ましい。
方式で動作するダブルスーパーヘテロダイン方式におけ
る信号処理部であり、前記第２の信号処理部はＣＤＭＡ
方式で動作するシングルスーパーヘテロダイン方式にお
ける信号処理部であることが好ましい。
【００１８】前記第２の信号処理部は、前記ＣＤＭＡ方
式の信号を直交検波する直交検波手段と、前記直交検波
手段からの直交検波信号を復調する復調手段と、を有
し、前記クロックは前記復調手段へ供給することが好ま
しい。
式の信号を直交検波する直交検波手段と、前記直交検波
手段からの直交検波信号を復調する復調手段と、を有
し、前記クロックは前記復調手段へ供給することが好ま
しい。
【００１９】本発明の共用受信機は、ＣＤＭＡ信号を受
信する場合とアナログ信号を受信する場合をモード切り
替え信号により切り替え、ＰＬＬ回路の周波数設定を変
更する。これによりＣＤＭＡモードの時にはチップレー
トのＮ倍のクロックを生成し、アナログモードの時には
ＩＦ段のダウンコンバータの局発信号を生成する。この
ようにアナログ信号復調回路で必要となるシンセサイザ
回路を共用するため、Ｎ倍のチップレートクロック生成
のために個別のシンセサイザ回路を設ける必要がない。
信する場合とアナログ信号を受信する場合をモード切り
替え信号により切り替え、ＰＬＬ回路の周波数設定を変
更する。これによりＣＤＭＡモードの時にはチップレー
トのＮ倍のクロックを生成し、アナログモードの時には
ＩＦ段のダウンコンバータの局発信号を生成する。この
ようにアナログ信号復調回路で必要となるシンセサイザ
回路を共用するため、Ｎ倍のチップレートクロック生成
のために個別のシンセサイザ回路を設ける必要がない。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２１】図１はＣＤＭＡ及びＦＭ等のアナログ方式
のデュアルモードセルラー端末の受信回路のブロック図
である。ここで扱うＣＤＭＡ信号は基地局側で情報デー
タにＣＤＭＡ変調（スペクトル拡散）を施してからＱＰ
ＳＫ等のデジタル変調を行い、送信する信号である。
のデュアルモードセルラー端末の受信回路のブロック図
である。ここで扱うＣＤＭＡ信号は基地局側で情報デー
タにＣＤＭＡ変調（スペクトル拡散）を施してからＱＰ
ＳＫ等のデジタル変調を行い、送信する信号である。
【００２２】１はアンテナ、２は第１の帯域通過フィル
タ、３はＬＮＡ（低雑音増幅器）、４は第２の帯域通過
フィルタ、５は受信信号を第１ＩＦ（中間周波数）信号
に変換する第１のダウンコンバータ、６はモード切り替
え信号により第１ＩＦ信号をＣＤＭＡパスとアナログパ
スに切り分けるスイッチ。
タ、３はＬＮＡ（低雑音増幅器）、４は第２の帯域通過
フィルタ、５は受信信号を第１ＩＦ（中間周波数）信号
に変換する第１のダウンコンバータ、６はモード切り替
え信号により第１ＩＦ信号をＣＤＭＡパスとアナログパ
スに切り分けるスイッチ。
【００２３】１１はＣＤＭＡチャネル帯域外の信号の通
過を阻止するＣＤＭＡチャネルフィルタ、１２は出力レ
ベルが一定値になるよう入力信号レベルに応じて利得を
変化させるＡＧＦ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏ
ｌ）アンプ、１３，１５はデジタル変調信号を図示せぬ
発振器からの局発信号により直交検波してそれぞれＩ
（Ｉｎｐｈａｓｅ）及びＱ（Ｑｕａｄｒａ−ｐｈａｓ
ｅ）成分の信号を出力する直交検波回路、１４，１６は
それぞれＩ，Ｑ信号のＣＤＭＡベースバンド帯域外の信
号の通過を阻止する低域通過フィルタ、１７はベースバ
ンド帯域に落とされたＣＤＭＡ信号の拡散復調を行うＣ
ＤＭＡ復調回路。これらの回路によりＣＤＭＡ方式の受
信信号処理回路が構成される。
過を阻止するＣＤＭＡチャネルフィルタ、１２は出力レ
ベルが一定値になるよう入力信号レベルに応じて利得を
変化させるＡＧＦ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏ
ｌ）アンプ、１３，１５はデジタル変調信号を図示せぬ
発振器からの局発信号により直交検波してそれぞれＩ
（Ｉｎｐｈａｓｅ）及びＱ（Ｑｕａｄｒａ−ｐｈａｓ
ｅ）成分の信号を出力する直交検波回路、１４，１６は
それぞれＩ，Ｑ信号のＣＤＭＡベースバンド帯域外の信
号の通過を阻止する低域通過フィルタ、１７はベースバ
ンド帯域に落とされたＣＤＭＡ信号の拡散復調を行うＣ
ＤＭＡ復調回路。これらの回路によりＣＤＭＡ方式の受
信信号処理回路が構成される。
【００２４】２１はアナログ信号チャネル帯域外の信号
の通過を阻止する第１のアナログチャネルフィルタ、２
２は共用シンセサイザ回路３０より生成される局発信号
により第１ＩＦ信号を第２ＩＦ信号に周波数変換する第
２のダウンコンバータ、２３は第２ＩＦ周波数を中心と
するアナログ信号チャネル帯域外の信号の通過を阻止す
る第２のアナログチャネルフィルタ、２４はリミッタ回
路、２５はアナログ信号の復調を行うアナログ復調回
路。これらの回路によりアナログ方式の受信信号処理回
路が構成される。
の通過を阻止する第１のアナログチャネルフィルタ、２
２は共用シンセサイザ回路３０より生成される局発信号
により第１ＩＦ信号を第２ＩＦ信号に周波数変換する第
２のダウンコンバータ、２３は第２ＩＦ周波数を中心と
するアナログ信号チャネル帯域外の信号の通過を阻止す
る第２のアナログチャネルフィルタ、２４はリミッタ回
路、２５はアナログ信号の復調を行うアナログ復調回
路。これらの回路によりアナログ方式の受信信号処理回
路が構成される。
【００２５】３０はＶＣＯ３１とＰＬＬ回路３２を含
み、受信信号に同期したＰＮ拡散系列のチップレートの
Ｎ（Ｎは整数）倍のクロックまたは局発信号を出力する
制御部としての共用シンセサイザ回路、３１はＮ倍のチ
ップクロック周波数と第２のダウンコンバータ２２に供
給する局発信号周波数を出力可能なＶＣＯ、３２はモー
ド切り替え信号により周波数設定を変更するＰＬＬ回
路、４１はＴＣＸＯ（温度補償水晶発振器）。
み、受信信号に同期したＰＮ拡散系列のチップレートの
Ｎ（Ｎは整数）倍のクロックまたは局発信号を出力する
制御部としての共用シンセサイザ回路、３１はＮ倍のチ
ップクロック周波数と第２のダウンコンバータ２２に供
給する局発信号周波数を出力可能なＶＣＯ、３２はモー
ド切り替え信号により周波数設定を変更するＰＬＬ回
路、４１はＴＣＸＯ（温度補償水晶発振器）。
【００２６】次に、本発明の実施の形態の動作について
図１を参照して詳細に説明する。
図１を参照して詳細に説明する。
【００２７】ＣＤＭＡ及びアナログモードのどちらにお
いても受信信号はアンテナ１から入力され、第１の帯域
通過フィルタ２、ＬＮＡ３、第２の帯域通過フィルタ４
を通り、第１のダウンコンバータ５により第１ＩＦ信号
に周波数変換される。スイッチ６はモード切り替え信号
によりその時点のモードを選択して、ＣＤＭＡパスとア
ナログパスとを切り替える。
いても受信信号はアンテナ１から入力され、第１の帯域
通過フィルタ２、ＬＮＡ３、第２の帯域通過フィルタ４
を通り、第１のダウンコンバータ５により第１ＩＦ信号
に周波数変換される。スイッチ６はモード切り替え信号
によりその時点のモードを選択して、ＣＤＭＡパスとア
ナログパスとを切り替える。
【００２８】ＣＤＭＡモードの場合、ＣＤＭＡパスが選
択され、第１ＩＦ信号はＣＤＭＡチャネルフィルタ１１
でＣＤＭＡチャネル帯域外の妨害波が抑圧・除去され、
ＡＧＣアンプ１２で出力レベルが一定値になるよう入力
信号レベルに応じて利得制御され、直交検波回路１３に
入力される。直交検波回路１３，１５はＱＰＳＫ等のデ
ジタル変調を直交検波してＩ，Ｑ成分の信号を出力し、
低域通過フィルタ１４，１６でベースバンド帯域外の周
波数成分について抑圧・除去する。ベースバンド帯域に
落とされたＣＤＭＡ信号はＣＤＭＡ復調回路１７で拡散
復調される。この際、ＣＤＭＡ復調回路１７はＮ倍のチ
ップクロックを使用する。
択され、第１ＩＦ信号はＣＤＭＡチャネルフィルタ１１
でＣＤＭＡチャネル帯域外の妨害波が抑圧・除去され、
ＡＧＣアンプ１２で出力レベルが一定値になるよう入力
信号レベルに応じて利得制御され、直交検波回路１３に
入力される。直交検波回路１３，１５はＱＰＳＫ等のデ
ジタル変調を直交検波してＩ，Ｑ成分の信号を出力し、
低域通過フィルタ１４，１６でベースバンド帯域外の周
波数成分について抑圧・除去する。ベースバンド帯域に
落とされたＣＤＭＡ信号はＣＤＭＡ復調回路１７で拡散
復調される。この際、ＣＤＭＡ復調回路１７はＮ倍のチ
ップクロックを使用する。
【００２９】Ｎは１でも良いが、この場合、フィルタに
おけるフィルタリング特性の要求が厳しいので、フィル
タにおけるサンプリングレートを大きくして、フィルタ
リング特性を緩くすることが好ましい。そのため、Ｎ
は、４あるいは８であることが好ましい。
おけるフィルタリング特性の要求が厳しいので、フィル
タにおけるサンプリングレートを大きくして、フィルタ
リング特性を緩くすることが好ましい。そのため、Ｎ
は、４あるいは８であることが好ましい。
【００３０】アナログモードの場合、アナログパスが選
択され、第１ＩＦ信号は第１のアナログチャネルフィル
タ２１でアナログ信号チャネル帯域外の妨害波が抑圧・
除去されて第２のダウンコンバータ２２に入力される。
第２のダウンコンバータ２２は共用シンセサイザ回路３
０より生成される局発信号により第１ＩＦ信号を第２Ｉ
Ｆ信号に周波数変換する。第２ＩＦ信号は第２のアナロ
グチャネルフィルタ２３、リミッタ回路２４を通り、ア
ナログ復調回路２５でアナログ信号の復調が行われ復調
データが出力される。
択され、第１ＩＦ信号は第１のアナログチャネルフィル
タ２１でアナログ信号チャネル帯域外の妨害波が抑圧・
除去されて第２のダウンコンバータ２２に入力される。
第２のダウンコンバータ２２は共用シンセサイザ回路３
０より生成される局発信号により第１ＩＦ信号を第２Ｉ
Ｆ信号に周波数変換する。第２ＩＦ信号は第２のアナロ
グチャネルフィルタ２３、リミッタ回路２４を通り、ア
ナログ復調回路２５でアナログ信号の復調が行われ復調
データが出力される。
【００３１】共用シンセサイザ回路３０はＣＤＭＡ及び
アナログの各モードに応じてＮ倍のチップクロック及び
局発信号を生成する。ＰＬＬ回路３２はモード切り替え
信号により周波数設定を変更し、ＣＤＭＡモードの時に
はＮ倍のチップクロック、アナログモードの時には第２
のダウンコンバータ２２に供給する局発信号の所定の周
波数に設定される。受信信号に同期するように制御され
たＴＣＸＯ４１の出力信号が基準クロックとしてＶＣＯ
３１の出力とともにＰＬＬ回路３２に入力される。ＰＬ
Ｌ回路３２はＶＣＯ３１が所定の周波数で発振するよう
に制御電圧をＶＣＯ３１に供給する。ＴＣＸＯ４１が受
信信号に同期しているのでＶＣＯ３１の出力、即ち共用
シンセサイザ回路３０の出力信号は受信信号に同期した
信号となる。
アナログの各モードに応じてＮ倍のチップクロック及び
局発信号を生成する。ＰＬＬ回路３２はモード切り替え
信号により周波数設定を変更し、ＣＤＭＡモードの時に
はＮ倍のチップクロック、アナログモードの時には第２
のダウンコンバータ２２に供給する局発信号の所定の周
波数に設定される。受信信号に同期するように制御され
たＴＣＸＯ４１の出力信号が基準クロックとしてＶＣＯ
３１の出力とともにＰＬＬ回路３２に入力される。ＰＬ
Ｌ回路３２はＶＣＯ３１が所定の周波数で発振するよう
に制御電圧をＶＣＯ３１に供給する。ＴＣＸＯ４１が受
信信号に同期しているのでＶＣＯ３１の出力、即ち共用
シンセサイザ回路３０の出力信号は受信信号に同期した
信号となる。
【００３２】ＴＣＸＯ４１の受信信号への同期の仕方
は、例えば、直交検波出力の位相ずれに基づいて、この
位相ずれを無くすよう、自動周波数制御回路（ＡＦＣ）
により行うことができる。
は、例えば、直交検波出力の位相ずれに基づいて、この
位相ずれを無くすよう、自動周波数制御回路（ＡＦＣ）
により行うことができる。
【００３３】モード切り替え信号は、例えばオペレータ
によりいずれか一方を選択する信号を発生させる。すな
わち、受信機購入時に、オペレータが利用するシステム
に合わせて、そのシステムに対応する受信系を選択する
切り替え信号を出力するよう設定する。この設定は、好
ましくはＲＯＭ等により行なう。
によりいずれか一方を選択する信号を発生させる。すな
わち、受信機購入時に、オペレータが利用するシステム
に合わせて、そのシステムに対応する受信系を選択する
切り替え信号を出力するよう設定する。この設定は、好
ましくはＲＯＭ等により行なう。
【００３４】また、複数のシステムに対応可能な受信機
である場合には、初期設定をどちらか一方の受信系にし
ておき、受信すべき信号のタイミング等で受信できない
にもかかわらず、受信電界レベルが高い場合に他の受信
系に切り替えるようにしてもよい。
である場合には、初期設定をどちらか一方の受信系にし
ておき、受信すべき信号のタイミング等で受信できない
にもかかわらず、受信電界レベルが高い場合に他の受信
系に切り替えるようにしてもよい。
【００３５】さらに、電話機のように送信系も有してい
る場合には、発信に使用されるシステムに対応する受信
系が選択されるように切り替え信号が供給されても良
い。
る場合には、発信に使用されるシステムに対応する受信
系が選択されるように切り替え信号が供給されても良
い。
【００３６】上述した実施例では、２種類の受信系につ
いて説明したが、３種類以上でも同様にモード切替え信
号に応じて発振する周波数を変更すれば良い。
いて説明したが、３種類以上でも同様にモード切替え信
号に応じて発振する周波数を変更すれば良い。
【００３７】また、上述した実施例では、ＣＤＭＡ方式
にシングルスーパーヘテロダイン方式を、アナログ方式
にダブルスーパーヘテロダイン方式を用いて説明した
が、本発明はこれに限ることなく、マルチな受信機の周
波数変換部分に適用可能である。
にシングルスーパーヘテロダイン方式を、アナログ方式
にダブルスーパーヘテロダイン方式を用いて説明した
が、本発明はこれに限ることなく、マルチな受信機の周
波数変換部分に適用可能である。
【００３８】本発明において共用受信機は、ＣＤＭＡモ
ードの時にはＣＤＭＡ復調回路で用いるチップクロック
を生成し、アナログモードの時にはＩＦ段のダウンコン
バータに供給する局発信号を生成する。このため、チッ
プクロックを生成するために個別にシンセサイザ回路を
設ける必要がなく、装置の小型化・低価格化に寄与し、
また、シンセサイザ回路をＣＤＭＡ及びアナログの両モ
ードにおいて使用するため利用効率も高くなる。
ードの時にはＣＤＭＡ復調回路で用いるチップクロック
を生成し、アナログモードの時にはＩＦ段のダウンコン
バータに供給する局発信号を生成する。このため、チッ
プクロックを生成するために個別にシンセサイザ回路を
設ける必要がなく、装置の小型化・低価格化に寄与し、
また、シンセサイザ回路をＣＤＭＡ及びアナログの両モ
ードにおいて使用するため利用効率も高くなる。
【００３９】したがって、両モードの検波にて共通の発
振回路を使用した上で、さらに、アナログモードの局発
をＣＤＭＡモードのクロック発振器に共用可能である。
振回路を使用した上で、さらに、アナログモードの局発
をＣＤＭＡモードのクロック発振器に共用可能である。
【００４０】
【発明の効果】以上説明したように、本発明では、ＣＤ
ＭＡモードの時に使用するチップクロックを生成するシ
ンセサイザ回路と、アナログモードという別モードの時
に使用する局発信号を生成するシンセサイザ回路とを共
用化したため、チップクロック生成用に個別にシンセサ
イザ回路を設ける必要がない。そのため、装置の小型化
・低価格化につながるとともに回路の利用効率を高める
ことができる。
ＭＡモードの時に使用するチップクロックを生成するシ
ンセサイザ回路と、アナログモードという別モードの時
に使用する局発信号を生成するシンセサイザ回路とを共
用化したため、チップクロック生成用に個別にシンセサ
イザ回路を設ける必要がない。そのため、装置の小型化
・低価格化につながるとともに回路の利用効率を高める
ことができる。
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来例を示すブロック図である。
１ アンテナ ２ 第１の帯域通過フィルタ ３ ＬＮＡ（低雑音増幅器） ４ 第２の帯域通過フィルタ ５ 第１のダウンコンバータ ６ スイッチ １１ ＣＤＭＡチャネルフィルタ １２ ＡＧＣアンプ １３，１５ 直交検波回路 １４，１６ 低域通過フィルタ １７ ＣＤＭＡ復調回路 ２１ 第１のアナログチャネルフィルタ ２２ 第２のダウンコンバータ ２３ 第２のアナログチャネルフィルタ ２４ リミッタ回路 ２５ アナログ復調回路 ３０ 共用シンセサイザ回路 ３１ ＶＣＯ ３２ ＰＬＬ回路 ４１ ＴＣＸＯ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/16 - 1/26 H04J 13/00 H04L 27/14 H04L 27/22
Claims (3)
- 【請求項１】 少なくとも２種類の第１および第２の変
調信号を受信可能な共用受信機であって、 前記第１の変調信号を信号処理する第１の受信信号処理
手段と、 前記第２の変調信号を信号処理する第２の受信信号処理
手段と、 前記第１および第２の受信信号処理手段に、それぞれ第
１および第２の制御信号を供給する制御手段と、を備
え、 前記第１の受信信号処理手段は、ダブルスーパーヘテロ
ダイン受信機の第２中間周波数帯における信号処理手段
であり、 前記第２の受信信号処理手段は、シングルスーパーヘテ
ロダイン受信機の第１中間周波数帯における信号処理手
段であり、 前記第１の制御信号は前記第２中間周波数帯でのダウン
コンバータへの局発信号であり、 前記第２の制御信号は送信側にて拡散に用いられた拡散
符号系列のチップレートの整数倍のクロックであり、 前記制御手段は、前記第１の受信信号処理手段へは前記
第１の変調信号を周波数変換するための局発信号を前記
第１の制御信号として出力し、 前記第２の受信信号処理手段へは前記第２の変調信号に
同期したクロック周波数の整数倍のクロックを前記第２
の制御信号として出力することを特徴とする共用受信
機。 - 【請求項２】 前記第１の変調信号がアナログセルラー
方式の変調信号であり、 前記第２の変調信号がＣＤＭＡ方式の変調信号であるこ
とを特徴とする請求項１記載の共用受信機。 - 【請求項３】 少なくとも２種類の第１および第２のセ
ルラーシステムに対応可能で、かつ前記第１および第２
のセルラーシステムに対してそれぞれ独立した中間周波
数帯の第１および第２の信号処理部を有するシングルあ
るいはマルチステージのスーパーヘテロダイン構成の共
用受信機であって、 前記第１の信号処理部はアナログセルラー方式で動作す
るダブルスーパーヘテ ロダイン方式における信号処理部
であり、 前記第２の信号処理部はＣＤＭＡ方式で動作するシング
ルスーパーヘテロダイン方式における信号処理部であ
り、 前記第２の信号処理部は、前記ＣＤＭＡ方式の信号を直
交検波する直交検波手段と、前記直交検波手段からの直
交検波信号を復調する復調手段と、を有し、 前記第１のセルラーシステムに対応する第１の信号を受
信する場合、前記第１の信号処理部へ前記第１の信号を
周波数変換するための局発信号を供給し、 前記第２のセルラーシステムに対応する第２の信号を受
信する場合には、前記第２の信号処理手段へ前記第２の
信号に同期したクロック周波数の整数倍のクロックを供
給し、 前記クロックは前記復調手段へ供給することを特徴とす
る共用受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4661197A JP3134801B2 (ja) | 1997-02-28 | 1997-02-28 | 共用受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4661197A JP3134801B2 (ja) | 1997-02-28 | 1997-02-28 | 共用受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242879A JPH10242879A (ja) | 1998-09-11 |
| JP3134801B2 true JP3134801B2 (ja) | 2001-02-13 |
Family
ID=12752107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4661197A Expired - Fee Related JP3134801B2 (ja) | 1997-02-28 | 1997-02-28 | 共用受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134801B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076975A (ja) * | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
-
1997
- 1997-02-28 JP JP4661197A patent/JP3134801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242879A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098967B2 (en) | Receiving apparatus | |
| US6978125B2 (en) | Methods and apparatus for tuning pre-selection filters in radio receivers | |
| KR100279031B1 (ko) | 주파수변조수신기 | |
| EP2210353B1 (en) | Anti jamming system | |
| US20020049075A1 (en) | Multiband portable radio terminal | |
| JP2002512471A (ja) | ダイレクト変換受信機 | |
| US7844230B2 (en) | Integrated multimode radio and components thereof | |
| JP3672189B2 (ja) | 無線信号受信装置及び復調処理回路 | |
| KR100560192B1 (ko) | 디지털방송용수신기 | |
| US8880016B2 (en) | Anti-jamming system | |
| JP3309904B2 (ja) | 無線用送受信機 | |
| US7076217B1 (en) | Integrated radio transceiver | |
| JP3128371B2 (ja) | 受信装置 | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| JPH10242879A (ja) | 共用受信機 | |
| KR100326755B1 (ko) | 서로 다른 주파수를 갖는 인접 셀간의 핸드오프를 위한주파수 동기 시스템 및 그 방법 | |
| JPH09200072A (ja) | 直接変換受信機 | |
| KR100224104B1 (ko) | 주파수 하강변환장치 및 방법 | |
| JPH0564101A (ja) | チユーナ装置を共有する少なくとも２種類の復調回路を備えた受信装置 | |
| EP1150436B1 (en) | Method and arrangement for receiving a frequency modulated signal | |
| KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
| EP1380108A2 (en) | Methods and apparatus for tuning pre-selection filters in radio receivers | |
| JP3617521B2 (ja) | 受信装置 | |
| KR950007090B1 (ko) | 확산 스펙트럼 코드분할 다중접속 수신장치 | |
| JP3617513B2 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |