JP3140018B2 - デイジタル信号の記録変調方式 - Google Patents
デイジタル信号の記録変調方式Info
- Publication number
- JP3140018B2 JP3140018B2 JP62095113A JP9511387A JP3140018B2 JP 3140018 B2 JP3140018 B2 JP 3140018B2 JP 62095113 A JP62095113 A JP 62095113A JP 9511387 A JP9511387 A JP 9511387A JP 3140018 B2 JP3140018 B2 JP 3140018B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- channel code
- bits
- channel
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイジタル信号を記録する際の変調方式に係
り、特にデイジタルVTRに好適な変調方式に関する。 〔従来の技術〕 デイジタル変調方式はエレクトロニクスウイーク誌,4
月８日号（1985）年（Electronics Week April 8,198
5）に記載されているように、データの転送周期をＴと
した時、変調後のデータ（以後、チヤネルコードと呼
ぶ）の最短反転時間は最近開発された変調方式、いわゆ
る2to7,1to7,1to6方式では1.33Tから1.5Tと元の転送周
期（いわゆるNRZ変調方式）より長くなる。 これについて1to7コードを取り上げて説明する。第２
図は1to7コードの変調規則を示す図である。第２図の左
側２ビツト、４ビットは入力データであり、右側がそれ
に対応する変調ビツトである。変調ビツトの先頭に×が
ある場合は、そのビツトはその以前に決定されている変
調ビツトの最終ビツトに対して反対のビツトに設定され
る。第３図のD1は入力データを示し、Ａは変調後のビツ
ト列を示す。変調後のビツト列Ａにおける１の時、記録
電流は反転されて記録される。このように1to7コードで
は２ビツト（又は４ビツト）が３ビツト（又は６ビツ
ト）に変換され、１と１の間隔すなわち磁化反転幅の最
小値が元のデータ転送周期Ｔに比べて、長くなる（約1.
33T）。故に、元のデータをそのまま記録するより記録
波長を長くできるという特徴をもつている。 〔発明が解決しようとする問題点〕 上述の変調方式では（１）再生時チヤネルコード（変
調コード）を元のデータに戻す場合、必ずしも６ビツト
毎に元のデータに戻すことができず、前後の関係に対応
する必要があり、その復号信号処理回路が複雑になるこ
と、（２）同様に、チヤネル符号が相互に関連している
ので、１つのチヤネルコードで誤りが発生すると前後の
符号にも誤りが伝播するという事がある。これを、第３
図の1to7コードを用いて説明する。 例えば第３図に示すように01010001という入力データ
D1と入力データD201010101とを比較する。入力データD1
における01で前後をはさまれた0100パターンと、入力デ
ータD2における0101パターンの変調後のデータA,Bはい
ずれも100100となり、この６ビツトだけでは元のデータ
を復号できない。次のチヤネルコード001あるいは100が
現われて始めて、このチヤネルコードを復号できる。し
たがつて、例えば001あるいは100のチヤネルコードにお
いて誤りが発生すれば、そのチヤネルコードに関係する
データだけでなく、その前のデータも誤つて復号される
ことになる。これが誤り伝播である。 上記の従来技術は再生復号時の誤り伝播についての配
慮がされておらず、テープ・ヘツドの誤り率が大きくデ
イジタルVTRに適用することに問題があつた。 本発明の目的は、再生復号時の誤り伝播がなく、か
つ、記録波長が単純なNRZ符号の場合より長くなる新た
な変調方式を提供することにある。 〔問題点を解決するための手段〕 本発明のチヤネルコードでは記録波長を流くするため
チヤネルコードの接続点を含めて最短反転長さを２ビツ
トとなるように変調規則を定める。このため、ｍビツト
のコードのうち次の４グループに属するコードをチヤネ
ルコードとして使用する。第４図を用いて接続点での最
短反転長さを確保する方法を説明する。 データはｎビツト毎n1,n2,n3の順序で矢印41の方向に
受けるとする。それぞれのｎビツト毎にチヤネルコード
m1,m2,m3を対応させる。 Ａグループのma2ビツトコードは前後のチヤネルコー
ドに関係なく最短反転ビツト間隔が２ビツトとなるよう
なコードである。これに対してＢグループ以下は接続点
で最短反転ビツト間隔を２ビツト確保するため、複数の
チヤネルコードを用意するものである。 Ｂグループのmbは前のチヤネルコードの最終ビツトに
応じて、mb2,m′b2の２種のチヤネルコードを切り代
え、最短反転ビツト間隔が２ビツトとなるようなコード
である。 Ｃグループのmcは後のチヤネルコードの最初のビツト
に応じて２種のチヤネルコードmc2,m′c2を切り代え、
最短反転ビツト間隔が２ビツトとなるようなコードであ
る。この時、mc2とｍ′c2で先頭ビツトｔは同一にす
る。 Ｄグループのmdは前のチヤネルコードの最終ビツト
と、後のチヤネルコードの最初のビツトに応じてmd2,
m′d2,m″d2,md2を切り代え、接続点での最短反転ビ
ツト間隔を２ビツトとするようなコードである。この
時、後のチヤネルコードで切り代える、md2と
ｍ′ｄ ＊、およびｍ″d2 ＃とｍ d2 ＃＃では先頭のビツ
トが同一である。 これらの条件を満足するチヤネルコードの数をチヤネ
ルビツト数をパラメータに計算した結果を第５図に示
す。当然の事ながら、例えば（Ｃ）グループではmc2と
ｍ′c2で１つのチヤネルコードとして計算する。 第６図は第５図のチヤネルコード数の合計を考慮して
決められるｎ−ｍ変換の例と、最短周期Tminを示す。な
お、ｍ＝４の場合は最短ビツト間隔２を満足するチヤネ
ルコードの合計数が６個で、２−４変換となり、最短周
期TminがTmin＝Ｔで、記録波長を長くするという目的か
ら意味をもたない。 〔作用〕 第４図で示すように、前後のチヤネルコードの最終あ
るいは最初のビツトの値を考慮してチヤネルコードを選
択すると、チヤネルコードの接続点も含めて最短反転ビ
ツト間隔が２ビツト以上にすることができる。 なお、（Ｃ）グループでは一旦、仮のチヤネルコード
を決め、後のチヤネルコードの最初のビツトの値に応じ
て、チヤネルコードmc2,m′c2を切り代える。しかし、m
c2およびｍ′c2において先頭のビツトは変わらないもの
を選んでいるので、m1のチヤネルコードに影響すること
がなく、さかのぼつてチヤネルコードを変えなければな
らないという事は発生しない。このことは逆に、誤りが
伝播しない事に対応している。なお再生復号時にはｍビ
ツトのチヤネルコードから一義的にｎビツトのデータへ
変換できる事は言うまでもない。 〔実施例〕 第１図に本発明による４ビツト−６ビツト変換の変調
規則を示す。ただしチヤネルコードはNRZ記録されるも
のとする。すなわち１は＋磁化、０は一磁化されるもの
とする。 データ４ビツト（16通り）は４つのグループA,B,C,D
に分けられ、それぞれのグループでチヤネルコードの指
定の仕方が異なる。すなわち第１図において、データ４
ビツトに対する６ビツトのチヤネルコードは既に決定し
ている前のチヤネルコードの最終ビツトの値（０の時Ｐ
（０）,1の時Ｐ（１）で表わす。）と当該チヤネルコー
ドの後で決められるチヤネルコードの先頭ビツトの値
（０の時、ｆ（０）,1の時ｆ（１））に応じて選択され
る。ただし、←は矢印の方向に示されるチヤネルコード
を採用することを意味する。 （Ａ）グループ８通りは既に決定している前のチヤネル
コードや当該チヤネルコードの後で決められるチヤネル
コードに関係なく一義的に決めることができるチヤネル
コードである。 （Ｂ）グループ３通りは先に決定されていたチヤネルコ
ードの最後のビツトが０（Ｐ（０）と表わす。）か１
（Ｐ（１）と表わす）によつて２種類のチヤネルコード
を切り換える。 （Ｃ）グループ４通りは先に決定されているチヤネルコ
ードと無関係に、一旦仮のチヤネルコードが決定し、そ
の後、次のデータ４ビツトに対して与えられるチヤネル
コードの先頭のビツトが０（ｆ（０）で表わす。）か１
（ｆ（１）で表わす）によつて、再度チヤネルコードを
決定するものである。 （Ｄ）グループ１種はＰ（０）,P（１）に応じて、仮チ
ヤネルコードを与え、次にｆ（０）,f（１）によつて改
めてチヤネルコードを定めなおすグループである。 第１図（Ｃ）（Ｄ）は一旦仮のチヤネルコードが決定
され、次のチヤネルコードとの関係で改めて設定しなお
されるが、仮のチヤネルコードと定めなおされたチヤネ
ルコードの先頭１ビツトは同じ値にした。これによつて
定めなおされても、さらにその前のチヤネルコードには
影響が及ばない。 変調規則から分かるように、チヤネルコードの接続点
を含めて となる。 第７図に入力データ列とこれを第１図の規則表に従つ
て変換されたチヤネルコードの例を示す。分かりやすく
するために、入力データのグループも合わせて示した。 入力データのうち（Ｃ）（Ｄ）グループに属する101
1,1101,1111は一旦仮のチヤネルコードに変換されて、
それぞれ111001,001110,011110に変換される。なお
（Ｂ）グループの1000はその前のチヤネルコードの最終
ビツトに対応して一義的に100000と設定される。 （Ｃ）（Ｄ）グループの仮のチヤネルコードは後のチ
ヤネルコードの先頭の値に対応して、第１図の規則表か
ら再度変換されるものとそのままでよいものに分かれ
る。すなわち、111001はそのままで、001110は000001
に、又011110は011001に再変換される。 なお、上の例で示したように、（Ｃ）グループの後に
グループが来た場合は、（Ｃ）グループの仮のチヤネル
コードが定つているので、これに対応して（Ｂ）グルー
プのチヤネルコードが割り当てられる。よつて（Ｃ）グ
ループの波及は自動的に解消される。 第８図にこの４−６変換チヤネルコードを実現する回
路構成の一実施例を示す。 入力データは４ビツトのパラレル状態である。このデ
ータ４ビツトは２段階の変換用ROM1,3によつて第１図の
規則に従つて６ビツトのデータに変換され、その後、パ
ラレルシリアル変換シフトレジスタ７によつて高速のシ
リアル形式のチヤネルコードとなり、記録ヘツド（図示
せず）に送られる。 ROM回路1,3の周辺回路によつて当該チヤネルコードと
前後のチヤネルコードの接続状態を監視し、第１図の規
則を実現する。 ４ビツトのデータ６は５ビツト−６ビツト変換ROM1に
まず入力される。データ以外の１ビツトはすでに決定し
ているチヤネルコードの最後のビツトの値、すなわち第
１図におけるＰ（０）あるいはＰ（１）が入力される。 これによつて、すでに決定されているチヤネルコード
との接続を考慮して当該チヤネルコードが決定できる。
ROM1の出力はラツチ回路２でデータ周期のクロツク８で
ラツチ（保持される。）ラツチ回路２の出力は７ビツト
−６ビツト変換ROM3に入力され、ｆ（０）あるいはｆ
（１）によつて変更しなければならない（Ｃ）（Ｄ）グ
ループについての変換を行なう。Exclusive OR回路（以
下略してExORとする。）５−２では、ROM3の出力チヤネ
ルコードの最終ビツトと、次に来るチヤネルコードの先
頭ビツトが一致している（０出力），一致していない
（１出力）が検出される。ExOR回路５−１では特に第１
図の＊印111111および000000を検出する回路で、最終ビ
ツトとさらにもう１つ前のビツトの一致（０出力），不
一致（１出力）を検出する。 ExOR回路５−２で接続不能が検出された場合、すなわ
ち、回路５−２の出力が不一致（１出力）の時ゲート回
路５−３を介してROM3の入力７ビツト目が与えられ、第
１図から接続が満足される別のチヤネルコードが選択さ
れる。 なお、ROM3の出力が111111および000000の場合には、
ｆ（０）あるいはｆ（１）の値はゲート回路５−３で無
視され、111111および000000がそのままチヤネルコード
として使用する。ROM3の出力はラツチ回路４を介して、
パラレルシリアル変換シフトレジスタ７に入力され、高
速クロツク９（クロツク８に比べ６倍速いクロツク）で
シリアルデータ10として読み出される。シリアルデータ
10は磁気ヘツドを介して磁気テープ上に記録される。 第９図は第８図に対する復号回路の回路構成図であ
る。記録したシリアル形式のチヤネルコードを元の４ビ
ツトのデータに変換するため、６ビツト−４ビツト変換
ROM14を用いる。６ビツトの区切りを見つけるために挿
入した同期パターンを検出する。 回路に沿つて詳細に説明する。 再生時のシリアルデータ11が同期パターン検出回路12
によつてシリアルデータ11中に含まれている同期パター
ンを検出し、ワードクロツク12−１を発生させ、シリア
ルデータ11をシリアルパラレル変換シフトレジスタ13に
よつてパラレルデータ６ビツトに変換する。６ビツトの
チヤネルコードは1:1に４ビツトの元のデータ15にROM14
で変換される。 以上、４ビツト−６ビツト変換方式について述べた。
他のｎ−ｍ変換方式も同様に構成できる。 〔発明の効果〕 本発明によれば、最短反転幅Tminがもとのデータの周
期Ｔより長くすることができ、記録波長が長くできるの
で、誤り率の少ないデイジタルVTRが実現できる。
り、特にデイジタルVTRに好適な変調方式に関する。 〔従来の技術〕 デイジタル変調方式はエレクトロニクスウイーク誌,4
月８日号（1985）年（Electronics Week April 8,198
5）に記載されているように、データの転送周期をＴと
した時、変調後のデータ（以後、チヤネルコードと呼
ぶ）の最短反転時間は最近開発された変調方式、いわゆ
る2to7,1to7,1to6方式では1.33Tから1.5Tと元の転送周
期（いわゆるNRZ変調方式）より長くなる。 これについて1to7コードを取り上げて説明する。第２
図は1to7コードの変調規則を示す図である。第２図の左
側２ビツト、４ビットは入力データであり、右側がそれ
に対応する変調ビツトである。変調ビツトの先頭に×が
ある場合は、そのビツトはその以前に決定されている変
調ビツトの最終ビツトに対して反対のビツトに設定され
る。第３図のD1は入力データを示し、Ａは変調後のビツ
ト列を示す。変調後のビツト列Ａにおける１の時、記録
電流は反転されて記録される。このように1to7コードで
は２ビツト（又は４ビツト）が３ビツト（又は６ビツ
ト）に変換され、１と１の間隔すなわち磁化反転幅の最
小値が元のデータ転送周期Ｔに比べて、長くなる（約1.
33T）。故に、元のデータをそのまま記録するより記録
波長を長くできるという特徴をもつている。 〔発明が解決しようとする問題点〕 上述の変調方式では（１）再生時チヤネルコード（変
調コード）を元のデータに戻す場合、必ずしも６ビツト
毎に元のデータに戻すことができず、前後の関係に対応
する必要があり、その復号信号処理回路が複雑になるこ
と、（２）同様に、チヤネル符号が相互に関連している
ので、１つのチヤネルコードで誤りが発生すると前後の
符号にも誤りが伝播するという事がある。これを、第３
図の1to7コードを用いて説明する。 例えば第３図に示すように01010001という入力データ
D1と入力データD201010101とを比較する。入力データD1
における01で前後をはさまれた0100パターンと、入力デ
ータD2における0101パターンの変調後のデータA,Bはい
ずれも100100となり、この６ビツトだけでは元のデータ
を復号できない。次のチヤネルコード001あるいは100が
現われて始めて、このチヤネルコードを復号できる。し
たがつて、例えば001あるいは100のチヤネルコードにお
いて誤りが発生すれば、そのチヤネルコードに関係する
データだけでなく、その前のデータも誤つて復号される
ことになる。これが誤り伝播である。 上記の従来技術は再生復号時の誤り伝播についての配
慮がされておらず、テープ・ヘツドの誤り率が大きくデ
イジタルVTRに適用することに問題があつた。 本発明の目的は、再生復号時の誤り伝播がなく、か
つ、記録波長が単純なNRZ符号の場合より長くなる新た
な変調方式を提供することにある。 〔問題点を解決するための手段〕 本発明のチヤネルコードでは記録波長を流くするため
チヤネルコードの接続点を含めて最短反転長さを２ビツ
トとなるように変調規則を定める。このため、ｍビツト
のコードのうち次の４グループに属するコードをチヤネ
ルコードとして使用する。第４図を用いて接続点での最
短反転長さを確保する方法を説明する。 データはｎビツト毎n1,n2,n3の順序で矢印41の方向に
受けるとする。それぞれのｎビツト毎にチヤネルコード
m1,m2,m3を対応させる。 Ａグループのma2ビツトコードは前後のチヤネルコー
ドに関係なく最短反転ビツト間隔が２ビツトとなるよう
なコードである。これに対してＢグループ以下は接続点
で最短反転ビツト間隔を２ビツト確保するため、複数の
チヤネルコードを用意するものである。 Ｂグループのmbは前のチヤネルコードの最終ビツトに
応じて、mb2,m′b2の２種のチヤネルコードを切り代
え、最短反転ビツト間隔が２ビツトとなるようなコード
である。 Ｃグループのmcは後のチヤネルコードの最初のビツト
に応じて２種のチヤネルコードmc2,m′c2を切り代え、
最短反転ビツト間隔が２ビツトとなるようなコードであ
る。この時、mc2とｍ′c2で先頭ビツトｔは同一にす
る。 Ｄグループのmdは前のチヤネルコードの最終ビツト
と、後のチヤネルコードの最初のビツトに応じてmd2,
m′d2,m″d2,md2を切り代え、接続点での最短反転ビ
ツト間隔を２ビツトとするようなコードである。この
時、後のチヤネルコードで切り代える、md2と
ｍ′ｄ ＊、およびｍ″d2 ＃とｍ d2 ＃＃では先頭のビツ
トが同一である。 これらの条件を満足するチヤネルコードの数をチヤネ
ルビツト数をパラメータに計算した結果を第５図に示
す。当然の事ながら、例えば（Ｃ）グループではmc2と
ｍ′c2で１つのチヤネルコードとして計算する。 第６図は第５図のチヤネルコード数の合計を考慮して
決められるｎ−ｍ変換の例と、最短周期Tminを示す。な
お、ｍ＝４の場合は最短ビツト間隔２を満足するチヤネ
ルコードの合計数が６個で、２−４変換となり、最短周
期TminがTmin＝Ｔで、記録波長を長くするという目的か
ら意味をもたない。 〔作用〕 第４図で示すように、前後のチヤネルコードの最終あ
るいは最初のビツトの値を考慮してチヤネルコードを選
択すると、チヤネルコードの接続点も含めて最短反転ビ
ツト間隔が２ビツト以上にすることができる。 なお、（Ｃ）グループでは一旦、仮のチヤネルコード
を決め、後のチヤネルコードの最初のビツトの値に応じ
て、チヤネルコードmc2,m′c2を切り代える。しかし、m
c2およびｍ′c2において先頭のビツトは変わらないもの
を選んでいるので、m1のチヤネルコードに影響すること
がなく、さかのぼつてチヤネルコードを変えなければな
らないという事は発生しない。このことは逆に、誤りが
伝播しない事に対応している。なお再生復号時にはｍビ
ツトのチヤネルコードから一義的にｎビツトのデータへ
変換できる事は言うまでもない。 〔実施例〕 第１図に本発明による４ビツト−６ビツト変換の変調
規則を示す。ただしチヤネルコードはNRZ記録されるも
のとする。すなわち１は＋磁化、０は一磁化されるもの
とする。 データ４ビツト（16通り）は４つのグループA,B,C,D
に分けられ、それぞれのグループでチヤネルコードの指
定の仕方が異なる。すなわち第１図において、データ４
ビツトに対する６ビツトのチヤネルコードは既に決定し
ている前のチヤネルコードの最終ビツトの値（０の時Ｐ
（０）,1の時Ｐ（１）で表わす。）と当該チヤネルコー
ドの後で決められるチヤネルコードの先頭ビツトの値
（０の時、ｆ（０）,1の時ｆ（１））に応じて選択され
る。ただし、←は矢印の方向に示されるチヤネルコード
を採用することを意味する。 （Ａ）グループ８通りは既に決定している前のチヤネル
コードや当該チヤネルコードの後で決められるチヤネル
コードに関係なく一義的に決めることができるチヤネル
コードである。 （Ｂ）グループ３通りは先に決定されていたチヤネルコ
ードの最後のビツトが０（Ｐ（０）と表わす。）か１
（Ｐ（１）と表わす）によつて２種類のチヤネルコード
を切り換える。 （Ｃ）グループ４通りは先に決定されているチヤネルコ
ードと無関係に、一旦仮のチヤネルコードが決定し、そ
の後、次のデータ４ビツトに対して与えられるチヤネル
コードの先頭のビツトが０（ｆ（０）で表わす。）か１
（ｆ（１）で表わす）によつて、再度チヤネルコードを
決定するものである。 （Ｄ）グループ１種はＰ（０）,P（１）に応じて、仮チ
ヤネルコードを与え、次にｆ（０）,f（１）によつて改
めてチヤネルコードを定めなおすグループである。 第１図（Ｃ）（Ｄ）は一旦仮のチヤネルコードが決定
され、次のチヤネルコードとの関係で改めて設定しなお
されるが、仮のチヤネルコードと定めなおされたチヤネ
ルコードの先頭１ビツトは同じ値にした。これによつて
定めなおされても、さらにその前のチヤネルコードには
影響が及ばない。 変調規則から分かるように、チヤネルコードの接続点
を含めて となる。 第７図に入力データ列とこれを第１図の規則表に従つ
て変換されたチヤネルコードの例を示す。分かりやすく
するために、入力データのグループも合わせて示した。 入力データのうち（Ｃ）（Ｄ）グループに属する101
1,1101,1111は一旦仮のチヤネルコードに変換されて、
それぞれ111001,001110,011110に変換される。なお
（Ｂ）グループの1000はその前のチヤネルコードの最終
ビツトに対応して一義的に100000と設定される。 （Ｃ）（Ｄ）グループの仮のチヤネルコードは後のチ
ヤネルコードの先頭の値に対応して、第１図の規則表か
ら再度変換されるものとそのままでよいものに分かれ
る。すなわち、111001はそのままで、001110は000001
に、又011110は011001に再変換される。 なお、上の例で示したように、（Ｃ）グループの後に
グループが来た場合は、（Ｃ）グループの仮のチヤネル
コードが定つているので、これに対応して（Ｂ）グルー
プのチヤネルコードが割り当てられる。よつて（Ｃ）グ
ループの波及は自動的に解消される。 第８図にこの４−６変換チヤネルコードを実現する回
路構成の一実施例を示す。 入力データは４ビツトのパラレル状態である。このデ
ータ４ビツトは２段階の変換用ROM1,3によつて第１図の
規則に従つて６ビツトのデータに変換され、その後、パ
ラレルシリアル変換シフトレジスタ７によつて高速のシ
リアル形式のチヤネルコードとなり、記録ヘツド（図示
せず）に送られる。 ROM回路1,3の周辺回路によつて当該チヤネルコードと
前後のチヤネルコードの接続状態を監視し、第１図の規
則を実現する。 ４ビツトのデータ６は５ビツト−６ビツト変換ROM1に
まず入力される。データ以外の１ビツトはすでに決定し
ているチヤネルコードの最後のビツトの値、すなわち第
１図におけるＰ（０）あるいはＰ（１）が入力される。 これによつて、すでに決定されているチヤネルコード
との接続を考慮して当該チヤネルコードが決定できる。
ROM1の出力はラツチ回路２でデータ周期のクロツク８で
ラツチ（保持される。）ラツチ回路２の出力は７ビツト
−６ビツト変換ROM3に入力され、ｆ（０）あるいはｆ
（１）によつて変更しなければならない（Ｃ）（Ｄ）グ
ループについての変換を行なう。Exclusive OR回路（以
下略してExORとする。）５−２では、ROM3の出力チヤネ
ルコードの最終ビツトと、次に来るチヤネルコードの先
頭ビツトが一致している（０出力），一致していない
（１出力）が検出される。ExOR回路５−１では特に第１
図の＊印111111および000000を検出する回路で、最終ビ
ツトとさらにもう１つ前のビツトの一致（０出力），不
一致（１出力）を検出する。 ExOR回路５−２で接続不能が検出された場合、すなわ
ち、回路５−２の出力が不一致（１出力）の時ゲート回
路５−３を介してROM3の入力７ビツト目が与えられ、第
１図から接続が満足される別のチヤネルコードが選択さ
れる。 なお、ROM3の出力が111111および000000の場合には、
ｆ（０）あるいはｆ（１）の値はゲート回路５−３で無
視され、111111および000000がそのままチヤネルコード
として使用する。ROM3の出力はラツチ回路４を介して、
パラレルシリアル変換シフトレジスタ７に入力され、高
速クロツク９（クロツク８に比べ６倍速いクロツク）で
シリアルデータ10として読み出される。シリアルデータ
10は磁気ヘツドを介して磁気テープ上に記録される。 第９図は第８図に対する復号回路の回路構成図であ
る。記録したシリアル形式のチヤネルコードを元の４ビ
ツトのデータに変換するため、６ビツト−４ビツト変換
ROM14を用いる。６ビツトの区切りを見つけるために挿
入した同期パターンを検出する。 回路に沿つて詳細に説明する。 再生時のシリアルデータ11が同期パターン検出回路12
によつてシリアルデータ11中に含まれている同期パター
ンを検出し、ワードクロツク12−１を発生させ、シリア
ルデータ11をシリアルパラレル変換シフトレジスタ13に
よつてパラレルデータ６ビツトに変換する。６ビツトの
チヤネルコードは1:1に４ビツトの元のデータ15にROM14
で変換される。 以上、４ビツト−６ビツト変換方式について述べた。
他のｎ−ｍ変換方式も同様に構成できる。 〔発明の効果〕 本発明によれば、最短反転幅Tminがもとのデータの周
期Ｔより長くすることができ、記録波長が長くできるの
で、誤り率の少ないデイジタルVTRが実現できる。
【図面の簡単な説明】
第１図は本発明の一実施例における変調規則を示す図、
第２図は従来の変調規則の一例を示す図、第３図は従来
の変調規則の問題点を示す図、第４図は本発明によるチ
ヤネルコードの接続点における最短反転ビツト間隔の確
保の状態を示す図、第５図は本発明によるチヤネルコー
ドの数を示す図、第６図は本発明によるｎ−ｍ変換方式
の特性値を示す図、第７図は本発明の一実施例における
チヤネルコードの実例を示す図、第８図は本発明による
一実施例における変調回路の構成を示す図、第９図は第
８図に対する復調回路の構成を示す図である。 １……５ビツト−６ビツト変換ROM、２……ラツチ回
路、３……７ビツト−６ビツト変換ROM、４……ラツチ
回路、７……パラレルシリアル変換シフトレジスタ、13
……シリアルパラレル変換シフトレジスタ、14……６ビ
ツト−４ビツト変換ROM。
第２図は従来の変調規則の一例を示す図、第３図は従来
の変調規則の問題点を示す図、第４図は本発明によるチ
ヤネルコードの接続点における最短反転ビツト間隔の確
保の状態を示す図、第５図は本発明によるチヤネルコー
ドの数を示す図、第６図は本発明によるｎ−ｍ変換方式
の特性値を示す図、第７図は本発明の一実施例における
チヤネルコードの実例を示す図、第８図は本発明による
一実施例における変調回路の構成を示す図、第９図は第
８図に対する復調回路の構成を示す図である。 １……５ビツト−６ビツト変換ROM、２……ラツチ回
路、３……７ビツト−６ビツト変換ROM、４……ラツチ
回路、７……パラレルシリアル変換シフトレジスタ、13
……シリアルパラレル変換シフトレジスタ、14……６ビ
ツト−４ビツト変換ROM。
Claims (1)
- (57)【特許請求の範囲】 １．ディジタル信号を最短長さが２ビットであるチャネ
ルコードに変換して記録媒体にディジタル記録するディ
ジタル信号の記録変調方式において、ディジタル信号を
ｎビット（ｎはｎ≧３の整数）毎に、下記の４つのグル
ープから選択されるｍビット（ただし、ｍはｍ≧５の整
数で、2n/mの値が1.3にほぼ等しい）のチャネルコード
に変換する手段と、該ｎビットのディジタル信号と該チ
ャネルコードの直前のチャネルコードの最終ビットとを
参照する手段を有し、さらに該ｍビットのチャネルコー
ドが（Ｃ）グループである場合は、当該ｍビットの次に
変換されたｍビットの先頭の１ビットに依存して切り代
える二つの当該ｍビットの先頭１ビットを同一にするこ
とを特徴とするディジタル信号記録変調方式。 Ａグループ：前後のチャネルビットに関係なく最短反転
ビット間隔が２ビットあるｍビットのチャネルコード Ｂグループ：前のチャネルコードの最終ビットに応じて
２種のチャネルコードを切り代え、最短反転ビット間隔
が２ビットになるｍビットのチャネルコード Ｃグループ：後のチャネルコードの最初のビットに応じ
て２種のチャネルコードを切り代え、最短反転ビット間
隔が２ビットになるｍビットのチャネルコード Ｄグループ：前のチャネルコードの最終ビットと後のチ
ャネルコードの最初のビットに応じ２種のチャネルコー
ドを切り代え、最短反転ビット間隔が２ビットになるｍ
ビットのチャネルコード
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095113A JP3140018B2 (ja) | 1987-04-20 | 1987-04-20 | デイジタル信号の記録変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095113A JP3140018B2 (ja) | 1987-04-20 | 1987-04-20 | デイジタル信号の記録変調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261576A JPS63261576A (ja) | 1988-10-28 |
| JP3140018B2 true JP3140018B2 (ja) | 2001-03-05 |
Family
ID=14128791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095113A Expired - Fee Related JP3140018B2 (ja) | 1987-04-20 | 1987-04-20 | デイジタル信号の記録変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04143904A (ja) * | 1990-10-05 | 1992-05-18 | Hitachi Ltd | ディジタル録画装置 |
-
1987
- 1987-04-20 JP JP62095113A patent/JP3140018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261576A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11346154A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| KR20010031355A (ko) | 변조장치 및 방법, 복조장치 및 방법, 및 제공매체 | |
| KR100291373B1 (ko) | 동기 신호 검출기, 동기 신호 검출 방법 및 복호화 장치 | |
| JPH0519332B2 (ja) | ||
| JPH0652620B2 (ja) | コード変換器、記録媒体、及びデータ変換方法 | |
| KR100403946B1 (ko) | 데이터 부호화 장치 및 방법 | |
| JP2002533974A (ja) | ｎビットソースワードを対応するｍビットチャネルワードに符号化し、ｍビットチャネルワードを対応するｎビットソースワードに復号化する装置 | |
| JPH05225708A (ja) | 符号化方式 | |
| US6265994B1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| EP1455456A1 (en) | Modulating apparatus and method, and dsv control bit producing method | |
| JPH07118657B2 (ja) | ２進デ−タ符号化及び復号化方式 | |
| JP3935217B2 (ja) | ｍビット情報ワードのシーケンスから変調信号への変換 | |
| JP3482212B2 (ja) | （ｎ−１）−ビット情報ワードをｎ−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
| JP4489973B2 (ja) | 変換がパリティ反転であるようなｎビット・ソースワードから対応するｍビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
| JP3140018B2 (ja) | デイジタル信号の記録変調方式 | |
| JP2002527924A (ja) | ランレングス制限デジタル情報信号の生成装置及び方法 | |
| JP2003536315A (ja) | バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス | |
| JP3760966B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| JPH11145841A (ja) | 変調装置および方法、復調装置および方法、並びに伝送媒体 | |
| JPH06195887A (ja) | 記録符号変調装置 | |
| JP2000048492A (ja) | パンクチャ―ド最大遷移コ―ドを供給する装置および方法 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 | |
| JP2586073B2 (ja) | フレーム同期化方法 | |
| JPS6216619A (ja) | 符号変換装置 | |
| JP3221761B2 (ja) | 畳み込み符号化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |