JP3140224B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3140224B2 JP3140224B2 JP04308881A JP30888192A JP3140224B2 JP 3140224 B2 JP3140224 B2 JP 3140224B2 JP 04308881 A JP04308881 A JP 04308881A JP 30888192 A JP30888192 A JP 30888192A JP 3140224 B2 JP3140224 B2 JP 3140224B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon oxide
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 47
- 230000003647 oxidation Effects 0.000 claims description 35
- 238000007254 oxidation reaction Methods 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- KFUSEUYYWQURPO-OWOJBTEDSA-N trans-1,2-dichloroethene Chemical group Cl\C=C\Cl KFUSEUYYWQURPO-OWOJBTEDSA-N 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 6
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000005046 Chlorosilane Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＤＲＡＭ（ダイナミ
ックランダムアクセスメモリ）の容量絶縁膜、ＦＰＧＡ
（フィールドプログラマブルゲートアレイ）のアンチフ
ューズ絶縁膜およびＭＯＳデバイスのゲート絶縁膜など
を有する半導体装置の製造方法に関するものである。
ックランダムアクセスメモリ）の容量絶縁膜、ＦＰＧＡ
（フィールドプログラマブルゲートアレイ）のアンチフ
ューズ絶縁膜およびＭＯＳデバイスのゲート絶縁膜など
を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】メモリデバイス、とりわけＤＲＡＭの高
集積化により、メモリセルを構成する容量絶縁膜の面積
は減少する一方、容量絶縁膜には高誘電率および高信頼
性の膜が要求される。デバイスの構造も従来用いられて
きた平板型容量から溝型や積層型容量、さらには溝型積
層容量など３次元化が進んでいる。このため、従来、平
板型容量の絶縁膜として用いられてきた酸化シリコン膜
では十分な容量および信頼性を確保することが困難にな
ってきている。このため最近ではシリコン酸化膜に対
し、約２倍の誘電率を持つ窒化シリコン膜が注目を集め
ている。
集積化により、メモリセルを構成する容量絶縁膜の面積
は減少する一方、容量絶縁膜には高誘電率および高信頼
性の膜が要求される。デバイスの構造も従来用いられて
きた平板型容量から溝型や積層型容量、さらには溝型積
層容量など３次元化が進んでいる。このため、従来、平
板型容量の絶縁膜として用いられてきた酸化シリコン膜
では十分な容量および信頼性を確保することが困難にな
ってきている。このため最近ではシリコン酸化膜に対
し、約２倍の誘電率を持つ窒化シリコン膜が注目を集め
ている。
【０００３】しかし、窒化シリコン膜それ自身は、高誘
電率であるが、膜を流れるリーク電流が大きく、また窒
化シリコン膜内には数多くの欠陥が存在し、絶縁特性お
よび信頼性に問題がある。このため、窒化シリコン膜単
体で使用するのではなく、酸化シリコン膜／窒化シリコ
ン膜／酸化シリコン膜のいわゆるＯＮＯ３層膜もしくは
窒化シリコン膜／酸化シリコン膜のいわゆるＯＮ２層膜
などの複合膜として使用するのが一般的になっている。
電率であるが、膜を流れるリーク電流が大きく、また窒
化シリコン膜内には数多くの欠陥が存在し、絶縁特性お
よび信頼性に問題がある。このため、窒化シリコン膜単
体で使用するのではなく、酸化シリコン膜／窒化シリコ
ン膜／酸化シリコン膜のいわゆるＯＮＯ３層膜もしくは
窒化シリコン膜／酸化シリコン膜のいわゆるＯＮ２層膜
などの複合膜として使用するのが一般的になっている。
【０００４】この工程において、下層の熱酸化膜は通常
の熱酸化により形成され、中間層の窒化シリコン膜は減
圧気相堆積法により形成されるのが一般的である。ま
た、窒化シリコン膜上の酸化シリコン膜形成には一般に
は９００〜１１００℃の乾燥酸素雰囲気中もしくは水蒸
気雰囲気中での熱酸化が用いられている。窒化シリコン
膜上の酸化シリコン膜の膜厚および膜質はこれらの複合
絶縁膜の電気特性および絶縁破壊信頼性に非常に大きな
影響を及ぼすことが知られている。図５は窒化シリコン
膜上の酸化シリコン膜の膜厚と複合膜を流れるリーク電
流の関係を示したものである。窒化シリコン膜上の酸化
シリコン膜が薄いと、上部電極からの正孔の注入を阻止
できないため、リーク電流は増大する。上部酸化シリコ
ン膜の膜厚が厚くなるに従い、リーク電流は減少する。
の熱酸化により形成され、中間層の窒化シリコン膜は減
圧気相堆積法により形成されるのが一般的である。ま
た、窒化シリコン膜上の酸化シリコン膜形成には一般に
は９００〜１１００℃の乾燥酸素雰囲気中もしくは水蒸
気雰囲気中での熱酸化が用いられている。窒化シリコン
膜上の酸化シリコン膜の膜厚および膜質はこれらの複合
絶縁膜の電気特性および絶縁破壊信頼性に非常に大きな
影響を及ぼすことが知られている。図５は窒化シリコン
膜上の酸化シリコン膜の膜厚と複合膜を流れるリーク電
流の関係を示したものである。窒化シリコン膜上の酸化
シリコン膜が薄いと、上部電極からの正孔の注入を阻止
できないため、リーク電流は増大する。上部酸化シリコ
ン膜の膜厚が厚くなるに従い、リーク電流は減少する。
【０００５】一方、図７は上部酸化シリコン膜厚と容量
および信頼性の関係を示したものである。上部酸化シリ
コン膜厚の増加に伴い容量は減少するが、信頼性は極値
を持つ。すなわち、図５のリーク電流および図６の容量
および信頼性はトレードオフの関係にある。ここで、従
来一般に用いられている乾燥酸素雰囲気中での熱酸化を
考える。９００℃，３０分間の乾燥酸素雰囲気中での熱
酸化を窒化シリコン膜に行うと、約０．８ｎｍの酸化シ
リコン膜が成長する。このときシリコン基板上には同一
条件で１３ｎｍの酸化シリコン膜が成長する。このよう
な上部酸化シリコン膜においてはリーク電流を十分抑制
できないうえ、容量こそ若干大きい値が得られるものの
信頼性についても満足すべき結果は得られない。
および信頼性の関係を示したものである。上部酸化シリ
コン膜厚の増加に伴い容量は減少するが、信頼性は極値
を持つ。すなわち、図５のリーク電流および図６の容量
および信頼性はトレードオフの関係にある。ここで、従
来一般に用いられている乾燥酸素雰囲気中での熱酸化を
考える。９００℃，３０分間の乾燥酸素雰囲気中での熱
酸化を窒化シリコン膜に行うと、約０．８ｎｍの酸化シ
リコン膜が成長する。このときシリコン基板上には同一
条件で１３ｎｍの酸化シリコン膜が成長する。このよう
な上部酸化シリコン膜においてはリーク電流を十分抑制
できないうえ、容量こそ若干大きい値が得られるものの
信頼性についても満足すべき結果は得られない。
【０００６】一方、酸化膜厚を厚くするために、酸化時
間を９０分に延長した場合でも、窒化シリコン膜上の酸
化シリコン膜厚は約１．１ｎｍとほとんど増加をしな
い。このとき、シリコン基板上の酸化シリコン膜厚は２
５ｎｍであり、シリコン基板上の酸化膜厚が窒化シリコ
ン上では全く反映されていない。このため、乾燥酸素中
での熱酸化では酸化時間を延ばしても、図６に示した信
頼性が最大となる最適な上部酸化シリコン膜厚を得るの
は非常に困難である。これは乾燥酸素雰囲気中では酸化
剤はＯ2 となり、Ｏ2 の窒化シリコン膜中での拡散速度
は十分遅いことに起因する。したがって、Ｏ2 の拡散速
度を向上させるためには高温中での酸化が有効であるこ
とは明らかであるが、この場合、熱処理量は温度と時間
の積になるので、このような高温，長時間の熱処理では
最近の高集積デバイスには全く受け入れることができ
ず、非現実的である。
間を９０分に延長した場合でも、窒化シリコン膜上の酸
化シリコン膜厚は約１．１ｎｍとほとんど増加をしな
い。このとき、シリコン基板上の酸化シリコン膜厚は２
５ｎｍであり、シリコン基板上の酸化膜厚が窒化シリコ
ン上では全く反映されていない。このため、乾燥酸素中
での熱酸化では酸化時間を延ばしても、図６に示した信
頼性が最大となる最適な上部酸化シリコン膜厚を得るの
は非常に困難である。これは乾燥酸素雰囲気中では酸化
剤はＯ2 となり、Ｏ2 の窒化シリコン膜中での拡散速度
は十分遅いことに起因する。したがって、Ｏ2 の拡散速
度を向上させるためには高温中での酸化が有効であるこ
とは明らかであるが、この場合、熱処理量は温度と時間
の積になるので、このような高温，長時間の熱処理では
最近の高集積デバイスには全く受け入れることができ
ず、非現実的である。
【０００７】窒化シリコン膜上において比較的厚い酸化
シリコン膜を成長させるには窒化シリコン膜を通して窒
化シリコン膜／酸化シリコン膜界面に酸化剤を効率よく
供給すればよい。このためには窒化シリコン膜中での拡
散速度の速い酸化剤を使用すればよい。すなわち、水蒸
気酸化などにより酸化剤をＯＨとすればより速い酸化速
度を得ることができる。水蒸気酸化の場合、９００℃，
３０分程度の処理により図６での最適膜厚付近の酸化膜
厚を得ることができる。
シリコン膜を成長させるには窒化シリコン膜を通して窒
化シリコン膜／酸化シリコン膜界面に酸化剤を効率よく
供給すればよい。このためには窒化シリコン膜中での拡
散速度の速い酸化剤を使用すればよい。すなわち、水蒸
気酸化などにより酸化剤をＯＨとすればより速い酸化速
度を得ることができる。水蒸気酸化の場合、９００℃，
３０分程度の処理により図６での最適膜厚付近の酸化膜
厚を得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、積層絶
縁膜の信頼性やリーク電流は上部酸化シリコン膜厚に大
きく依存しているとはいえ、これだけで決定されるもの
ではない。これらの絶縁膜はたとえばＦＰＧＡのアンチ
ヒューズ用途を考えた場合、通常使用電圧（低電圧）下
では破壊に至る時間が長く、逆にアンチフューズを切断
する高電圧化においては短時間で破壊することが望まし
い。このことは絶縁破壊寿命の電圧依存性が大きいこと
を要求している。
縁膜の信頼性やリーク電流は上部酸化シリコン膜厚に大
きく依存しているとはいえ、これだけで決定されるもの
ではない。これらの絶縁膜はたとえばＦＰＧＡのアンチ
ヒューズ用途を考えた場合、通常使用電圧（低電圧）下
では破壊に至る時間が長く、逆にアンチフューズを切断
する高電圧化においては短時間で破壊することが望まし
い。このことは絶縁破壊寿命の電圧依存性が大きいこと
を要求している。
【０００９】また、どの用途に対しても、リーク電流は
低いことが要求される。従来方法である乾燥酸素雰囲気
中での酸化はもとより、水蒸気酸化を用いたとしても絶
縁破壊寿命の電圧依存性が大きく、かつリーク電流の低
い積層絶縁膜を得るのは非常に困難である。この発明
は、上記課題を解決するもので、高い絶縁破壊信頼性を
有し、かつ低いリーク電流の積層絶縁膜を有する半導体
装置の製造方法を提供することを目的とする。
低いことが要求される。従来方法である乾燥酸素雰囲気
中での酸化はもとより、水蒸気酸化を用いたとしても絶
縁破壊寿命の電圧依存性が大きく、かつリーク電流の低
い積層絶縁膜を得るのは非常に困難である。この発明
は、上記課題を解決するもので、高い絶縁破壊信頼性を
有し、かつ低いリーク電流の積層絶縁膜を有する半導体
装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、シリコン基板に窒化シリコン膜を形成
する工程と、前記窒化シリコン膜上を熱酸化して酸化シ
リコン膜を形成する工程と、前記酸化シリコン膜の上に
上部電極として導電層を形成する工程とを含む半導体装
置の製造方法であって、前記窒化シリコン膜上の熱酸化
を、トランス１，２ジクロロエチレンを酸素に対し１〜
１０重量％含有させた酸化性雰囲気中で、７００℃〜１
２００℃の温度で行うことを特徴とする。
置の製造方法は、シリコン基板に窒化シリコン膜を形成
する工程と、前記窒化シリコン膜上を熱酸化して酸化シ
リコン膜を形成する工程と、前記酸化シリコン膜の上に
上部電極として導電層を形成する工程とを含む半導体装
置の製造方法であって、前記窒化シリコン膜上の熱酸化
を、トランス１，２ジクロロエチレンを酸素に対し１〜
１０重量％含有させた酸化性雰囲気中で、７００℃〜１
２００℃の温度で行うことを特徴とする。
【００１１】請求項２記載の半導体装置の製造方法は、
シリコン基板に酸化シリコン膜を形成する工程と、前記
酸化シリコン膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上を熱酸化して酸化シリコン膜を形
成する工程と、前記酸化シリコン膜の上に上部電極とし
て導電層を形成する工程とを含む半導体装置の製造方法
であって、前記窒化シリコン膜上の熱酸化を、トランス
１，２ジクロロエチレンを酸素に対し１〜１０重量％含
有させた酸化性雰囲気中で、７００℃〜１２００℃の温
度で行うことを特徴とする。
シリコン基板に酸化シリコン膜を形成する工程と、前記
酸化シリコン膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上を熱酸化して酸化シリコン膜を形
成する工程と、前記酸化シリコン膜の上に上部電極とし
て導電層を形成する工程とを含む半導体装置の製造方法
であって、前記窒化シリコン膜上の熱酸化を、トランス
１，２ジクロロエチレンを酸素に対し１〜１０重量％含
有させた酸化性雰囲気中で、７００℃〜１２００℃の温
度で行うことを特徴とする。
【００１２】
【作用】この発明の半導体装置の製造方法によれば、通
常の乾燥酸素を用いた熱酸化に比べ、窒化シリコン膜内
部での酸化剤の拡散速度はＣｌ（塩素）の存在により増
大し、従来の乾燥酸素を酸化剤として用いる方法に比べ
低温かつ短時間で所定の膜厚の酸化シリコン膜を窒化シ
リコン膜上に形成することができ、このようにして、形
成した酸化シリコン膜／窒化シリコン膜／酸化シリコン
膜もしくは窒化シリコン膜／酸化シリコン膜からなる複
合絶縁膜を用いた半導体容量では容易に低リーク電流、
大容量および高信頼性が実現でき、高性能の高集積ＤＲ
ＡＭの容量絶縁膜、ＦＰＧＡのアンチフューズ絶縁膜、
ＥＥＰＲＯＭのトンネル絶縁膜を形成できる。
常の乾燥酸素を用いた熱酸化に比べ、窒化シリコン膜内
部での酸化剤の拡散速度はＣｌ（塩素）の存在により増
大し、従来の乾燥酸素を酸化剤として用いる方法に比べ
低温かつ短時間で所定の膜厚の酸化シリコン膜を窒化シ
リコン膜上に形成することができ、このようにして、形
成した酸化シリコン膜／窒化シリコン膜／酸化シリコン
膜もしくは窒化シリコン膜／酸化シリコン膜からなる複
合絶縁膜を用いた半導体容量では容易に低リーク電流、
大容量および高信頼性が実現でき、高性能の高集積ＤＲ
ＡＭの容量絶縁膜、ＦＰＧＡのアンチフューズ絶縁膜、
ＥＥＰＲＯＭのトンネル絶縁膜を形成できる。
【００１３】
【実施例】以下、この発明の実施例としてＦＰＧＡのア
ンチフューズ絶縁膜の製造方法を示す。まず、図１
（Ａ）に示すように、Ｐ型シリコン基板１上に形成され
た２〜４×１０20ｃｍ-2のＮ+ 高濃度領域２上に第１の
酸化シリコン膜３を形成する。このとき、Ｎ+ 高濃度領
域２上は非常に酸化されやすくなっているため、本工程
では酸化処理前の表面酸化膜除去を真空ロードロック室
を備えたＨＦ蒸気エッチング装置により熱酸化膜で約６
ｎｍエッチングする。この処理により、Ｎ+ 高濃度領域
（拡散層）２上には自然酸化膜は存在しなくなる。
ンチフューズ絶縁膜の製造方法を示す。まず、図１
（Ａ）に示すように、Ｐ型シリコン基板１上に形成され
た２〜４×１０20ｃｍ-2のＮ+ 高濃度領域２上に第１の
酸化シリコン膜３を形成する。このとき、Ｎ+ 高濃度領
域２上は非常に酸化されやすくなっているため、本工程
では酸化処理前の表面酸化膜除去を真空ロードロック室
を備えたＨＦ蒸気エッチング装置により熱酸化膜で約６
ｎｍエッチングする。この処理により、Ｎ+ 高濃度領域
（拡散層）２上には自然酸化膜は存在しなくなる。
【００１４】この後、そのまま真空ロードロック室（ベ
ース圧力１０Ｐａ）内を搬送し、真空ロードロック室を
備えた酸化炉に投入し、７５０℃、Ｎ2 ／Ｏ2 ＝１５０
００／４００〔ｃｃ／分〕の酸化雰囲気中で３０分間酸
化を行う。このとき、Ｐ型シリコン基板１上には２．２
〜２．３ｎｍの酸化シリコン膜が形成されるが、Ｎ+高
濃度拡散層２上では３．４ｎｍの酸化シリコン膜が成長
する。
ース圧力１０Ｐａ）内を搬送し、真空ロードロック室を
備えた酸化炉に投入し、７５０℃、Ｎ2 ／Ｏ2 ＝１５０
００／４００〔ｃｃ／分〕の酸化雰囲気中で３０分間酸
化を行う。このとき、Ｐ型シリコン基板１上には２．２
〜２．３ｎｍの酸化シリコン膜が形成されるが、Ｎ+高
濃度拡散層２上では３．４ｎｍの酸化シリコン膜が成長
する。
【００１５】第１の酸化シリコン膜３の形成後、連続し
て真空ロードロック室を経由して、真空ロードロック室
を有する減圧気相成長装置により窒化シリコン膜４をジ
クロロシランとアンモニアの反応により７００℃で、１
０ｎｍ堆積する（図１（Ｂ））。さらに、窒化シリコン
膜４の上部をトランス１，２ジクロロレチレン（Ｃ2 Ｈ
2 Ｃｌ2 ）を５重量％含む、乾燥酸素雰囲気中９００℃
で９０分間酸化を行う。このとき、Ｐ型シリコン基板１
上には３１ｎｍの酸化シリコン膜が成長するが、窒化シ
リコン膜４上には約２．５ｎｍの酸化シリコン膜５が成
長する（図１（Ｃ））。
て真空ロードロック室を経由して、真空ロードロック室
を有する減圧気相成長装置により窒化シリコン膜４をジ
クロロシランとアンモニアの反応により７００℃で、１
０ｎｍ堆積する（図１（Ｂ））。さらに、窒化シリコン
膜４の上部をトランス１，２ジクロロレチレン（Ｃ2 Ｈ
2 Ｃｌ2 ）を５重量％含む、乾燥酸素雰囲気中９００℃
で９０分間酸化を行う。このとき、Ｐ型シリコン基板１
上には３１ｎｍの酸化シリコン膜が成長するが、窒化シ
リコン膜４上には約２．５ｎｍの酸化シリコン膜５が成
長する（図１（Ｃ））。
【００１６】つぎに、上部電極を形成するため、減圧気
相堆積法により燐原子を３×１０20ｃｍ-2含有した多結
晶シリコン膜（電極）６を４００ｎｍ堆積し、これら積
層膜３，４，５および多結晶シリコン膜６を公知のフォ
トリソグラフィとドライエッチング技術でパターニング
し、容量を形成する（図１（Ｄ））。ここで、窒化シリ
コン膜４の酸化を行う場合に酸素流量に対し５重量％の
トランス１，２ジクロロエチレンを使用している。トラ
ンス１，２ジクロロレチレンは酸化炉内ではＣ2 Ｈ2 Ｃ
ｌ2 ＋２Ｏ2 →２ＣＯ2 ＋２ＨＣｌと分解される。この
とき、トランス１，２ジクロロエチレンは熱分解する温
度が従来用いられているメチルクロロフォルムなどに比
べ低いので、８００℃程度の酸化温度としては比較的低
温であっても使用することができる。
相堆積法により燐原子を３×１０20ｃｍ-2含有した多結
晶シリコン膜（電極）６を４００ｎｍ堆積し、これら積
層膜３，４，５および多結晶シリコン膜６を公知のフォ
トリソグラフィとドライエッチング技術でパターニング
し、容量を形成する（図１（Ｄ））。ここで、窒化シリ
コン膜４の酸化を行う場合に酸素流量に対し５重量％の
トランス１，２ジクロロエチレンを使用している。トラ
ンス１，２ジクロロレチレンは酸化炉内ではＣ2 Ｈ2 Ｃ
ｌ2 ＋２Ｏ2 →２ＣＯ2 ＋２ＨＣｌと分解される。この
とき、トランス１，２ジクロロエチレンは熱分解する温
度が従来用いられているメチルクロロフォルムなどに比
べ低いので、８００℃程度の酸化温度としては比較的低
温であっても使用することができる。
【００１７】また、この発明のごとき酸化用途ではトラ
ンス１，２ジクロロエチレンはＨＣｌとＣＯ2 に完全に
分解し、ＨＣｌはスクラバー等により完全に除去できる
ので、トランス１，２ジクロロエチレンがそのまま大気
中に放出されることはないが、近年フロンやメチルクロ
ロフォルムによるオゾン層破壊が問題になっている状況
に鑑み万が一大気中に放出された場合を想定する必要が
ある。
ンス１，２ジクロロエチレンはＨＣｌとＣＯ2 に完全に
分解し、ＨＣｌはスクラバー等により完全に除去できる
ので、トランス１，２ジクロロエチレンがそのまま大気
中に放出されることはないが、近年フロンやメチルクロ
ロフォルムによるオゾン層破壊が問題になっている状況
に鑑み万が一大気中に放出された場合を想定する必要が
ある。
【００１８】この発明のトランス１，２ジクロロエチレ
ンは大気中での分解半減寿命が約４日と短く、そのまま
オゾン層まで達し、オゾンを破壊する可能性は非常に低
い。このような状況から考えれば、１−１−２トリクロ
ロエタンも大気中へ放出された場合の分解半減寿命が２
４日と短くオゾン層破壊を引き起こす可能性は低い。さ
らに発明者らの検討によれば、１−１−２トリクロロエ
タンを使用した場合もトランス１，２ジクロロエタンを
使用したのと同じ効果が得られることを確認している。
しかしながら１−１−２トリクロロエタンはその蒸気圧
が低いため、取扱いがやや複雑になる。一方、トランス
１，２ジクロロエチレンは２０℃における蒸気圧が２６
０Ｔｏｒｒと高く取扱いも容易である。
ンは大気中での分解半減寿命が約４日と短く、そのまま
オゾン層まで達し、オゾンを破壊する可能性は非常に低
い。このような状況から考えれば、１−１−２トリクロ
ロエタンも大気中へ放出された場合の分解半減寿命が２
４日と短くオゾン層破壊を引き起こす可能性は低い。さ
らに発明者らの検討によれば、１−１−２トリクロロエ
タンを使用した場合もトランス１，２ジクロロエタンを
使用したのと同じ効果が得られることを確認している。
しかしながら１−１−２トリクロロエタンはその蒸気圧
が低いため、取扱いがやや複雑になる。一方、トランス
１，２ジクロロエチレンは２０℃における蒸気圧が２６
０Ｔｏｒｒと高く取扱いも容易である。
【００１９】図２はこの発明の実施例においてトランス
１，２ジクロロエチレンの添加量を２．５，５，７．５
重量％と変化させた場合および従来方法である水蒸気酸
化により窒化シリコン膜上の酸化シリコン膜を形成した
場合の酸化シリコン膜／窒化シリコン膜／酸化シリコン
膜３層積層絶縁膜の実効膜厚（酸化シリコン膜の誘電率
に換算した場合の膜厚で、厚いほど窒化シリコン膜上の
酸化シリコン膜が厚いことを示す）と、面積１ｍｍ2 の
容量の６Ｖ印加時におけるリーク電流を示している。酸
化条件はいずれの場合も９００℃でシリコン基板上の酸
化シリコン膜厚が３１ｎｍになるように時間を調整して
ある。
１，２ジクロロエチレンの添加量を２．５，５，７．５
重量％と変化させた場合および従来方法である水蒸気酸
化により窒化シリコン膜上の酸化シリコン膜を形成した
場合の酸化シリコン膜／窒化シリコン膜／酸化シリコン
膜３層積層絶縁膜の実効膜厚（酸化シリコン膜の誘電率
に換算した場合の膜厚で、厚いほど窒化シリコン膜上の
酸化シリコン膜が厚いことを示す）と、面積１ｍｍ2 の
容量の６Ｖ印加時におけるリーク電流を示している。酸
化条件はいずれの場合も９００℃でシリコン基板上の酸
化シリコン膜厚が３１ｎｍになるように時間を調整して
ある。
【００２０】図２から水蒸気酸化による従来方法１４，
１５では見かけ上８．２（１４）、８．３（１５）ｎｍ
の実効膜厚が得られていることから窒化シリコン膜上は
十分酸化されているにもかかわらず、同じ実効膜厚を持
つこの発明の方法による１２，１３よりもリーク電流が
大きいことがわかる。一方、この発明の方法によりトラ
ンス１，２ジクロロレチレン添加量を２．５，５，７．
５重量％と変化させた場合、実効膜厚の増加とともにリ
ーク電流は減少する。リーク電流の減少はこの領域では
酸化シリコン膜の膜厚の関数である。
１５では見かけ上８．２（１４）、８．３（１５）ｎｍ
の実効膜厚が得られていることから窒化シリコン膜上は
十分酸化されているにもかかわらず、同じ実効膜厚を持
つこの発明の方法による１２，１３よりもリーク電流が
大きいことがわかる。一方、この発明の方法によりトラ
ンス１，２ジクロロレチレン添加量を２．５，５，７．
５重量％と変化させた場合、実効膜厚の増加とともにリ
ーク電流は減少する。リーク電流の減少はこの領域では
酸化シリコン膜の膜厚の関数である。
【００２１】以上の結果から、従来の水蒸気酸化で窒化
シリコン膜の酸化を行ったものと同じ酸化シリコン膜厚
であっても、トランス１，２ジクロロレチレンを添加し
た場合のほうがリーク電流が抑制できる。また、トラン
ス１，２ジクロロエチレン添加量は４重量％〜６重量％
が最適であるが、その範囲として１〜１０重量％が適当
である。
シリコン膜の酸化を行ったものと同じ酸化シリコン膜厚
であっても、トランス１，２ジクロロレチレンを添加し
た場合のほうがリーク電流が抑制できる。また、トラン
ス１，２ジクロロエチレン添加量は４重量％〜６重量％
が最適であるが、その範囲として１〜１０重量％が適当
である。
【００２２】図３は従来技術による乾燥酸素中での酸化
１６および水蒸気酸化１７およびこの発明のトランス
１，２ジクロロエチレン４重量％添加１８の５０％累積
不良に至る時間とストレス電圧を示したものである。す
べての条件において窒化シリコン膜の酸化条件は９００
℃でシリコン基板上での酸化シリコン膜厚が３１ｎｍと
なるように時間を調整した。
１６および水蒸気酸化１７およびこの発明のトランス
１，２ジクロロエチレン４重量％添加１８の５０％累積
不良に至る時間とストレス電圧を示したものである。す
べての条件において窒化シリコン膜の酸化条件は９００
℃でシリコン基板上での酸化シリコン膜厚が３１ｎｍと
なるように時間を調整した。
【００２３】図３から明らかに従来方法の乾燥酸素酸化
１６と水蒸気酸化１７およびこの発明の方法１８では絶
縁破壊に至る時間の電圧依存性が異なり、乾燥酸素雰囲
気中は絶縁破壊に至る時間の印加電圧依存性が最も小さ
く、０．４６ｄｅｃａｄｅ／Ｖである。これに対し水蒸
気酸化１７では０．５８ｄｅｃａｄｅ／Ｖと大きくな
る。この電圧加速係数は、大きいほど実際にデバイスを
使用する電圧での絶縁破壊に至る寿命は長くなり十分な
信頼性を確保できるとともに、高電圧下では破壊寿命は
著しく短くなり容易に破壊することができるのでアンチ
フューズの切断が非常に容易になる。すなわち、アンチ
フューズに必要な低電圧下での高信頼性、長寿命さらに
高電圧下での絶縁破壊の容易性を兼ね備えている。
１６と水蒸気酸化１７およびこの発明の方法１８では絶
縁破壊に至る時間の電圧依存性が異なり、乾燥酸素雰囲
気中は絶縁破壊に至る時間の印加電圧依存性が最も小さ
く、０．４６ｄｅｃａｄｅ／Ｖである。これに対し水蒸
気酸化１７では０．５８ｄｅｃａｄｅ／Ｖと大きくな
る。この電圧加速係数は、大きいほど実際にデバイスを
使用する電圧での絶縁破壊に至る寿命は長くなり十分な
信頼性を確保できるとともに、高電圧下では破壊寿命は
著しく短くなり容易に破壊することができるのでアンチ
フューズの切断が非常に容易になる。すなわち、アンチ
フューズに必要な低電圧下での高信頼性、長寿命さらに
高電圧下での絶縁破壊の容易性を兼ね備えている。
【００２４】図４はトランス１，２ジクロロレチレンの
添加量と５０％累積不良率に至る時間のストレス電圧依
存性を示したものである（１９：２．５重量％，２０：
５重量％，２１：７．５重量％）。図３の従来方法に対
するほどの差はないものの、２．５重量％から７．５重
量％の範囲では添加量が増加するほど電圧加速係数は大
きい。しかし、この差は無視できる値であり２．５〜
７．５重量％の範囲で問題なく使用できる。
添加量と５０％累積不良率に至る時間のストレス電圧依
存性を示したものである（１９：２．５重量％，２０：
５重量％，２１：７．５重量％）。図３の従来方法に対
するほどの差はないものの、２．５重量％から７．５重
量％の範囲では添加量が増加するほど電圧加速係数は大
きい。しかし、この差は無視できる値であり２．５〜
７．５重量％の範囲で問題なく使用できる。
【００２５】この実施例では下部電極にＮ+ 拡散層
（２）を有する場合について説明したが、下部電極は多
結晶シリコンなどでも同様の効果が得られることはいう
までもない。
（２）を有する場合について説明したが、下部電極は多
結晶シリコンなどでも同様の効果が得られることはいう
までもない。
【００２６】
【発明の効果】以上のように、この発明の半導体装置の
製造方法によれば、積層絶縁膜の窒化シリコン膜の酸化
をトランス１，２ジクロロエチレンを１〜１０重量％添
加した酸化雰囲気中で７００〜１２００℃の温度範囲で
行うことにより、十分な膜厚の酸化シリコン膜を得るこ
とができ、低リーク電流かつ高信頼性で、電圧加速係数
の大きい積層絶縁膜を形成することができ、ＤＲＡＭの
容量絶縁膜、ＦＰＧＡのアンチフューズ絶縁膜およびＥ
ＥＰＲＯＭのトンネリング絶縁膜として高品質の絶縁膜
を有する半導体装置を提供することができる。
製造方法によれば、積層絶縁膜の窒化シリコン膜の酸化
をトランス１，２ジクロロエチレンを１〜１０重量％添
加した酸化雰囲気中で７００〜１２００℃の温度範囲で
行うことにより、十分な膜厚の酸化シリコン膜を得るこ
とができ、低リーク電流かつ高信頼性で、電圧加速係数
の大きい積層絶縁膜を形成することができ、ＤＲＡＭの
容量絶縁膜、ＦＰＧＡのアンチフューズ絶縁膜およびＥ
ＥＰＲＯＭのトンネリング絶縁膜として高品質の絶縁膜
を有する半導体装置を提供することができる。
【図１】この発明の一実施例を説明するための工程順断
面図である。
面図である。
【図２】この発明のリーク電流低減効果を説明するため
の従来方法とのリーク電流と実効膜厚の比較図である。
の従来方法とのリーク電流と実効膜厚の比較図である。
【図３】この発明の方法と従来方法で形成したＯＮＯ積
層絶縁膜の５０％累積不良率に至る時間のストレス電圧
依存性を示す図である。
層絶縁膜の５０％累積不良率に至る時間のストレス電圧
依存性を示す図である。
【図４】この発明の方法においてトランス１，２ジクロ
ロエチレンの添加量を変化させた場合のＯＮＯ積層絶縁
膜の５０％累積不良率に至る時間のストレス電圧依存性
を示す図である。
ロエチレンの添加量を変化させた場合のＯＮＯ積層絶縁
膜の５０％累積不良率に至る時間のストレス電圧依存性
を示す図である。
【図５】窒化シリコン膜上の酸化シリコン膜厚とリーク
電流の関係図である。
電流の関係図である。
【図６】窒化シリコン膜上の酸化シリコン膜厚と信頼
性、実効膜厚の関係図である。
性、実効膜厚の関係図である。
１ Ｐ型シリコン基板 ２ Ｎ+ 高濃度拡散層 ３ 酸化シリコン膜 ４ 窒化シリコン膜 ５ 酸化シリコン膜 ６ 多結晶シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318 H01L 21/316 H01L 21/82 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108
Claims (2)
- 【請求項１】 シリコン基板に窒化シリコン膜を形成す
る工程と、前記窒化シリコン膜上を熱酸化して酸化シリ
コン膜を形成する工程と、前記酸化シリコン膜の上に上
部電極として導電層を形成する工程とを含む半導体装置
の製造方法であって、前記窒化シリコン膜上の熱酸化
を、トランス１，２ジクロロエチレンを酸素に対し１〜
１０重量％含有させた酸化性雰囲気中で、７００℃〜１
２００℃の温度で行うことを特徴とする半導体装置の製
造方法。 - 【請求項２】 シリコン基板に酸化シリコン膜を形成す
る工程と、前記酸化シリコン膜上に窒化シリコン膜を形
成する工程と、前記窒化シリコン膜上を熱酸化して酸化
シリコン膜を形成する工程と、前記酸化シリコン膜の上
に上部電極として導電層を形成する工程とを含む半導体
装置の製造方法であって、前記窒化シリコン膜上の熱酸
化を、トランス１，２ジクロロエチレンを酸素に対し１
〜１０重量％含有させた酸化性雰囲気中で、７００℃〜
１２００℃の温度で行うことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04308881A JP3140224B2 (ja) | 1992-11-18 | 1992-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04308881A JP3140224B2 (ja) | 1992-11-18 | 1992-11-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163534A JPH06163534A (ja) | 1994-06-10 |
| JP3140224B2 true JP3140224B2 (ja) | 2001-03-05 |
Family
ID=17986389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04308881A Expired - Fee Related JP3140224B2 (ja) | 1992-11-18 | 1992-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140224B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262621B2 (ja) | 1993-03-11 | 2002-03-04 | 松下電器産業株式会社 | シリコン酸化膜の形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006521A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체소자의 게이트 산화막 제조방법 |
| KR100398621B1 (ko) * | 1996-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 게이트산화막 제조방법 |
-
1992
- 1992-11-18 JP JP04308881A patent/JP3140224B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3262621B2 (ja) | 1993-03-11 | 2002-03-04 | 松下電器産業株式会社 | シリコン酸化膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163534A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786071B2 (ja) | 半導体装置の製造方法 | |
| EP0696051B1 (en) | Method for fabricating oxide layer in semiconductor technology | |
| US5786248A (en) | Semiconductor processing method of forming a tantalum oxide containing capacitor | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US6201276B1 (en) | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films | |
| US6960541B2 (en) | Process for fabrication of a semiconductor component having a tungsten oxide layer | |
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US7262101B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| JPH0766369A (ja) | 半導体装置の製造方法 | |
| US5378645A (en) | Method of making a semiconductor device with a capacitor | |
| JP3257587B2 (ja) | 誘電体膜を用いた半導体装置の製造方法 | |
| US20040077142A1 (en) | Atomic layer deposition and plasma treatment method for forming microelectronic capacitor structure with aluminum oxide containing dual dielectric layer | |
| JP2002343888A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP3140224B2 (ja) | 半導体装置の製造方法 | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| US4840917A (en) | Method of interface state reduction in MNOS capacitors | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JP2000124417A (ja) | 半導体装置及びその製造方法 | |
| JP2003229493A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |