JP3142312B2 - 六方晶半導体の結晶成長方法 - Google Patents
六方晶半導体の結晶成長方法Info
- Publication number
- JP3142312B2 JP3142312B2 JP03189108A JP18910891A JP3142312B2 JP 3142312 B2 JP3142312 B2 JP 3142312B2 JP 03189108 A JP03189108 A JP 03189108A JP 18910891 A JP18910891 A JP 18910891A JP 3142312 B2 JP3142312 B2 JP 3142312B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- crystal
- growth
- growing
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は可視発光ダイオードまた
は耐環境素子に使用する六方晶半導体の結晶成長方法に
関する。
は耐環境素子に使用する六方晶半導体の結晶成長方法に
関する。
【０００２】
【従来の技術】炭化珪素は広い禁制帯幅を持ち（２．２
〜３．３ｅＶ）、かつｐｎ接合やモス（ＭＯＳ）構造を
容易につくることができる。このため、高温動作素子、
大電力素子、放射線検出器、可視発光素子として期待が
なされている。しかし、工業的な生産が行えない理由
は、結晶成長が難しいという欠点があるためである。
〜３．３ｅＶ）、かつｐｎ接合やモス（ＭＯＳ）構造を
容易につくることができる。このため、高温動作素子、
大電力素子、放射線検出器、可視発光素子として期待が
なされている。しかし、工業的な生産が行えない理由
は、結晶成長が難しいという欠点があるためである。
【０００３】デバイスをつくるような高品質な結晶は単
結晶基板上にエピタキシャル成長を行うことにより得ら
れる。その方法としては、グラファイト坩堝中にＳｉ融
液を溜めた後、基板を該融液に浸し、坩堝から溶け出し
たカーボンを基板上に析出させるという液相成長（ＬＰ
Ｅ）法、及び、ＳｉとＣの水素化物または塩化物のガス
を基板上に導入し熱分解させ成長させる化学堆積（ＣＶ
Ｄ）法の２通りが主に行われている。しかし、これまで
ＣＶＤ法では発光素子として使用できる程度の結晶が得
られていない。これに対し、ＬＰＥ法ではたとえばＪｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，２６，Ｌ１８１５（１
９７９）に示されているように、螺旋転位による異常成
長が起こり表面モフォロジーが悪くなるという問題があ
った。このような結晶で作成したダイオードは通電中に
特性が劣化するといった問題があった。これを解決する
方法として特開昭６３−１７９５１６号に示されるよう
に基板の方向をずらした基板（以下オフ（ｏｆｆ）基板
と称す）を使うという方法が用いられていた。しかし、
この方法では図３に示すように、膜厚を厚く成長すると
表面に１方向のうねりができ、その後の製造プロセスで
電極パターンがきれいにできず、歩留りが悪かった。ま
た、オフ基板を切り出すとき、オフしない基板より一つ
のインゴットからとれる枚数が少なく、基板表面の研磨
も難しいなどの問題があった。また、結晶欠陥といった
観点から見てもオフ基板が得られるわけではなく、イン
クルージョンの様な大きな結晶欠陥に対しては、オフ基
板でない方が欠陥が広がらないことが判ってきた。
結晶基板上にエピタキシャル成長を行うことにより得ら
れる。その方法としては、グラファイト坩堝中にＳｉ融
液を溜めた後、基板を該融液に浸し、坩堝から溶け出し
たカーボンを基板上に析出させるという液相成長（ＬＰ
Ｅ）法、及び、ＳｉとＣの水素化物または塩化物のガス
を基板上に導入し熱分解させ成長させる化学堆積（ＣＶ
Ｄ）法の２通りが主に行われている。しかし、これまで
ＣＶＤ法では発光素子として使用できる程度の結晶が得
られていない。これに対し、ＬＰＥ法ではたとえばＪｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，２６，Ｌ１８１５（１
９７９）に示されているように、螺旋転位による異常成
長が起こり表面モフォロジーが悪くなるという問題があ
った。このような結晶で作成したダイオードは通電中に
特性が劣化するといった問題があった。これを解決する
方法として特開昭６３−１７９５１６号に示されるよう
に基板の方向をずらした基板（以下オフ（ｏｆｆ）基板
と称す）を使うという方法が用いられていた。しかし、
この方法では図３に示すように、膜厚を厚く成長すると
表面に１方向のうねりができ、その後の製造プロセスで
電極パターンがきれいにできず、歩留りが悪かった。ま
た、オフ基板を切り出すとき、オフしない基板より一つ
のインゴットからとれる枚数が少なく、基板表面の研磨
も難しいなどの問題があった。また、結晶欠陥といった
観点から見てもオフ基板が得られるわけではなく、イン
クルージョンの様な大きな結晶欠陥に対しては、オフ基
板でない方が欠陥が広がらないことが判ってきた。
【０００４】
【発明が解決しようとする課題】このように従来の成長
方法で成長した結晶は、基板表面のモフォロジーが悪
く、製品化を行ったとき歩留りを低下させる原因となっ
ていた。
方法で成長した結晶は、基板表面のモフォロジーが悪
く、製品化を行ったとき歩留りを低下させる原因となっ
ていた。
【０００５】本発明は上記事情を考慮しなされたもの
で、その目的とするところは、ＳｉＣ結晶において、欠
陥の少なく表面モフォロジーの良好なＳｉＣ結晶の成長
方法を提供することにある。
で、その目的とするところは、ＳｉＣ結晶において、欠
陥の少なく表面モフォロジーの良好なＳｉＣ結晶の成長
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の六方晶半導体の
結晶成長方法は、（０００１）面を有する六方晶基板を
用意する工程と、前記基板の主面に複数の凹凸部を形成
する工程と、これらの凹凸部が形成された前記主面に前
記基板と同じ結晶構造の単結晶を成長する工程とを備
え、この工程における単結晶の成長は、前記凹凸部の側
面から結晶を成長させることにより 、 前記凹凸部を埋め 、
さらに前記主面上に成長させることを特徴とするもので
ある。さらに、本発明の六方晶半導体の結晶成長方法に
おいては、前記凹凸部は前記主面に線状に形成されるこ
とを特徴とするものである。さらに、本発明の六方晶半
導体の結晶成長方法においては、前記単結晶は、ＧａＮ
あるいはＡｌＮからなることを特徴とするものである。
結晶成長方法は、（０００１）面を有する六方晶基板を
用意する工程と、前記基板の主面に複数の凹凸部を形成
する工程と、これらの凹凸部が形成された前記主面に前
記基板と同じ結晶構造の単結晶を成長する工程とを備
え、この工程における単結晶の成長は、前記凹凸部の側
面から結晶を成長させることにより 、 前記凹凸部を埋め 、
さらに前記主面上に成長させることを特徴とするもので
ある。さらに、本発明の六方晶半導体の結晶成長方法に
おいては、前記凹凸部は前記主面に線状に形成されるこ
とを特徴とするものである。さらに、本発明の六方晶半
導体の結晶成長方法においては、前記単結晶は、ＧａＮ
あるいはＡｌＮからなることを特徴とするものである。
【０００７】
【作用】六方晶半導体例えばＳｉＣにおいては、（００
０１）面が最も成長する速度が遅く、そのため成長面を
（０００１）面からずらすとずらした方向に非常に成長
しやすい。このため、従来（０００１）面から数度ずら
した面を使用して成長速度を高くして結晶成長を行って
いた。また、このような成長条件で行った結晶には欠陥
が少ないことが判っていた。しかし、このような成長で
は細かい（０００１）面のステップが多く存在し、これ
が表面モフォロジーを悪くする原因となっている。本発
明では（０００１）面からずらすことなく表面に溝を形
成し、溝の側面から、結晶を成長を行っている。このよ
うにすると、結晶は溝を埋めさらに成長する。また、こ
のようにして成長した結晶の表面は非常に平滑であるこ
とが発明者の実験結果で判った。
０１）面が最も成長する速度が遅く、そのため成長面を
（０００１）面からずらすとずらした方向に非常に成長
しやすい。このため、従来（０００１）面から数度ずら
した面を使用して成長速度を高くして結晶成長を行って
いた。また、このような成長条件で行った結晶には欠陥
が少ないことが判っていた。しかし、このような成長で
は細かい（０００１）面のステップが多く存在し、これ
が表面モフォロジーを悪くする原因となっている。本発
明では（０００１）面からずらすことなく表面に溝を形
成し、溝の側面から、結晶を成長を行っている。このよ
うにすると、結晶は溝を埋めさらに成長する。また、こ
のようにして成長した結晶の表面は非常に平滑であるこ
とが発明者の実験結果で判った。
【０００８】なお、本発明は従来用いられているグラフ
エピタキシーといわれる方法とはまったく作用の異なる
ものである。グラフエピタキシーでは基板は成長結晶と
はまったく異なった別の結晶か、単結晶ではない基板を
用いて、その表面に水平方向のパターンを形成し、その
構造に沿ってまず優先核を成長させそれを種結晶として
成長をするものである。しかし本方法では優先核の成長
は起こらない。本発明ではＳｉＣにおいては〈０００
１〉方向とそれ以外の方向で結晶成長速度が異なること
を使用しているもので成長がもっとも遅い〈０００１〉
以外の方向に成長を行うようにしている。このようにす
ることにより、もっとも成長の遅い〈０００１〉方向に
垂直な（０００１）面が現れることを使用するものであ
る。従来のオフ基板を使用する方法でも成長速度の差を
利用するがこの場合成長しやすい（０００１）面は基板
の表面とはある角度を有している。このため、オフ基板
では基板の表面にうねりを生じることとなる。このよう
に、平滑な面をつくる為には、（０００１）面上に成長
を行わなくてはならない。本発明はこの（０００１）面
上に成長し、且つ成長速度の面依存性を利用するといっ
た従来互いに矛盾することを実現使用とするものであ
る。
エピタキシーといわれる方法とはまったく作用の異なる
ものである。グラフエピタキシーでは基板は成長結晶と
はまったく異なった別の結晶か、単結晶ではない基板を
用いて、その表面に水平方向のパターンを形成し、その
構造に沿ってまず優先核を成長させそれを種結晶として
成長をするものである。しかし本方法では優先核の成長
は起こらない。本発明ではＳｉＣにおいては〈０００
１〉方向とそれ以外の方向で結晶成長速度が異なること
を使用しているもので成長がもっとも遅い〈０００１〉
以外の方向に成長を行うようにしている。このようにす
ることにより、もっとも成長の遅い〈０００１〉方向に
垂直な（０００１）面が現れることを使用するものであ
る。従来のオフ基板を使用する方法でも成長速度の差を
利用するがこの場合成長しやすい（０００１）面は基板
の表面とはある角度を有している。このため、オフ基板
では基板の表面にうねりを生じることとなる。このよう
に、平滑な面をつくる為には、（０００１）面上に成長
を行わなくてはならない。本発明はこの（０００１）面
上に成長し、且つ成長速度の面依存性を利用するといっ
た従来互いに矛盾することを実現使用とするものであ
る。
【０００９】
【実施例】以下、本発明の実施例について説明する。図
１に本発明に使用する基板を断面図で示す。基板１はア
チソン法で作製された基板を用い、（０００１）面に平
行に研磨する。その後、（１１２０）または（１１０
０）方向に表面をダイアモンドの針で表面に線を切るこ
とによって溝１１が形成された基板（０００１）面１ａ
が形成される。その後、Ｓｉ融液を溶媒とした液相エピ
タキシャル（ＬＰＥ）法により表面に結晶を成長させ
る。ＬＰＥの成長法は以下のように行う。まず、グラフ
ァイト製の坩堝にシリコンを収容し高周波で加熱する。
グラファイト坩堝には温度差を設け、低温部にＳｉＣ基
板を浸す。そして、成長温度は１６５０℃、成長雰囲気
はＡｒで行った。
１に本発明に使用する基板を断面図で示す。基板１はア
チソン法で作製された基板を用い、（０００１）面に平
行に研磨する。その後、（１１２０）または（１１０
０）方向に表面をダイアモンドの針で表面に線を切るこ
とによって溝１１が形成された基板（０００１）面１ａ
が形成される。その後、Ｓｉ融液を溶媒とした液相エピ
タキシャル（ＬＰＥ）法により表面に結晶を成長させ
る。ＬＰＥの成長法は以下のように行う。まず、グラフ
ァイト製の坩堝にシリコンを収容し高周波で加熱する。
グラファイト坩堝には温度差を設け、低温部にＳｉＣ基
板を浸す。そして、成長温度は１６５０℃、成長雰囲気
はＡｒで行った。
【００１０】図２に、基板１上に溝１１を形成し５μｍ
程度に薄く成長させた時の表面写真を模写して示す。溝
の縁から成長した結晶は表面が非常に平滑であり、さら
に膜厚を厚くすると表面に何の模様も見られなくなっ
た。また、図３には基板主面に設けられた凹凸部のう
ち、凸部（畝）２１が前記図２におけると同様に示され
ている。これは、従来技術の（０００１）よりずらした
面上に成長させた時に比較して非常に表面状態の改善が
はかられた結果である。また、この結晶を用いることに
より製品の歩留りが大幅に改善された。
程度に薄く成長させた時の表面写真を模写して示す。溝
の縁から成長した結晶は表面が非常に平滑であり、さら
に膜厚を厚くすると表面に何の模様も見られなくなっ
た。また、図３には基板主面に設けられた凹凸部のう
ち、凸部（畝）２１が前記図２におけると同様に示され
ている。これは、従来技術の（０００１）よりずらした
面上に成長させた時に比較して非常に表面状態の改善が
はかられた結果である。また、この結晶を用いることに
より製品の歩留りが大幅に改善された。
【００１１】本発明は上記実施例に限らない。本実施例
では（０００１）面上にダイアモンドの針を用いて溝を
形成したが、溝はエッチング法により形成することもで
きる。特にこの場合溝の幅や成長する方位の制御が容易
になり、膜の制御が容易になる。また、このとき、反応
性イオンエッチング（ＲＩＥ）等の気相エッチング法を
用いることにより容易に溝の形を制御することができ、
その結果成長する結晶の特性も良くなる。
では（０００１）面上にダイアモンドの針を用いて溝を
形成したが、溝はエッチング法により形成することもで
きる。特にこの場合溝の幅や成長する方位の制御が容易
になり、膜の制御が容易になる。また、このとき、反応
性イオンエッチング（ＲＩＥ）等の気相エッチング法を
用いることにより容易に溝の形を制御することができ、
その結果成長する結晶の特性も良くなる。
【００１２】次に、前記本実施例では成長は液相法によ
って実施したが、昇華法のような気相法で成長した時も
単結晶化率の向上がはかられた。また、ＣＶＤ法に本発
明を用いた場合、結晶中の欠陥が大幅に低下することが
発明者等の研究により判明した。
って実施したが、昇華法のような気相法で成長した時も
単結晶化率の向上がはかられた。また、ＣＶＤ法に本発
明を用いた場合、結晶中の欠陥が大幅に低下することが
発明者等の研究により判明した。
【００１３】また、溝の方向はどちらの方向に向いても
よいが、（１１２０）または（１１００）方向に刻んだ
ときが最もきれいな成長を行える。本発明は（０００
１）方向のＳｉ面、Ｃ面いずれの場合も同じ効果を有す
る。
よいが、（１１２０）または（１１００）方向に刻んだ
ときが最もきれいな成長を行える。本発明は（０００
１）方向のＳｉ面、Ｃ面いずれの場合も同じ効果を有す
る。
【００１４】さらに、本発明を使用して成長する結晶は
ＳｉＣだけではない。結晶形が同じ六方晶溝造を有し、
格子定数の近い結晶を成長する時にも有効である。特
に、ＡｌＮ、ＧａＮは格子常数が近く、非常に有利であ
る。図４に本発明を用いＳｉＣ上にＧａＮのＭＩＳ発光
ダイオードを成長形成したものを例示する。図中、１は
ＳｉＣ基板で、その主面は溝が形成された（０００１）
面１ａである。前記（０００１）面にはＧａＮエピ層２
が形成され、これに設けられた一方の電極４ａと、前記
ＧａＮエピ層２にＺｎドープＧａＮ層３を介して設けら
れた他方の電極４ｂが夫々形成されている。この実施例
によって従来の発光ダイオードに比し発光光度が２倍を
超える発光ダイオードが得られた。なお、図中の６は電
極を導出するボンディングワイヤである。
ＳｉＣだけではない。結晶形が同じ六方晶溝造を有し、
格子定数の近い結晶を成長する時にも有効である。特
に、ＡｌＮ、ＧａＮは格子常数が近く、非常に有利であ
る。図４に本発明を用いＳｉＣ上にＧａＮのＭＩＳ発光
ダイオードを成長形成したものを例示する。図中、１は
ＳｉＣ基板で、その主面は溝が形成された（０００１）
面１ａである。前記（０００１）面にはＧａＮエピ層２
が形成され、これに設けられた一方の電極４ａと、前記
ＧａＮエピ層２にＺｎドープＧａＮ層３を介して設けら
れた他方の電極４ｂが夫々形成されている。この実施例
によって従来の発光ダイオードに比し発光光度が２倍を
超える発光ダイオードが得られた。なお、図中の６は電
極を導出するボンディングワイヤである。
【００１５】その他、本発明はその主旨に反しない限り
種々変形して使用することができる。
種々変形して使用することができる。
【００１６】
【発明の効果】本発明によれば、ＳｉＣ単結晶をＳｉＣ
等の六方晶基板上に成長させた場合に表面状態が悪くな
る欠点が解消され、発光効率のすぐれた発光ダイオード
が得られる。その結果製品の歩留まりが大幅に向上し、
従って、製品の製造原価が大幅に低下する顕著な効果が
ある。
等の六方晶基板上に成長させた場合に表面状態が悪くな
る欠点が解消され、発光効率のすぐれた発光ダイオード
が得られる。その結果製品の歩留まりが大幅に向上し、
従って、製品の製造原価が大幅に低下する顕著な効果が
ある。
【図１】本発明による基板の形状を説明するための断面
図。
図。
【図２】溝上に５μｍ程度成長させた時の表面状態を示
す断面図。
す断面図。
【図３】従来方法による成長の表面状態を示す図。
【図４】本発明によるＳｉＣ上を用いて形成されたＧａ
ＮのＭＩＳ発光ダイオードの断面図。
ＮのＭＩＳ発光ダイオードの断面図。
１ ＳｉＣ基板 １ａ 溝が形成された（０００１）面 ２ ＧａＮエピ層 ３ ＺｎドープＧａＮ層 ４ Ａｌ電極 ５ ボンディングワイヤ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/18 H01L 21/20 H01L 21/34 H01L 21/36 H01L 21/84 H01L 21/208 H01L 21/368 H01L 21/205 H01L 21/31 H01L 21/365 H01L 21/469 H01L 21/86
Claims (3)
- 【請求項１】 （０００１）面を有する六方晶基板を用
意する工程と、前記基板の主面に複数の凹凸部を形成す
る工程と、これらの凹凸部が形成された前記主面に前記
基板と同じ結晶構造の単結晶を成長する工程とを備え、
この工程における単結晶の成長は、前記凹凸部の側面か
ら結晶を成長させることにより 、 前記凹凸部を埋め 、 さら
に前記主面上に成長させることを特徴とする六方晶半導
体の結晶成長方法。 - 【請求項２】 前記凹凸部は前記主面に線状に形成され
ることを特徴とする請求項１記載の六方晶半導体の結晶
成長方法。 - 【請求項３】 前記単結晶は、ＧａＮあるいはＡｌＮか
らなることを特徴とする請求項１記載の六方晶半導体の
結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03189108A JP3142312B2 (ja) | 1991-07-30 | 1991-07-30 | 六方晶半導体の結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03189108A JP3142312B2 (ja) | 1991-07-30 | 1991-07-30 | 六方晶半導体の結晶成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536602A JPH0536602A (ja) | 1993-02-12 |
| JP3142312B2 true JP3142312B2 (ja) | 2001-03-07 |
Family
ID=16235507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03189108A Expired - Lifetime JP3142312B2 (ja) | 1991-07-30 | 1991-07-30 | 六方晶半導体の結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142312B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620238B2 (en) | 1998-07-31 | 2003-09-16 | Sharp Kabushiki Kaisha | Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201262B1 (en) * | 1997-10-07 | 2001-03-13 | Cree, Inc. | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure |
| JP3201475B2 (ja) | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| KR100568300B1 (ko) * | 2004-03-31 | 2006-04-05 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| JP6040866B2 (ja) * | 2013-05-29 | 2016-12-07 | トヨタ自動車株式会社 | ＳｉＣ単結晶の製造方法 |
-
1991
- 1991-07-30 JP JP03189108A patent/JP3142312B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620238B2 (en) | 1998-07-31 | 2003-09-16 | Sharp Kabushiki Kaisha | Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536602A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380051B1 (en) | Layered structure including a nitride compound semiconductor film and method for making the same | |
| US5915194A (en) | Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon | |
| EP1258544B1 (en) | Compound crystal and method of manufacturing same | |
| JP4651207B2 (ja) | 半導体用基板とその製造方法 | |
| JP5531983B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法 | |
| JP5323792B2 (ja) | 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 | |
| JP2001122693A (ja) | 結晶成長用下地基板およびこれを用いた基板の製造方法 | |
| CA2747574A1 (en) | Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof | |
| JPH11162847A (ja) | 半導体基板および半導体基板の形成方法 | |
| US6461944B2 (en) | Methods for growth of relatively large step-free SiC crystal surfaces | |
| JPH06105797B2 (ja) | 半導体基板及びその製造方法 | |
| JP3127624B2 (ja) | ヘテロエピタキシャル層の成長方法 | |
| JP4664464B2 (ja) | モザイク性の小さな炭化珪素単結晶ウエハ | |
| JP3142312B2 (ja) | 六方晶半導体の結晶成長方法 | |
| KR100450781B1 (ko) | Gan단결정제조방법 | |
| KR20030019151A (ko) | 화합물 단결정의 제조 방법 | |
| JPH07131067A (ja) | 炭化ケイ素ウエハの製造方法及び炭化ケイ素発光ダイオード素子の製造方法 | |
| EP1122341A1 (en) | Single crystal SiC | |
| US4218270A (en) | Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques | |
| JP2006290697A (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2004035360A (ja) | ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法 | |
| JP2001010898A (ja) | 結晶基板およびその製造方法 | |
| JP2677221B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶の成長方法 | |
| KR19980072406A (ko) | 발광소자용 질화갈륨 기판 및 그 제조 방법 | |
| Yang et al. | Improvement of GaN layer quality by using the bulk-GaN buffer structure grown by metalorganic chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |