JP3142435U

JP3142435U - １段方式力率補正回路

Info

Publication number: JP3142435U
Application number: JP2008002004U
Authority: JP
Inventors: 存孝夏; 忠平古
Original assignee: 高効電子股▲ふん▼有限公司
Priority date: 2007-10-09
Filing date: 2008-04-01
Publication date: 2008-06-12
Anticipated expiration: 2018-04-01
Also published as: TWM329290U; US7859863B2; US20090091961A1

Abstract

【課題】電流を２つの整流器にしか流さないことにより、電源供給器の温度を下げる１段方式力率補正回路を提供する。
【解決手段】第１の整流器１０、第２の整流器２０、フルブリッジ整流器３０、コンデンサ４０、第７の整流器、トランス６０およびスイッチ７０を備える。従来技術による１段力率補正回路と異なり、正の半周期および負の半周期のいずれにおいても、電流は２つの整流器を流れるだけでよいため、伝導損失が少なく、電源供給器の温度を下げることができ、また、電気エネルギを貯蔵するコンデンサ４０の電圧を効果的に制御することができ、出力電圧を安定させることができる。
【選択図】図１

Description

本考案は、１段方式力率補正回路に関し、特に、正の半周期および負の半周期に導通経路をそれぞれ提供し、電流を２つの整流器しか流さないことにより、電源供給器の温度を下げるスイッチを備えた１段方式力率補正回路に関する。

従来、１段方式力率補正回路は、高効率の電源供給器の力率改善に利用されることが多かった。従来技術による１段方式力率補正回路では、正の半周期または負の半周期において、ＭＯＳＦＥＴの導通またはオフにより、電流が３つの整流器を流れて、回路が形成される。

上述の回路には、正の半周期または負の半周期に関わらず、電流を３つの整流器の流して回路を形成する必要があるため、高い伝導損失をもたらし、さらには電源供給器の温度が高くなってしまうという欠点があった。

特許文献１に開示される考案は、電流の応力が発生する熱を下げる空間を有するデバイスを備える。本考案は、上述の従来技術の欠点を改善する１段方式力率補正回路を提供する。
台湾特許第Ｍ３０１４５９号実用新案登録第３１２６９５１号明細書

本考案は上述した欠点に鑑みてなされたもので、本考案の第１の目的は、電気エネルギを貯蔵するコンデンサの電圧を効果的に制御することができ、生産コストを下げる１段方式力率補正回路を提供することにある。
本考案の第２の目的は、パワーダイオードを減らすことができる１段方式力率補正回路を提供することにある。
本考案の第３の目的は、導通比制限回路をわざわざ用意する必要がない１段方式力率補正回路を提供することにある。
本考案の第４の目的は、パワーダイオードが半分の入力周期のみをつかさどることにより、電流の応力によって発生する熱を減少する１段方式力率補正回路を提供することにある。

上述の目的を達成するため、本考案は、１段方式力率補正回路を提供する。
本考案の１段方式力率補正回路は、第１の整流器、第２の整流器、フルブリッジ整流器、コンデンサ、トランスおよびスイッチを備える。
前記第１の整流器は、一方の端子がニュートラル入力端子に電気的に接続される。前記第２の整流器は、一方の端子がライブ入力端子に電気的に接続され、もう一方の端子が第１の整流器の第２の端子に電気的に接続され、前記フルブリッジ整流器は、第３の整流器、第４の整流器、第５の整流器および第６の整流器を有し、前記第３の整流器の正極端子および第４の整流器の負極端子は、ライブ入力端子に電気的に接続され、前記第５の整流器の正極端子および第６の整流器の負極端子は、ニュートラル入力端子に電気的に接続される。
前記コンデンサは、一方の端子が第２の整流器の第２の端子に電気的に接続され、もう一方の端子が第４の整流器および第６の整流器の正極端子に電気的に接続される。前記トランスは、第１の一次コイル、第２の一次コイルおよび第１の二次コイルを有し、第１の一次コイルの一方の端子は、コンデンサに電気的に接続され、第２の一次コイルの一方の端子は、第３の整流器および第５の整流器の負極端子に電気的に接続される。
前記スイッチは、三端子素子であり、第１の端子は、第１の一次コイルおよび第２の一次コイルのもう一方の端子に電気的に接続され、第２の端子は制御信号に電気的に接続され、第３の端子はコンデンサのもう一方の端子に電気的に接続され、制御信号の制御を受けてオン／オフを行う。

上述の目的を達成するため、本考案は、１段方式力率補正回路を提供する。
本考案の１段方式力率補正回路は、第１の整流器、第２の整流器、フルブリッジ整流器、コンデンサ、トランスおよびスイッチを備える。
前記第１の整流器は、一方の端子がニュートラル入力端子に電気的に接続される。前記第２の整流器は、一方の端子がライブ入力端子に電気的に接続され、もう一方の端子が第１の整流器の第２の端子に電気的に接続される。前記フルブリッジ整流器は、第３の整流器、第４の整流器、第５の整流器および第６の整流器を有し、第３の整流器の正極端子および第４の整流器の負極端子は、ライブ入力端子に電気的に接続され、第５の整流器の正極端子および第６の整流器の負極端子は、ニュートラル入力端子に電気的に接続される。
前記コンデンサは、一方の端子が第３の整流器および第５の整流器の負極端子に電気的に接続され、もう一方の端子が第４の整流器および第６の整流器の正極端子に電気的に接続される。前記トランスは、第１の一次コイル、第２の一次コイルおよび第１の二次コイルを有し、第１の一次コイルの一方の端子は、コンデンサに電気的に接続され、第２の一次コイルの一方の端子は、第１の整流器および第２の整流器の負極端子に電気的に接続される。
前記スイッチは、三端子素子であり、第１の端子は、第１の一次コイルおよび第２の一次コイルのもう一方の端子に電気的に接続され、第２の端子は制御信号に電気的に接続され、第３の端子はコンデンサのもう一方の端子に電気的に接続され、制御信号の制御を受けてオン／オフを行う。

本考案によれば、電気エネルギを貯蔵するコンデンサの電圧を効果的に制御し、出力電圧を安定させることができる。さらに部品コストも下げることができる。

また、正の半周期間または負の半周期間の何れであっても、本考案の１段方式力率補正回路においては、電流は、電流が２つの整流器しかを流れないため、伝導損失が少なく、電源供給器の温度を下げることができる。

図１は、本考案の一実施形態による１段方式力率補正回路を示すブロック図である。
図１に示すように、本考案の実施例の１段方式力率補正回路は、第１の整流器１０、第２の整流器２０、フルブリッジ整流器３０、コンデンサ４０、トランス６０およびスイッチ７０を備える。

前記第１の整流器１０は、例えば、整流ダイオードであるが、それに限定されるものではない。その一方の端子は、ニュートラル入力端子（Ｎeutral：Ｎ）に電気的に接続され、半波整流の効果を提供することができるが、これは一般の電源供給器に利用されている従来技術であるため、これ以上の説明は行わない。

前記第２の整流器２０は、例えば整流ダイオードであるが、それに限定されるものではない。その一方の端子は、ライブ入力端子（Ｌ）に電気的に接続され、半波整流の効果を提供することができるが、これは一般の電源供給器に利用されている従来技術であるので、これ以上の説明は行わない。

前記フルブリッジ整流器３０は、第３の整流器３１、第４の整流器３２、第５の整流器３３および第６の整流器３４を有する。第３の整流器３１の正極端子およびは第４の整流器３２の負極端子は、ライブ入力端子に電気的に接続される。第５の整流器３３の正極端子およびは第６の整流器３４の負極端子は、ニュートラル入力端子に電気的に接続されるが、これは一般の電源供給器に利用されている従来技術であるので、これ以上の説明は行わない。

前記コンデンサ４０の一方の端子は、第１の整流器１０および第２の整流器２０の第２端子（負極端子）に電気的に接続され、もう一方の端子は、第４の整流器３２および第６の整流器３４の正極端子に電気的に接続され、電圧Ｖ_Bを有する。

前記トランス６０は、例えば、フライバックトランスであるが、それに限定されるものではない。トランス６０は、第１の一次コイル６１、第２の一次コイル６２および第１の二次コイル６３を有する。第１の一次コイル６１の一方の端子は、コンデンサ４０に電気的に接続され、第２の一次コイル６２の一方の端子は、第３の整流器３１および第５の整流器３３の負極端子に電気的に接続される。また、第１の一次コイル６１は、Ｎ２の巻数を有し、第２の一次コイル６２は、Ｎ１の巻数を有する。第３の整流器３１および第５の整流器３３の負極端子と第２の一次コイル６２とが電気的に接続する部分は、ＫＶ_Bの電圧を有し、Ｋ＝Ｎ１／Ｎ２であり、Ｖ_Bはコンデンサ４０の両方の端子の電圧である。

前記スイッチ７０は、三端子素子であるが、どのような電力スイッチでもよい。例えば、ＮチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＰチャンネルＪＦＥＴなどであるが、それらに限定されるものではない。これより、スイッチ７０をＭＯＳスイッチ７０と称す。ＭＯＳスイッチ７０の第１の端子は、第１の一次コイル６１および第２の一次コイル６２のもう１つの端子に電気的に接続され、第２の端子は、制御信号に接続され、第３の端子は、コンデンサ４０のもう１つの端子に電気的に接続され、制御信号に制御されてオン／オフを行うことができる。第２の端子は、ＭＯＳＦＥＴのゲート極（Ｇate）であり、第１の端子は、ＭＯＳＦＥＴのドレイン極（Ｄrain）であり、第３の端子は、ＭＯＳＦＥＴのソース極（Ｓource）である。制御信号は、外接の力率補正コントローラ（図示せず）から出力される。

図２は、Ｖ_i＜ＫＶ_B、Ｖ_i＞ＫＶ_B、Ｖ_i＞Ｖ_Bを示す図である。
図２に示すように、操作時において、入力電圧Ｖ_iが電圧ＫＶ_Bより小さいとき、第１の整流器１０両端には逆バイアスが形成されるので、第２の整流器２０はカットオフ状態となる。このとき、回路はＶＢから電源供給を受けて、二側の関係する回路に放電を行なうため、入力端子の電流Ｌｉｎは、０となる。

ここで、入力電圧Ｖ_iが電圧ＫＶ_Bより大きいと、第３の整流器３１の両方の端子には、順バイアスが形成され、導通状態となり、第２の整流器２０の両方の端子は、逆バイアスのままのため、このとき回路はＶ_iおよびＫＶ_Bから電源供給を同時に受け、電流Ｌｉｎは、０とならない。しかし、初期導通段階のため、電流値は、非常に小さい。

入力電圧Ｖ_iが電圧Ｖ_Bより大きいと、第２の整流器２０の両方の端子には、順バイアスが形成され、導通状態となり、第３の整流器３１の両方の端子も順バイアスのままのため、このとき回路はＶ_iから電源供給を受け、電圧ピーク値（Ｖ_pk）に近づくと、Ｖ_iから電源供給を直接受けるため、電流値もピーク（Ｖ_pk）に近づく。ピーク（Ｖ_pk）を過ぎると入力電圧Ｖ_iは、次第に小さくなり、再び上述した段階に戻る。このように正の半周期が完成する。

以上のように、本考案の一実施形態による１段方式力率補正回路は、コンデンサ４０の入力端子に電気的に接続される整流器を減らす以外に、コンデンサ４０の両方の端子の電圧Ｖ_Bを下げ、さらに部品コストも下げることができる。

図３は、本考案の実施例の１段方式力率補正回路が正の半周期のときの電流の流れを示すブロック図である。図に示すように、Ｖ_iから電源供給を受けたとき、正の半周期間では、制御信号の制御により、まず、スイッチ７０がオンにされると、電流がライブ入力端子（Ｌ）から第２の整流器２０、スイッチ７０、第６の整流器３４に流され、ニュートラル入力端子（Ｎ）に戻される電流回路が形成される。次に、制御信号によりスイッチ７０がオフにされると、電流がライブ入力端子（Ｌ）から第３の整流器３１、第６の整流器３４に流され、ニュートラル入力端子（Ｎ）に戻される電流回路が形成される。

図４は、本考案の実施例の１段方式力率補正回路が負の半周期のときの電流の流れを示す回路図である。図に示すように、負の半周期間では、制御信号の制御により、まず、スイッチ７０がオンにされると、電流がニュートラル入力端子（Ｎ）から第１の整流器１０、スイッチ７０および第４の整流器３２に流され、ライブ入力端子（Ｌ）に戻される電流回路が形成される。次に、制御信号によりスイッチ７０がオフにされると、電流がニュートラル入力端子（Ｎ）から第５の整流器３３および第４の整流器３２に流され、ライブ入力端子（Ｌ）に戻される電流回路が形成される。

ここで、正の半周期間または負の半周期間のどちらであっても、本考案の１段方式力率補正回路は、電流は２つの整流器を流れるだけでよいため、伝導損失が少なく、電源供給器の温度を下げることができる。従って、本考案の１段方式力率補正回路は、従来技術によるものと異なり進歩性を有する。

また、本考案の１段方式力率補正回路は、インダクタ８０をさらに備えることができる。ライブ入力端子（Ｌ）と、第２の整流器２０と、第３の整流器３１との正極端子の間に直列接続され、電気エネルギを貯蔵し、コンデンサ４０と同時に電源供給を行ない、入力電流の変化を小さくすることができる。

図５は、本考案のもう１つの実施形態による１段方式力率補正回路を示すブロック図である。図１に示すように、本考案の１段方式力率補正回路は、第１の整流器１１０、第２の整流器１２０、フルブリッジ整流器１３０、コンデンサ１４０、トランス１６０およびスイッチ１７０を備える。

第１の整流器１１０は、例えば、整流ダイオードであるが、それに限定されるものではない。その一方の端子は、ライブ入力端子（Ｌ）に電気的に接続され、半波整流の効果を提供することができるが、これは一般の電源供給器に利用されている従来技術であるため、これ以上の説明は行わない。

第２の整流器１２０は、例えば整流ダイオードであるが、それに限定されるものではない。その一方の端子は、ニュートラル入力端子（Ｎeutral：Ｎ）に電気的に接続され、半波整流の効果を提供することができるが、これは一般の電源供給器に利用されている従来技術であるので、これ以上の説明は行わない。

フルブリッジ整流器１３０は、第３の整流器１３１、第４の整流器１３２、第５の整流器１３３および第６の整流器１３４を有する。第３の整流器１３１の正極端子およびは第４の整流器１３２の負極端子は、ライブ入力端子に電気的に接続される。第５の整流器１３３の正極端子およびは第６の整流器１３４の負極端子は、ニュートラル入力端子に電気的に接続されるが、これは一般の電源供給器に利用されている従来技術であるので、これ以上の説明は行わない。

コンデンサ１４０の一方の端子は、第３の整流器１３１および第５の整流器１３３の負極端子に電気的に接続され、もう一方の端子は、第４の整流器１３２および第６の整流器１３４の正極端子に電気的に接続され、電圧Ｖ_Bを有する。

トランス１６０は、例えば、フライバックトランスであるが、それに限定されるものではない。トランス１６０は、第１の一次コイル１６１、第２の一次コイル１６２および第１の二次コイル１６３を有する。第１の一次コイル１６１の一方の端子は、コンデンサ１４０に電気的に接続され、第２の一次コイル１６２の一方の端子は、第１の整流器１１０および第２の整流器１２０の負極端子に電気的に接続される。また、第１の一次コイル１６１は、Ｎ２の巻数を有し、第２の一次コイル１６２は、Ｎ１の巻数を有する。第１の整流器１１０および第２の整流器１２０の負極端子と第２の一次コイル１６２とが電気的に接続する部分は、ＫＶ_Bの電圧を有し、Ｋ＝Ｎ１／Ｎ２であり、Ｖ_Bはコンデンサ１４０の両方の端子の電圧である。

スイッチ１７０は、三端子素子であるが、どのような電力スイッチでもよい。例えば、ＮチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＰチャンネルＪＦＥＴなどであるが、それらに限定されるものではない。これより、スイッチ１７０をＭＯＳスイッチ１７０と称す。ＭＯＳスイッチ１７０の第１の端子は、第１の一次コイル１６１および第２の一次コイル１６２のもう１つの端子に電気的に接続され、第２の端子は、制御信号に接続され、第３の端子は、コンデンサ１４０のもう１つの端子に電気的に接続され、制御信号に制御されてオン／オフを行うことができる。第２の端子は、ＭＯＳスイッチ１７０のゲート極（Ｇate）であり、第１の端子は、ＭＯＳスイッチ１７０のドレイン極（Ｄrain）であり、第３の端子は、ＭＯＳスイッチ１７０のソース極（Ｓource）である。制御信号は、外接の力率補正コントローラ（図示せず）から出力される。

ここで、正の半周期間では、まず、スイッチ１７０がオンにされると、電流が第１の整流器１１０、第６の整流器１３４に流され、スイッチ１７０がオフにされると、電流が第３の整流器１３１、第６の整流器１３４に流される。負の半周期間では、まず、スイッチ１７０がオンにされると、電流が第２の整流器１２０および第４の整流器１３２に流され、スイッチ１７０がオフにされると、電流が第５の整流器１３３、第４の整流器１３２に流される。以上のように、上述した実施形態と同様の効果を得ることができる。その原理については、上述した説明を参照する。

また、本考案の実施例の１段方式力率補正回路は、インダクタ１８０をさらに備えることができる。ライブ入力端子（Ｌ）と、第１の整流器１１０と、第３の整流器１３１との正極端子の間に直列接続され、電気エネルギを貯蔵し、コンデンサ１４０と同時に電源供給を行ない、入力電流の変化を小さくすることができる。

本考案の実施例は以上のような構成で、電流は２つの整流器を流れるだけでよいため、伝導損失が少なく、電源供給器の温度を下げることができ、また、電気エネルギを貯蔵するコンデンサ４０の電圧を効果的に制御することができ、出力電圧を安定させることができる。
さらに部品コストも下げることができ、また、正の半周期間または負の半周期間の何れであっても、１段方式力率補正回路においては、電流は、電流が２つの整流器しかを流れないため、伝導損失が少なく、電源供給器の温度を下げることができる。
本考案では好適な実施形態を前述の通りに開示したが、これらは決して本考案を限定するものではなく、当該技術を熟知する者は誰でも、本考案の精神と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本考案の保護の範囲は、実用新案請求の範囲で指定した内容を基準とする。

本考案の実施例による１段方式力率補正回路を示すブロック図である。Ｖ_i＜ＫＶ_B、Ｖ_i＞ＫＶ_B、Ｖ_i＞Ｖ_Bを示す図である。本考案の実施例による１段方式力率補正回路が正の半周期のときの電流の流れを示すブロック図である。本考案の実施例による１段方式力率補正回路が負の半周期のときの電流の流れを示すブロック図である。本考案のもう１つの実施例による１段方式力率補正回路を示すブロック図である。

符号の説明

１０第１の整流器
２０第２の整流器
３０フルブリッジ整流器
３１第３の整流器
３２第４の整流器
３３第５の整流器
３４第６の整流器
４０コンデンサ
６０トランス
６１第１の一次コイル
６２第２の一次コイル
６３第１の二次コイル
７０スイッチ
８０インダクタ
１１０第１の整流器
１２０第２の整流器
１３０フルブリッジ整流器
１３１第３の整流器
１３２第４の整流器
１３３第５の整流器
１３４第６の整流器
１４０コンデンサ
１６０トランス
１６１第１の一次コイル
１６２第２の一次コイル
１６３第１の二次コイル
１７０スイッチ
１８０インダクタ

Claims

一方の端子がニュートラル入力端子に電気的に接続される第１の整流器と、
一方の端子がライブ入力端子に電気的に接続され、もう一方の端子が前記第１の整流器の第２の端子に電気的に接続される第２の整流器と、
第３の整流器、第４の整流器、第５の整流器および第６の整流器を有し、前記第３の整流器の正極端子および前記第４の整流器の負極端子は前記ライブ入力端子に電気的に接続され、前記第５の整流器の正極端子および前記第６の整流器の負極端子は前記ニュートラル入力端子に電気的に接続されるフルブリッジ整流器と、
一方の端子が前記第２の整流器の第２の端子に電気的に接続され、もう一方の端子が前記第４の整流器および前記第６の整流器の正極端子に電気的に接続されるコンデンサと、
第１の一次コイル、第２の一次コイルおよび第１の二次コイルを有し、前記第１の一次コイルの一方の端子は前記コンデンサに電気的に接続され、前記第２の一次コイルの一方の端子は前記第３の整流器および前記第５の整流器の負極端子に電気的に接続されるトランスと、
三端子素子であり、第１の端子は前記第１の一次コイルおよび前記第２の一次コイルのもう一方の端子に電気的に接続され、第２の端子は制御信号に電気的に接続され、第３の端子は前記コンデンサのもう一方の端子に電気的に接続され、前記制御信号の制御を受けてオン／オフを行うスイッチと、を備えることを特徴とする１段方式力率補正回路。
前記スイッチは、ＮチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＰチャンネルＪＦＥＴなどの電力スイッチであり、前記第１の端子は前記ＭＯＳＦＥＴのドレイン極であり、前記第２の端子は前記ＭＯＳＦＥＴのゲート極であり、前記第３の端子は前記ＭＯＳＦＥＴのソース極であることを特徴とする請求項１に記載の１段方式力率補正回路。
前記第１の整流器および前記第２の整流器は、整流ダイオードであり、前記トランスは、フライバックトランスであり、前記第１の一次コイルは、Ｎ２の巻数を有し、前記第２の一次コイルは、Ｎ１の巻数を有し、前記第３の整流器および前記第２の整流器の負極端子にＫＶ_Bの電圧を有させ、Ｋ＝Ｎ１／Ｎ２であり、Ｖ_Bは前記コンデンサの両方の端子の電圧であることを特徴とする請求項１に記載の１段方式力率補正回路。
前記制御信号は、外接の力率補正コントローラから出力され、正の半周期のとき、先ず前記スイッチをオンにして電流を前記第２の整流器および前記第６の整流器に流し、次に前記スイッチをオフにして電流を前記第３の整流器および前記第６の整流器に流し、負の半周期のとき、先ず前記スイッチをオンにして電流を前記第１の整流器および前記第４の整流器に流し、次に前記スイッチをオフにして電流を前記第５の整流器および前記第４の整流器に流すことを特徴とする請求項１に記載の１段方式力率補正回路。
前記ライブ入力端子と、前記第２の整流器と、前記第３の整流器との正極端子の間に直列接続され、前記コンデンサと同時に電源供給をし、電流の変化を小さくするインダクタをさらに備えることを特徴とする請求項１に記載の１段方式力率補正回路。
一方の端子がニュートラル入力端子に電気的に接続される第１の整流器と、
一方の端子がライブ入力端子に電気的に接続され、もう一方の端子が前記第１の整流器の第２の端子に電気的に接続される第２の整流器と、
第３の整流器、第４の整流器、第５の整流器および第６の整流器を有し、前記第３の整流器の正極端子および前記第４の整流器の負極端子は前記ライブ入力端子に電気的に接続され、前記第５の整流器の正極端子および前記第６の整流器の負極端子は前記ニュートラル入力端子に電気的に接続されるフルブリッジ整流器と、
一方の端子が前記第３の整流器および前記第５の整流器の負極端子に電気的に接続され、もう一方の端子が前記第４の整流器および前記第６の整流器の正極端子に電気的に接続されるコンデンサと、
第１の一次コイル、第２の一次コイルおよび第１の二次コイルを有し、前記第１の一次コイルの一方の端子は前記コンデンサに電気的に接続され、前記第２の一次コイルの一方の端子は前記第１の整流器および前記第２の整流器の負極端子に電気的に接続されるトランスと、
三端子素子であり、第１の端子は前記第１の一次コイルおよび前記第２の一次コイルのもう一方の端子に電気的に接続され、第２の端子は制御信号に電気的に接続され、第３の端子は前記コンデンサのもう一方の端子に電気的に接続され、前記制御信号の制御を受けてオン／オフを行うスイッチと、を備えることを特徴とする１段方式力率補正回路。
前記スイッチは、ＮチャンネルＭＯＳＦＥＴ、ＮチャンネルＪＦＥＴ、ＰチャンネルＭＯＳＦＥＴ、ＰチャンネルＪＦＥＴなどの電力スイッチであり、前記第１の端子は前記ＭＯＳＦＥＴのドレイン極であり、前記第２の端子は前記ＭＯＳＦＥＴのゲート極であり、前記第３の端子は前記ＭＯＳＦＥＴのソース極であることを特徴とする請求項６に記載の１段方式力率補正回路。
前記第１の整流器および前記第２の整流器は、整流ダイオードであり、前記第１の一次コイルは、Ｎ２の巻数を有し、前記第２の一次コイルは、Ｎ１の巻数を有し、前記第３の整流器および前記第５の整流器の負極端子にＫＶ_Bの電圧を有させ、Ｋ＝Ｎ１／Ｎ２であり、Ｖ_Bは前記コンデンサの両方の端子の電圧であり、前記トランスは、フライバックトランスであることを特徴とする請求項６に記載の段方式力率補正回路。
前記制御信号は、外接の力率補正コントローラから出力され、正の半周期のとき、先ず前記スイッチをオンにして電流を前記第１の整流器および前記第６の整流器に流し、次に前記スイッチをオフにして電流を前記第３の整流器および前記第６の整流器に流し、負の半周期のとき、先ず前記スイッチをオンにして電流を前記第２の整流器および前記第４の整流器に流し、次に前記スイッチをオフにして電流を前記第５の整流器および前記第４の整流器に流すことを特徴とする請求項６に記載の１段方式力率補正回路。
前記ライブ入力端子と、前記第１の整流器と、前記第３の整流器との正極端子の間に直列接続され、前記コンデンサと同時に電源供給をし、電流の変化を小さくするインダクタをさらに備えることを特徴とする請求項６に記載の１段方式力率補正回路。