JP3144250B2 - 自動現像方法及び装置 - Google Patents
自動現像方法及び装置Info
- Publication number
- JP3144250B2 JP3144250B2 JP31411394A JP31411394A JP3144250B2 JP 3144250 B2 JP3144250 B2 JP 3144250B2 JP 31411394 A JP31411394 A JP 31411394A JP 31411394 A JP31411394 A JP 31411394A JP 3144250 B2 JP3144250 B2 JP 3144250B2
- Authority
- JP
- Japan
- Prior art keywords
- development
- correction coefficient
- equation
- developing
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は自動現像方法及び装置に
関し、特に、半導体ウェハやガラス基板用のマスクとし
て用いるレジストの自動現像方法及び装置に関する。
関し、特に、半導体ウェハやガラス基板用のマスクとし
て用いるレジストの自動現像方法及び装置に関する。
【０００２】
【従来の技術】半導体ウェハやガラス基板等の基板上に
集積回路を形成するには、基板の表面をパターンニング
されたマスクで覆った状態で、エッチング等の工程を行
うようにしている。そして、基板の表面にパターンニン
グされたマスクを形成するには、基板表面に塗布形成し
たレジスト膜を露光し、この後現像を行い、この現像に
よりポジ型のレジストであれば露光部分を溶解して洗い
流し、ネガ型のレジストであれば未露光部分を溶解して
洗い流すことでパターンニングされたマスクを形成する
ようにしている。
集積回路を形成するには、基板の表面をパターンニング
されたマスクで覆った状態で、エッチング等の工程を行
うようにしている。そして、基板の表面にパターンニン
グされたマスクを形成するには、基板表面に塗布形成し
たレジスト膜を露光し、この後現像を行い、この現像に
よりポジ型のレジストであれば露光部分を溶解して洗い
流し、ネガ型のレジストであれば未露光部分を溶解して
洗い流すことでパターンニングされたマスクを形成する
ようにしている。
【０００３】上述した現像工程は現像後のパターン精度
を決定する重要な工程であり、例えばポジ型レジストの
場合、現像時間が長いと、レジストのパターン幅が細く
なり、現像時間が短いとパターン幅が太くなるので、現
像時間を適正に設定しなければならない。
を決定する重要な工程であり、例えばポジ型レジストの
場合、現像時間が長いと、レジストのパターン幅が細く
なり、現像時間が短いとパターン幅が太くなるので、現
像時間を適正に設定しなければならない。
【０００４】そこで、従来は、図５に示すように現像液
１００が満たされる現像槽１０１に昇降装置１０２によ
って昇降される支持台１０３を設け、レジスト１０４が
塗布されて露光された基板１０５を載置して現像液１０
０中に浸漬し、現像開始から基板１０５と現像槽１０１
の現像液１００中に浸漬した電極１０６との間に流れる
電流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhr
ough Ｔime ）をＢＴＴ判別回路１０７で判別するよう
にしている。
１００が満たされる現像槽１０１に昇降装置１０２によ
って昇降される支持台１０３を設け、レジスト１０４が
塗布されて露光された基板１０５を載置して現像液１０
０中に浸漬し、現像開始から基板１０５と現像槽１０１
の現像液１００中に浸漬した電極１０６との間に流れる
電流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhr
ough Ｔime ）をＢＴＴ判別回路１０７で判別するよう
にしている。
【０００５】ここで、基板１０５と電極１０６との間に
流れる電流の経時変化は、図６に示すようになる。すな
わち、現像開始時Ｔ０においては、図７（ａ）に示すよ
うに、基板１０５上のレジスト１０４の露光部分１０４
ａ及び未露光部分１０４ｂは初期のままであり、この現
像開始時Ｔ０では電池効果による電気化学的な影響によ
って電流が流れる。次に、同図（ｂ）に示すようにレジ
スト１０４の露光部分１０４ａが溶解して基板１０５が
露出したときに電流が流れ、この時点Ｔ１がＢＴＴとな
る。
流れる電流の経時変化は、図６に示すようになる。すな
わち、現像開始時Ｔ０においては、図７（ａ）に示すよ
うに、基板１０５上のレジスト１０４の露光部分１０４
ａ及び未露光部分１０４ｂは初期のままであり、この現
像開始時Ｔ０では電池効果による電気化学的な影響によ
って電流が流れる。次に、同図（ｂ）に示すようにレジ
スト１０４の露光部分１０４ａが溶解して基板１０５が
露出したときに電流が流れ、この時点Ｔ１がＢＴＴとな
る。
【０００６】そこで、ＴＤＴ（Ｔotal Ｄevelopment
Ｔime ）算出回路１０８は、ＢＴＴ判別回路１０７の判
別結果と予め現像補正係数Ｋが格納された現像補正係数
記憶回路１１０からの現像補正係数Ｋとに基づいて、Ｔ
ＤＴ＝Ｋ×ＢＴＴの計算式を使用して、適正現像時間Ｔ
ＤＴを算出する。すなわち、図６に示すように時点Ｔ０
から時間Ｔ２までの時間が適正現像時間ＴＤＴとなり、
時点Ｔ２では図７（ｃ）に示すようにレジスト１０４の
露光部分１０４ａが溶解して未露光部分１０４ｂが残存
する。
Ｔime ）算出回路１０８は、ＢＴＴ判別回路１０７の判
別結果と予め現像補正係数Ｋが格納された現像補正係数
記憶回路１１０からの現像補正係数Ｋとに基づいて、Ｔ
ＤＴ＝Ｋ×ＢＴＴの計算式を使用して、適正現像時間Ｔ
ＤＴを算出する。すなわち、図６に示すように時点Ｔ０
から時間Ｔ２までの時間が適正現像時間ＴＤＴとなり、
時点Ｔ２では図７（ｃ）に示すようにレジスト１０４の
露光部分１０４ａが溶解して未露光部分１０４ｂが残存
する。
【０００７】ところで、この場合の現像補正係数Ｋは、
例えば１．５０〜２．５０の範囲（この値は、レジス
ト、現像液、露光装置等の使用条件を特定した場合の一
例であり、使用条件で異なる。）で、基板面積に対する
露光面積の割合に応じて変化する現像時間の補正係数で
あり、基板面積に対する露光面積の割合が大きいほど現
像補正係数Ｋは小さくなり、基板面積に対する露光面積
の割合が小さくなるほど、現像補正係数Ｋは大きくな
る。これは、露光光源に使用する粒子線（電子ビーム
等）がレジスト中で散乱し、基板面積に対する露光面積
の割合が大きくなるほど、散乱量が大きくなり、レジス
トの感度を高め、適正現像時間ＴＤＴを短くするためで
ある。
例えば１．５０〜２．５０の範囲（この値は、レジス
ト、現像液、露光装置等の使用条件を特定した場合の一
例であり、使用条件で異なる。）で、基板面積に対する
露光面積の割合に応じて変化する現像時間の補正係数で
あり、基板面積に対する露光面積の割合が大きいほど現
像補正係数Ｋは小さくなり、基板面積に対する露光面積
の割合が小さくなるほど、現像補正係数Ｋは大きくな
る。これは、露光光源に使用する粒子線（電子ビーム
等）がレジスト中で散乱し、基板面積に対する露光面積
の割合が大きくなるほど、散乱量が大きくなり、レジス
トの感度を高め、適正現像時間ＴＤＴを短くするためで
ある。
【０００８】このように、現像時間の現像補正係数Ｋ
は、基板面積に対する露光面積の割合に応じて変化する
ので、予め製品パターン（露光面積）に対応した現像補
正係数Ｋの値を、現像補正係数記憶回路１０９に記憶し
ておき、現像時に製品に対する現像補正係数Ｋを選択設
定しておき、ＴＤＴ算出回路１０８が選択設定された現
像補正係数Ｋの値を取込んでＢＴＴ判別回路１０７で求
めたＢＴＴと積算することで、適正現像時間を算出する
ようにしている。そして、適正現像時間ＴＤＴ経過後、
昇降装置１０２により支持台１０３を上昇させ、基板１
０５を現像液１００から引き上げて現像を終了させる。
は、基板面積に対する露光面積の割合に応じて変化する
ので、予め製品パターン（露光面積）に対応した現像補
正係数Ｋの値を、現像補正係数記憶回路１０９に記憶し
ておき、現像時に製品に対する現像補正係数Ｋを選択設
定しておき、ＴＤＴ算出回路１０８が選択設定された現
像補正係数Ｋの値を取込んでＢＴＴ判別回路１０７で求
めたＢＴＴと積算することで、適正現像時間を算出する
ようにしている。そして、適正現像時間ＴＤＴ経過後、
昇降装置１０２により支持台１０３を上昇させ、基板１
０５を現像液１００から引き上げて現像を終了させる。
【０００９】また、現像補正係数記憶回路１０９に記憶
する現像補正係数Ｋの値を求めるには、ある製品の複数
枚のテストサンプルについて現像補正係数Ｋの値を例え
ば１．５から２．５まで０．１間隔で変化させながらマ
スクを現像して、現像後のパターン幅をそれぞれについ
て測長し、測長結果が設計値と等しくなる現像補正係数
Ｋの値を求めてその製品固有の現像補正係数Ｋとする。
そして、同様の方法により他の製品についてもその製品
固有の現像補正係数Ｋを求めて、現像する際に選択設定
するようにしている。したがって、ｎ種類の製品に対し
ては、数多くの実験を行ってｎ個の現像補正係数Ｋを求
め、現像補正係数記憶回路１０９に記憶しておく必要が
あった。
する現像補正係数Ｋの値を求めるには、ある製品の複数
枚のテストサンプルについて現像補正係数Ｋの値を例え
ば１．５から２．５まで０．１間隔で変化させながらマ
スクを現像して、現像後のパターン幅をそれぞれについ
て測長し、測長結果が設計値と等しくなる現像補正係数
Ｋの値を求めてその製品固有の現像補正係数Ｋとする。
そして、同様の方法により他の製品についてもその製品
固有の現像補正係数Ｋを求めて、現像する際に選択設定
するようにしている。したがって、ｎ種類の製品に対し
ては、数多くの実験を行ってｎ個の現像補正係数Ｋを求
め、現像補正係数記憶回路１０９に記憶しておく必要が
あった。
【００１０】
【発明が解決しようとする課題】上述した従来の自動現
像方法にあっては、予め製品毎にその露光面積に対応す
る現像補正係数Ｋを数多くの実験によって求める必要が
あるので、製品が多品種少量生産となる場合には現像補
正係数Ｋを求める作業が煩雑になると共に、現像する製
品が変更される毎に現像補正係数記憶回路の現像補正係
数Ｋを選択設定しなければならず、生産性が低下すると
いう課題があった。
像方法にあっては、予め製品毎にその露光面積に対応す
る現像補正係数Ｋを数多くの実験によって求める必要が
あるので、製品が多品種少量生産となる場合には現像補
正係数Ｋを求める作業が煩雑になると共に、現像する製
品が変更される毎に現像補正係数記憶回路の現像補正係
数Ｋを選択設定しなければならず、生産性が低下すると
いう課題があった。
【００１１】そこで本発明は、露光面積に対応する現像
補正係数Ｋを計算によって求めることにより、予め製品
毎に実験によって現像補正係数Ｋを求めることを不要に
し、特に、多品種少ロットの製品の生産性を著しく向上
させることを目的とする。
補正係数Ｋを計算によって求めることにより、予め製品
毎に実験によって現像補正係数Ｋを求めることを不要に
し、特に、多品種少ロットの製品の生産性を著しく向上
させることを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の手段として、以下に示す自動現像方法及び、自動現像
装置を提供しようとするものである。１．露光された基
板を現像槽に満たされた現像液中に浸漬し、現像中に基
板と前記現像槽の現像液に浸漬された電極との間に流れ
る電流を検出し、この検出結果に基づいて算出した現像
時間で現像を行う自動現像方法において、予め、式
（２）及び式（３）により示される実際のマスク露光に
おける露光面積の吸収エネルギー分布関数Ｅと、式
（５）により示されるレジスト溶解境界エネルギーＥｋ
とが同じであるとして、式（２）、式（３）および式
（５）を用いて変数δｋの値を求め、この変数δｋの値
を式（５）に代入してレジスト溶解境界エネルギーＥｋ
の値を求め、このレジスト溶解境界エネルギーＥｋの値
を式（４）に代入して前記現像時間の現像補正係数Ｋを
求め、前記現像時間を前記現像補正係数Ｋに基づいて補
正した現像時間で現像を行うことを特徴とする自動現像
方法。
の手段として、以下に示す自動現像方法及び、自動現像
装置を提供しようとするものである。１．露光された基
板を現像槽に満たされた現像液中に浸漬し、現像中に基
板と前記現像槽の現像液に浸漬された電極との間に流れ
る電流を検出し、この検出結果に基づいて算出した現像
時間で現像を行う自動現像方法において、予め、式
（２）及び式（３）により示される実際のマスク露光に
おける露光面積の吸収エネルギー分布関数Ｅと、式
（５）により示されるレジスト溶解境界エネルギーＥｋ
とが同じであるとして、式（２）、式（３）および式
（５）を用いて変数δｋの値を求め、この変数δｋの値
を式（５）に代入してレジスト溶解境界エネルギーＥｋ
の値を求め、このレジスト溶解境界エネルギーＥｋの値
を式（４）に代入して前記現像時間の現像補正係数Ｋを
求め、前記現像時間を前記現像補正係数Ｋに基づいて補
正した現像時間で現像を行うことを特徴とする自動現像
方法。
【数６】 ２．露光された基板を浸漬する現像液が満たされる現像
槽と、この現像槽の現像液に浸漬された電極とを備え、
現像中に前記基板と電極との間に流れる電流を検出し、
この検出結果に基づいて現像時間を算出して現像を行う
自動現像装置において、予め、式（２）及び式（３）に
より示される実際のマスク露光における露光面積の吸収
エネルギー分布関数Ｅと、式（５）により示されるレジ
スト溶解境界エネルギーＥｋとが同じであるとして、式
（２）、式（３）および式（５）を用いて変数δｋの値
を求め、この変数δｋの値を式（５）に代入してレジス
ト溶解境界エネルギーＥｋの値を求め、このレジスト溶
解境界エネルギーＥｋの値を式（４）に代入して前記現
像時間の現像補正係数Ｋを計算する現像補正係数計算手
段と、この現像補正係数計算手段にて計算された前記現
像補正係数を記憶する現像補正係数記憶手段と、この現
像補正係数記憶手段より供給される前記現像補正係数に
基づいて前記現像時間を補正して出力する現像時間算出
手段とを設けたことを特徴とする自動現像装置。
槽と、この現像槽の現像液に浸漬された電極とを備え、
現像中に前記基板と電極との間に流れる電流を検出し、
この検出結果に基づいて現像時間を算出して現像を行う
自動現像装置において、予め、式（２）及び式（３）に
より示される実際のマスク露光における露光面積の吸収
エネルギー分布関数Ｅと、式（５）により示されるレジ
スト溶解境界エネルギーＥｋとが同じであるとして、式
（２）、式（３）および式（５）を用いて変数δｋの値
を求め、この変数δｋの値を式（５）に代入してレジス
ト溶解境界エネルギーＥｋの値を求め、このレジスト溶
解境界エネルギーＥｋの値を式（４）に代入して前記現
像時間の現像補正係数Ｋを計算する現像補正係数計算手
段と、この現像補正係数計算手段にて計算された前記現
像補正係数を記憶する現像補正係数記憶手段と、この現
像補正係数記憶手段より供給される前記現像補正係数に
基づいて前記現像時間を補正して出力する現像時間算出
手段とを設けたことを特徴とする自動現像装置。
【数７】
【００１３】
【実施例】まず、露光面積に対応した現像補正係数Ｋを
計算によって求める方法について説明する。一般に、半
導体用マスク、ウエハ等の基板上で微細なパターンを形
成する場合は、電子線等の粒子線を使用して露光する。
この露光時の電子線のエネルギーは、基板上のレジスト
に吸収される。そして、単一ビームをマスクに照射した
場合のレジスト中での吸収エネルギー分布Ｅｓは、式
(1) のエネルギー分布関数によって得られることが、一
般に知られている（参考文献; Journal of Vacuum Scie
nce & Technology P.1271, Vol12, No.6 1975 ）。
計算によって求める方法について説明する。一般に、半
導体用マスク、ウエハ等の基板上で微細なパターンを形
成する場合は、電子線等の粒子線を使用して露光する。
この露光時の電子線のエネルギーは、基板上のレジスト
に吸収される。そして、単一ビームをマスクに照射した
場合のレジスト中での吸収エネルギー分布Ｅｓは、式
(1) のエネルギー分布関数によって得られることが、一
般に知られている（参考文献; Journal of Vacuum Scie
nce & Technology P.1271, Vol12, No.6 1975 ）。
【００１４】
【数１】
【００１５】この式(1) の初項は、電子ビームのフォワ
ード・スキャッタリングによるエネルギー分布を示し、
次項は、バック・スキャッタリングによるエネルギーの
分布を示す。また、実際のマスク露光における露光面積
のエネルギー分布関数Ｅは、式(2)によって得られるこ
とが、一般に知られている（参考文献; Journal of Vac
uumScience & Technology P.1271, Vol12, No.6 1975
）。このエネルギー分布関数Ｅは、吸収エネルギー分
布Ｅｓを露光ビームの直径と等しいピッチで、露光面積
（設計データ）と等しくなるように、２次元にｎ個配列
したエネルギー総和である。
ード・スキャッタリングによるエネルギー分布を示し、
次項は、バック・スキャッタリングによるエネルギーの
分布を示す。また、実際のマスク露光における露光面積
のエネルギー分布関数Ｅは、式(2)によって得られるこ
とが、一般に知られている（参考文献; Journal of Vac
uumScience & Technology P.1271, Vol12, No.6 1975
）。このエネルギー分布関数Ｅは、吸収エネルギー分
布Ｅｓを露光ビームの直径と等しいピッチで、露光面積
（設計データ）と等しくなるように、２次元にｎ個配列
したエネルギー総和である。
【００１６】
【数２】
【００１７】電子線は、固定内に入ると固体内の原子と
衝突し、進行方向が変化（散乱）しながらエネルギーを
失うまで進んでいく。このとき、進入角度に対して９０
度以下の散乱角の小さいものをフォワード・スキャッタ
リング（前方散乱）、１８０度程度のものをバック・ス
キャッタリング（後方散乱）という。そして、固体の原
子番号が大きいほど散乱角が大きくなるので、電子線
は、Ｃ，Ｈ，Ｏ等の軽元素で構成されているレジスト内
ではほとんど散乱せずに直進し（フォワード・スキャッ
タリング）、Ｃｒ，Ｓｉ等の重い元素を含む基板内で
は、横方向へ散乱する（バック・スキャッタリング）こ
とになる。
衝突し、進行方向が変化（散乱）しながらエネルギーを
失うまで進んでいく。このとき、進入角度に対して９０
度以下の散乱角の小さいものをフォワード・スキャッタ
リング（前方散乱）、１８０度程度のものをバック・ス
キャッタリング（後方散乱）という。そして、固体の原
子番号が大きいほど散乱角が大きくなるので、電子線
は、Ｃ，Ｈ，Ｏ等の軽元素で構成されているレジスト内
ではほとんど散乱せずに直進し（フォワード・スキャッ
タリング）、Ｃｒ，Ｓｉ等の重い元素を含む基板内で
は、横方向へ散乱する（バック・スキャッタリング）こ
とになる。
【００１８】また、この式(1) のα，β，δは、次のよ
うにして簡単に求まる定数である。フォワード・スキャ
ッタリングのビーム分布の標準偏差であるαは、電子描
画装置のビーム系にほとんど等しいので、電子描画装置
に設けられているビーム径測定機にて測定することがで
きる。そして、バック・スキャッタリングのビーム分布
の標準偏差であるβは、以下に説明するような簡単な実
験により求めることができる。例えば、設計１μｍ幅で
電子線を照射したラインを１０本程度並べたテストパタ
ーンを各ラインの間のスペースを変えて（０．５，１．
０，２．０，４．０，６．０μｍなど）複数用意し、ス
ペースが小さくなると隣り合うラインの照射ビームのβ
の影響を受けてライン幅が大きくなることを利用して、
影響を受けない臨界点となるスペース幅をβとする。
うにして簡単に求まる定数である。フォワード・スキャ
ッタリングのビーム分布の標準偏差であるαは、電子描
画装置のビーム系にほとんど等しいので、電子描画装置
に設けられているビーム径測定機にて測定することがで
きる。そして、バック・スキャッタリングのビーム分布
の標準偏差であるβは、以下に説明するような簡単な実
験により求めることができる。例えば、設計１μｍ幅で
電子線を照射したラインを１０本程度並べたテストパタ
ーンを各ラインの間のスペースを変えて（０．５，１．
０，２．０，４．０，６．０μｍなど）複数用意し、ス
ペースが小さくなると隣り合うラインの照射ビームのβ
の影響を受けてライン幅が大きくなることを利用して、
影響を受けない臨界点となるスペース幅をβとする。
【００１９】そして、バック・スキャッタリング係数で
あるδは、上述のテストパターンにおいて、例えば、ス
ペース幅がＳ１のときのライン幅がＬ１、スペース幅が
Ｓ２のときのライン幅がＬ２であるとしたとき、これら
のライン幅Ｌ１，Ｌ２のラインエッジ位置をそれぞれｘ
１，ｘ２とすると、ラインエッジ部分でのエネルギーは
等しいと考えられるからＥｓ（ｘ１）＝Ｅｓ（ｘ２）と
なる。したがって、この関係式を式(1),(2) に代入すれ
ば、δを求めることができる。
あるδは、上述のテストパターンにおいて、例えば、ス
ペース幅がＳ１のときのライン幅がＬ１、スペース幅が
Ｓ２のときのライン幅がＬ２であるとしたとき、これら
のライン幅Ｌ１，Ｌ２のラインエッジ位置をそれぞれｘ
１，ｘ２とすると、ラインエッジ部分でのエネルギーは
等しいと考えられるからＥｓ（ｘ１）＝Ｅｓ（ｘ２）と
なる。したがって、この関係式を式(1),(2) に代入すれ
ば、δを求めることができる。
【００２０】このように、α，β，δは簡単に求めるこ
とができ、αはビーム径、β，δは基板材料，レジスト
材料，現像条件などによる影響を受けるが、マスクパタ
ーン（露光面積）による影響は受けないので、マスクパ
ターンを変更しても同じ係数を使用することができる。
したがって、測定そのものも少なくでき、従来のように
現像補正係数Ｋを実験により求めるよりは、遥かに工数
が少なくなる。
とができ、αはビーム径、β，δは基板材料，レジスト
材料，現像条件などによる影響を受けるが、マスクパタ
ーン（露光面積）による影響は受けないので、マスクパ
ターンを変更しても同じ係数を使用することができる。
したがって、測定そのものも少なくでき、従来のように
現像補正係数Ｋを実験により求めるよりは、遥かに工数
が少なくなる。
【００２１】式(1),(2) より求めたエネルギー分布関数
Ｅに基づいてパターン線幅を計算する際、現像補正係数
Ｋを一定にした場合では、この計算結果と実測値とが一
致し、良い結果を得ることができる。しかし、現像補正
係数Ｋを変化させた場合では、計算結果と実測値とが乖
離し、精度の良いパターン幅の算出は困難となる。そこ
で、現像補正係数Ｋが変化した場合にも高精度なパター
ン幅を算出するために、式(1) の代わりに使用する式
(3) を新たに提案する。
Ｅに基づいてパターン線幅を計算する際、現像補正係数
Ｋを一定にした場合では、この計算結果と実測値とが一
致し、良い結果を得ることができる。しかし、現像補正
係数Ｋを変化させた場合では、計算結果と実測値とが乖
離し、精度の良いパターン幅の算出は困難となる。そこ
で、現像補正係数Ｋが変化した場合にも高精度なパター
ン幅を算出するために、式(1) の代わりに使用する式
(3) を新たに提案する。
【００２２】
【数３】
【００２３】式(3) のδk は現像補正係数Ｋと共に変化
する変数であり、その他の定数は式(1) と共通である。
そして、この変数δk を取り入れることで、後述するよ
うに高精度なパターン幅の算出が可能となる。以下、こ
の変数δk の求め方を含めて説明する。
する変数であり、その他の定数は式(1) と共通である。
そして、この変数δk を取り入れることで、後述するよ
うに高精度なパターン幅の算出が可能となる。以下、こ
の変数δk の求め方を含めて説明する。
【００２４】図２及び図３に式(3),(2) から求めたレジ
ストのエネルギー分布関数を示す。なお、各図の表示を
簡略化するために、パターン幅はｘ軸方向のみ表示して
おり、そのため、エネルギーの表示をＥ(x) としてい
る。そして、図２は１um Line＆１um Space、図３は１u
m Line ＆６um Spaceのテスト・パターンであり、縦軸
はレジストのエネルギー吸収Ｅ(x) 、横軸はｘ軸方向の
距離（ライン幅）を示している。また、Lineは露光部、
Space は未露光部を意味し、１um Line を露光するの
に、直径０．５umのビームを２本使用している。
ストのエネルギー分布関数を示す。なお、各図の表示を
簡略化するために、パターン幅はｘ軸方向のみ表示して
おり、そのため、エネルギーの表示をＥ(x) としてい
る。そして、図２は１um Line＆１um Space、図３は１u
m Line ＆６um Spaceのテスト・パターンであり、縦軸
はレジストのエネルギー吸収Ｅ(x) 、横軸はｘ軸方向の
距離（ライン幅）を示している。また、Lineは露光部、
Space は未露光部を意味し、１um Line を露光するの
に、直径０．５umのビームを２本使用している。
【００２５】図２のテスト・パターンの構成は、図３の
ものと比較すると、基板面積に対する露光面積が大きい
ため、図２の方が図３よりも電子の散乱量が大きくな
り、レジストのエネルギーの吸収ピークが大きくなって
いることが分かる。また、レジスト現像時のレジスト露
光部の現像液に対する溶解は、吸収エネルギー分布の高
いところから低いところへ現像時間の経過とともに進ん
でいる。例えば、図２，図３において、現像補正係数Ｋ
＝１．８に対応するレジスト溶解境界エネルギーＥk が
２．５０と仮定した場合、その時のライン幅は、エネル
ギー分布関数とＥk ＝２，５０の交点のｘ座標間距離と
して得ることができる。
ものと比較すると、基板面積に対する露光面積が大きい
ため、図２の方が図３よりも電子の散乱量が大きくな
り、レジストのエネルギーの吸収ピークが大きくなって
いることが分かる。また、レジスト現像時のレジスト露
光部の現像液に対する溶解は、吸収エネルギー分布の高
いところから低いところへ現像時間の経過とともに進ん
でいる。例えば、図２，図３において、現像補正係数Ｋ
＝１．８に対応するレジスト溶解境界エネルギーＥk が
２．５０と仮定した場合、その時のライン幅は、エネル
ギー分布関数とＥk ＝２，５０の交点のｘ座標間距離と
して得ることができる。
【００２６】現像進行時における現像補正係数Ｋとその
現像時間（Ｋ×ＢＴＴ）に対応するレジスト溶解境界エ
ネルギーＥk の関係を調べたところ、log(Ｅk)とlog
(Ｋ) は、略比例関係であることが明らかになった。し
たがって、この２変数は、式(4)の様な関係式で表さ
れ、直線回帰が可能であることが分かった。
現像時間（Ｋ×ＢＴＴ）に対応するレジスト溶解境界エ
ネルギーＥk の関係を調べたところ、log(Ｅk)とlog
(Ｋ) は、略比例関係であることが明らかになった。し
たがって、この２変数は、式(4)の様な関係式で表さ
れ、直線回帰が可能であることが分かった。
【００２７】 log(Ｅk)＝ａ×log(Ｋ) ＋ｂ （ａは負、ｂは正の定数）…式(4)
【００２８】そして、この式(4) から明らかな様に、現
像進行（Ｋが大きくなる）と共に、溶解する部分のレジ
ストのレジスト溶解境界エネルギーＥk は小さくなる
が、それにともなって式(3) のδk も、変化している。
このＥk とδk の関係を調べたところ、これも略比例関
係であり、式(5) の様な関係式で直線回帰が可能である
ことが分かった。
像進行（Ｋが大きくなる）と共に、溶解する部分のレジ
ストのレジスト溶解境界エネルギーＥk は小さくなる
が、それにともなって式(3) のδk も、変化している。
このＥk とδk の関係を調べたところ、これも略比例関
係であり、式(5) の様な関係式で直線回帰が可能である
ことが分かった。
【００２９】 Ｅk ＝ｃ×δk ＋ｄ （ｃ、ｄは正の定数）…式(5)
【００３０】式(4) より、現像補正係数Ｋを決定する
と、その現像補正係数Ｋに対応するレジスト溶解境界エ
ネルギーＥk が求まる。そして、Ｅk を式(5) に代入す
ることで、δk が求まり、δk を式(3) に代入すること
で、式(3),(2) より吸収エネルギー分布関数Ｅ(x,y) 又
はＥ(x) が求まる。また、Ｅ(x) ＝Ｅk として、エネル
ギー分布関数を解くことで、出来上りのパターン幅を求
めることができる。
と、その現像補正係数Ｋに対応するレジスト溶解境界エ
ネルギーＥk が求まる。そして、Ｅk を式(5) に代入す
ることで、δk が求まり、δk を式(3) に代入すること
で、式(3),(2) より吸収エネルギー分布関数Ｅ(x,y) 又
はＥ(x) が求まる。また、Ｅ(x) ＝Ｅk として、エネル
ギー分布関数を解くことで、出来上りのパターン幅を求
めることができる。
【００３１】以上のことから、旧知の式(2) に、本発明
で新たに提案する式(3),(4),(5) を組み合わせることに
より、現像補正係数Ｋから、出来上がりパターン幅を計
算ができ、あるいは逆に、露光面積に対応した適正な現
像補正係数Ｋ（設計値と出来上がりパターン幅が等しく
なるＫ）を計算によって求めることができるようになっ
た。
で新たに提案する式(3),(4),(5) を組み合わせることに
より、現像補正係数Ｋから、出来上がりパターン幅を計
算ができ、あるいは逆に、露光面積に対応した適正な現
像補正係数Ｋ（設計値と出来上がりパターン幅が等しく
なるＫ）を計算によって求めることができるようになっ
た。
【００３２】以下に本発明の実施例を添付図面に基づい
て説明する。ここで、図１は本発明の一実施例であるレ
ジスト自動現像装置の模式的構成図、図４は現像補正係
数Ｋとパターン幅の関係を示すグラフである。この自動
現像装置１は、現像液２が満たされる現像槽３と、この
現像槽３に昇降自在に設けられた支持台４と、支持台４
を昇降させる支持台昇降装置５と、現像槽３の現像液２
中に浸漬された電極６とを有し、レジスト７が塗布され
て露光された基板８を支持台４に載置して現像液２中に
浸漬して現像を行う。そして、現像開始から基板８と現
像槽３の現像液２中に浸漬した電極６との間に流れる電
流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhrou
gh Ｔime ）をＢＴＴ判別回路９で判別するようにして
いる。
て説明する。ここで、図１は本発明の一実施例であるレ
ジスト自動現像装置の模式的構成図、図４は現像補正係
数Ｋとパターン幅の関係を示すグラフである。この自動
現像装置１は、現像液２が満たされる現像槽３と、この
現像槽３に昇降自在に設けられた支持台４と、支持台４
を昇降させる支持台昇降装置５と、現像槽３の現像液２
中に浸漬された電極６とを有し、レジスト７が塗布され
て露光された基板８を支持台４に載置して現像液２中に
浸漬して現像を行う。そして、現像開始から基板８と現
像槽３の現像液２中に浸漬した電極６との間に流れる電
流の経時変化をモニタしてそのＢＴＴ（Ｂreak Ｔhrou
gh Ｔime ）をＢＴＴ判別回路９で判別するようにして
いる。
【００３３】また、ＴＤＴ（Ｔotal Ｄevelopment Ｔ
ime ）算出回路１０は、ＢＴＴ判別回路９の判別結果と
予め現像補正係数Ｋが格納された現像補正係数記憶回路
１１からの現像補正係数Ｋとに基づいて、ＴＤＴ＝Ｋ×
ＢＴＴの計算式を使用して、適正現像時間ＴＤＴを算出
する回路である。そして、現像開始から適正現像時間Ｔ
ＤＴ経過後に支持台昇降装置５を上昇させて基板８を現
像液２から引き上げさせる。
ime ）算出回路１０は、ＢＴＴ判別回路９の判別結果と
予め現像補正係数Ｋが格納された現像補正係数記憶回路
１１からの現像補正係数Ｋとに基づいて、ＴＤＴ＝Ｋ×
ＢＴＴの計算式を使用して、適正現像時間ＴＤＴを算出
する回路である。そして、現像開始から適正現像時間Ｔ
ＤＴ経過後に支持台昇降装置５を上昇させて基板８を現
像液２から引き上げさせる。
【００３４】ここで、現像補正係数計算回路１２につい
て説明する。この現像補正係数計算回路１２は、上記し
た式(2),(3),(4),(5) に基づき、露光面積あるいは設計
パターン・データに対応した、適正な現像補正係数Ｋを
自動的に計算できるプログラムを有するＰＣ（パーソナ
ル・コンピュータ）によって構成されている。そして、
現像補正係数計算回路１２の計算に必要な、露光面積、
あるいは設計パターン・データは、オペレーターによっ
て直接入力するか、ＣＡＤ（ComputerAided Design)等
のパターン設計装置からデータ転送することができる。
現像補正係数計算回路１２によって求めた適正な現像補
正係数Ｋは、現像補正係数記憶回路１１に転送され、こ
の現像補正係数Ｋに基づき自動現像が従来例と同様に行
われる。この現像補正係数計算回路１２は、現像補正係
数Ｋとパターン線幅の関係について、計算した結果を図
４に示す。
て説明する。この現像補正係数計算回路１２は、上記し
た式(2),(3),(4),(5) に基づき、露光面積あるいは設計
パターン・データに対応した、適正な現像補正係数Ｋを
自動的に計算できるプログラムを有するＰＣ（パーソナ
ル・コンピュータ）によって構成されている。そして、
現像補正係数計算回路１２の計算に必要な、露光面積、
あるいは設計パターン・データは、オペレーターによっ
て直接入力するか、ＣＡＤ（ComputerAided Design)等
のパターン設計装置からデータ転送することができる。
現像補正係数計算回路１２によって求めた適正な現像補
正係数Ｋは、現像補正係数記憶回路１１に転送され、こ
の現像補正係数Ｋに基づき自動現像が従来例と同様に行
われる。この現像補正係数計算回路１２は、現像補正係
数Ｋとパターン線幅の関係について、計算した結果を図
４に示す。
【００３５】図４は、本発明の装置で計算した現像補正
係数Ｋとパターン幅の関係と、本発明の装置で現像した
半導体用のマスクの出来上がりパターン幅（実測値）を
比較して示したグラフである。マスクはａ，ｂの２種類
あり、マスクａは、１um Line ＆１um Space（Lineが露
光部、Space が未露光部）、マスクｂは、１um Line ＆
６um Space（Lineが露光部、Space が未露光部）のパタ
ーンがマスク上にレイアウトされている。そして、マス
クａについて現像補正係数Ｋを１．５〜３．７、マスク
ｂについてはＫを１．８〜３．７と０．１間隔で変化し
た時のマスク線幅（設計１umのLine幅）を計算により求
めたものと、同一の現像補正係数Ｋで実際に現像を行っ
てプロセスしたマスクの出来上がり線幅（設計１umのLi
ne幅）を実測したものとを比較している。
係数Ｋとパターン幅の関係と、本発明の装置で現像した
半導体用のマスクの出来上がりパターン幅（実測値）を
比較して示したグラフである。マスクはａ，ｂの２種類
あり、マスクａは、１um Line ＆１um Space（Lineが露
光部、Space が未露光部）、マスクｂは、１um Line ＆
６um Space（Lineが露光部、Space が未露光部）のパタ
ーンがマスク上にレイアウトされている。そして、マス
クａについて現像補正係数Ｋを１．５〜３．７、マスク
ｂについてはＫを１．８〜３．７と０．１間隔で変化し
た時のマスク線幅（設計１umのLine幅）を計算により求
めたものと、同一の現像補正係数Ｋで実際に現像を行っ
てプロセスしたマスクの出来上がり線幅（設計１umのLi
ne幅）を実測したものとを比較している。
【００３６】図４に示す計算結果のグラフより、１um L
ine ＆１um Spaceの場合、適正な現像補正係数Ｋ（設計
１umのLine幅の出来上がり線幅が１umとなるＫ値）は
１．９、１um Line ＆６um Spaceの場合、適正現像補正
係数Ｋは２．３であることが予想できる。また、同一の
現像補正係数Ｋにおける実測値は、計算から求めた予想
値と殆ど同じであることが分かる。そして、計算を行っ
た全ての領域の現像補正係数Ｋ（１．５≦Ｋ≦３．７）
においても、計算値と実測値の乖離は、±０．０７umの
範囲に入っていることから、本装置による計算結果は、
実測値と一致し、大変良い結果を得ていることが分か
る。
ine ＆１um Spaceの場合、適正な現像補正係数Ｋ（設計
１umのLine幅の出来上がり線幅が１umとなるＫ値）は
１．９、１um Line ＆６um Spaceの場合、適正現像補正
係数Ｋは２．３であることが予想できる。また、同一の
現像補正係数Ｋにおける実測値は、計算から求めた予想
値と殆ど同じであることが分かる。そして、計算を行っ
た全ての領域の現像補正係数Ｋ（１．５≦Ｋ≦３．７）
においても、計算値と実測値の乖離は、±０．０７umの
範囲に入っていることから、本装置による計算結果は、
実測値と一致し、大変良い結果を得ていることが分か
る。
【００３７】
【発明の効果】以上に説明したように、本発明によれ
ば、計算により適正な現像補正係数を求めるようにした
ので、従来のように個々の製品毎に予め現像時間の現像
補正係数を求めておく作業を不要にした上で、高精度の
パターンを得ることができ、特に、多品種少ロットの製
品の生産性が著しく向上するという効果がある。
ば、計算により適正な現像補正係数を求めるようにした
ので、従来のように個々の製品毎に予め現像時間の現像
補正係数を求めておく作業を不要にした上で、高精度の
パターンを得ることができ、特に、多品種少ロットの製
品の生産性が著しく向上するという効果がある。
【図１】本発明の自動現像装置の一実施例を示す模式的
構成図である。
構成図である。
【図２】計算で求めたエネルギー分布関数を示すグラフ
である。
である。
【図３】計算で求めたエネルギー分布関数を示すグラフ
である。
である。
【図４】現像補正係数Ｋとパターン幅との関係を示すグ
ラフである。
ラフである。
【図５】従来の自動現像装置を示す模式的構成図であ
る。
る。
【図６】基板−電極間に流れる電流を示す波形図であ
る。
る。
【図７】（ａ）〜（ｃ）は図６の説明に供する現像進行
過程を示す説明図である。
過程を示す説明図である。
１…自動現像装置 ２…現像液 ３…現像槽 ４…支持台 ５…支持台昇降装置 ６…電極 ７…レジスト ８…基板 ９…ＢＴＴ判別回路 １０…ＴＤＴ算出回路 １１…現像補正係数記憶回路 １２…現像補正係数計算回路 １３…ＣＡＤ
Claims (2)
- 【請求項１】露光された基板を現像槽に満たされた現像
液中に浸漬し、現像中に基板と前記現像槽の現像液に浸
漬された電極との間に流れる電流を検出し、この検出結
果に基づいて算出した現像時間で現像を行う自動現像方
法において、 予め、式（２）及び式（３）により示される実際のマス
ク露光における露光面積の吸収エネルギー分布関数Ｅ
と、式（５）により示されるレジスト溶解境界エネルギ
ーＥｋとが同じであるとして、式（２）、式（３）およ
び式（５）を用いて変数δｋの値を求め、 この変数δｋの値を式（５）に代入してレジスト溶解境
界エネルギーＥｋの値を求め、 このレジスト溶解境界エネルギーＥｋの値を式（４）に
代入して前記現像時間の現像補正係数Ｋを求め、 前記現像時間を前記現像補正係数Ｋに基づいて補正した
現像時間で現像を行うことを特徴とする自動現像方法。 【数４】 - 【請求項２】露光された基板を浸漬する現像液が満たさ
れる現像槽と、この現像槽の現像液に浸漬された電極と
を備え、現像中に前記基板と電極との間に流れる電流を
検出し、この検出結果に基づいて現像時間を算出して現
像を行う自動現像装置において、 予め、式（２）及び式（３）により示される実際のマス
ク露光における露光面積の吸収エネルギー分布関数Ｅ
と、式（５）により示されるレジスト溶解境界エネルギ
ーＥｋとが同じであるとして、式（２）、式（３）およ
び式（５）を用いて変数δｋの値を求め、この変数δｋ
の値を式（５）に代入してレジスト溶解境界エネルギー
Ｅｋの値を求め、このレジスト溶解境界エネルギーＥｋ
の値を式（４）に代入して前記現像時間の現像補正係数
Ｋを計算する現像補正係数計算手段と、 この現像補正係数計算手段にて計算された前記現像補正
係数を記憶する現像補正係数記憶手段と、 この現像補正係数記憶手段より供給される前記現像補正
係数に基づいて前記現像時間を補正して出力する現像時
間算出手段とを設けたことを特徴とする自動現像装置。 【数５】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31411394A JP3144250B2 (ja) | 1994-11-24 | 1994-11-24 | 自動現像方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31411394A JP3144250B2 (ja) | 1994-11-24 | 1994-11-24 | 自動現像方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148422A JPH08148422A (ja) | 1996-06-07 |
| JP3144250B2 true JP3144250B2 (ja) | 2001-03-12 |
Family
ID=18049407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31411394A Expired - Fee Related JP3144250B2 (ja) | 1994-11-24 | 1994-11-24 | 自動現像方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144250B2 (ja) |
-
1994
- 1994-11-24 JP JP31411394A patent/JP3144250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148422A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971937B2 (ja) | 露光条件監視方法およびその装置並びに半導体デバイスの製造方法 | |
| JP3997066B2 (ja) | 電子線を用いたプロセス変動監視システムおよび方法 | |
| EP2620976B1 (en) | Overlay model for aligning and exposing semiconductor wafers | |
| US6570157B1 (en) | Multi-pitch and line calibration for mask and wafer CD-SEM system | |
| CN100377304C (zh) | 改善晶圆图案化结构临界尺寸均匀性方法及用于光刻系统 | |
| US20040136587A1 (en) | Method and device for determining the properties of an integrated circuit | |
| US20170075230A1 (en) | Method and Apparatus for Fabricating Wafer By Calculating Process Correction Parameters | |
| KR19990023999A (ko) | 리소그래픽 프로세스에서의 파라미터 제어 프로세스 | |
| KR19990023205A (ko) | 기판상의 파라미터 측정을 위한 표적 및 방법 | |
| KR19990024000A (ko) | 리소그래픽 프로세스에서의 파라미터 제어 프로세스 | |
| US20050221207A1 (en) | Method and apparatus for monitoring exposure process | |
| US20050170264A1 (en) | Exposure system, test mask for flare testing, method for evaluating lithography process, method for evaluating exposure tools, method for generating corrected mask pattern, and method for manufacturing semiconductor device | |
| US4179622A (en) | Method and system for in situ control of material removal processes | |
| US9052604B2 (en) | Photolithography systems and associated alignment correction methods | |
| JP2003282428A (ja) | 工程エラー測定方法及び装置とこれを利用したオーバーレー測定方法及び装置 | |
| JP3144250B2 (ja) | 自動現像方法及び装置 | |
| CN120909082A (zh) | 确定最佳焦点的方法 | |
| JP2006019658A (ja) | 露光システム及び半導体装置の製造方法 | |
| JP2007189065A (ja) | 露光方法及び半導体装置の製造方法 | |
| JP2007141949A (ja) | 露光システム、露光量予測方法、及び半導体装置の製造方法 | |
| US7573568B2 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
| WO2001075393A1 (en) | Thickness measurement using afm for next generation lithography | |
| Larrabee | Submicrometer optical linewidth metrology | |
| JPH0864498A (ja) | 自動現像方法及び装置 | |
| JPS609121A (ja) | 露光パタ−ンデ−タの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |