JP3147078B2 - Ｆｅｃ符号語のダミービット除去装置及び符号化装置 - Google Patents

Ｆｅｃ符号語のダミービット除去装置及び符号化装置

Info

Publication number
JP3147078B2
JP3147078B2 JP09327398A JP9327398A JP3147078B2 JP 3147078 B2 JP3147078 B2 JP 3147078B2 JP 09327398 A JP09327398 A JP 09327398A JP 9327398 A JP9327398 A JP 9327398A JP 3147078 B2 JP3147078 B2 JP 3147078B2
Authority
JP
Japan
Prior art keywords
data
dummy
fec
signal
dummy bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09327398A
Other languages
English (en)
Other versions
JPH11296393A (ja
Inventor
隆則 藤澤
健一 野村
康 原
紀夫 柳
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09327398A priority Critical patent/JP3147078B2/ja
Priority to EP99302619A priority patent/EP0949778B1/en
Priority to US09/285,775 priority patent/US6657967B1/en
Publication of JPH11296393A publication Critical patent/JPH11296393A/ja
Application granted granted Critical
Publication of JP3147078B2 publication Critical patent/JP3147078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は海底ケーブルシステムで
伝送されるＦＥＣ符号に付加されるダミービットを削除
するダミービット除去装置に関する。
【０００２】
【従来の技術】従来の海底ケーブルシステムにおいて、
入力された光信号を基にリードソロモン符号であるＦＥ
Ｃ符号を生成するための処理回路は、構成を簡素化する
ためにダミービットを付加している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方式によりダミービットを付加すると、伝送路のビット
レートが増加してしまう。ビットレートが増加すると、
伝送路での損失が増大して、これを補償するために中継
器を増やすなどの工夫が必要であった。
【０００４】本発明は、海底ケーブルシステムで伝送さ
れるＦＥＣ符号に付加されるダミービットを除去するダ
ミービット除去装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるダミービッ
ト除去装置は、光信号を電気信号であるデータに変換す
る手段と、前記データをデマルチプレクスするデマルチ
プレクサと、前記デマルチプレクスされたデータを入力
し該デマルチプレクスされたデータにパリティを付加し
たＦＥＣ符号とダミービットとを出力する符号化手段
と、該符号化手段の出力をマルチプレクスするマルチプ
レクサと、該マルチプレクサの出力を光信号に変換する
手段とを備え且つ海底ケーブルシステムに組み込まれる
符号化装置で使用され、前記符号化手段と前記マルチプ
レクサとの間に挿入され、前記ダミービットのみを除去
することを特徴とする。
【０００６】本発明による符号化装置は、光信号を電気
信号であるデータに変換する手段と、前記データをデマ
ルチプレクスするデマルチプレクサと、前記デマルチプ
レクスされたデータを入力し該デマルチプレクスされた
データにパリティを付加したＦＥＣ符号とダミービット
とを出力する符号化手段と、前記符号化手段の出力から
前記ダミービットのみを除去して出力するダミービット
除去手段と、該ダミービット除去手段の出力をマルチプ
レクスするマルチプレクサと、該マルチプレクサの出力
を光信号に変換する手段とを備え且つ海底ケーブルシス
テムに組み込まれることを特徴とする。
【０００７】本発明による符号化装置は、入力データに
パリティを付加したＦＥＣ符号語とＦＥＣ符号化簡略化
のためのダミービットとを連続して出力する符号化手段
と、前記ＦＥＣ信号と前記ダミービットとを入力して、
前記ダミービットのみを削除して、前記ＦＥＣ符号を出
力するダミービット削除手段と、を備えることを特徴と
する。
【０００８】
【発明の実施の形態】図１は本発明の実施形態によるダ
ミービット除去装置を含むＦＥＣ符号生成装置の構成を
示すブロック図である。２．４Ｇ光信号は２．５Ｇ Ｏ
Ｒ(1)へ入力され、ＤＭＵＸ(２)、ＦＥＣ ＣＯＤ(３)、
変換回路(４)、ＭＵＸ(５)を経て、２．６Ｇとして２．
６Ｇ ＯＳ(６)から出力される。一方、前述の回路群を
動作させるクロック信号は１／Ｎ分周器(７)を経て、Ｐ
ＬＬ１ (８)、ＰＬＬ２ (９)からからＦＥＣ ＣＯＤ
(３)、変換回路(４)、ＭＵＸ(５)および２．６Ｇ ＯＳ
(６)へ供給されている。
【０００９】入力された２．４Ｇ光信号は２．５Ｇ Ｏ
Ｒ(１)へ入り電気信号に変換されＤＭＵＸ(２)へＳＴＭ
１６信号として送られる。ＤＭＵＸ(２)はＳＴＭ１６信
号をＳＴＭ１信号ａ１６本に分離し、ＳＴＭ１信号は１
６本のパラレル信号としてＦＥＣ ＣＯＤ(３)へ送られ
る。
【００１０】この１６本のＳＴＭ１信号ａを図２に示
す。図を参照すると各々のＳＴＭ１信号ａは、２３８バ
イトのデータより構成される。
【００１１】各々のＳＴＭ１信号ａはＦＥＣ ＣＯＤ
(３)においてオーバーヘッドビットＯＨとＦＥＣ処理を
形成するパリティビットおよびダミービットを付加され
ＦＥＣＣＯＤ出力信号ｂとなる。ＦＥＣ ＣＯＤ出力信
号ｂを図３に示す。
【００１２】従来の方式ではこのＦＥＣ ＣＯＤ出力信
号ｂがＭＵＸ(５)へ入力され多重信号となる。ＭＵＸ
(５)で生成される多重信号を図４に示す。この場合ダミ
ー信号の分だけ伝送路へのビットレートが押し上げられ
る。
【００１３】本実施形態では、ＦＥＣ ＣＯＤ出力信号
ｂがダミービットを除去するための変換回路(４)へ入力
される。変換回路４は、図５に示すダミービットが付加
されない信号ｃを出力している。図を参照すると信号ｃ
は、オーバーヘッドビット、データ、パリティより構成
され、信号ｃにはダミービットは含まれていない。
【００１４】信号ｃはＭＵＸ(５)により図６に示すビッ
トレートの多重信号ｄとなる。信号ｄにはダミービット
が含まれない。信号ｄは、ダミービットも出力するＦＥ
ＣＣＯＤ(３)を導入する前の従来の信号と同一である。
【００１５】多重信号ｄは２．６Ｇ ＯＳ(６)により光
信号へ変換され伝送路へ送出される。
【００１６】一方２．５Ｇ ＯＲ(１)において抽出され
た１５５ＭＨｚのクロック信号は１／Ｎ分周器(７)へ送
られ８１ＫＨｚの低周期の信号に変換される。８１ｋＨ
ｚの信号はＰＬＬ１(８)へ入力され、ＰＬＬ(８)は、Ｆ
ＥＣ処理をするＦＥＣ ＣＯＤ(３)で使用する１６６Ｍ
Ｈｚの書き込みクロックｅと読み出しクロックｆを作成
する。
【００１７】また、ＰＬＬ１(８)は２．６Ｇの多重用ク
ロックｇをＰＬＬ２(９)へ送る。ＰＬＬ２(９)は、２．
６Ｇの多重用クロックｇを１６６ＭＨｚに戻した後、ダ
ミービットを除去するための書き込みクロックｈと読み
出しクロックｉを変換回路(４)を送出する。
【００１８】また、ＰＬＬ２(９)はクロックｉと同期し
た２．６ＧＨｚの多重クロックｊをＭＵＸ(５)と２．6G
(６)へ送出する。このようにして図６の本発明によるダ
ミービットが除去された多重信号が形成される。
【００１９】なお、変換回路(４)とＰＬＬ２(９)とを１
パッケージのＩＣにおさめ、ダミービットを含んだ信号
を送信する場合には、このＩＣを用いずに、信号ｂをＭ
ＵＸ(５)に入力させ、ＰＬＬ１(８)の出力する２．６Ｇ
の多重用クロックｇをＭＵＸ(５)と２．６Ｇ ＯＳ(６)
に入力させる構成を組むことにより対応できる。また、
スイッチによりダミービットを送信する構成とダミービ
ットを送信しない構成を切り換えることが出来る。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
簡素化されたＦＥＣ処理回路が付加的に出力するダミー
ビットが除去されるので伝送路のビットレートの増加を
防ぐことができる。
【００２１】また、本発明によれば、簡素化されたＦＥ
Ｃ処理回路を用いて、ダミービットの無い信号を生成で
きるので、ダミービットの無い信号を生成する符号化器
全体の回路規模を削減することが出来る。
【００２２】更に、本発明によれば、変換回路とＰＬＬ
２とを従来のＦＥＣ処理回路に挿入するだけでよいの
で、従来のＦＥＣ処理回路を流用できる。
【００２３】更に、本発明によれば、ダミービットを送
信する構成とダミービットを送信しない構成を簡単に切
り換えることが出来る。
【図面の簡単な説明】
【図１】本発明によるＦＥＣ符号語のダミービット除去
装置を含む符号化装置の構成を示すブロック図である。
【図２】図１のＤＭＵＸ(２)の出力のフォーマット図で
ある。
【図３】図１のＦＥＣ ＣＯＤ(３)の出力のフォーマッ
ト図である。
【図４】図１の変換回路(４)がない場合のＭＵＸ(５)の
出力のフォーマット図である。
【図５】図１の変換回路(４)の出力のフォーマット図で
ある。
【図６】図１の変換回路(４)がある場合のＭＵＸ(５)の
出力のフォーマット図である。
【符号の説明】
１ ２．５Ｇ ＯＲ ２ ＤＭＵＸ ３ ＦＥＣ ＣＯＤ ４ 変換回路 ５ ＭＵＸ ６ ２．６Ｇ ＯＳ ７ １／Ｎ分周器 ８ ＰＬＬ１ ９ ＰＬＬ２
フロントページの続き (72)発明者 柳 紀夫 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 田中 宏明 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平９−146785（ＪＰ，Ａ) 特開 平11−298447（ＪＰ，Ａ) 特開2000−196567（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 29/08 G06F 11/10 330 H04L 1/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 光信号を電気信号であるデータに変換す
    る手段と、前記データをデマルチプレクスするデマルチ
    プレクサと、前記デマルチプレクスされたデータであっ
    てダミービットを含まないデータを入力し該デマルチプ
    レクスされたデータであってダミービットを含まないデ
    ータにパリティを付加したＦＥＣ符号とダミービットと
    を出力する符号化手段と、該符号化手段の出力をマルチ
    プレクスするマルチプレクサと、該マルチプレクサの出
    力を光信号に変換する手段とを備え且つ海底ケーブルシ
    ステムに組み込まれる符号化装置で使用され、前記符号
    化手段と前記マルチプレクサとの間に挿入され、前記ダ
    ミービットのみを除去することを特徴とするダミービッ
    ト除去装置。
  2. 【請求項２】 光信号を電気信号であるデータに変換す
    る手段と、前記データをデマルチプレクスするデマルチ
    プレクサと、前記デマルチプレクスされたデータであっ
    てダミービットを含まないデータを入力し該デマルチプ
    レクスされたデータであってダミービットを含まないデ
    ータにパリティを付加したＦＥＣ符号とダミービットと
    を出力する符号化手段と、前記符号化手段の出力から前
    記ダミービットのみを除去して出力するダミービット除
    去手段と、該ダミービット除去手段の出力をマルチプレ
    クスするマルチプレクサと、該マルチプレクサの出力を
    光信号に変換する手段とを備え且つ海底ケーブルシステ
    ムに組み込まれることを特徴とする符号化装置。
  3. 【請求項３】 入力データであってダミービットを含ま
    ないデータにパリティを付加したＦＥＣ符号語とＦＥＣ
    符号化簡略化のためのダミービットとを連続して出力す
    る符号化手段と、 前記ＦＥＣ信号と前記ダミービットとを入力して、前記
    ダミービットのみを削除して、前記ＦＥＣ符号を出力す
    るダミービット削除手段と、 を備えることを特徴とする符号化装置。
JP09327398A 1998-04-06 1998-04-06 Ｆｅｃ符号語のダミービット除去装置及び符号化装置 Expired - Fee Related JP3147078B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09327398A JP3147078B2 (ja) 1998-04-06 1998-04-06 Ｆｅｃ符号語のダミービット除去装置及び符号化装置
EP99302619A EP0949778B1 (en) 1998-04-06 1999-04-01 Dummy bit elimination device and coding apparatus for FEC code word
US09/285,775 US6657967B1 (en) 1998-04-06 1999-04-05 Dummy bit elimination device and coding apparatus for FEC code word

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09327398A JP3147078B2 (ja) 1998-04-06 1998-04-06 Ｆｅｃ符号語のダミービット除去装置及び符号化装置

Publications (2)

Publication Number Publication Date
JPH11296393A JPH11296393A (ja) 1999-10-29
JP3147078B2 true JP3147078B2 (ja) 2001-03-19

Family

ID=14077848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09327398A Expired - Fee Related JP3147078B2 (ja) 1998-04-06 1998-04-06 Ｆｅｃ符号語のダミービット除去装置及び符号化装置

Country Status (3)

Country Link
US (1) US6657967B1 (ja)
EP (1) EP0949778B1 (ja)
JP (1) JP3147078B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001253448A1 (en) * 2000-04-11 2001-10-23 Parthus Technologies Plc Method and apparatus for multi-lane communication channel with deskewing capability
US6961350B1 (en) * 2000-12-22 2005-11-01 Applied Micro Circuits Corporation System and method for segmenting a multidimensional digital frame structure
US6907560B2 (en) * 2001-04-02 2005-06-14 Nortel Networks Limited Forward error correction (FEC) on a link between ICs
JP3863058B2 (ja) * 2001-09-13 2006-12-27 三菱電機株式会社 光受信装置
JP2003318865A (ja) * 2002-04-26 2003-11-07 Fuji Xerox Co Ltd 信号伝送システム
US7644336B2 (en) 2006-02-04 2010-01-05 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for providing greater error protection to error-prone bits in codewords generated from irregular codes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196567A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 送信装置、受信装置、伝送装置および伝送方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700820A (en) * 1966-04-15 1972-10-24 Ibm Adaptive digital communication system
US4755993A (en) * 1986-07-16 1988-07-05 Northern Telecom Limited Transmission system using forward error correction
JPS63156447A (ja) 1986-12-19 1988-06-29 Fujitsu Ltd フオワ−ドエラ−コレクシヨン回路
JP2638091B2 (ja) * 1988-06-24 1997-08-06 ソニー株式会社 データ伝送方法
US5144304A (en) * 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals
GB9024684D0 (en) * 1990-11-13 1991-01-02 Cognito Group Ltd A method of communicating data
US5574717A (en) * 1994-05-17 1996-11-12 Nippon Telegraph And Telephone Corporation Line terminating equipment in SDH networks, using forward error correcting codes
JP3645027B2 (ja) 1995-09-20 2005-05-11 松下電器産業株式会社 可変長データ送受信装置
US5862153A (en) * 1995-09-29 1999-01-19 Kabushiki Kaisha Toshiba Coding apparatus and decoding apparatus for transmission/storage of information
JPH11298447A (ja) 1998-04-08 1999-10-29 Nec Corp コーデックのフレームフォーマット、及びフレーム処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196567A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 送信装置、受信装置、伝送装置および伝送方法

Also Published As

Publication number Publication date
JPH11296393A (ja) 1999-10-29
EP0949778A2 (en) 1999-10-13
EP0949778A3 (en) 2001-11-21
EP0949778B1 (en) 2005-12-14
US6657967B1 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
JP4651834B2 (ja) パケット化直列データを符号化するための符号化方法および符号器
JP2001308712A (ja) パケット化直列データの復号化方法及びデコーダ
JPH05183526A (ja) 並列伝送方法および装置
US20030179783A1 (en) Wavelength division multiplexing transmission system
JP3147078B2 (ja) Ｆｅｃ符号語のダミービット除去装置及び符号化装置
JP2001053706A (ja) 伝送装置
JP3597136B2 (ja) 符号通信方法及び通信装置
JPH0897792A (ja) ディジタル多重化伝送方式
JP2006270888A (ja) 伝送装置
JPS63221729A (ja) ｍＢｎＢ符号変換器を備えた多重変換装置
JP2988120B2 (ja) ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置
JP3783829B2 (ja) ディジタル回線多重化装置
JP2001308869A (ja) 信号多重方法及びイーサネット（登録商標）信号伝送装置
JP2003188842A (ja) 信号多重伝送方式
JP3317296B2 (ja) チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置
SU919143A1 (ru) Устройство дл сжати двумерной информации
JPH09219698A (ja) 高速通信における誤り訂正方法
JP3504554B2 (ja) 時分割多重化データ通信システム並びにその送信機及び受信機
JPH0530061A (ja) 多重化装置
KR100201332B1 (ko) 동기식 다중화장치에서 vc1 자국 루프백회로
KR100201331B1 (ko) 동기식 다중화장치에서 v4 바이트를 이용한 대국 루프백회로
JP2541121B2 (ja) Ｄｓ３フレ―ム送受信装置
JP2890563B2 (ja) Ｐｃｍ音声符号化方法および装置
JP2004336391A (ja) データメモリ制御方式
JPH0662039A (ja) セル化符号化方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees