JP3155251B2 - アナログ駆動装置 - Google Patents

アナログ駆動装置

Info

Publication number
JP3155251B2
JP3155251B2 JP11999799A JP11999799A JP3155251B2 JP 3155251 B2 JP3155251 B2 JP 3155251B2 JP 11999799 A JP11999799 A JP 11999799A JP 11999799 A JP11999799 A JP 11999799A JP 3155251 B2 JP3155251 B2 JP 3155251B2
Authority
JP
Japan
Prior art keywords
sample
analog
period
signal
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11999799A
Other languages
English (en)
Other versions
JPH11338404A (ja
Inventor
トラヴィス・エヌ・ブラロック
ニーラ・ビー・ガディス
リチャード・シー・ウォーカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JPH11338404A publication Critical patent/JPH11338404A/ja
Application granted granted Critical
Publication of JP3155251B2 publication Critical patent/JP3155251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G02F1/133622—Colour sequential illumination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビデオおよびグラ
フィックス表示装置の画素(すなわちピクセル)を駆動す
るアナログ回路に関するものであり、特に、電子光学材
料に基づいて表示装置の画素を駆動するアナログ回路に
関するものである。
【０００２】
【従来の技術】種々のタイプのビデオおよびグラフィッ
クス表示装置の性能向上およびコスト低減が強く望まれ
ている。例えば、ユーザが身につけることができるよう
にヘルメットまたは眼鏡に組み込むことができる程に小
型化されたミニチュア・ビデオ／グラフィックス表示装
置に対する必要性が存在する。そのような着用できる表
示装置は、従来型のコンピュータおよびその他の装置の
ディスプレイを置き換えまたは補完する。特に、着用で
きる表示装置は、ラップトップおよびその他のポータブ
ル・コンピュータの従来型ディスプレイに代わって使用
されることができるであろう。
【０００３】潜在的には、着用可能表示装置は、一層強
い輝度、一層優れた解像度、一層大きい可視サイズ、一
層すぐれたプライバシー、極めて少ない電力消費、およ
び、従来型のアクティブ・マトリックスまたはダブルス
キャン液晶ディスプレイに比較して一層長いバッテリ寿
命を提供することができる。着用可能表示装置の潜在的
アプリケーションには、個人用ビデオ・モニタ、テレビ
ゲームおよび仮想現実システムが含まれる。
【０００４】従来のＣＲＴまたは液晶型の小型化された
ディスプレイは、着用型の軽量および小型サイズという
需要に応ずることに成功していない。米国特許第5,596,
451号に記載されているタイプのマイクロ・ディスプレ
イは非常に有望である。このタイプのマイクロ・ディス
プレイは、その光制御エレメントとして強誘電性液晶(F
erroelectric Liquid Crystalの頭文字をとってＦＬＣ
と呼ばれる)材料を使用する反射空間光変調器(reflecti
ve spatial light modulator)を含む。
【０００５】上記特許に記載されているＦＬＣ型マイク
ロ・ディスプレイの空間光変調器はデジタル駆動信号に
よって駆動される。例えば、パーソナル・コンピュータ
のグラフィックス・カードによって生成される従来のア
ナログ映像信号は、空間光変調器の駆動に適切なデジタ
ル・ビットストリームにアナログ映像信号を変換する変
換器に供給される。この変換器は、アナログ映像信号を
空間光変調器の駆動に適切な時間領域バイナリ加重デジ
タル駆動信号(time domain binary weighted digital d
rive signal)に変換する。時間領域バイナリ加重デジタ
ル駆動信号のビットの持続時間はバイナリ加重され、従
って、最上位ビットの持続時間は、最下位ビットの持続
時間の2n-1倍となる(但しnはアナログ映像信号の各サン
プルを表すビット数である)。例えば、アナログ映像信
号の各サンプルが８ビットで表現されるならば、各最上
位ビットの持続時間は最下位ビットの２５６倍である。
ピクセルをデジタルで駆動することは、ピクセル駆動機
構が、アナログ映像信号の各フレームの間に幾度も状態
を変更することができなければならないことを意味す
る。切り替え速度は、最下位ビットの持続時間より短く
なければならない。これは、各ピクセルにおける駆動回
路が高速演算能力を持つことを必要とし、従って、マイ
クロ・ディスプレイの処理能力およびコストの増大につ
ながる。一方、デジタル駆動信号の最上位ビットの長い
持続時間は、デジタル駆動信号がフレーム間隔の大部分
にわたって静的であることを意味する。
【０００６】
【発明が解決しようとする課題】上記引用のマイクロ・
ディスプレイの実用的実施形態は、典型的には、上記変
換器をマイクロ・ディスプレイの外部に配置して、それ
を高速デジタル・リンクによってマイクロ・ディスプレ
イに接続するものである。次に、変換器は、空間光変調
器のすべてのピクセルに関するデジタル駆動信号の最下
位ビットから開始してすべてのピクセルに関するデジタ
ル駆動信号の最上位ビットまでを送信するという形態で
デジタル・リンク経由の伝送を行うようにデジタル駆動
信号を多重化する。デジタル・リンクは、コンポーネン
ト映像信号のフレーム間隔の間にコンポーネント映像信
号の各フレームを表現するすべてのビットを伝送するこ
とができなければならない。デジタル・リンク、その駆
動機構および受信機構は、最下位ビットの持続時間より
短い切り替え速度で切り替えを行う一方、最上位ビット
の持続時間に対応する静的時間状態を保つことができる
能力を持たなければならない。
【０００７】それに加えて、当該変換器は、アナログ映
像信号から生成される並列的ラスタ走査順デジタル信号
を各カラー・コンポーネントに関するビット順信号に変
換するため、大容量で高速のバッファ・メモリを必要と
する。これは、変換器のコストおよび処理性能の必要条
件を増大させる。
【０００８】マイクロ・ディスプレイ自体の中に変換器
を配置することによってデジタル・シリアル・リンクを
除去することはできるが、変換器の配置変更は、マイク
ロ・ディスプレイのサイズ、重量および複雑さを増大さ
せる。更に、マイクロ・ディスプレイに適合するように
変換器を小型化することは変換器のコストを増大させる
可能性がある。また、変換器の配置変更は、変換器の全
体的コストおよび複雑さを減少させない。
【０００９】従って、映像信号またはグラフィックス・
データに応答して動作することができ、しかも、従来技
術のデジタル駆動マイクロ・ディスプレイのサイズ、重
量および複雑性の欠点に苦しむことのない小型表示装置
が必要とされている。
【００１０】従来型のサイズのビデオおよびグラフィッ
クス・ディスプレイは、ＣＲＴまたはフルサイズの液晶
ディスプレイに依存している。ＣＲＴディスプレイは、
かさばり、重く、壊れやすい。ＣＲＴディスプレイは、
また、製造コストが高く、高解像度ビデオの特長を実現
するためには比較的大型で重い。後者の液晶ディスプレ
イは、従来技術のＣＲＴに匹敵するスクリーン・サイズ
の点で生産コストが高く、ダイナミックレンジおよび視
角に限界がある。従って、フルサイズのビデオおよびグ
ラフィックス・ディスプレイの基礎を形成し、従来技術
のＣＲＴおよび液晶ディスプレイに対する効果的な代替
製品となり得る小型表示装置に対する必要性もまた存在
する。
【００１１】
【課題を解決するための手段】本発明は、映像信号から
導出されるアナログ・サンプルに応答してピクセル電極
を駆動するアナログ駆動回路を提供する。該アナログ駆
動回路は、サンプル選択セクションおよび駆動信号発生
器を備える。サンプル選択セクションは、サンプル・ロ
ード期間の間にアナログ・サンプルを受け取りそれを一
時的に記憶する。駆動信号発生器は、駆動信号を生成し
て、上記サンプル・ロード期間に引き続く表示期間の間
に、その駆動信号をピクセル電極に適用する。駆動信号
は第１部分期間および第２部分期間というシーケンスか
ら構成される。第１部分期間は、サンプル選択セクショ
ンに一時的に記憶されたアナログ・サンプルに実質的に
比例する持続時間を有する。第２部分期間は、第１部分
期間に対して持続時間の観点から補完関係にある。
【００１２】サンプル選択セクションは、サンプル記憶
エレメント、サンプル選択ゲートおよびサンプル出力ゲ
ートを含むことができる。サンプル選択ゲートは、アナ
ログ・サンプルをサンプル記憶エレメントに受け入れる
ためサンプル・ロード期間の間開けられ、サンプル・ロ
ード期間に引き続く表示期間の間閉じられる。サンプル
出力ゲートは、サンプル記憶エレメントと駆動信号発生
器の間に配置され、表示期間の間または表示期間の前の
いずれかに開かれる。
【００１３】駆動信号発生器は、駆動信号を生成する比
較器を含むことができる。比較器は、表示期間と等しい
持続時間を持つランプ信号が接続される第１の入力部お
よびサンプル選択セクションが接続される第２の入力部
を含む。比較器は、映像信号の連続的フレームにおいて
反対の状態を持つ向き制御信号によって設定される検出
向きを持つことができる。この場合、アナログ駆動回路
は、第１および第２の切り替えエレメントを持つ。第１
の切り替えエレメントは、連続する表示期間の間にラン
プ信号を比較器の第１入力部および第２入力部に交互に
接続する。第２の切り替えエレメントは、連続する表示
期間の間にサンプル選択セクションを比較器の第２入力
部および第１入力部に交互に接続する。ランプ信号は、
ガンマ補正を提供するように非線形傾斜を持つことがで
きる。
【００１４】駆動信号発生器は、代替的に、駆動信号を
生成するインバータ、コンデンサおよびリセット・スイ
ッチを備えることができる。コンデンサは、インバータ
の入力部ならびにサンプル選択セクションに接続される
第１の電極およびランプ信号に接続される第２の電極を
有する。リセット・スイッチは、上記表示期間に先立ち
コンデンサを放電する。
【００１５】駆動信号発生器は、更に、カップリング・
コンデンサおよび追加スイッチを含むことができる。カ
ップリング・コンデンサはサンプル選択セクションにイ
ンバータの入力部を連結する。追加スイッチは、表示期
間に先立ちインバータの出力をインバータの入力部に一
時的に接続する。追加スイッチがインバータの出力部を
インバータの入力部に接続する時、リセット・スイッチ
は、あらかじめ定められたインバータしきい値電圧と等
しい状態を持つ基準信号に接続される。
【００１６】１つの側面において、第１の部分期間およ
び第２の部分期間からなる上記シーケンスが第１の部分
期間および第２の部分期間からなる第１のシーケンスで
あって、その持続期間は表示期間の２分の１であり、駆
動信号発生器が、第１の部分期間の間第１の電気的状態
にあり第２の部分期間の間第２の電気的状態にある駆動
信号を生成する。この場合、駆動信号発生器は、駆動信
号が上記第２の電気的状態におかれる第１部分期間およ
び駆動信号が上記第１の電気的状態におかれる第２部分
期間からなる第２のシーケンスから構成される駆動信号
を更に生成することができる。第２のシーケンスにおい
ては、第１部分期間および第２部分期間の順序はいずれ
でもよい。第２のシーケンスはＤＣバランスを復元す
る。
【００１７】アナログ駆動回路が双安定特性を有する電
子光学材料を駆動するためのものである場合、駆動信号
は、第１の部分期間の開始時点において第１の極性を持
ち、第２の部分期間の開始時点において第１の極性と反
対の第２の極性を持つパルスから構成することができ
る。この駆動信号を生成するため、駆動信号発生器は交
流接続出力部を含むこともできる。
【００１８】
【発明の実施の形態】図１は、反射型空間光変調器１０
０を含む本発明に従った表示装置１０の構造を示す。表
示装置のその他の主要コンポーネントは、光源１５、偏
光子１７、ビームスプリッタ１９、アナライザ２１およ
び接眼レンズ２３である。光源１５は、ＬＥＤ６９−７
１を駆動するＬＥＤ駆動機構６７から成る。これらＬＥ
Ｄは異なるカラーであり、カラー表示装置において別々
に駆動される。詳細は図１８および図２１を参照して後
述される。光源１５として、図示されているより多いま
たは少ない数のＬＥＤを使用することができるし、ま
た、出力を容易に変調できるその他のＬＥＤを使用する
こともできる。更に別の代替として、白い光源および光
変調器を使用することもできる。光変調器は、光源によ
って出力される振幅を変調し、カラー表示装置において
は、更に出力された光のカラーを変調する。
【００１９】光源１５は偏光子１７を通り抜ける光を生
成する。ビームスプリッタ１９は、偏光子によって偏光
された光の一部を空間光変調器１００の方向へ反射す
る。空間光変調器の基板３９の表面に位置する反射電極
３５が、入射偏向光の一部を反射する。電子光学材料の
層(すなわち電子光学層)３１にわたる電界に従って、反
射された光の偏光方向は、変わらないか、あるいは、９
０度まで回転される。反射された光は、ビームスプリッ
タ１９、アナライザ２１および接眼レンズ２３を通し
て、ユーザの目Ｅに達する。接眼レンズ２３は、反射電
極３５によって反射される光をユーザの目Ｅに収束させ
る。図１において、接眼レンズは１つの凸面レンズとし
て示されている。所望の可視サイズの低収差画像をユー
ザの目に形成するため、一層複雑な光学構成を使用する
こともできる。
【００２０】アナライザ２１の偏光方向は偏光子１７の
偏光方向と平行するように配置されるので、偏光の方向
が空間光変調器によって回転させられなかった光はアナ
ライザを通り抜けてユーザの目Ｅに到達し、偏光の方向
が空間光変調器によって９０度まで回転された光はアナ
ライザを通過しない。このようにアナライザは、偏光の
方向が空間光変調器によって回転された光がユーザの目
に到達することを防止する。従って、空間光変調器は、
適用される電界に従って、ユーザにとって点滅して見え
る。空間光変調器が明るく見える時、それはオン状態に
あると言われ、空間光変調器が暗く見える時、それはオ
フ状態にあると言われる。アナライザの偏光方向は、代
替的に、偏光子に対して直角の位置に配置することもで
きる。この場合、空間光変調器は、上述の反対の形態で
動作する。これは、バランス期間の間に空間光変調器を
照光することによって陽画が取得されることを可能にす
る(詳細は後述)。
【００２１】また、図１の光学配置は、フルサイズのビ
デオ／グラフィックス表示装置の基礎を形成することが
できる。本発明の１つの実施形態において、そのような
フルサイズのカラー表示装置は４３０ｍｍの公称対角線
寸法を持つ。光源１５の強度を増加させ、適切なスクリ
ーン上に反射電極３５の画像を形成する拡大光学材料に
接眼レンズ２３を置き換えることによって、この表示装
置は製作される。３つの主要カラーの光によって順次照
光される単一の空間光変調器、または、各々が異なる１
つの主要カラーの光によって照光される並列空間光変調
器をフルサイズのカラー表示装置に使用することができ
る。
【００２２】図１には、空間光変調器１００の更にいく
つかの細部が示されている。空間光変調器は、共通電極
３３および反射電極３５にはさまれた電子光学層３１か
ら成る。電極３３は透明であり、透明なカバー３７の表
面に配置されている。電極３５は半導体基板３９の表面
に配置されている。電子光学材料は、適用される電界に
依存する光学特性を持つ材料である。例えば、図１に示
される光学配置においては、電子光学層につきあたる光
の偏光の方向の回転は、その層に適用された電界の方向
に依存する。他の電子光学材料においては、偏光方向の
回転は、その層に適用される電界の強度に依存するかも
しれない。他の電子光学材料の透過率は、層に適用され
る電界に依存するかもしれない。
【００２３】一部の電子光学材料は双安定特性を持つ。
そのような材料においては、材料の光学特性は、短い持
続時間の電気パルスを適用することによって設定され
る。そのような材料は、反対方向の短い持続時間の光学
パルスを適用することによってリセットされるまで、電
気パルスによって設定された光学特性を維持する。双安
定電子光学材料は、それら材料を駆動する電気パルスが
本来的にＤＣバランスされているので、バランス期間を
追加する必要がないという長所を持つ。これは、ＤＣバ
ランス期間を必要とする電子光学材料と比較して一層大
きい光源効率を提供する。
【００２４】本発明の好ましい実施形態において、電子
光学材料は、強誘電性液晶材料である。透明な電極３３
および反射電極３５の間に適用される電界の方向が、電
極にはさまれた強誘電材料につきあたる光の偏光方向が
回転させられるか否かを決定する。別の実施形態におい
て、従来のネマティック液晶を電子光学材料として使用
することもできる。この場合、電極の間の電界の強度が
偏光方向が回転させられるか否かを決定する。
【００２５】表示装置１０が光源１５からユーザの目Ｅ
までの光の通路を単に制御するのではなく画像を表示す
ることを可能にするため、反射電極３５は、例えば図１
において符号１１８で示されるように、２次元アレイの
ピクセル電極に分割される。加えて、ピクセル電極を駆
動する本発明に従ったアナログ駆動回路(図２のＡにお
ける符号１１４)が、各ピクセル電極の下の基板３９の
中に配置される。アナログ駆動回路、ピクセル電極、電
子光学層３１の部分、および、ピクセル電極に重なる共
通電極３３が、例えば符号１１２として示されている１
つのピクセルを集合的に構成する。
【００２６】電子光学層３１が強誘電材料から成る時、
ピクセル電極１１８および共通電極３３のような各ピク
セル電極の間に適用される電界の方向が、ピクセル電極
によって反射される光の偏光方向が９０度まで回転され
るか否か、従って、ピクセル１１２のような対応するピ
クセルがユーザにとって明るいかまたは暗いかを決定す
る。ピクセルが明るく見える時ピクセルはオン状態にあ
ると言われ、ピクセルが暗く見える時ピクセルはオフ状
態にあると言われる。
【００２７】空間光変調器１００のピクセルの光学特性
はバイナリである。すなわち、光源１５から出てピクセ
ル電極によって反射される光は、アナライザ２１を通過
してユーザの目Ｅに到達するか、あるいは、アナライザ
２１を通過せず従ってユーザの目に到達しないか、いず
れかである。グレースケールを生成するためには、ユー
ザの目に到達する光を一時的に変調するすることによっ
て、各ピクセルの可視輝度が変えられる。光は、空間光
変調器の照光期間と呼ばれる基本的時間の期間を選択す
ることによって変調される。空間光変調器は照光期間を
通して明るくされるが、各ピクセルはその照光期間の第
１部分期間の間オン状態に設定され、第２部分期間の間
オフ状態にされる。第２部分期間は、照光期間の残りを
構成していて、従って第１部分期間に対して相補関係に
ある。代替的には、オフ状態をオン状態に先行させるこ
ともできる。ピクセルがオン状態にされる第１部分期間
によって構成される照光期間の部分がピクセルの可視輝
度を決定する。
【００２８】空間光変調器の稼働寿命を最大にするた
め、各ピクセルのＤＣバランスが維持されなければなら
ない。第１部分期間の間に従来技術の(非双安定)強誘電
材料に適用される電界の時間的総和は、第２部分期間の
間の電界の時間的総和とほとんど等しくなく、対立する
ので、ピクセルのＤＣバランスを復元するためには付加
的測定が必要となる。ピクセルの強誘電材料に適用され
る電界の平均がゼロとなるようにピクセルを駆動するこ
とによって、ピクセルのＤＣバランスが復元される。こ
れは、実際には、照光期間を構成する第１部分期間と第
２部分期間という第１のシーケンスの次に、同じく第１
部分期間と第２部分期間からなる第２のシーケンスが続
くように、ピクセル電極を駆動することによって、達成
される。この第２のシーケンスはバランス期間を構成す
る。バランス期間の第１および第２部分期間において、
駆動信号の状態は、照光期間の第２および第１部分期間
のそれぞれの状態と同じである。各照光期間に続くバラ
ンス期間が表示装置において一様なグレー画像が表示さ
れる原因となることが防止されるので、空間光変調器１
００が各照光期間の間だけ明るくされ、引き続くバラン
ス期間の間には照光されないように、光源１５によって
生成される光が変調される。
【００２９】照光期間およびバランス期間が集合的に空
間光変調器の表示期間を構成する。モノクロ表示装置の
表示期間は、例えば映像信号のフレーム期間またはピク
チャ期間に対応する。上述のように、照光期間の間に双
安定電子光学材料を駆動するために必要とされる駆動信
号は本来的にＤＣバランスされている。従って、この場
合、バランス期間は提供される必要はなく、照光期間の
持続時間は、表示時間の約５０％から約１００％へ拡大
することができる。
【００３０】このような原理は、空間光変調器がカラー
画像を生成する場合にも適用することができる。この場
合、空間光変調器はカラー映像信号のカラー・コンポー
ネントによって駆動され、カラー映像信号の各フレーム
毎に３つの表示期間(各カラー・コンポーネント毎に１
つ)が定義される。光源１５は、各表示期間の照光期間
の間に空間光変調器を異なるカラー光で照光する。各ピ
クセルは、３つの照光期間の各々の部分の間オン状態に
設定され、照光期間の残りの間オフに設定される。ピク
セルがオン状態にされる３つの照光期間の各々の部分
は、ピクセルの可視彩度および色合いを決定する。カラ
ー表示装置の表示期間は、各々、例えば、カラー映像信
号のフレーム期間の１／３に対応する。３つのカラー・
コンポーネントに関して表示期間を同じにすることは、
動作上便利ではあるが、必須ではない。
【００３１】図２および図３を参照して、空間光変調器
１００の一層の詳細を以下に記述する。最初に図２の
(Ｂ)を参照すれば、光変調器は、透明なカバー３７と半
導体基板３９にはさまれた電子光学層３１から成る。薄
いガラス製プレートである透明なカバーは、例えばスペ
ーサ１０８によって基板から分離される。例えばインジ
ウム・ブリキ酸化物(ＩＴＯ)の層である半透明の共通電
極３３が、基板に対面するように、透明なカバーの内側
表面に配置される。
【００３２】ピクセルの配列１０２(図２のＡ)は基板３
９の表面に配置される。典型的ピクセルが符号１１２に
よって示されている。本明細書の図面は、図面を単純化
するため、各次元において４ピクセルだけを含むピクセ
ル・アレイを示している。実際の実施形態においては、
ピクセル・アレイは、例えば６４０×４８０ピクセル、
８００×６００のピクセル、１２８０×１０２４ピクセ
ル、２０４４×１１２５ピクセルなどの２次元で構成さ
れている。
【００３３】ピクセル・アレイ１０２における各ピクセ
ル毎に、本発明に従うアナログ駆動回路が、従来技術の
半導体処理によって基板３９の表面上およびその下に形
成される。典型的ピクセル１１２のアナログ駆動回路
が、図２において符号１１４によって示されている。ア
ナログ駆動回路は、１つまたは複数の導線層(図示され
ていない)によって相互接続されたトランジスタ、コン
デンサおよびその他の回路エレメント(図示されていな
い)から構成される。ピクセル・アレイ１０２を構成し
ているピクセルのアナログ駆動回路は、更に別の導線層
(図示されていない)による外部電気接続を通して相互に
接続され、また、パッドに接続される。基板の表面およ
び上記導線層は絶縁層１１６によって覆われる。ピクセ
ル１１２の反射ピクセル電極１１８は、アナログ駆動回
路を覆う絶縁層の表面に配置される。ピクセル電極は、
絶縁層によって形成される開口部を通過する導線１２０
によってアナログ駆動回路１１４の出力に接続される。
【００３４】ピクセル１１２において、アナログ駆動回
路１１４はピクセル電極１１８に適用される駆動信号を
生成する。電極に適用される駆動信号は、状態１および
状態０を持つ。例えば、状態１は高電圧状態であり、状
態０は低電圧状態である。ピクセル電極に適用される駆
動信号の状態が、ピクセル電極を覆う電子光学層３１の
部分がピクセルに向かう光の偏光方向を回転させるか否
かを決定する。アナログ駆動回路は、映像信号から導出
されるアナログ・サンプルに応答して駆動信号をピクセ
ル電極に適用することによってピクセルの可視輝度を設
定する。上記の各照光期間の間に、駆動信号は、例えば
ピクセルのオン状態に対応する状態１で開始して第１部
分期間の間はその状態を保つ。
【００３５】照光期間の終了の前に、駆動信号は別の状
態に変わり、第２部分期間の間その状態を維持する。ピ
クセルがそのオン状態にある照光期間部分が、そのピク
セルの可視輝度を決定する。映像信号がカラー映像信号
である場合、アナログ駆動回路は、カラー映像の３つの
カラー・コンポーネントに依存する３つの連続的照光期
間の一定部分の間ピクセルをオンにする駆動信号を適用
することによって、ピクセルの可視飽和および色相を設
定する。
【００３６】映像信号は、例えば、従来技術のコンピュ
ータ・グラフィックス・アダプタ・カード、ビデオ受像
器またはテレビ受像器によって生成されるような従来技
術のアナログ映像信号である。以下に記述される例にお
いては、従来技術のアナログ映像信号が示される。しか
しながら、これは必須ではなく、映像信号は、コンピュ
ータ・グラフィックス・アダプタに供給されるもので
も、あるいは、デジタル・ビデオまたはテレビ受像器に
よって生成されるようなものでもよい。この場合、デジ
タル・グラフィックス・データをアナログ映像信号に変
換するため、または、ピクセルのアナログ駆動回路に分
配されるアナログ・サンプルをデジタル・グラフィック
ス・データから直接導出するため、従来技術の付加的回
路(図示されていない)が提供される。
【００３７】図２の(Ａ)は、基板３９の表面に２次元ピ
クセル・アレイ１０２に配列されたピクセルを示す。サ
ンプル導出／分配回路１０４がまた基板３９に形成され
る。この回路は、ビデオ入力部１０６を経由して受け取
られる映像信号から導出されるアナログ・サンプルをピ
クセル・アレイに分配し、ピクセル・アレイによって要
求される種々のタイミングおよび制御信号を生成する。
信号は、サンプル導出／分配回路からバス(例えば１３
１、１３３)を経由してピクセルへ分配される。
【００３８】図３の(Ｃ)は、空間光変調器１００の電気
的構成を表している。アナログ・サンプリング回路１２
２が、映像入力部１０６を経由して映像信号を受け取
り、映像信号からアナログ・サンプルのストリームを導
出する。アナログ・サンプルは、サンプル分配回路１２
４によってピクセル・アレイ１０２を構成するピクセル
に分配される。各ピクセルは、映像信号の各フレームの
少くとも１つのサンプルを受け取る。サンプルが導出さ
れる位置である映像信号のフレームにおける位置は、図
４の(Ａ)−(Ｄ)に図示されるように、ピクセル・アレイ
におけるピクセルの位置に対応する。
【００３９】図４の(Ａ)−(Ｄ)は、それぞれ映像入力部
１０６を経由して受け取られる映像信号の３つの連続的
フレームの例を示している。各フレームは、ピクセル・
アレイ１０２の４行に対応する４本の線に分割して示さ
れている。各線は、ピクセル・アレイの各行における４
つのピクセルに対応する４つのセグメントに分割して示
されている。映像信号の各セグメントに応答してアナロ
グ・サンプリング回路によって生成されたアナログ・サ
ンプルが短い水平線によって示されている。例えば、セ
グメント１２３1、１２３2、１２３3から導出されたア
ナログ・サンプル、すなわち各フレームの２番目の線の
２番目のセグメントは、それぞれ水平線１２５1、１２
５2および１２５3によって示されている。
【００４０】ピクセル分配回路１２４によってアナログ
・サンプルが分配される宛先であるピクセル・アレイ１
０２におけるピクセルの行および列番号が図４の(Ｄ)に
示されている。例えば、典型的ピクセル１１２は、ピク
セル・アレイの第２行における２番目のピクセルであ
り、そのようにして、フレームのセグメント１２３1、
１２３2および１２３3からそれぞれ導出されたアナログ
・サンプル１２５1、１２５2および１２５3を受け取
る。これらのセグメントは、映像信号の各フレームの第
２の線の４分の１から２分の１に広がるものである。
【００４１】図３の(Ｄ)は、２次元ピクセル・アレイ１
０２におけるピクセル１１２の電気的構成の概要を示し
ている。残りのピクセルも同じ電気的構成を有する。ピ
クセルは、導線１２０によってその出力部が電極１１８
に接続されるアナログ駆動回路１１４を含む。アナログ
駆動回路は、サンプル選択セクション１２６および駆動
信号発生器１２８から成る。サンプル選択セクション
は、(図２の)サンプル分配回路１２４に接続されるサン
プル入力部１２７を持つ。映像信号の各フレームの間、
サンプル選択セクションは、サンプル入力部を経由して
映像信号から導出されたアナログ・サンプルを受け取
り、サンプルが駆動信号発生器１２８によって必要とさ
れる時までサンプルを一時的に記憶する。図４の(Ｅ)
は、ピクセル１１２のサンプル選択セクションに記憶さ
れた図４の(Ａ)−(Ｃ)に示されている映像信号の３つの
フレームから導出されたアナログ・サンプルを示してい
る。
【００４２】駆動信号発生器１２８が、前のフレームの
表示期間の間にサンプル選択セクション１２６に記憶さ
れた各アナログ・サンプルを受け取り、サンプルに応答
して駆動信号を生成して、駆動信号を電極１１８に適用
する。駆動信号発生器は、上記の表示期間に対応する期
間に駆動信号を生成する。図４の(Ｆ)は、図４の(Ｅ)に
示されたアナログ・サンプルに応答してアナログ駆動回
路１１４によって生成された駆動信号の１例を示してい
る。駆動信号の表示期間の各々は、それぞれ持続時間の
等しい照光期間とバランス期間から成る。駆動信号発生
器は、対応するアナログ・サンプルの電圧レベルに比例
する各照光期間の一部分を構成する第１部分期間１ＴＰ
に関する状態１の駆動信号を生成する。この点は、例え
ば、図４の(Ｆ)の第１部分期間１ＴＰの持続期間を図４
の(E)の対応する電圧レベルと比較することによって、
理解することができる。
【００４３】駆動信号は、照光期間の残りの期間を構成
する第２部分期間２ＴＰの間、および、それに続くバラ
ンス期間の第１部分期間１ＴＰの間、状態０に保たれる
ように、生成される。バランス期間の第１部分期間の持
続時間は、駆動信号の状態が１であった照光期間の第１
部分期間の持続期間と等しい。最後に、駆動信号は、バ
ランス期間の残りの期間を構成する第２部分期間２ＴＰ
の間状態１に変わる。駆動信号の第１部分期間の持続時
間は、それぞれのサンプルの電圧レベルに依存して、３
つの照光期間の各々毎に異なる。各々の後続のバランス
期間において、駆動信号は第２部分期間の間状態１に保
たれ、従って、その持続期間は照光期間の状態１対して
相補的関係にある。
【００４４】図４の(Ｆ)に示される例においては、各フ
レームの表示期間は、前のフレームの表示期間の終了の
直後に開始している。図５および図６を参照して後述さ
れる実施形態のようないくつかの実施形態においては、
駆動波形が間欠的に生成され、駆動信号が中立状態で生
成される期間が、連続的な表示期間の間に挿入される。
【００４５】上記波形は、双安定特性を持たない電子光
学材料を駆動するために必要とされる波形である。しか
しながら、そのような波形を生成する回路は、以下に記
述されるように、双安定電子光学材料を駆動するために
必要とされる波形を生成するためにも容易に応用するこ
とができる点は当業者に明らかであろう。例えば、上述
された波形を生成することができるアナログ駆動回路
は、回路の出力を容量的にまたは交流でピクセル電極に
接続することによって双安定電子光学材料を駆動するよ
うに適応させることができる。
【００４６】図５および図６は、空間光変調器１００の
回路の第１の実施形態の詳細を示している。具体的に
は、図５は、映像信号からアナログ・サンプルを導出し
てそのサンプルを個々のピクセルへ分配するサンプル導
出／分配回路１０４の詳細を示し、図６は、ピクセルの
１つのアナログ駆動回路の詳細を示す。この実施形態に
おいては、図３の(Ｃ)に示されたサンプル分配回路１２
４の行単位分配機能を実行するサンプル選択回路がピク
セルのアナログ駆動回路に配置されている。アナログ・
サンプリング回路１２２は、ピクセル・アレイ１０２の
各列に関するアナログ・サンプルのストリームを生成
し、各ピクセルにおけるサンプル選択回路が、アナログ
・サンプルのストリームから行単位の選択を実行する。
【００４７】この実施形態は、図面および説明を単純化
するため、非常に単純化された４×４ピクセル・アレイ
に基づいたモノクロ表示装置に関して記述される。カラ
ー表示装置に対するものとして、この実施形態の１つの
バリエーションが図１８および図１９を参照して後述さ
れる。
【００４８】アナログ・サンプリング回路１２２が、映
像入力部１０６を経由して映像信号Ｙを受け取る。詳細
は後述されるが、ピクセル・アレイ１０２における各ピ
クセルのアナログ駆動回路は、サンプル入力部および行
選択入力部を有する。例えば、ピクセル１１２はサンプ
ル入力部１５０および行選択入力部１１０を有する。ア
ナログ駆動回路は、種々のタイミングおよび制御信号に
関するランプ入力部および付加的入力部(図示されてい
ない)を更に有する。各アナログ駆動回路は、その上に
重なる電極に駆動信号を供給する。ピクセル・アレイの
各列におけるすべてのピクセルのサンプル入力部が、ア
ナログ・サンプリング回路１３２のそれぞれの出力部に
接続する列バスに接続する。例えば、典型的ピクセル１
１２が位置する第２列のピクセルのサンプル入力部は、
列バス１３１2に接続している。アナログ・サンプルが
ピクセルの各列によって受け取られる映像信号の各線の
位置は、ピクセル・アレイにおける列の位置に応じて導
出される。映像信号のあらゆる線のアナログ・サンプル
は各アナログ駆動回路のサンプル入力部に供給される。
【００４９】ピクセル・アレイ１０２の各行におけるす
べてのピクセルの行選択入力部は、行セレクタ１３４の
対応する出力によって駆動される行選択バスに接続す
る。例えば、典型的ピクセル１１２が位置する第２行に
おけるピクセルの行選択入力部は、行選択バス１３３2
に接続する。アナログ駆動回路は、その行選択入力部が
例えば状態１である時にのみそのサンプル入力部に存在
するアナログ・サンプルを受け入れることができる。行
セレクタは、映像信号の線の速度で行選択バスを逐次状
態１に設定する。映像信号の各フレームの第１の線の
間、行セレクタは、ピクセルの第１行に接続された行選
択バス１３３1を状態１に設定し、残りの行選択バスを
状態０に設定する。サンプリング回路１３２は、第１の
列の列バス１３１1から始めて順番に、映像信号の第１
の線のアナログ・サンプルを列バスに順次供給する。各
列の列バスは、その列におけるすべてのピクセルにアナ
ログ・サンプルを供給するが、アナログ・サンプルは、
第１の列にあるピクセルによってのみ受け入れられる。
【００５０】映像信号の第１の線の終了時に、行セレク
タ１３４は、ピクセルの第１行に接続された行選択バス
１３３1を状態０に設定し、第２行に接続された行選択
バス１３３2を状態１に設定する。サンプリング回路１
３２が映像信号の第２の線のアナログ・サンプルを列バ
スに順次供給する時、アナログ・サンプルは第２列にあ
るピクセルによってのみ受け入れられる。ピクセル・ア
レイ１０２における各ピクセルが映像信号のフレームか
ら導出された異なるアナログ・サンプルを受け取るま
で、行セレクタ１３４が残りの選択バス１３３3および
１３３4を順次状態１に設定しながら、このプロセスが
反復される。
【００５１】映像信号からアナログ・サンプルを導出す
るアナログ・サンプリング回路１２２およびピクセル・
アレイ１０２におけるピクセルの各々のアナログ駆動回
路のサンプル入力部にアナログ・サンプルを供給するサ
ンプル分配回路１２４の詳細を以下に記述する。
【００５２】映像信号は、映像入力部１０６からバッフ
ァ増幅器１３６へ供給される。映像信号のバッファ動作
に加えて、バッファ増幅器は、光変調器１００のアナロ
グ駆動回路のダイナミックレンジおよびＤＣレベル要件
を満たすため、映像信号のダイナミックレンジおよびＤ
Ｃレベルを変更することもできる。バッファ増幅器によ
って出力される映像信号Ｙcがサンプリング回路１３２
に供給される。代替的にはバッファ増幅器を省略するこ
とも可能である。
【００５３】サンプリング回路１３２は、ピクセル・ア
レイ１０２の各列毎に１つのサンプル／保有回路から成
る。図面を簡略にするため、１３８1および１３８4以外
のサンプル／保有回路は省略されている。サンプル／保
有回路の各々は、信号入力部Ｓ、制御入力部Ｃおよびサ
ンプル出力部Ｏを持つ。信号入力部は、バッファ増幅器
１３６によって出力された映像信号Ｙcを受け取るよう
に接続される。制御入力部Ｃは、制御線を経由して列セ
レクタ１４０の対応する出力部に接続している。例え
ば、サンプル／保有回路１３８1の制御入力部は、制御
線1３９1を経由して列セレクタ１４０の出力部１４１1
に接続している。各サンプル／保有回路のサンプル出力
部Ｏは、ピクセルのそれぞれの列の列バスに接続してい
る。例えば、サンプル／保有回路１３８1の出力部は、
第１の列におけるすべてのピクセルのアナログ駆動回路
のサンプル入力部に接続された列バス１３１1に接続し
ている。
【００５４】列セレクタ１４０は、クロック発生器１４
２からクロック信号PIXELを受け取る。クロック信号PIX
ELは、映像信号から取り出されたピクセル率クロック信
号および水平同期信号を含む。クロック発生器の詳細は
後述される。列セレクタは、ピクセル・アレイ１０２に
おける列の数と数の点で等しい段階を持つシフト・レジ
スタ(図示されていない)から成る。シフト・レジスタの
諸段階の出力部は、制御線を経由して列の順序でサンプ
リング回路１３２の制御入力部へ接続する。例えば、シ
フト・レジスタの第１段階の出力部１４１1は、制御線
１３９1を経由してサンプリング回路１３２のサンプル
／保有回路１３８1の制御入力部へ接続する。
【００５５】水平同期信号または水平帰線消去信号の末
端部分が、列セレクタ１４０を構成するシフト・レジス
タをリセットし、このため、その出力１４１1が制御線
１３９1に接続された第１段階は状態１に設定され、そ
の他の段階の出力部は状態０に設定される。シフト・レ
ジスタの各段階の出力部が１から０へ変更される都度、
その段階によって制御されたサンプル／保有回路のサン
プル出力部Ｏが、そのサンプル／保有回路の信号入力部
Ｓに接続された映像信号のレベルを表現する値へ設定さ
れる。例えば、シフト・レジスタの第１の段階の出力部
１４１1が１から０へ変わると、サンプル／保有回路１
３８1のサンプル出力は、先行ピクセル期間の間の映像
信号のレベルを表現する値に設定される。サンプル／保
有回路のサンプル出力は、サンプル／保有回路への制御
入力が状態を変更する時点の映像信号の瞬間的レベルに
等しい値とすることも、あるいは、制御入力がその状態
１にある期間の間の映像信号の頂点、平均またはＲＭＳ
レベルに等しい値とすることもできる。あるいは、サン
プル／保有回路のサンプル出力は、サンプル／保有回路
のサンプリング特性に応じて、制御入力がその状態１に
ある期間の映像信号に関連するその他のレベルに設定す
ることも可能である。
【００５６】行セレクタ１３４の構造は列セレクタ１４
０と同様である。行セレクタを構成するシフト・レジス
タにおける段階の数は、ピクセル・アレイ１０２におけ
る行の数と等しい。行セレクタは、クロック発生器１４
２からクロック信号LINEを受け取る。クロック信号LINE
は、線速度率クロック信号および映像信号から導出され
る垂直同期信号を含む。行セレクタは垂直同期信号の末
端部分によってリセットされ、線速度率クロック信号に
よってクロックされる。従って、行セレクタは、映像信
号の線速度率でピクセルの行を連続的に起動する。
【００５７】クロック発生器１４２は、映像入力部１０
６から映像信号を受け取り、アナログ・サンプリング回
路１２２、空間光変調器１００のアナログ駆動回路、ラ
ンプ発生器１４４およびＬＥＤ駆動期６７によって要求
れる種々のクロックおよび制御信号を発生させる。適切
なクロック発生器は当業界において周知でであるから、
クロック発生器１４２についての詳細は本明細書にいて
記述しない。クロック発生器は、ピクセル・アレイ１０
２におけるアナログ駆動回路への分配のためバス１１２
を経由して制御信号SEL、CLE、ILLUMおよびBALを供給す
る。
【００５８】クロック発生器１４２は、そのクロックお
よび制御信号生成の一部として、映像信号から垂直およ
び水平同期信号を抽出する。映像信号がそのような同期
信号を有していない場合、クロック発生器は、映像信号
に含められるている映像信号のフレームおよび線の開始
を標示する代替的情報から同期信号を導出する。ＬＥＤ
駆動器６７は、クロック発生器１４２から制御信号を受
け取り、空間光変調器１０を照光するように制御信号に
応答してＬＥＤ６９−７１(図１)を駆動する。ＬＥＤに
適用される駆動信号と空間変調器に適用される制御信号
の間のタイミング関係は後述される。
【００５９】映像信号の各フレームに関して、ランプ発
生器１４４は、各々が照光期間に等しい期間を持つ２つ
の連続したランプ信号を生成する。例えば、ランプ発生
器は、垂直同期パルスの終端部に応答して第１のランプ
信号を生成し、第１のランプ信号の終端部に応答して第
２のランプ信号を生成する。図面においてランプ信号が
線形の傾斜を持つように描写されているけれども、非線
形傾斜が単純で効果的なガンマ補正を提供するので、ラ
ンプ信号の傾斜は好ましくは非線形である。ガンマ補正
は、人間の目によるピクセルの可視輝度の非線形知覚を
補正するために必要とされる。
【００６０】適切な非線形ランプ信号はメモリを使用し
て生成されることができる。ピクセル・クロック信号を
分割することによって得られるクロック信号のようなク
ロック信号の各サイクルに対応するランプ信号のレベル
を定義する値がメモリに記憶される。次に、メモリがク
ロック信号でクロックされ、メモリから読み出される連
続した値がアナログ・ランプ信号に変換される。デジタ
ルまたはアナログ手段によって適切な非線形ランプ信号
を生成するその他の手法は当業界において周知である。
ランプ発生器は、アレイにおけるピクセルのアナログ駆
動回路への分配のため、バス１１３を経由してピクセル
・アレイ１０２へランプ信号を供給する。
【００６１】ランプ発生器１４４によって生成されたラ
ンプ信号が、低状態で始まって高状態に増加するよう
に、図９の(Ｄ)および図１４の(Ｊ)に示されている。し
かし、これは必須ではない。ランプ信号は、高い状態で
始まって、低い状態へ向かって減少することもできる。
更に、ランプ信号は低い状態で開始して、照光期間の間
に高い状態へ増加して、後続のバランス期間に低い状態
へ減少することもできるし、あるいはその逆の場合もあ
り得る。
【００６２】ピクセル・アレイ１０２のピクセルの各々
の本発明に従ったアナログ駆動回路の第１の実施形態が
図６に示されている。アナログ駆動回路は、図５に示さ
れた典型的ピクセル１１２の典型的アナログ駆動回路１
１４を参照して記述される。このピクセルは、ピクセル
・アレイの第２行の第２番目のピクセルである。ピクセ
ル・アレイのその他のピクセルのアナログ駆動回路も同
等であるが、各々が列バスと行セレクタ・バスの異なる
組合せに接続している点が相違する。
【００６３】映像信号の各フレームの間に、アナログ駆
動回路１１４は、映像信号から導出されたアナログ・サ
ンプルを受け取り、アナログ・サンプルに応答して駆動
信号を生成して、その駆動信号をピクセル電極１１８へ
適用する。このアナログ駆動回路実施形態は、サンプル
選択セクション１２６と駆動信号発生器１２８から構成
されていると見なすことができる。サンプル選択セクシ
ョンは、列バス１３１ 2上のアナログ・サンプルから当
該ピクセルに関するアナログ・サンプルを選択して、そ
のアナログ・サンプルを記憶する。駆動信号発生器が、
駆動信号を生成して、その駆動信号をピクセル電極１１
８に適用する。
【００６４】サンプル選択セクション１２６は、サンプ
リング回路１３２によって列バス１３１2上に置かれた
アナログ・サンプルからピクセル１１２によって表示さ
れるべき映像信号のアナログ・サンプルを選択して記憶
する。サンプル選択セクションは、また、記憶されたア
ナログ・サンプルを駆動信号発生器１２８へ供給する。
アナログ駆動回路１１４のサンプル入力部１５０が列バ
ス１３１2に接続している。また、サンプル選択トラン
ジスタ１５２の電流ドレインがサンプル入力部に接続し
ている。サンプル選択トランジスタのゲートが、行選択
入力部１１０を経由して、ピクセル・アレイの第２の行
に位置するすべてのピクセルに接続している行選択バス
１３３2に接続している。サンプル選択トランジスタの
ソースは、サンプル記憶コンデンサ１５４の１つの電極
に接続している。サンプル記憶コンデンサのその他の電
極は一定電圧源(例えばアース)に接続している。
【００６５】サンプル記憶コンデンサ１５４とサンプル
選択トランジスタ１５２の間のノードは、サンプル出力
トランジスタ１５６のソースに接続している。サンプル
出力トランジスタのゲートは、クロック発生器１４２に
よって生成され、ピクセル・アレイ１０２を構成してい
るすべてのピクセルのアナログ駆動回路のサンプル出力
トランジスタのゲートへサンプル出力バス１５８によっ
て分配されるサンプル出力制御信号SELに接続してい
る。
【００６６】駆動信号発生器１２８について以下記述す
る。サンプル出力トランジスタ１５６の電流ドレイン
は、ランプ・コンデンサ１６０の電極１５９に接続して
いる。ランプ・コンデンサの電極１６１は、ランプ発生
器１４４(図５)によって生成され、ピクセル・アレイ１
０２を構成しているすべてのピクセルのアナログ駆動回
路のランプ・コンデンサへランプ・バス１６２によって
分配されるRAMP信号に接続している。
【００６７】ランプ・コンデンサ１６０の電極１５９
は、また、リセット・トランジスタ１６４の電流ドレイ
ンおよびインバータ１６６の入力部に接続している。リ
セット・トランジスタのソースは、例えばアースのよう
な一定電圧ソースに接続している。リセット・トランジ
スタのゲートは、クロック発生器１４２によって生成さ
れ、ピクセル・アレイ１０２を構成しているすべてのピ
クセルのアナログ駆動回路のリセット・トランジスタへ
リセット・バス１６８によって分配されるリセット制御
信号CLEに接続している。
【００６８】インバータ１１６は、ＰＭＯＳトランジス
タ１７０ならびにＮＭＯＳトランジスタ１７２、相互に
接続しまたインバータ入力部へ接続された複数のゲー
ト、相互に接続しまたインバータ入力部へ接続された電
流ドレイン、および、高／低の一定電圧レベルＶ＋／Ｖ
‐にそれぞれ接続されたソースから構成される。これら
の一定の電圧レベルは、例えば、プラスの電力供給源お
よびアースである。
【００６９】インバータ１６６の出力は、インバータ１
７４の入力および照光セレクタ・トランジスタ１７６の
ソースに接続される。インバータ１７４の構造は、イン
バータ１６６と同一である。インバータ１７４の出力
は、バランス・セレクタ・トランジスタ１７８のソース
に接続される。
【００７０】セレクタ・トランジスタ１７６、１７８の
電流ドレインは、相互にかつ導線１２０によって電極１
１８に接続される。セレクタ・トランジスタ１７６、１
７８のゲートは、それぞれILLUM制御信号およびBAL制御
信号に接続される。ILLUMおよびBAL制御信号は、クロッ
ク発生器１４２によって生成され、ピクセル・アレイ１
０２を構成しているすべてのピクセルのアナログ駆動回
路のセレクタ・トランジスタのゲートへそれぞれバス１
８０、１８２によって分配される。図２の(Ｂ)で示され
た共通電極３３は、高低一定電圧ソースの間のほぼ中間
の一定電圧ソースＶ＋／２に接続される。
【００７１】本発明に従った空間光変調器１００の上記
実施形態の動作の詳細を図５および図６を参照して以下
記述するが、図７、図８および図９のタイミング図をも
併せて参照する。図７の(Ａ)は、空間光変調器の上記実
施形態の基本動作を示している。この場合、フレーム１
のアナログ・サンプルはフレーム１のピクチャ期間の間
にロードされ、フレーム１のアナログ・サンプルに応答
して、フレーム２のピクチャ期間の間に表示動作が実行
される。映像信号のフレームの各々は、垂直帰線消去期
間ＶＢとピクチャ期間に分割される。フレーム１のピク
チャ期間の間に、映像信号のフレーム１から導出された
アナログ・サンプルは、ピクセル・アレイ１０２におけ
る各ピクセルのアナログ駆動回路のサンプル記憶コンデ
ンサ１５４にロードされる。このプロセスは図８の(Ａ)
−(Ｒ)を参照して後述される。同時に、表示動作は前の
フレーム０のアナログ・サンプルに応答して実行され
る。
【００７２】フレーム２の垂直帰線消去期間の間に、各
ピクセルのサンプル記憶コンデンサに記憶されたフレー
ム１のアナログ・サンプルはピクセルのランプ・コンデ
ンサへ転送される。次に、フレーム２のピクチャ期間の
間に、ピクセル・アレイにおける各ピクセルのランプ・
コンデンサへ転送されたアナログ・サンプルに応答して
表示動作が実行される。同時に、フレーム２のアナログ
・サンプルは、ピクセルのサンプル記憶コンデンサーに
ロードされる。
【００７３】図７の(Ｂ)には、ＬＥＤ駆動器６７による
ＬＥＤ６９−７１に供給された電流の波形が示されてい
る。各照光期間の間、ＬＥＤ駆動器６７はＬＥＤ６９−
７１に電流を供給し、その結果、ＬＥＤが空間光変調器
１００を照光する。照光期間に続くバランス期間および
照光期間の前の垂直帰線消去期間の間、ＬＥＤ駆動器は
ＬＥＤをオフにする。照光期間の間、ピクセル・アレイ
１０２を構成しているすべてのピクセルのアナログ駆動
回路は、ピクセルによって反射される光の強度を変調す
るためそれぞれのピクセル電極に適用されるべき駆動信
号の照明シーケンスを同時に生成する。空間光変調器が
照光されていない各バランス期間の間、すべてのピクセ
ルのアナログ駆動回路は駆動信号のバランス・シーケン
スを同時に生成する。駆動信号のバランス・シーケンス
は、駆動信号の照明シーケンスに対して相補的であっ
て、ピクセルのＤＣバランスを復元する。駆動信号の詳
細は図９を参照して後述される。
【００７４】ILLUMおよびBAL制御信号の波形が図７の
(Ｃ)および(Ｄ)示されている。各フレーム期間の開始時
点の垂直帰線消去期間の間に、クロック発生器１４２
は、状態０のそれら２つの制御信号を生成する。従っ
て、セレクタ・トランジスタ１７６および１７８はオフ
であり、ピクセル電極１１８上の電圧は、共通電極３３
(図２のＢ)上の電圧とほぼ等しい。クロック発生器１４
２は、ＬＥＤ駆動器６７がＬＥＤ６９−７１に電流を供
給する時はいつでも、状態１のILLUM制御信号を生成す
る。ILLUM制御信号は、電極１１８をインバータ１６６
の出力部に接続する照明セレクタ・トランジスタ１７６
をオンにする。次のブランキング期間の間、ＬＥＤ駆動
器はＬＥＤに電流を供給せず、クロック発生器は、図７
の(Ｄ)に示されているように、状態１のBAL制御信号を
生成する。これは、電極１１８をインバータ１７４の出
力部に接続するバランス・セレクタ・トランジスタ１７
８をオンにする。
【００７５】映像信号のフレームのアナログ・サンプル
がピクセル・アレイ１０２における各ピクセルのアナロ
グ駆動回路のサンプル記憶コンデンサ１５４にロードさ
れるプロセスを図５、図６および図８を参照して以下に
記述する。図８の(Ａ)−(Ｄ)は、映像信号の１つのフレ
ームのピクチャ期間の間のサンプル／保有回路１３８1
−１３８4の制御入力部に接続された制御線１３９1−１
３９4の制御信号波形をそれぞれ示す。
【００７６】図８の(Ｅ)は、バッファ増幅器１３６から
サンプル／保有回路１３８1−１３８4の信号入力部へ供
給された映像信号Ｙcの波形の１例を示している。図８
の(Ｆ)−(Ｉ)は、それぞれ、列バス１３１1−１３１4に
供給されたサンプル／保有回路１３８1−１３８4のサン
プル出力を示す。例えば、図８の(Ｇ)は、ピクセル１１
２のアナログ駆動回路１１４のサンプル入力部１５０に
接続した列バス１３１2上のサンプル波形を示す。制御
線１３９2上の制御信号が状態１になる時サンプリング
が開始される。制御信号がこの状態にある時、列バス１
３１2に接続されたサンプル／保有回路１３８2の出力
は、図８の(Ｅ)に示される条件づけられた映像信号波形
に従う。制御線１３９2上の制御信号が状態０に戻る
時、サンプル／保有回路１３８2は、制御信号の移行の
時点における条件づけられた映像信号のレベルに列バス
１３１2のレベルを保つ。列バス上のレベルは、制御線
１３９2上の制御信号が次に条件づけられた映像信号の
次の線に沿って４分の１状態１に進むまで、このレベル
にとどまる。
【００７７】図８の(Ｊ)−(Ｍ)は、行選択バス１３３1
−１３３4上の制御信号の波形をそれぞれ示している。
制御信号の各々は、映像信号の１つの線の期間の間状態
１にあり、フレームの残りの期間状態０にあるように示
されている。しかしながら、行選択制御信号が、それら
の線の開始時点ではなく、その後に一度に状態１に切り
替えることもできる。
【００７８】図８の(Ｏ)−(Ｒ)は、ピクセル・アレイ１
０２の第２行におけるピクセル１８４、１１２、１８５
および１８６のアナログ駆動回路のサンプル記憶コンデ
ンサ上の波形を示している。映像信号の第２の線のアナ
ログ・サンプルはこれらのピクセルによって受け入れら
れる。映像信号の第２の線の間、ピクセル１１２に接続
している行選択バス１３３2の制御信号が状態１にあ
る。制御信号は、サンプル記憶コンデンサ１５４をサン
プル入力部１５０に接続するサンプル選択トランジスタ
１５２をオンにする。この結果、先ず、サンプル記憶コ
ンデンサ上の電圧が列バス１３１2上の電圧に変わり、
次に、列バス上の電圧に従い、最後に、列バスを駆動す
るサンプル／保有回路の出力がその「保有」モードに進
む時一定電圧に到達する。
【００７９】例えば、図８の(Ｐ)に示されるように、行
選択バス１３２2上の制御信号が第２の線の開始時点で
状態１に変わる時、アナログ駆動回路１１４のサンプル
記憶コンデンサ１５４上の電圧は列バス１３１2上のレ
ベルに変わる。次に、サンプル記憶コンデンサ上の電圧
が、図８の(Ｇ)に示されるように、列バス１３１2上の
電圧変化に従う。これらの電圧変化は、サンプル／保有
回路１３８2が条件つき映像信号の第２の線の第２の４
分の１のサンプリングを行う結果として、発生する。最
後に、サンプル記憶コンデンサ上の電圧は、第２の線の
第２の４分の１の最後にサンプル／保有回路１３８2の
出力部によって保持されるレベルに対応する一定のレベ
ルに到達する。サンプル記憶コンデンサ上の電圧は、図
８の(Ｂ)に示される制御波形の降下末端部の時点に、こ
の条件に到達する。
【００８０】図８の(Ｏ)、(Ｑ)および(Ｒ)は、(図８の
Ｋに示された)行セレクタ・バス１３３2に関する制御信
号が状態１で、フレームのその他の３線の間一定に保た
れる時、アレイの第２の行のピクセル１８４−１８６の
サンプル記憶コンデンサ上の電圧がどのように列バス１
３１1、１３１3および１３１4上の電圧変化に従うかを
示している。
【００８１】映像信号の第２の線の終了時には、行セレ
クタ・バス１３３2上の制御信号は、状態１から状態０
へ変わる。この状態において、行セレクタ・バス上の制
御信号は、サンプル選択トランジスタ１５２をオフにし
て、サンプル記憶コンデンサ５４をサンプル入力１５０
から切り離す。結果として、サンプル記憶コンデンサの
電圧は、図８の(Ｐ)に示されるように、行セレクタ・バ
ス上の制御信号が状態を変更した時点に得たレベルに固
定されたままとなる。アレイの第２の行におけるピクセ
ル１８４−１８６におけるサンプル記憶コンデンサ上の
電圧もまた、行セレクタ・バス１３３2の制御信号が状
態０に変わる時固定される。
【００８２】映像信号のその他の３つの線の間、映像入
力部において受け取った映像信号の線に対応する行選択
バス１３３1、１３３3および１３３4の１つの上の制御
信号が状態１に変わる。この結果、ピクセル・アレイの
対応する行におけるピクセルのサンプル記憶コンデンサ
上の電圧は、列バス１３１1−１３１4に現れる電圧レベ
ルに従う。映像信号の各線の最後において、ピクセル・
アレイの対応する行に接続された行選択バス１３３1−
１３３4の１つの上の制御信号が状態０に変わる。これ
によって、その列におけるピクセルのサンプル記憶コン
デンサに保持される電圧は、次のフレームの対応する線
まで固定されたままとなる。
【００８３】各アナログ駆動回路の駆動信号発生器１２
８がサンプル記憶コンデンサ１５４に記憶されるアナロ
グ・サンプルを駆動信号に変換するプロセスを、図９お
よび図６を参照して以下に記述する。駆動信号は、アナ
ログ・サンプルの値に依存する状態１持続期間を持ち、
その後ピクセルのＤＣバランスを元に戻す。図９の(Ａ)
−(Ｇ)は、図７の(Ａ)に示された垂直帰線消去期間およ
びフレーム１表示期間を構成する照光期間ならびにバラ
ンス期間の間に起きるイベントを示している(ただし図
７と時間軸の寸法が異なる)。
【００８４】図９の(Ａ)は、ＬＥＤ６９−７１を通過す
る電流の波形を示している。照光期間より前の垂直帰線
消去期間の間、図９の(Ａ)に示されるように電流はＬＥ
Ｄを流れてなく、図９の(Ｄ)に示されるように、ランプ
発生器の出力はその最小限状態にあり、ILLUMおよびBAL
両信号はともに状態０にあり、セレクタ・トランジスタ
１７６および１７８はともにオフ状態にある。従って、
ピクセル電極１１８上の電圧は、共通電極３３(図２の
Ｂ)上の電圧にほぼ等しい。垂直帰線消去期間ＶＢの開
始点において、図９の(Ｂ)に示されるリセット信号がリ
セット・トランジスタ１６４をオンにする。図９の(Ｅ)
の符号１８７において示されるように、リセット・トラ
ンジスタは、ランプ・コンデンサ１６０からフレーム０
のアナログ・サンプルを放出する。この時、ランプ・コ
ンデンサはサンプル記憶コンデンサから電荷を受け取る
準備ができている。
【００８５】リセット・トランジスタ１６４がオフとな
った後、図９の(Ｃ)に示される出力選択制御信号SEL
は、サンプル出力トランジスタ１５６をオンに切り替え
る。これは、記憶コンデンサ１５４を，放電状態にある
ランプ・コンデンサ１６０と並列的に接続する。電荷の
共有が発生し、ランプ・コンデンサ上の電圧は、図９の
(Ｅ)の符号１８８によって示されるように急速に増加す
る。ランプ・コンデンサ上の電圧が上昇する電圧レベル
は、ランプ・コンデンサに接続される前のサンプル記憶
コンデンサにおける電荷に比例する。出力選択制御信号
SELは、図９の(Ｃ)に示されるように、垂直帰線消去期
間の終了時までには、サンプル出力トランジスタをオフ
に切り替える。これは、ランプ・コンデンサをサンプル
記憶コンデンサから分離する。
【００８６】電荷共有の結果としてランプ・コンデンサ
の上の電圧が上昇したにもかかわらず、ランプ・コンデ
ンサ１６０の電極１５９上の電圧は、垂直帰線消去期間
の終了時には、インバータ１６６のしきい値電圧より低
い。しきい値電圧は図９の(Ｅ)の線１８９によって標示
されている。この結果、図９の(Ｆ)に示されるように、
インバータ１６６の出力電圧はその高い状態を続ける。
しかしながら、ピクセル電極１１８はインバータ１６６
および１７４の両者の出力から切り離されるので、ピク
セル電極１１８上の電圧は、図７の(Ｇ)に示されるよう
に、共通電極３３に適用された電圧に等しい。
【００８７】照光期間は、垂直帰線消去期間ＶＢの終了
時に開始する。照光期間の開始を明示する垂直同期パル
スの終端部分に応答して、クロック発生器１４２は、図
９の(Ａ)に示されるようにＬＥＤ駆動器６７を介してＬ
ＥＤ６９−７に電流を通し、ILLUM制御信号を状態１に
設定し、ランプ発生器１４４を介して図９の(Ｄ)に示さ
れるランプ波形の生成を開始する。
【００８８】図７の(Ｃ)に示されているILLUM制御信号
は、電極１１８をインバータ１６６の出力に接続する照
光選択トランジスタ１７６をオンにする。これは、電極
上の電圧を、図９の(Ｆ)に示されているインバータ１６
６の出力上の電圧に、すなわち図９の(Ｇ)に示されてい
る状態１に設定し、照光期間の第１部分期間の開始を標
示する。図７の(Ｄ)に示されているBAL制御信号は、バ
ランス選択トランジスタをオフに保つ。
【００８９】ランプ発生器１４４によって生成されるラ
ンプ信号RAMPは、ランプ・コンデンサ１６０の電極１６
１に適用される。第１部分期間の進行とともに、ランプ
信号によって、ランプ・コンデンサの電極１５９上の電
圧は、図９の(Ｄ)における線１９０によって示されるよ
うに、ランプ信号と歩調を合わせて増加する。符号１９
１の点において、ランプ・コンデンサの電極１５９上の
電圧はインバータ１６６のしきい値電圧に達し、インバ
ータの出力は、図９の(Ｆ)の符号１９２で示されるよう
に、状態０に変わる。ピクセル電極１１８が照光選択ト
ランジスタ１７６によってインバータの出力部に接続さ
れているので、図９の(Ｇ)に示されているように、電極
上の電圧も低い状態に変わる。これは、照光期間の第１
部分期間の終了および第２部分期間の開始を標示する。
ピクセル電極は、図９の(Ａ)に示される照光期間の残り
の第２部分期間の間状態０を保つ。
【００９０】照光期間の終了時点において、図９の(Ｄ)
に示されるように、RAMP信号はリセットされ、ランプ・
コンデンサの電極１５９上の電圧は、インバータ１６６
のしきい値電圧より下のレベルに急速に落ちる。これに
よって、インバータ１６６の出力は、図９の(Ｆ)に示さ
れるように、状態１に戻る。それに加えて、ILLUM制御
信号およびBAL制御は、それぞれ図７の(Ｃ)および(Ｄ)
に示されるように、状態を変更する。これは、照明セレ
クタ・トランジスタ１７６をオフに変え、バランス・セ
レクタ・トランジスタ１７８をオンに変え、従って、ピ
クセル電極に対する接続がインバータ１６６の出力部か
らインバータ１７４の出力部へ移る。インバータ１６６
の出力が状態１にある時インバータ１７４の出力は状態
０にある。従って、バランス期間の第１部分期間の間、
図９の(Ｇ)に示されるように、ピクセル電極は状態０を
維持する。
【００９１】ランプ・コンデンサの電極１５９のレベル
がもう一度インバータ１６６のしきい値電圧１８８に達
する時、図９の(Ｆ)の線１９４で示されるように、イン
バータ１６６の出力は状態を変更する。インバータ１７
４の出力も状態を変更するので、その結果、図９の(Ｇ)
に示されるように、ピクセル電極１１８上の電圧は状態
０から状態１へ変わる。これは、バランス期間の第１部
分期間の終了および第２部分期間の開始を標示する。ピ
クセル電極上の電圧は、図９の(Ａ)に示されるバランス
期間の残りの第２部分期間の間状態１を維持する。
【００９２】ランプ波形はバランス期間の終了時にその
最小限の状態に戻り、図９の(Ｂ)に示されるリセット信
号はリセット・トランジスタ１６４をもう一度オンに切
り替えてフレーム１のアナログ・サンプルを放電する。
バランス期間の終了時点において、図７の(Ｃ)および
(Ｄ)に示されるように、BAL制御信号は状態０に戻り、I
LLUM制御信号はその状態０を保つ。BAL制御信号の状態
の変化は、図９の(Ｇ)に示されるように、ピクセル電極
１１８をインバータから再び分離する。
【００９３】空間光変調器が照光された照光期間の間ピ
クセル電極に適用された駆動信号は状態１であったが、
バランス期間の第１部分期間に対して相補的である第２
部分期間の間駆動信号は状態１にある。従って、電極１
１８上の電圧は表示期間のうちの等しい部分期間におい
て状態１および状態０に設定され、これによってピクセ
ルのＤＣバランスが維持される。
【００９４】ピクセル電極１１８が状態１を維持する照
光期間の第１部分期間の持続期間は、ランプ・コンデン
サ１６０がサンプル記憶コンデンサ１５４との共有電荷
によって荷電された初期電圧に依存する。サンプル記憶
コンデンサに記憶されたアナログ・サンプルの電圧が映
像信号のダイナミックレンジの最大値に対応するとイン
バータ１６６がほぼ即座に状態を変更するように、バッ
ファ増幅器１３６によって生成される映像信号ＹcのＤ
Ｃレベルならびにダイナミックレンジ、ランプ信号の電
圧レンジ、およびインバータ１６６のしきい値電圧が設
定される。一方、インバータは、サンプル電圧が映像信
号のダイナミックレンジの最小値となる照光期間の終了
時まで、状態を変更しない。
【００９５】図９の(Ｆ)および(Ｇ)における点線１９６
および１９７は、アナログ・サンプルのレベルが図７の
(Ｅ)の点線のように低レベルにある時インバータ１６６
およびピクセル電極１１８の出力の状態１が比較的長く
持続することを示している。次のバランス期間において
ピクセル電極の状態０が等しい長さ持続することが、図
７の(Ｇ)の点線１９８によって示されている。
【００９６】アナログ駆動回路の上記の実施形態および
後述される実施形態において、ピクセル電極を駆動する
諸段階は、映像信号の１つのフレームにつき２回だけ状
態を変更することが求められるにすぎない。この結果、
アナログ駆動回路の電力消費は、同等の処理性能のデジ
タル駆動回路より少ない。更に、デジタル駆動回路を使
用する表示装置に比較して、アナログ駆動回路を持つ表
示装置の性能は、電子光学材料の切り替え速度に対する
依存度が少ない。
【００９７】上述のアナログ駆動回路において、照光期
間の間にピクセル電極１１８に適用される駆動信号の第
１部分期間の持続時間とサンプル記憶コンデンサ１５４
に記憶されるアナログ・サンプルの転送関係は、インバ
ータ１６６のしきい値電圧に依存する。しきい値電圧
は、実施プロセスに依存するが、波形ごとに、同じウェ
ハース上のピクセル・アレイごとに、および、同じピク
セル・アレイにおけるアナログ駆動回路ごとに相違する
可能性がある。現在の処理技術では、このようなしきい
値電圧変動が空間光変調器１００のグレースケール解像
度を約４ビットに制限する。大部分のグラフィックス／
ビデオ・アプリケーションは、これより大きいグレース
ケール解像度を必要とする。
【００９８】図１０は、しきい値電圧変動の影響を減少
させるアナログ駆動回路の第１の実施形態の１つのバリ
エーションを示している。図１０の実施形態において、
図６に示された実施形態の場合に対応するエレメントに
は同じ参照符号がふられている。図１０に示されている
実施形態に対してアナログ・サンプルおよび制御信号を
提供するサンプル導出／分配回路は、図５の実施形態と
同じであるので、ここでは説明を省略する。
【００９９】図１０に示されているアナログ駆動回路の
実施形態においては、サンプル選択セクション１２６
は、図６で示された実施形態のものと同じである。駆動
信号発生器１２８において、インバータ１６６の入力
は、カップリング・コンデンサ２０１によってランプ・
コンデンサ１６０の電極１５９に接続される。駆動信号
発生器１２８は、オフセット補正トランジスタ２０３を
付加的に含む。この電流ドレインおよびソースはインバ
ータ１６６の入力部および出力部にそれぞれ接続されて
いる。オフセット補正トランジスタのゲートは、オフセ
ット補正制御信号O/SCORRに接続している。オフセット
補正制御信号はクロック発生器１４２によって生成さ
れ、ピクセル・アレイ１０２を構成しているすべてのピ
クセルのアナログ駆動回路のオフセット補正トランジス
タのゲートへバス２０５によって分配される。
【０１００】更に、リセット・トランジスタ１６４のソ
ースが基準信号SCLEARに接続している。この基準信号は
クロック発生器１４２によって生成され、ピクセル・ア
レイ１０２を構成しているすべてのピクセルのアナログ
駆動回路のリセット・トランジスタのソースへバス２１
１によって分配される。図１１の(Ｃ)に示されるよう
に、基準信号SCLEARは、インバータ１６６の所望のしき
い値電圧と等しい高状態VREFおよび低電圧レベルV-に近
い低状態という２つの状態を持つ。１つの実施形態にお
いて、基準信号SCLEARの高い状態は、高電圧V+と低電圧
V-の中間である。
【０１０１】図１０の実施形態の動作は、図６に示され
た実施形態と同様である。しかし、各々の垂直帰線消去
期間ＶＢの開始時点において、オフセット補正制御信号
O/SCORRおよびクリア制御信号CLEARが、それぞれ図１１
の(Ａ)および(Ｂ)に示されるように、オン状態にされて
いる。加えて、垂直帰線消去期間の開始時点において、
基準信号SCLEARは、図の１１の(Ｃ)に示されるように、
高状態VREFに切り替わる。オフセット補正制御信号は、
オフセット補正トランジスタ２０３をオンにして、イン
バータ１６６の入力部および出力部を相互接続させる。
インバータの出力部をその入力部に接続することによっ
て、インバータの入力部上の電圧およびカップリング・
コンデンサ２０１の電極２０７上の電圧が正確にインバ
ータのしきい値電圧に設定される。クリア制御信号CLEA
Rはリセット・トランジスタ１６４をオンにする。リセ
ット・トランジスタは、カップリング・コンデンサ２０
１の電極２０９を高状態にある基準信号SCLEARに接続す
る。リセット・トランジスタおよびオフセット補正トラ
ンジスタは、連動して、インバータの実際のしきい値電
圧と所望のしきい値電圧VREFの間の差に等しい値にカッ
プリング・コンデンサ２０１上の電圧を設定する。
【０１０２】垂直帰線消去期間ＶＢの途中で、図１１の
(Ｂ)に示されるように、制御信号O/SCORRはオフ状態に
される。これはオフセット補正トランジスタ２０３をオ
フにするが、カップリング・コンデンサ２０１上の電圧
は維持される。同時またはわずかに後に、図１１の(Ｃ)
に示されるように、基準信号SCLEARはその低状態V-に切
り替わる。制御信号CLEはまだ出されていて、また、リ
セット・トランジスタ１６４はなおオンとされているの
で、ランプ・コンデンサ１６０は、リセット・トランジ
スタを介して低電圧状態に放電する。ランプ・コンデン
サが完全に放電するために必要な十分な時間が経過した
後、制御信号CLEは止められ、リセット・トランジスタ
１６４がオフにされる。
【０１０３】リセット・トランジスタ１６４がオフにさ
れた後、制御信号SELは、図１１の(Ｄ)に示されるよう
に、発信される。これによって、セレクタ・トランジス
タ１５６はオンにされる。図９の(Ｅ)を参照して前述し
たように、サンプル記憶コンデンサ１５４とランプ・コ
ンデンサ１６０の間で電荷共有が発生する。ランプ・コ
ンデンサをサンプル記憶コンデンサから分離するため、
垂直帰線消去期間ＶＢの終了の前に制御信号SELはオフ
状態にされる。
【０１０４】表示期間を構成する照光期間およびバラン
ス期間の間の部分を生成する駆動信号の動作は、図９の
(Ｅ)−(Ｇ)を参照して記述された前述の動作と同様であ
る。ランプ電圧がランプ・コンデンサの電極１６１に適
用される時、ランプ・コンデンサの電極１５９上の電圧
が基準信号SCLEARの高状態VREFと等しい電圧に達する
時、インバータ１６６は、インバータ１６６の実際のし
きい値電圧に関係なく、その状態を変更する。同様のこ
とが、ピクセル・アレイ１０２におけるすべてのピクセ
ルのアナログ駆動回路のインバータ１６６にあてはま
る。インバータ１６６の効果的しきい値電圧におけるこ
のような整合性の向上は、本発明に従った空間光変調器
の本実施形態のグレースケール解像度を８ビット増加さ
せる。
【０１０５】図１０を参照して上述したアナログ駆動回
路の実施形態は３つのコンデンサを含む。今日の製作技
術を使用するこれらコンデンサによって占められるシリ
コンの領域が各アナログ駆動回路の領域の大部分を占
め、所与のサイズの１つのダイの上に提供されるピクセ
ルの数を制約する。また、空間光変調器は、合計すれば
映像信号のピクチャア期間の２分の１の間照光される。
垂直帰線消去期間がフレーム期間の約８％であるので、
照光効率は約４６％である。空間光変調器の照光効率を
５０％という理論的な最大値に増加させ、アナログ駆動
回路あたりのコンデンサの数を２に減少させることがで
きれば望ましい。
【０１０６】図１２および図１３には、本発明に従うア
ナログ駆動回路の第２の実施形態が示されている。この
実施形態は、サンプルのロードと表示動作を同時に実行
し、それによって、アナログ駆動回路あたりの必要コン
デンサ数を２にとどめながら、５０％という照光効率の
達成を可能にする。駆動信号発生器からのコンデンサを
除去し、インバータ・オフセット問題に対して追加のコ
ンデンサを必要としない解決策を採用することによっ
て、コンデンサの数は減少する。従って、この実施形態
は、所与のダイ・サイズ上でピクセルの数が図５、図６
および図８で示された実施形態より多い空間光変調器の
部分を形成することができる。
【０１０７】図１２は、映像入力部１０６を経由して受
け取られた映像信号からアナログ・サンプルを導出し
て、ピクセル・アレイを構成するピクセルのアナログ駆
動回路にアナログ・サンプルを分配するサンプル導出／
分配回路２０４を示す。更に、この回路はアナログ駆動
回路を制御する制御信号を生成する。図５のサンプル導
出／分配回路１０４に対応するサンプル導出／分配回路
２０４のエレメントは、同じ参照符号で示されていて、
ここでは説明を省略する。
【０１０８】同様のエレメントは、図５の参照符号に１
００を加えた符号で識別されている。サンプル導出／分
配回路の図５の形態との主な相違点は、行セレクタ１３
４とピクセル・アレイ２０２の間に奇/偶フレーム・セ
レクタ２３５が挿入配置されていることと、ピクセル・
アレイにおけるピクセルの各行に対して奇数フレーム選
択バスおよび偶数フレーム選択バスが備えられているこ
とである。
【０１０９】図１３を参照して以下に詳述されるよう
に、ピクセル・アレイ２０２における典型的ピクセル２
１２のアナログ駆動回路２１４は、サンプル入力部、奇
数フレームならびに偶数フレーム行選択入力部、ランプ
入力部、偶数ならびに奇数サンプル選択入力部および比
較器検出制御入力部を有する。アナログ駆動回路は、駆
動信号をそれに重なるピクセル電極２１８に供給する。
ピクセル・アレイを構成する残りピクセルも同様であ
る。ピクセル・アレイの各列におけるすべてのピクセル
のサンプル入力部は、サンプリング回路１３２のそれぞ
れの出力部に接続された列バスに接続されている。例え
ば、ピクセル・アレイの第１の列におけるピクセルのサ
ンプル入力部は、列バス１３１1に接続されている。ピ
クセルの各列によって受け取られるアナログ・サンプル
を導出する映像信号の各線の位置は、ピクセル・アレイ
２０２におけるその列の行位置に依存する。
【０１１０】ピクセル・アレイ２０２の各行におけるす
べてのピクセルの奇数フレーム行選択入力部は、それぞ
れの奇数フレーム行選択バスに接続され、ピクセル・ア
レイの各行におけるすべてのピクセルの偶数行選択入力
部は、それぞれの偶数フレーム行選択バスに接続され
る。例えば、ピクセル２１２が位置するピクセル・アレ
イの第２の行のピクセルの奇数フレーム行選択入力部
は、奇数フレーム行選択バス１３３Ｏ2に接続し、第２
の行のピクセルの偶数フレーム行選択入力部は、偶数フ
レーム行選択バス１３３Ｅ2に接続している。
【０１１１】奇数ならびに偶数フレーム行選択バスは、
奇数／偶数フレーム・セレクタ２３５のそれぞれの出力
部に接続している。奇数／偶数フレーム・セレクタは、
ピクセル・アレイ２０２の各行に対応する１つの入力部
と２つの出力部を持つ。行選択バスは、行セレクタ１３
４の各出力部を奇数／偶数フレーム・セレクタの対応す
る入力部に接続する。例えば、行選択バス１３３2は、
奇数ならびに偶数フレーム行選択バス１３３Ｏ2および
１３３Ｅ2に接続した出力部に対応する奇数／偶数フレ
ーム・セレクタの入力部に行セレクタの第２の出力部を
接続する。アナログ駆動回路は、その行選択入力部のう
ちの１つが例えば状態１にある時にのみ、そのサンプル
入力部に存在する映像信号のアナログ・サンプルを受け
取ることができる。映像信号の各フレームの開始時に、
行セレクタ１３４は、行選択バス１３３1を状態１に設
定し、残りの行選択バスを状態０に設定する。従って、
映像信号の各フレームの第１の線のアナログ・サンプル
が受け取られる時、これらのアナログ・サンプルは、第
１の行のピクセルによって受け取られることができる。
【０１１２】奇数／偶数フレーム・セレクタ２３５は、
ピクセルの各行に対して２入力ゲート・ペアから構成さ
れる。各ペアを構成するゲートのうちの１つの出力部
は、その行の奇数フレーム選択バス１３３Ｏnに接続
し、それらゲートのもう一方の出力部はその行の偶数フ
レーム選択バス１３３Ｅnに接続する(ただしnは行番号
である)。ペアを構成しているゲートの各々の第１の入
力部は、ピクセルの行に対応する行選択バス１３３nに
接続している。それらゲートのうちの１つの第２の入力
部は、奇数フレーム制御バス２３７を経由して受け取ら
れる奇数フレーム制御信号に接続している。ゲートのも
う一方の入力部は、偶数フレーム制御バス２３９を経由
して受け取られる偶数フレーム制御信号に接続してい
る。奇数フレームならびに偶数フレーム制御信号はクロ
ック発生器２４２によって生成される。奇数フレーム制
御信号は、例えば映像信号の奇数番号フレームの間状態
１にあり、偶数番号フレームの間状態０にある。偶数フ
レーム制御信号は奇数フレーム制御信号の逆である。
【０１１３】このような構成によって、奇数／偶数フレ
ーム・セレクタ２３５は、その行選択入力が状態１にあ
る行以外のすべての行の奇数ならびに偶数行選択バスを
状態０に保つ。その行選択入力が状態１にある行の奇数
フレーム行選択バスならびに偶数フレーム行選択バスの
状態は、奇数フレーム制御信号および偶数フレーム制御
信号の状態にそれぞれ従う。言い換えると、奇数フレー
ム行選択バスは奇数フレーム制御信号が状態１にある時
にのみ状態１にあり、偶数フレーム行選択バスは偶数フ
レーム制御信号が状態１にある時にのみ状態１にある。
これによって、映像信号のアナログ・サンプルが、図６
に関連して記述した場合と同様に、アナログ駆動回路に
供給されることが可能とされる。しかしながら、奇数な
らびに偶数フレーム行選択バスによって、映像信号の奇
数フレームならびに偶数フレームのアナログ・サンプル
が、アナログ駆動回路の奇数フレームならびに偶数フレ
ーム・サンプル選択セクションに記憶される。
【０１１４】図１３を参照してアナログ駆動回路２１４
の詳細を更に記述する。アナログ駆動回路２１４は、図
１２に示される典型的ピクセル２１２のアナログ駆動回
路である。アナログ駆動回路は、奇数フレーム・サンプ
ル選択セクション２２６Ｏ、偶数フレーム・サンプル選
択セクション２２６Ｅおよび駆動信号発生器２２８から
構成されるとみなすことができる。両方のサンプル選択
セクションを構成するそれぞれの回路は同一のもので、
空間光変調器１００の照光効率を最大にするため、その
動作が時間多重される。これら２つの重複回路のうちの
１つが、駆動信号発生器がもう一方の回路に記憶されて
いる前のフレームのアナログ・サンプルに応答して駆動
信号を生成すると同時に、映像信号の現在フレームのア
ナログ・サンプルを受け取る。
【０１１５】奇数フレーム・サンプル選択セクション２
２６Ｏは、映像信号の各奇数フレームから導出されたア
ナログ・サンプルを選択して、選択したアナログ・サン
プルを奇数フレーム・サンプル記憶コンデンサに記憶
し、偶数フレーム・サンプル選択セクション２２６Ｅ
は、映像信号の各偶数フレームから導出されたアナログ
・サンプルを選択して、選択したアナログ・サンプルを
偶数フレーム・サンプル記憶コンデンサに記憶する。両
方の記憶コンデンサに記憶されたアナログ・サンプル
が、交互に選択されて、各アナログ・サンプルに応答し
て駆動信号を生成する駆動信号発生器２２８に供給され
る。駆動信号発生器は、映像信号の連続的フレームから
導出されるアナログ・サンプルに応答して駆動信号を順
次生成する。駆動信号発生器によって生成された各駆動
信号は、また、ピクセル２１２のＤＣバランスを復元す
る。
【０１１６】典型的ピクセル２１２のアナログ駆動回路
２１４の奇数フレーム・サンプル選択セクション２２６
Ｏについて以下記述する。偶数フレーム・サンプル選択
セクション２２６Ｅはほとんど同様であるので、記述を
省略する。奇数フレーム・サンプル選択セクションおよ
び偶数フレーム・サンプル選択セクションの対応するエ
レメントは、同一の参照符号にＯまたはＥをそれぞれ付
加して識別されている。アナログ駆動回路２１４のサン
プル入力２５０は、列バス１３１2に接続される。ま
た、サンプル入力部には、奇数フレーム行選択バス入力
部２１０Ｏを経由して奇数フレーム行選択バス１３３Ｏ
2に接続されたゲートを持つサンプル選択トランジスタ
２５２Ｏの電流ドレインが接続される。サンプル選択ト
ランジスタのソースは、サンプル記憶コンデンサ２５４
Ｏの１つの電極に接続している。サンプル記憶コンデン
サの他方の電極は、アースのような一定電圧レベルに接
続している。
【０１１７】サンプル記憶コンデンサ２５４Ｏとサンプ
ル選択トランジスタ２５２Ｏのソースの間のノードは、
サンプル出力トランジスタ２５６Ｏのソースに接続して
いる。サンプル出力トランジスタの電流ドレインは、比
較器２５５のＢ入力に接続している。サンプル出力トラ
ンジスタのゲートは、クロック発生器２４２によって生
成され、ピクセル・アレイ２０２を構成しているすべて
のピクセルのアナログ駆動回路の奇数フレーム・セクシ
ョンのサンプル出力トランジスタのゲートへ偶数制御バ
ス２３９によって分配される偶数制御信号EVENに接続し
ている。サンプル出力トランジスタ２５６Ｏは偶数制御
信号EVENによって制御される。なぜならば、偶数フレー
ム・サンプル・セクションおよび記憶セクション２２６
Ｅがサンプル入力部２５０からアナログ・サンプルを受
け取ると同時に、奇数フレーム・サンプル選択セクショ
ン２２６Ｏが、記憶したアナログ・サンプルを駆動信号
セクション２２８に供給するからである。同様の理由か
ら、偶数フレーム・サンプル選択セクショ２２６Ｅのサ
ンプル出力トランジスタは、奇数制御バス２３７によっ
て分配される奇数信号ODDによって制御される。
【０１１８】偶数制御信号EVENは、ランプ信号セレクタ
・トランジスタ２５７Ｏのゲートにも接続している。ラ
ンプ信号セレクタ・トランジスタのソースは、ランプ発
生器２４４(図１２)によって生成され、ピクセル・アレ
イ２０２を構成しているすべてのピクセルのアナログ駆
動回路のランプ信号セレクタ・トランジスタにランプ信
号バス２１３によって分配されるランプ信号RAMPに接続
している。ランプ信号セレクタ・トランジスタ２５７０
の電流ドレインは、比較器２５５のＡ入力に接続してい
る。
【０１１９】偶数フレーム・サンプル選択セクション２
２６Ｅと奇数フレーム・サンプル選択セクション２２６
Ｏの唯一の相違点は、サンプル出力トランジスタ２２６
Ｅの電流ドレインが比較器２５５のＡ入力に接続し、ラ
ンプ信号セレクタ・トランジスタ２５７Ｅが比較器のＢ
入力に接続し、トランジスタ２５６Ｅおよび２５７Ｅの
ゲートが奇数制御信号ODDに接続している点である。こ
のような構成によって、映像信号の偶数フィールドから
導出されサンプル記憶コンデンサ２５４Ｅに記憶された
アナログ・サンプルが比較器のＡ入力に供給され、ラン
プ信号がＢ入力に供給され、一方、奇数フレームから導
出されサンプル記憶コンデンサ２５４Ｏに記憶されたア
ナログ・サンプルが比較器のＢ入力に供給され、ランプ
信号がＡ入力に供給される。
【０１２０】駆動信号発生器２２８について以下記述す
る。駆動信号発生器は比較器２５５を含む。比較器２５
５は、切り替え型向き比較器であって、クロック発生器
２４２によって生成され、ピクセル・アレイ２０２を構
成しているすべてのピクセルの比較器へ比較器向きバス
２６０によって分配される比較器向き制御信号SENSEの
状態に従って反応する。比較器向き制御信号は２つの機
能を持つ。第１に、比較器向き制御信号は、連続的フレ
ームの照光期間に比較器の検出向きを逆にする。比較器
の入力ＡおよびＢへのランプ信号およびアナログ・サン
プルの交互接続にもかかわらず、ランプ信号およびアナ
ログ・サンプルに関して比較器に一定の検出向きを提供
する。奇数フレーム・アナログ・サンプルに関して、比
較器の検出向きは従来技術通りのもので、Ａ入力上の電
圧がＢ入力上の電圧より高いか低いかに従って、比較器
の出力は状態１または状態０となる。偶数フレーム・ア
ナログ・サンプルに関しては、比較器の検出向きが逆転
され、Ｂ入力上の電圧がＡ入力上の電圧より高いか低い
かに従って、比較器の出力は状態１または状態０とな
る。第２に、比較器検出向き制御信号は、各照光期間に
続くバランス期間の間比較器の検出向きを逆にする。こ
れによって、比較器が、その入力の１つに接続したラン
プ信号のサイクルを繰り返すことによって、駆動信号の
バランス部分を容易に生成することが可能とされる。
【０１２１】アナログ・サンプルおよびランプ信号が接
続されている比較器２５５の入力を交互に行い、比較器
の検出向きを逆にすることは、比較器の入力オフセット
電圧の差によって生じるエラーを減少させる。連続する
フレームとフレームの間に入力は入れ替えられ、比較器
の検出向きは逆にされる。例えば、奇数フレームにおい
て、ピクセルがその公称輝度より明るく見えるように、
入力オフセットがアナログ・サンプルに加えられる。後
続の偶数フレームにおいて、入力オフセットがランプ信
号を増加させるので、ピクセルはその公称輝度より暗く
見える。２つのフレームの間でピクセルの明るい部分と
暗い部分が平均化されるので、ピクセルはその公称輝度
で見える。
【０１２２】比較器２５５の入力オフセット電圧が小さ
ければ、あるいは、ピクセル・アレイ１０２のすべての
アナログ駆動回路の比較器の入力オフセット電圧が同じ
であれば、アナログ駆動回路は単純化されることができ
る。これは、ランプ信号セレクタ・トランジスタ２５７
Ｏおよび２５７Ｅを除去し、ランプ信号を比較器の例え
ばＡ入力に接続し、サンプル出力トランジスタ２５６Ｏ
および２５６Ｅの電流ドレインを比較器のＢ入力に接続
することによって、実現することができる。この場合、
比較器の検出向きが照光期間において通常でありバラン
ス期間に逆にされるように、比較器向き制御信号の波形
は変更されなければならない。
【０１２３】比較器２５５の出力は、導線１２０によっ
てピクセル電極１１８に接続している。図１０または図
１９に示されている駆動信号発生器は、図１３に示され
る駆動信号発生器２２８に代えて使用することができ
る。
【０１２４】典型的ピクセル２１２のアナログ駆動回路
２１４の動作を、図１２、図１３および図１４を参照し
て以下記述する。典型的ピクセル２１２は、ピクセル・
アレイ２０２の第２の行の第２列に位置する。図１４の
(Ａ)−(Ｏ)は、映像信号の３つの連続的フレーム１、２
および３のアナログ・サンプルを回路のサンプル選択セ
クション２２６Ｏおよび２２６Ｅへロードし、前のフレ
ーム０およびフレーム１ならび２のアナログ・サンプル
に応答して駆動信号を生成する過程における回路の種々
の部分の波形を示している。図１４の(Ａ)は、奇数フレ
ーム・サンプルおよび記憶セクション２２６Ｏおよび映
像信号の奇数番号フレームのアナログ・サンプル上のア
ナログ駆動回路の駆動信号発生器２２８によって順次実
行される動作を示している。図１４の(Ｂ)は、偶数フレ
ーム・サンプルおよび記憶セクション２２６Ｅおよび偶
数フレームのアナログ・サンプル上の駆動信号発生器２
２８によって順次実行される動作を示している。フレー
ム１および３が奇数フレームであり、フレーム０および
２が偶数フレームである。
【０１２５】図１４の(Ａ)に示されるように、フレーム
１が映像入力部１０６(図１２)において受け取られるフ
レーム１サンプル・ロード期間の間に、フレーム１のア
ナログ・サンプルが、奇数フレーム・サンプル選択セク
ション２２６Ｏにロードされる。図１４の(Ｂ)に示され
るフレーム０の表示期間は、フレーム１のサンプル・ロ
ード期間と平行する。フレーム０表示期間の照光期間の
間に、回路の駆動信号発生器２２８は、前のフレームす
なわちフレーム０のアナログ・サンプルに応答して駆動
信号を生成し、空間光変調器１００は、ＬＥＤ６９−７
１によって生成された光で照光される。ＬＥＤの駆動信
号は、図１４の(Ｃ)に示されている。図１４の(Ｂ)に示
されているフレーム０表示期間のバランス期間に、駆動
信号発生器はピクセルのＤＣバランスを復元する駆動信
号を生成して、空間光変調器は照光されない。
【０１２６】フレーム２が映像入力部１０６(図１２)に
おいて受け取られる図１４の(Ｂ)のフレーム２サンプル
・ロード期間の間に、フレーム２のアナログ・サンプル
が、偶数フレーム・サンプル選択セクション２２６Ｅに
ロードされる。図１４の(Ａ)に示されるフレーム１の表
示期間は、フレーム２のサンプル・ロード期間と平行す
る。フレーム１表示期間の照光期間の間に、駆動信号発
生器２２８は、奇数サンプル選択セクション２２６Ｏに
記憶されているフレーム１のアナログ・サンプルに応答
して駆動信号を生成し、空間光変調器１００は、ＬＥＤ
６９−７１によって生成された光で照光される。図１４
の(Ａ)に示されているフレーム１表示期間のバランス期
間に、駆動信号発生器はピクセルのＤＣバランスを復元
する駆動信号を生成して、空間光変調器は照光されな
い。
【０１２７】最後に、フレーム３が映像入力部１０６
(図１２)において受け取られる図１１の(Ａ)に示される
フレーム３サンプル・ロード期間の間に、フレーム３の
アナログ・サンプルが、奇数フレーム・サンプル選択セ
クション２２６Ｏにロードされる。図１４の(Ｂ)に示さ
れるフレーム２の表示期間は、フレーム３のサンプル・
ロード期間と平行する。フレーム２の表示期間の照光期
間の間に、駆動信号発生器２２８は、偶数サンプル選択
セクション２２６Ｅに記憶されているフレーム２のアナ
ログ・サンプルに応答して駆動信号を生成し、空間光変
調器１００は、ＬＥＤ６９−７１によって生成された光
で照光される。図１４の(Ａ)に示されているフレーム２
表示期間のバランス期間に、駆動信号発生器はピクセル
のＤＣバランスを復元する駆動信号を生成して、空間光
変調器は照光されない。
【０１２８】図１４の(Ｄ)および(Ｅ)は、奇数制御信号
ODDと偶数制御信号EVENの状態をそれぞれ示している。
奇数制御信号ODDは、奇数フレーム・サンプル・ロード
期間すなわち奇数番号フレームが映像入力部１０６で受
け取られる期間には、状態１にあり、偶数フレーム・サ
ンプル・ロード期間すなわち偶数番号フレームが映像入
力部１０６で受け取られる期間には、状態０にある。制
御信号ODDおよびEVEは、同時にオンであるこれらの信号
によってトランジスタが制御されることを防ぎ、その結
果コンデンサ２５４Ｏと２５４Ｅの間での電荷共有を防
ぐため、わずかに非対称的である。
【０１２９】映像信号の各フレームのサンプル・ロード
期間に、フレームのアナログ・サンプルは、図８を参照
して上述した場合と同様のプロセスによってアナログ駆
動回路２１４にロードされる。映像信号の奇数フレーム
からのアナログ・サンプルは、奇数フレーム行選択信号
に応答して、アナログ駆動回路の奇数フレーム・サンプ
ル選択セクション２２６Ｏにロードされる。図１４の
(Ｆ)は、奇数フレーム行選択バス１３３Ｏ2を経由して
ピクセル・アレイ２０２の第２の行に位置するピクセル
のアナログ駆動回路に供給された奇数フレーム行選択信
号を示している。奇数フレーム行選択信号によって、第
２行に位置するピクセルだけのアナログ駆動回路の奇数
フレーム・サンプル選択セクションが、列バス１３１1
−１３１4からアナログ・サンプルを受け取ることとな
る。奇数フレーム行選択信号は図８の(Ｂ)の行選択信号
に対応する。しかしながら、図１４の(Ｆ)に見られるよ
うに、奇数フレーム行選択信号は、映像信号の奇数フレ
ームのサンプル・ロード期間の間にのみオンとされる。
図１４の(Ｇ)は、偶数フレーム行選択バス１３３Ｅ2を
経由してピクセル・アレイ２０２の第２の行に位置する
ピクセルのアナログ駆動回路に供給された偶数フレーム
行選択信号を示している。偶数フレーム行選択信号の波
形は、図１４の(Ｆ)に示された奇数フレーム行選択信号
と、１フレーム遅れている点を除き、同じである。
【０１３０】行選択制御信号の各々は、映像信号の１つ
の線の期間の間状態１にあり、次の奇数または偶数フレ
ームの対応する線まで状態０にあるものとして、図１４
の(Ｆ)および(Ｇ)に示されている。しかしながら、行選
択制御信号は、それぞれの線の開始時点より後の時点で
状態１に切り替えることも可能である。
【０１３１】図１４の(Ｈ)は、アナログ駆動回路２１４
の奇数フレーム・サンプル記憶コンデンサ２５４Ｏ上の
電圧がフレーム１−３のサンプル・ロード期間の間にど
のように変わるかを示している。サンプル記憶コンデン
サ上の電圧は、初期的に、符号２６１によって示される
ように、映像信号の２回前のフレーム(奇数フレームで
あるフレーム−１)のアナログ・サンプルに対応する。
次に、図１４の(Ｆ)に示された奇数フレーム行選択信号
がフレーム１の第２の線の間オンにされる。この信号に
よって、サンプル選択トランジスタ２５２Ｏがサンプル
記憶コンデンサ２５４Ｏを列バス１３１2へ接続する。
１ピクセルに対応する遅れの後、フレーム１の第２の線
の第２のピクセルに対応するアナログ・サンプルがサン
プル記憶コンデンサに供給される。これによって、コン
デンサ上の電圧は、図１４の(Ｈ)において符号２６３に
よって示されるレベルに変わる。更に２ピクセルに対応
する遅れの後、奇数フレーム行選択信号はオフとされ、
それによって、サンプル記憶コンデンサがサンプル選択
トランジスタを列バスから切り離す。サンプル記憶コン
デンサは、図１４の(Ｈ)に示される奇数フレーム行選択
信号が次にフレーム３の間にオンにされるまで、フレー
ム１のアナログ・サンプルに対応する電圧を持ち続け
る。次に、図１４の(Ｈ)において符号２６５によって示
されるように、サンプル記憶コンデンサはフレーム３の
アナログ・サンプルを受け取る。
【０１３２】偶数フレーム・サンプル・ロード期間の
間、ピクセル・アレイ２０２の第２の行に位置するピク
セルのアナログ駆動回路に偶数フレーム行選択バス１３
３Ｅ2を経由して供給される偶数フレーム行選択信号
は、図１４の(Ｇ)に示されるように、オンにされる。偶
数レーム行選択信号によって、ピクセル・アレイの第２
の行に位置するピクセルだけのアナログ駆動回路の偶数
フレーム・サンプル選択セクションが、列バス１３１1
−１３１4からアナログ・サンプルを受け取ることがで
きる。
【０１３３】図１４の(Ｉ)は、アナログ駆動回路２１４
のサンプル記憶コンデンサ２５４Ｅ上の電圧がフレーム
１−３の間にどのように変化するかを示している。サン
プル記憶コンデンサ上の電圧は、初期的には、符号２６
７によって示されているように、映像信号の前のフレー
ム(偶数フレームのフレーム０)のアナログ・サンプルに
対応する。次に、図１４の(Ｇ)に示されるように、偶数
フレーム行選択信号が、フレーム２の第２の線の間、オ
ンにされる。この信号によって、サンプル選択トランジ
スタ２５４Ｅがサンプル記憶コンデンサ２５２Ｅを列バ
ス１３１2に接続する。１ピクセルに対応する遅れの
後、フレーム２の第２の線の第２番目のピクセルに対応
するアナログ・サンプルがサンプル記憶コンデンサに供
給される。これによって、コンデンサ上の電圧は、図１
４の(Ｉ)における符号２６９によって示されるように、
アナログ・サンプルに対応する１に変わる。更に２ピク
セルに対応する遅れの後、偶数フレーム行選択信号はオ
フとされ、それによって、サンプル選択トランジスタ２
５２Ｅはサンプル記憶コンデンサを列バスから切り離
す。サンプル記憶コンデンサは、フレーム２および３の
サンプル・ロード期間の残りの間、次に偶数フレーム行
選択信号が次の偶数フレーム４(図示されていない)にお
いてオンにされるまで、アナログ・サンプルに対応する
電圧を維持し続ける。
【０１３４】図１４の(Ｊ)−（Ｏ)は、各フレーム期間
において、前のフレームのサンプル・ロード期間にサン
プル選択セクション２２６Ｏおよび２２６Ｅのうちの１
つにロードされた前のフレームのアナログ・サンプルに
応答して、駆動信号発生器２２８がどのように駆動信号
を生成するかを示している。図１４の(Ｊ)はランプ信号
RAMPの波形を示している。図示されている例において、
ランプ信号は、のこぎりの歯の波形を持ち、フレーム期
間の半分に等しい期間を持つ。図面を簡略にするため、
時間軸に対する線形の電圧特性をもつランプ信号が示さ
れているが、非線形特性がむしろ望ましい。非線形特性
は上述のようにガンマ補正の実行を可能にする。図１１
の(Ｊ)において、ランプ信号は低い状態で開始して、次
第に高い状態へ進むように示されている。しかし、これ
は必須ではない。ランプ信号は高い状態で開始して、次
第に低い状態へ進むことも可能である。更に、ランプ信
号は、照光期間の間、低い状態で始まって高い状態へ増
加し、引き続くバランス期間に低状態へ減少すること
も、あるいはその逆とすることも可能である。
【０１３５】図１４の(Ｋ)および(Ｌ)は、比較器２５５
のＡおよびＢ入力部における電圧をそれぞれ示してい
る。加えて、点線は比較器の他方の入力部に供給された
ランプ信号部分の波形を示す。図１４の(Ｂ)に示された
フレーム０の照光期間の開始時点において、図１１の
(Ｄ)で示される奇数制御信号ODDが状態１に変わる。こ
れによって、サンプル出力トランジスタ２５６Ｅおよび
ランプ信号セレクタ・トランジスタ２５７Ｅがオンにさ
れる。同時に、図１４の(Ｅ)に示されるように、偶数制
御信号EVENが状態０に変わり、サンプル出力トランジス
タ２５６Ｏおよびランプ信号セレクタ・トランジスタ２
５７Ｏをオフに変える。従って、図１４の(Ｋ)に示され
るように、偶数サンプル選択セクションのサンプル記憶
コンデンサ２５４Ｅに記憶されている前のフレーム０の
アナログ・サンプルが、比較器２５５のＡ入力部に接続
される。ランプ信号RAMPは比較器のＢ入力に接続され
る。ランプ信号の波形も、図１４の(Ｋ)において、点線
とし示されている。
【０１３６】初期的に比較器のＡ入力のレベルがＢ入力
より高いので、図１４の(Ｍ)の符号２７１によって示さ
れるように、比較器の公称出力は１である。図１４の
(Ｎ)に示される比較器検出向き制御信号SENSEは状態１
にあるので、比較器の検出向きは通常であり、ピクセル
電極１１８に接続された駆動信号は、図１４の(Ｏ)にお
いて符号２７３によって示されているように、照光期間
の第１部分期間において、状態１にある。
【０１３７】フレーム０の照光期間の進展と共にランプ
信号RAMPは増加する。ランプ信号がサンプル記憶コンデ
ンサ２５４Ｅの電圧をわずかに上回る時、比較器２５５
の公称出力状態、従って、ピクセル電極１１８の状態は
１から０へ変わる。これは、照光期間の第１部分期間の
終了を識別する。電極は、図１１の(Ｏ)において記号２
７５によって示されているように、第２部分期間の間、
状態０を維持する。第２部分期間は、フレーム０の照光
期間の残りを構成する。
【０１３８】図１４の(Ｂ)に示されたフレーム０のバラ
ンス期間の開始時に、ランプ信号RAMPのレベルは、図１
４の(Ｊ)に示されているように、ゼロに戻り、比較器２
５５の公称出力は、図１４の(Ｍ)に示されているよう
に、状態を変える。しかしながら、図１４の(Ｎ)に示さ
れているように、比較器向き制御信号SENSEも状態を変
えるので、比較器の実際の出力は不変のままである。従
って、図１４の(Ｏ)において符号２７７によって示され
ているように、ピクセル電極の状態はバランス期間のこ
の第１部分期間の間、不変のままである。
【０１３９】フレーム０のバランス期間の進展と共にラ
ンプ信号RAMPはもう一度増加する。ランプ信号がサンプ
ル記憶コンデンサ２５４Ｅの電圧をわずかに上回る時、
比較器２５５の公称出力状態は０から１へ変わる。比較
器検出向き制御信号は不変のままであるので、ピクセル
電極の状態も０から１へ変わる。これは、バランス期間
の第１部分期間の終了を識別する。電極は、図１４の
(Ｏ)において記号２７９によって示されているように、
バランス期間の残りを構成する第２部分期間の間、この
状態を維持する。空間光変調器はバランス期間の間照光
されない。バランス期間の第１および第２部分期間にお
ける駆動波形の状態は、照光期間の第１および第２部分
期間における駆動波形状態に対して反対であり、そのた
め、ピクセルのＤＣバランスが復元される。
【０１４０】フレーム１の照光期間の開始時点におい
て、図１４の(Ｅ)に示される制御信号は状態１に変わ
る。これは、奇数フレーム・サンプル選択セクション２
２６Ｏのサンプル出力トランジスタ２５６Ｏおよびラン
プ信号セレクタ・トランジスタ２５７Ｏをオンにする。
同時に、奇数制御信号ODDが、図１４の(Ｄ)に示されて
いるように、状態０に変わり、それによって、偶数フレ
ーム・サンプル選択セクション２２６Ｅのサンプル出力
トランジスタ２５６Ｅおよびランプ信号セレクタ・トラ
ンジスタ２５７Ｅがオンになる。従って、図１４の(Ｈ)
に示されているように、フレーム１のサンプル・ロード
期間の間にフレーム１のアナログ・サンプルを記憶した
奇数サンプル選択セクションのサンプル記憶コンデンサ
は、図１４の(Ｌ)に示されているように、比較器２５５
のＢ入力に接続される。図１４の(Ｋ)に示されるよう
に、ランプ信号RAMPは、比較器のＡ入力に接続される。
また、図１４の(Ｌ)において、ランプ信号の波形は点線
として示されている。
【０１４１】比較器２５５のＢ入力上のレベルはＡ入力
上のそれより初期的に高いので、図１４の(Ｍ)において
符号２８１によって示されているように、比較器の公称
出力は０である。図１４の(Ｎ)に示される比較器検出向
き制御信号SENSEは、向きが逆となるように、状態０で
あり、ピクセル電極は、図１１の(Ｏ)において符号２８
３によって示されているように、フレーム１の照光期間
の第１部分期間の間、状態１を維持する。
【０１４２】ランプ信号は、フレーム１の照光期間の進
展と共に、増加する。ランプ信号がサンプル記憶コンデ
ンサ２５４Ｅに記憶されている電圧をわずかに上回る
時、比較器の公称出力は０から１へ変わり、ピクセル電
極の状態は、図１４の(Ｏ)において符号２８５によって
示されているように、１から０へ変わる。空間光変調器
が照光されるフレーム１の照光期間の残りを構成す第２
部分期間の間、電極はこの状態を維持する。
【０１４３】フレーム１のバランス期間の開始時点にお
いて、ランプ信号RAMPのレベルはゼロに戻り、図１４の
(Ｍ)に示される比較器２５５の公称出力は１から０へ変
わる。比較器検出向き制御信号SENSEもまた０から１へ
変わるので、図１４の(Ｏ)において符号２８７によって
示されているように、ピクセル電極の状態は不変のまま
で、フレーム１のバランス期間の第１部分期間の間、フ
レーム１の照光期間の第１部分期間の間の状態と反対と
なる。
【０１４４】フレーム１バランス期間の進展と共に、ラ
ンプ信号は増加する。ランプ信号がサンプル記憶コンデ
ンサ２５４Ｏに記憶された電圧をわずかに上回る時、図
１４の(Ｍ)に示される比較器２５５の公称出力は０から
１へ変わる。比較器検出向き制御信号は不変のままであ
るので、図１４の(Ｏ)において符号２８９によって示さ
れているように、ピクセル電極の状態もまた０から１へ
変わる。ピクセル電極は、フレーム１のバランス期間の
残りを構成する第２部分期間の間、この状態を維持す
る。空間光変調器はフレーム１のバランス期間の間照光
されない。バランス期間の第１および第２部分期間にお
ける駆動波形の状態は、照光期間の第１および第２部分
期間における駆動波形状態に対して反対であり、そのた
め、ピクセルのＤＣバランスが復元される。
【０１４５】フレーム２の照光およびバランス期間の間
のアナログ駆動回路２１４の動作はフレーム０の照光お
よびバランス期間の間場合と同様である。フレーム２の
照光期間の間、アナログ駆動回路は、フレーム２のアナ
ログ・サンプルに応答して、駆動信号をピクセル電極に
適用する。このアナログ・サンプルは、フレーム２サン
プル・ロード期間の間にサンプル記憶コンデンサ２５４
Ｅに記憶されたものである。
【０１４６】図１１の(Ｋ)および(Ｌ)から観察できるよ
うに、電極２１２に適用された駆動信号が状態１にある
照光期間の第１部分期間の長さは、前のフレームの間に
サンプル記憶コンデンサの対応する１つに記憶されたア
ナログ・サンプルのレベルに依存する。フレーム１のア
ナログ・サンプルは比較的低いレベルを持ち、フレーム
２のアナログ・サンプルは比較的高いレベルを持つ。こ
れらアナログ・サンプルに応答するフレーム１およびフ
レーム２照光期間間の第１部分期間によって構成される
照光期間の割合は、アナログ・サンプルのレベルに依存
する。
【０１４７】図１５は、図１３に示されたアナログ駆動
回路２１４において切り替え型向き比較器２５５として
使用される回路の１例を示す。比較器２５５は、その出
力が排他論理和(ＸＯＲ)ゲート３１３の１つの入力に供
給される従来技術の比較器３１１から構成される。制御
信号SENSEは、バス２６０を経由してクロック発生器１
４２からすべてのピクセルのアナログ駆動回路へ分配さ
れる。制御信号SENSEが状態１にある時、比較器２５５
の検出向きは、従来の比較器３１１のそれと同じもので
ある。制御信号SENSEが状態０にある時、比較器２５５
の検出向きは、従来の比較器３１１の向きと逆のもので
ある。
【０１４８】上述された空間光変調器の実施形態におい
て、アナログ・サンプルは、列バス１３１1−１３１4に
よってピクセルに分配される。実際の実施形態において
は、列バスは長く、相当な静電容量を持つので、それを
経由して電送されるアナログ・サンプルは遅延する。更
に、図８の(Ｄ)を図８の(Ｊ)−(Ｍ)との比較から観察さ
れるように、映像信号の各線の最後のアナログ・サンプ
ルが列バス１３１4に送出されるのとほぼ同時に、行選
択バス１３３1−１３３4の各々の上の制御信号がオフに
される。これは、列バス上の伝送遅延とともに、ピクセ
ル・アレイの右側にあるピクセルのアナログ駆動回路へ
ロードされるアナログ・サンプルが完全な量より少なく
なる結果を招く。問題は、特にサンプリング回路１３２
から離れているピクセル、例えば、図５および図１２の
例におけるピクセル・アレイの右上のピクセルにおい
て、特に厳しい。この問題は、図１６に示されているサ
ンプル導出／分配回路の実施形態３０４を使用して克服
することができる。図１６の実施形態は、図５に示され
たサンプル導出／分配回路実施形態の１つのバリエーシ
ョンであり、図６に示されたアナログ駆動回路を使用す
る。図１２、図１８および図２１に示されている実施形
態は同じように修正されることができる。
【０１４９】図１６に示されるサンプル導出／分配回路
３０４において、行選択バスは、ピクセル・アレイの中
央において２つのセクションに分割され、行選択バス１
３３Ｌ1−１３３Ｌ4および１３３Ｒ1−１３３Ｒ4という
２つのセットが形成される。左側の行選択バス１３３Ｌ
1−１３３Ｌ4は、ピクセル・アレイの左半分(この例で
は列１および列２)のピクセルのアナログ駆動回路の行
選択入力、および、左側の行セレクタ１３４Ｌの出力に
接続される。右側の行選択バス１３３Ｒ1−１３３Ｒ
4は、ピクセル・アレイの右半分(この例では列３および
列４)のピクセルのアナログ駆動回路の行選択入力、お
よび、右側の行セレクタ１３４Ｒの出力に接続される。
左および右の行セレクタは、図５を参照して上述した行
セレクタ１３４と同一であるので、ここでは説明を行わ
ない。行セレクタ１３４の場合に記述したクロック信号
LINEが、左側の行セレクタのクロック入力部１３４Ｌに
供給され、それは、また、２分の１行遅延器を経由して
右側の行セレクタ１３４Ｒへも供給される。
【０１５０】図１６に示されるサンプル導出／分配回路
３０４の動作を、図１７を参照して、以下に記述する。
図１７の(Ａ)−(Ｄ)は、映像信号の１つのフレームのピ
クチャ期間において、サンプル／保有回路１３８1−１
３８4の制御入力に接続される制御線１３９1−１３９4
上の制御信号波形を示している。アナログ・サンプル
は、これら波形の降下終端部においてそれぞれの列バス
１３１1−１３１4上に送出される。
【０１５１】左側の行セレクタ１３４Ｌの動作は、図８
の(Ｊ)−(Ｍ)を参照して上述した行セレクタ１３４の動
作と同じである。図１７の(Ｅ)に示されているように、
行選択バス１３３Ｌ1の制御信号は、映像信号の第１の
線の開始時点において状態１に変わり、第１の線の終了
までその状態１を維持する。しかしながら、第１の線の
後半の間、列バス１３11および１３１2を経由して行選
択バス１３３Ｌ1に接続されたアナログ駆動回路にその
出力が接続しているサンプル／保持回路１３８1および
１３８2によっていかなるサンプリングも実行されな
い。従って、行選択バス１３３Ｌ1に接続されたピクセ
ル・アレイの第１の行のアナログ駆動回路は、それぞれ
のアナログ・サンプルを受け取るため線期間の半分に対
応する時間を持つ。
【０１５２】右側の行セレクタ１３４Ｒの動作は、図８
の(Ｊ)−(Ｍ)を参照して上述した行セレクタ１３４の動
作と同じであるが、線期間の半分だけ遅延している点が
相違する。図１７の(Ｆ)に示されているように、行選択
バス１３３Ｒ1の制御信号は、映像信号の第１の線の最
初の半分の間、状態０にあり、その後半部分において状
態１に変わる。状態変更の後、サンプル／保有回路１３
８3および１３８4は、映像信号の第１の線のあらゆるア
ナログ・サンプルを列バス１３１3および１３１4へ供給
する。従って、行選択バス１３３Ｒ1に接続されるピク
セル・アレイの第１の行のアナログ駆動回路は、映像信
号の第１の線のアナログ・サンプルがそれぞれの列バス
に送出されるとそれらアナログ・サンプルを受け取るこ
とができる。
【０１５３】行選択バス１３３Ｒ1は、映像信号の第１
の線の残りの期間、および、映像信号の第２の線の最初
の半分の期間、図１７の(Ｆ)に示されるように、状態１
を保つ。第２の線の前半の間、列バス１３13および１３
１4を経由して行選択バス１３３Ｒ1に接続されたアナロ
グ駆動回路にその出力が接続しているサンプル／保持回
路１３８3および１３８4によって、いかなるサンプリン
グも実行されない。従って、行選択バス１３３Ｒ1に接
続されたピクセル・アレイの第１の行のアナログ駆動回
路は、それぞれのアナログ・サンプルを受け取ることが
できるように線期間の半分に対応する時間を持つ。
【０１５４】行セレクタ１３４Ｒおよび１３４Ｌは、映
像信号の残りのフレームの線２−４の間も同様に動作す
る。図示された例において、行選択バスは左右対称に分
割されている。しかし、これは必須ではなく、行選択バ
スは、遅延モジュール１３５の遅延に適切な変更を加え
て、左右非対称に分割することも可能である。左側の行
セレクタ１３４Ｌによって制御される場合アナログ・サ
ンプルを受け取る充分な時間がないような各線の終端部
近傍に位置するアナログ駆動回路だけを右側行セレクタ
１３４Ｒが制御するように、回路を構成することも可能
である。
【０１５５】図１７の(Ｅ)および(Ｆ)において示された
例において、各行セレクタの各出力は線１期間の間状態
１にある。しかしこれは必須ではない。行選択バス１３
３Ｌ1および１３３Ｒ1の制御信号は、線１の開始時点お
よび中間点にそれぞれ状態１に切り替わるように、図１
７(Ｅ)および(Ｆ)に示されている。しかしながら、行選
択制御信号は、線１の開始時点および中間点それぞれの
後の時点において状態１に切り替わることも可能であ
る。更に、これらの制御信号は、線１の終了時点および
線２の中間時点において、状態０に転換するように示さ
れている。しかしながら、これらの制御信号が、それら
に接続しているアナログ駆動回路の最も長い設定時間よ
り長く状態１を維持している限り、それら制御信号は、
線１の終了時点および線２の中間時点の前の任意の時点
に状態０に切り替わってもよい。アナログ駆動回路の設
定時間は、アナログ駆動回路が接続しているサンプル／
保有回路からアナログ駆動回路にアナログ・サンプルが
完全に転送されるために必要な時間である。
【０１５６】図５および図６で示された実施形態に基づ
いたカラー表示装置の例が、図１８および図１９に示さ
れている。これら図においては、それぞれ対応するエレ
メントは同じ参照符号を使用して識別されている。図１
８および図１９に示されている実施形態において、典型
的アナログ駆動回路３１４のサンプル選択セクション３
２６は、カラー映像信号の各カラー・コンポーネントに
対して１つ、すなわち合計３つのサンプル記憶コンデン
サ１５４Ｒ、１５４Ｇおよび１５４Ｂを含む。並列サン
プル導出／分配回路４０４が、カラー映像信号の各カラ
ー・コンポーネントに対して１つすなわち合計３つのサ
ンプリング回路１３２Ｒ、１３２Ｇおよび１３２Ｂを含
む。サンプリング回路は、各々、カラー映像信号の１つ
のカラー・コンポーネントからアナログ・サンプルを取
り出し、ピクセル・アレイ１０２の各列毎に３つのカラ
ー・コンポーネントに特有の列バスのうちの１つを経由
してそれぞれのサンプル記憶コンデンサへアナログ・サ
ンプルを分配する。例えば、ピクセル・アレイの第１の
列に関する列カラー・コンポーネント固有列バスは、１
３１Ｒ1、１３１Ｇ1および１３１Ｂ1である。
【０１５７】図１９に示されているアナログ駆動回路３
１４の駆動信号発生器３２８にいて、サンプル出力トラ
ンジスタ１５６Ｒ、１５６Ｇおよび１５６Ｂは、順次供
給される選択制御信号RSEL、GSELおよびBSELにそれぞれ
応答して、サンプル記憶コンデンサ１５４Ｒ、１５４Ｇ
および１５４Ｂに記憶されたアナログ・サンプルをラン
プ・コンデンサ１６０およびインバータ１６６に順次接
続するように動作する。カラー映像信号の各フレーム毎
に、駆動信号発生器は、それぞれ３つのアナログ・サン
プルの各々に対応した３つの駆動信号を生成する。駆動
信号の各々の照光期間の間、ＬＥＤ６９−７１のうちの
１つが、アナログ・サンプルが導出されたカラー・コン
ポーネントに対応するそれぞれ異なるカラーの光で空間
光変調器を照光する。駆動信号の各々のバランス期間の
間に、ピクセルのＤＣバランスが回復する。この実施形
態においては、各カラーに関する表示期間は、カラー映
像信号の１つのフレームのピクチャ期間の１／３の持続
時間を持つ。図１９に示されている駆動信号発生器３２
８は、図１０で示されたオフセット補正回路を組み込む
ことができる。
【０１５８】カラー表示装置の好ましい実施形態は、図
１８に示されている並列サンプル導出／分配回路４０４
を使用するが、アナログ駆動回路に関しては図２０に示
されているアナログ駆動回路４１４を使用する。アナロ
グ駆動回路のサンプル選択セクション３２６は、図１９
に示されているアナログ駆動回路３１４のものと同じで
ある。アナログ駆動回路４１４の駆動信号発生器４２８
は、図１９に示されている駆動信号発生器３２８のサン
プル出力トランジスタ１５６Ｒ、１５６Ｇおよび１５６
Ｂ、ならびに、図１３に示されたアナログ駆動回路２１
４の駆動信号発生器２２８の入力転換回路および切り替
え型向き比較器２５５を組み入れている。トランジスタ
２５６Ｏ、２５７Ｏ、２５６Ｅおよび２５７Ｅ、ならび
に、制御信号ODDおよびEVENから構成される入力転換回
路は、ランプ信号バス２６２と、一方はサンプル出力ト
ランジスタ１５６Ｒ、１５６Ｇ、１５６Ｂ、他方は比較
器２５５の入力ＡおよびＢの間に配置されている。サン
プル出力トランジスタは、順次供給される選択制御信号
RSEL、GSE、LBSELにそれぞれ応答して、サンプル記憶コ
ンデンサ１５４Ｒ、１５４Ｇ、１５４Ｂに記憶されてい
るアナログ・サンプルを入力転換回路を経由して比較器
の入力に順次接続するように動作する。
【０１５９】入力転換回路は、制御信号EVENおよびODD
に応答して動作する。これらの制御は、映像信号の奇数
および偶数番号フレームの間で逆位相に状態を変える。
制御信号SENSEは、比較器の検出向きを変えて、入力転
換回路のアクションを考慮に入れ、各表示期間の照光期
間とバランス期間の間で比較器の向きを逆にする。入力
転換回路は、上述のように、連続的フレームにおける比
較器のオフセット誤差を平準化させる。
【０１６０】図１２および図１３に示されている実施形
態に基づいたカラー表示装置において使用される順次ロ
ード・サンプル導出回路５０４の１つの例が、図２１に
示されている。図２１においては、図１２と同じエレメ
ントは同じ符号で識別されている。図２１の実施形態に
おいて、ピクセルのアナログ駆動回路は、図１３で示さ
れたアナログ駆動回路２１４と同一である。サンプル導
出／分配回路５０４において、ＲＧＢシーケンサ２１１
が、カラー映像信号をカラー順次映像信号に変換する。
カラー順次映像信号においては、カラー映像信号の各フ
レームの３つのカラー・コンポーネントがカラー順次映
像信号のフレームとして連結される。カラー映像信号を
生成するグラフィックス・アダプタ能力に従って、ＲＧ
Ｂシーケンサ２１１は単純とも複雑ともなる。
【０１６１】グラフィックス・アダプタがカラー順次映
像信号を生成することができるならば、ＲＧＢシーケン
サは省略される。グラフィックス・アダプタが、例え
ば、約１００Ｈｚ、好ましくは１８０Ｈｚを超えるフレ
ーム率の能力を持つ従来技術のグラフィックス・アダプ
タであれば、ＲＧＢシーケンサは３方向スイッチであ
る。このスイッチは、カラー映像信号の連続的フレーム
の赤、緑および青のカラー・コンポーネントをカラー順
次映像信号のフレームとし選択する。このスイッチは、
カラー映像信号の第１のフレームの赤コンポーネント、
第２のフレームの緑コンポーネントおよび第３のフレー
ムの青コンポーネントをカラー順次映像信号のそれぞれ
第１のフレーム、第２のフレームおよび第３のフレーム
として選択する。以下、シーケンスは反復する。すなわ
ち、スイッチは、カラー映像信号の第４のフレームの赤
コンポーネントをカラー順次映像信号の第４のフレーム
として選択する。
【０１６２】グラフィックス・アダプタが高いフレーム
率の能力を持っていない場合、ＲＧＢシーケンサ２１１
は、カラー映像信号の各フレームの各カラー・コンポー
ネントのサンプルをとる。各カラー・コンポーネントか
ら導出されたサンプルは一時的に記憶され、次に、オリ
ジナルのサンプリング率の３倍のクロック速度でカラー
・コンポーネントの順序で順次読み出される。代替的方
法としては、オリジナルのサンプリング率と等しいクロ
ック速度を使用して、３つのサンプル毎に１つだけを読
み出すようにすることも可能である。その結果として生
ずるカラー順次ビットストリームは、カラー順次映像信
号を生成するデジタル／アナログ変換に依存する。
【０１６３】サンプリング回路１３２は、クロック発生
器２４２によって生成されるピクセル率でカラー順次映
像信号からアナログ・サンプルを取り出し、列バスにそ
のアナログ・サンプルを供給する。カラー映像信号のフ
レーム期間に対応する時間内に、ピクセル・アレイの各
ピクセルは、カラー映像信号のフレームの３つのカラー
・コンポーネントに対応するからカラー順次映像信号の
３つの連続フレームの各々から導出されるサンプルを受
け取る。カラー順次映像信号の各フレームのアナログ・
サンプルがピクセル・アレイ２０２を構成している各ピ
クセルのアナログ駆動回路のサンプル選択セクションの
うちの１つにロードされた後、アナログ駆動回路の波形
発生器がアナログ・サンプルに応答して駆動信号を生成
する。駆動信号の表示期間の照光期間の間に、ＬＥＤ６
９−７１のうちの１つが、アナログ・サンプルが導出さ
れたカラー・コンポーネントに対応するカラーの光で、
空間光変調器を照光する。表示期間のバランス期間に、
駆動信号はピクセルのＤＣバランスを元に戻す。この実
施形態において、表示期間は、カラー順次映像信号のフ
レーム期間と等しい持続時間を持つ。
【０１６４】上記の実施形態が種々の典型的論理状態、
信号状態、トランジスタ・タイプ、および行並びに列を
用いて記述されたが、上記実施形態は、全く正反対の論
理状態、信号状態、トランジスタ・タイプ、および行並
びに列を持つことができる。本発明を上記特定の実施形
態を参照して詳細に記述したが、本発明はそのような実
施形態に厳密に限定されるべきではなく、本発明の理念
を逸脱することなく上記実施形態に種々の修正を加える
ことが可能である点は理解されるべきことであろう。
【０１６５】本発明には、例として次のような実施様態
が含まれる。
【０１６６】（１）映像信号から導出されるアナログ・
サンプルに応答してピクセル電極を駆動するアナログ駆
動回路であって、サンプル・ロード期間の間に上記アナ
ログ・サンプルを受け取り一時的に記憶するサンプル選
択セクションと、上記サンプル・ロード期間に引き続く
表示期間の間に、上記サンプル選択セクションに一時的
に記憶されたアナログ・サンプルに実質的に比例する持
続時間を有する第１部分期間および上記第１部分期間に
対して持続時間の観点から補完関係にある第２部分期間
というシーケンスから構成される駆動信号を生成して、
その駆動信号を上記ピクセル電極に適用する駆動信号発
生器と、を備えるアナログ駆動回路。
【０１６７】（２）上記映像信号が、各々が１つのフレ
ーム期間を持つ交互に入れ替わる複数の奇数フレームお
よび複数の偶数フレームから構成され、上記サンプル選
択セクションが、上記アナログ・サンプルが上記奇数フ
レームの１つから取り出される時にのみ上記アナログ・
サンプルを受け取りそして記憶する奇数サンプル選択セ
クションであり、該アナログ駆動回路が、上記アナログ
・サンプルが上記偶数フレームの１つから取り出される
時にのみ上記アナログ・サンプルを受け取りそして記憶
する偶数サンプル選択セクションを更に備え、アナログ
・サンプルが上記偶数フレームの１つから取り出される
サンプル・ロード期間の各々と並列する表示期間の間
に、上記駆動信号発生器が上記奇数サンプル選択セクシ
ョンに記憶されているアナログ・サンプルに応答して駆
動信号を生成し、アナログ・サンプルが上記奇数フレー
ムの１つから取り出されるサンプル・ロード期間の各々
と並列する表示期間の間に、上記駆動信号発生器が上記
偶数サンプル選択セクションに一時的に記憶されている
アナログ・サンプルに応答して駆動信号を生成する、上
記（１）に記載のアナログ駆動回路。
【０１６８】（３）上記映像信号がカラー順次映像信号
である、上記（１）または（２）に記載のアナログ駆動
回路。
【０１６９】（４）上記駆動信号発生器が、ガンマ補正
を提供する非線形傾斜を持つランプ信号に応答して動作
する、上記（１）乃至（３）のいずれかに記載のアナロ
グ駆動回路。
【０１７０】（５）上記サンプル選択セクションが、サ
ンプル記憶エレメントと、上記アナログ・サンプルを上
記サンプル記憶エレメントに受け入れるため上記サンプ
ル・ロード期間の間開けられ、上記表示期間の間閉じら
れるサンプル選択ゲートと、上記サンプル記憶エレメン
トと上記駆動信号発生器の間に配置され、上記表示期間
の間または上記表示期間の前のいずれかに開かれるサン
プル出力ゲートと、を含む、上記（１）乃至（４）のい
ずれかに記載のアナログ駆動回路。
【０１７１】（６）上記駆動信号発生器が上記駆動信号
を生成する比較器を含み、上記比較器が、上記表示期間
と等しい持続時間を持つランプ信号が接続される第１の
入力部と、上記サンプル選択セクションが接続される第
２の入力部と、を含み、該アナログ駆動回路が奇数およ
び偶数サンプル選択セクションを含む時、上記サンプル
選択セクションと上記比較器の第２入力部の間に配置さ
れ、連続する表示期間において上記奇数サンプル選択セ
クションおよび上記偶数サンプル選択セクションを上記
比較器の上記第２入力部に交互に接続する切り替えエレ
メントを更に備える、上記（１）乃至（５）のいずれか
に記載のアナログ駆動回路。
【０１７２】（７）上記駆動信号発生器が、入力部およ
び出力部を持ち、上記駆動信号を生成するインバータ
と、上記インバータの上記入力部ならびに上記サンプル
選択セクションに接続される第１の電極およびランプ信
号に接続される第２の電極を有するコンデンサと、上記
表示期間に先立ち上記コンデンサを放電するリセット・
スイッチと、を含み、該アナログ駆動回路が奇数および
偶数サンプル選択セクションを含む時、上記サンプル選
択セクションと上記コンデンサの第１電極ならびに上記
インバータの上記入力部の間に配置され、連続する表示
期間において上記奇数サンプル選択セクションおよび上
記偶数サンプル選択セクションを上記コンデンサの上記
第１電極および上記インバータの上記入力部に交互に接
続する切り替えエレメントを更に備える、上記（１）乃
至（５）のいずれかに記載のアナログ駆動回路。
【０１７３】（８）第１の部分期間および第２の部分期
間からなる上記シーケンスが第１の部分期間および第２
の部分期間からなる第１のシーケンスであって、その持
続期間は上記表示期間の２分の１であり、上記駆動信号
発生器が、上記第１の部分期間の間第１の電気的状態に
あり上記第２の部分期間の間第２の電気的状態にある駆
動信号を生成し、上記駆動信号が上記第２の電気的状態
におかれる第１部分期間および上記駆動信号が上記第１
の電気的状態におかれる第２部分期間からなる第２のシ
ーケンスから構成される駆動信号を更に生成する、上記
（１）乃至（５）のいずれかに記載のアナログ駆動回
路。
【０１７４】（９）上記駆動信号発生器が、上記駆動信
号を生成し、検出向き信号によって設定され、上記表示
期間の中間点において状態を変更する検出向きを持つ比
較器を含み、上記比較器が、上記表示期間の２分の１と
等しい持続時間を持つランプ信号が接続される第１の入
力部と、上記サンプル選択セクションが接続される第２
の入力部と、を含み、該アナログ駆動回路が奇数および
偶数サンプル選択セクションを含む時、上記サンプル選
択セクションと上記比較器の上記第２入力部の間に配置
され、連続する表示期間において上記奇数サンプル選択
セクションおよび上記偶数サンプル選択セクションを上
記比較器の上記第２入力部に交互に接続する切り替えエ
レメントを付加的に備える、上記（８）に記載のアナロ
グ駆動回路。
【０１７５】（１０）上記駆動信号発生器が、上記駆動
信号を生成する比較器を含み、上記比較器が、第１の入
力部、第２の入力部を含み、連続的表示期間において反
対の状態を持つ向き制御信号によって設定される検出向
きを持ち、連続する表示期間の間に表示期間の２分の１
の持続時間を持つランプ信号を上記比較器の第１入力部
および第２入力部に交互に接続する第１の切り替えエレ
メントと、アナログ駆動回路が単一サンプル選択セクシ
ョンを含む時には連続する表示期間の間に上記サンプル
選択セクションを上記比較器の第２入力部および第１入
力部に交互に接続し、該アナログ駆動回路が奇数および
偶数サンプル選択セクションを含む時には連続するフレ
ーム期間の間に奇数サンプル選択セクションを上記比較
器の上記第２入力部にそして偶数サンプル選択セクショ
ンを上記比較器の上記第１入力部にそれぞれ交互に接続
する第２の切り替えエレメントと、を更に備える上記
（１）乃至（５）、または上記（８）のいずれかに記載
のアナログ駆動回路。
【０１７６】（１１）上記駆動信号発生器が、入力部お
よび出力部を持つ第１のインバータと、出力部および上
記第１のインバータの上記出力部に接続される入力部を
持つ第２のインバータと、上記第１のインバータの上記
入力部および上記サンプル選択セクションに接続される
第１の電極および上記表示期間の２分の１と等しい持続
時間を持つランプ信号に接続される第２の電極を有する
コンデンサと、上記表示期間に先立ち上記コンデンサを
放電するリセット・スイッチと、上記第１のインバータ
の出力および上記第２のインバータの出力に接続され、
上記表示期間の中間点で状態を変更する向き制御信号に
応答して、第１のインバータおよび第２のインバータの
１つの出力を駆動信号として取り出す切り替えエレメン
トと、を含む、上記（８）に記載のアナログ駆動回路。
【０１７７】（１２）上記駆動信号発生器が、サンプル
選択セクションに上記インバータの入力部を連結するカ
ップリング・コンデンサと、上記表示期間に先立ち上記
第１のインバータの出力を上記第１のインバータの入力
部に一時的に接続する追加スイッチと、を付加的に含
み、上記追加スイッチが上記第１のインバータの出力部
を上記第１のインバータの入力部に接続する時、上記リ
セット・スイッチがあらかじめ定められたインバータし
きい値電圧と等しい状態を持つ基準信号に接続される、
上記（７）または（１１）に記載のアナログ駆動回路。
【０１７８】（１３）上記映像信号が複数のカラーの各
々に関するカラー・コンポーネントを含み、上記サンプ
ル選択セクションが、各カラー・コンポーネントに対応
するサンプル記憶エレメントと、各カラー・コンポーネ
ントのアナログ・サンプルをそれぞれ対応する上記サン
プル記憶エレメントに受け入れるため上記サンプル・ロ
ード期間に開けられるサンプル選択ゲートと、を含み、
該アナログ駆動回路が、上記サンプル記憶エレメントの
各々と上記駆動信号発生器の間に配置され、各サンプル
記憶エレメントに記憶されたアナログ・サンプルを上記
駆動信号発生器に接続するように順次動作するサンプル
出力ゲートを更に備え、上記駆動信号発生器が、各サン
プル記憶エレメントに記憶されているアナログ・サンプ
ルに応答して上記駆動信号を順次生成する、上記（１）
に記載のアナログ駆動回路。
【０１７９】（１４）上記駆動信号発生器が、上記駆動
信号を生成する比較器を含み、上記比較器が、第１の入
力部、第２の入力部を含み、連続的フレーム期間におい
て反対の状態を持つ向き制御信号によって設定される検
出向きを持ち、連続するフレーム期間の間に該フレーム
期間の２分の１の持続時間を持つランプ信号を上記比較
器の第１入力部および第２入力部に交互に接続する第１
の切り替えエレメントと、連続する表示期間の間に上記
サンプル出力ゲートを上記比較器の第２入力部および上
記比較器の第１入力部に交互に接続する第２の切り替え
エレメントと、を更に備える、上記（１３）に記載のア
ナログ駆動回路。
【０１８０】（１５）上記第１部分期間および上記第２
部分期間は、開始時点を持ち、上記駆動信号が、上記第
１の部分期間の開始時点において第１の極性を持ち、上
記第２の部分期間の開始時点において上記第１の極性と
反対の第２の極性を持つパルスから構成される、上記
（１）に記載のアナログ駆動回路。
【０１８１】（１６）上記駆動信号発生器が交流接続出
力部を含む、上記（１）に記載のアナログ駆動回路。
【０１８２】
【発明の効果】本発明によって、映像信号またはグラフ
ィックス・データに応答して動作し、しかも、従来技術
のデジタル駆動マイクロ・ディスプレイが持つサイズ、
重量および複雑性の観点からの欠点を克服した小型表示
装置が提供される。また、本発明のアナログ駆動回路の
電力消費は、同等の処理性能のデジタル駆動回路より少
なく、更に、デジタル駆動回路を使用する表示装置に比
較して、本発明のアナログ駆動回路を持つ表示装置は、
電子光学材料の切り替え速度に対する性能上の依存性が
少ない。
【図面の簡単な説明】
【図１】本発明に従う方法を実行するために使用するこ
とができる表示装置の構造を示すブロック図である。
【図２】図３と共に、図１に示された表示装置の空間光
変調器の詳細を示すブロック図である。
【図３】図２と共に、図１に示された表示装置の空間光
変調器の詳細を示すブロック図である。
【図４】(Ａ)−(Ｄ)は、アナログ・サンプルが映像信号
から導出され、図２および図３で示された空間光変調器
のピクセル・アレイにおける各ピクセルのアナログ駆動
回路に分配される様態を示すブロック図であり、（Ｅ）
は、ピクセル・アレイの１つの典型的ピクセルのアナロ
グ駆動回路のサンプル選択セクションに記憶される上記
(Ａ)−(Ｃ)で示された映像信号の３つのフレームから導
出されるアナログ・サンプルを示すブロック図であり、
(Ｆ)は、上記(Ｅ)に示されたアナログ・サンプルに応答
してアナログ駆動回路によって生成される駆動信号を示
すブロック図である。
【図５】本発明に従う方法を実行するために使用するこ
とができるモノクロ表示装置の第１の実施形態のピクセ
ル・アレイおよびサンプル導出／分配回路を示すブロッ
ク図である。
【図６】本発明に従う表示装置の第１の実施形態の典型
的アナログ駆動回路のブロック図である。
【図７】図５で示された表示装置の実施形態の動作を示
す波形図である。
【図８】図５で示されたサンプル導出／分配回路の実施
形態の動作を示す波形図である。
【図９】図６で示されたアナログ駆動回路の実施形態の
動作を示す波形図である。
【図１０】図６で示されたアナログ駆動回路の実施形態
の１つのバリエーションを示すブロック図である。
【図１１】図１０で示された実施形態のオフセットを最
小にする回路の動作を示す波形図である。
【図１２】本発明に従う方法を実行するために使用する
ことができるモノクロ表示装置の第２の実施形態のピク
セル・アレイおよびサンプル導出／分配回路を示すブロ
ック図である。
【図１３】本発明に従う表示装置の第２の実施形態の典
型的アナログ駆動回路のブロック図である。
【図１４】図１２および図１３で示された表示装置、サ
ンプル導出／分配回路およびアナログ駆動回路の実施形
態の動作を示す波形図である。
【図１５】本発明に従うアナログ駆動回路における使用
に適切な切り替え型検出比較器の１例を示すブロック図
である。
【図１６】モノクロ表示装置の第２の実施形態の１つの
バリエーションのピクセル・アレイおよびサンプル導出
／分配回路を示すブロック図である。
【図１７】図１６に示されたサンプル導出／分配回路の
実施形態の動作を示す波形図である。
【図１８】本発明に従う方法を実行するために使用する
ことができるカラー表示装置の第１の実施形態のピクセ
ル・アレイおよび並列ロード・サンプル導出／分配回路
を示すブロック図である。
【図１９】本発明に従うカラー表示装置の第１の実施形
態に使用される典型的アナログ駆動回路の第１のタイプ
のブロック図である。
【図２０】本発明に従うカラー表示装置の第１の実施形
態に使用される典型的アナログ駆動回路の第２のタイプ
のブロック図である。
【図２１】本発明に従う方法を実行するために使用する
ことができるカラー表示装置の第２の実施形態のピクセ
ル・アレイおよび順次ロード・サンプル導出／分配回路
を示すブロック図である。
【符号の説明】
１５ 光源 ３１ 電子光学材料 １００ 表示装置 １０２ ２次元ピクセル・アレイ １１４、２１４，３１４ アナログ駆動回路 １１８ 電極 １２２ アナログ・サンプリング回路 １２４ サンプル分配回路 １２６、２２６、３２６ サンプル選択セクション １２８、２２８、３２８、４２８ 駆動信号発生器 １３１ 列バス １３３ 出力部 １３４ 行セレクタ １５２ 入力ゲート
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎ ｉａ Ｕ．Ｓ．Ａ. (72)発明者 ニーラ・ビー・ガディス アメリカ合衆国95070カリフォルニア州 サラトガ、オン・オービット・ドライブ 15560 (72)発明者 リチャード・シー・ウォーカー アメリカ合衆国94306−1315カリフォル ニア州パロ・アルト、オバーリン・スト リート 2060 (56)参考文献 特開 平５−328269（ＪＰ，Ａ) 特開 平８−137442（ＪＰ，Ａ) 特開 平３−64791（ＪＰ，Ａ) 特開 昭61−14697（ＪＰ，Ａ) 特開 昭64−9498（ＪＰ，Ａ) 特開 昭62−289070（ＪＰ，Ａ) 特開 昭60−59389（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】行および列の２次元アレイに配列された複
    数のピクセルの電極に対応して設けられた複数のアナロ
    グ駆動回路を有するアナログ駆動装置であって、それぞ
    れのアナログ駆動回路は、 サンプル・ロード期間の間に、映像信号のフレームから
    導出されたアナログ・サンプルから、駆動するピクセル
    に対応するアナログ・サンプルを選択して受け取り、該
    アナログ・サンプルを一時的に記憶するサンプル選択セ
    クションと、 上記サンプル・ロード期間に続く表示期間の間に、上記
    サンプル選択セクションに一時的に記憶されたアナログ
    ・サンプルに実質的に比例する持続時間を持つ駆動信号
    を生成し、対応するピクセルの電極に該駆動信号を印加
    する駆動信号発生器とを備えており、 上記表示期間の間に、上記それぞれの駆動信号発生器に
    よるそれぞれの駆動信号の生成および印加をそれぞれの
    ピクセルについて同時に実行して上記フレームを表示さ
    せるクロックを上記駆動信号発生器に供給するクロック
    発生器を備えるアナログ駆動装置 。
  2. 【請求項２】行および列の２次元アレイに配列された複
    数のピクセルの電極に対応して設けられた複数のアナロ
    グ駆動回路を有するアナログ駆動装置であって、映像信
    号のフレームは、同じフレーム期間を持ち交互に入れ替
    わる複数の奇数フレームおよび複数の偶数フレームから
    構成されており、それぞれのアナログ駆動回路が、 奇数サンプル・ロード期間の間に、映像信号の奇数フレ
    ームから導出されたアナログ・サンプルから、駆動する
    ピクセルに対応するアナログ・サンプルを選択して受け
    取り、該アナログ・サンプルを一時的に記憶する奇数サ
    ンプル選択セクションと、 偶数サンプル・ロード期間の間に、映像信号の偶数フレ
    ームから導出されたアナログ・サンプルから、駆動する
    ピクセルに対応するアナログ・サンプルを選択して受け
    取り、該アナログ・サンプルを一時的に記憶する偶数サ
    ンプル選択セクションと、 上記奇数サンプル・ロード期間に続く奇数表示期間の間
    は、上記奇数サンプル 選択セクションに一時的に記憶さ
    れたアナログ・サンプルに実質的に比例する持続時間を
    持つ駆動信号を生成して、対応するピクセルの電極に該
    駆動信号を印加し、上記偶数サンプル・ロード期間に続
    く偶数表示期間の間は、上記偶数サンプル選択セクショ
    ンに一時的に記憶されたアナログ・サンプルに実質的に
    比例する持続時間を持つ駆動信号を生成して、対応する
    ピクセルの電極に該駆動信号を印加する駆動信号発生器
    とを備えており、 上記奇数サンプル・ロード期間および上記偶数表示期間
    が時間的に並行し、上記偶数サンプル・ロード期間およ
    び上記奇数表示期間が時間的に並行し、上記奇数および
    偶数表示期間の間に、上記それぞれの駆動信号発生器に
    よるそれぞれの駆動信号の生成および印加をそれぞれの
    ピクセルについて同時に実行させるクロックを上記駆動
    回路に供給し、上記奇数および偶数フレームを交互に表
    示させるクロック発生器を備えるアナログ駆動装置。
  3. 【請求項３】上記映像信号がカラー順次映像信号である
    請求項１または請求項２に記載のアナログ駆動装置。
  4. 【請求項４】上記駆動信号発生器が、ガンマ補正を提供
    する非線形傾斜を持つランプ信号に応答して動作する請
    求項１または請求項２に記載のアナログ駆動装置。
  5. 【請求項５】上記サンプル選択セクションが、 サンプル記憶エレメントと、 上記アナログ・サンプルを上記サンプル記憶エレメント
    に受け入れるため上記サンプル・ロード期間の間開けら
    れ、上記表示期間の間閉じられるサンプル選択ゲート
    と、 上記サンプル記憶エレメントおよび上記駆動信号発生器
    の間に配置され、上記表示期間の間または上記表示期間
    の前のいずれかに開かれるサンプル出力ゲートと、 を備える請求項１に記載のアナログ駆動装置。
  6. 【請求項６】上記駆動信号発生器は比較器を備えてお
    り、該比較器が、 上記表示期間に等しい持続時間を持つランプ信号を発生
    するランプ発生器に接続された第１の入力部と、 上記サンプル選択セクションに接続された第２の入力部
    とを有し、 上記表示期間の間、上記サンプル選択セクションに一時
    的に記憶されたアナログ・サンプルを上記ランプ信号と
    比較することにより、上記アナログ・サンプルに実質的
    に比例する持続時間を持つ駆動信号を生成する請求項１
    に記載のアナログ駆動装置。
  7. 【請求項７】上記駆動信号発生器は、 上記表示期間に等しい持続時間を持つランプ信号を発生
    するランプ発生器に接続された第１の入力部、および第
    ２の入力部を有する比較器と、 上記奇数および偶数サンプル選択セクションと上記比較
    器の第２の入力部との間に配置され、奇数表示期間は上
    記奇数サンプル選択セクションを上記比較器の第２の入
    力部に接続し、偶数表示期間は上記偶数サンプル選択セ
    クションを上記比較器の第２の入力部に接続する切り替
    えエレメントとを備えており、 上記比較器は、上記奇数表示期間の間は、上記奇数サン
    プル選択セクションに一時的に記憶されたアナログ・サ
    ンプルを上記ランプ信号と比較することにより、該アナ
    ログ・サンプルに実質的に比例する持続時間を持つ駆動
    信号を生成し、上記偶数表示期間の間は、上記偶数サン
    プル選択セクションに一時的に記憶されたアナログ・サ
    ンプルを上記ランプ信号と比較することにより、該アナ
    ログ・サンプルに実質的に比例する持続時間を持つ駆動
    信号を生成する請求項２に記載のアナログ駆動装置。
  8. 【請求項８】上記駆動信号発生器は、上記サンプル選択セクションに接続されたスイッチと、 上記スイッチに接続された第１の電極、および上記表示
    期間に等しい持続時間を持つランプ信号を発生するラン
    プ発生器に接続された第２の電極を有するコンデンサ
    と、 上記コンデンサの第１の電極に接続されたインバータ
    と、 上記コンデンサに接続されたリセット・スイッチとを備
    えており、 上記表示期間に先立ち、上記リセット・スイッチは、上
    記コンデンサを放電し、 上記表示期間の間に、上記スイッチは、上記サンプル選
    択セクションを上記コ ンデンサの第１の電極に所定時間
    接続した後、該接続を切り離し、その後上記ランプ発生
    器が上記ランプ信号を上記コンデンサの第２の電極に印
    加することにより、上記コンデンサの第１の電極上の電
    圧が上記インバータのしきい値と比較されて、上記アナ
    ログ・サンプルに実質的に比例する持続時間を持つ駆動
    信号が上記インバータによって生成される請求項１に記
    載のアナログ駆動装置 。
  9. 【請求項９】上記駆動信号発生器は、上記奇数サンプル選択セクションに接続された奇数スイ
    ッチと、 上記偶数サンプル選択セクションに接続された偶数スイ
    ッチと、 上記奇数および偶数スイッチに接続された第１の電極、
    および上記表示期間に等しい持続時間を持つランプ信号
    を発生するランプ発生器に接続された第２の電極を有す
    るコンデンサと、 上記コンデンサの第１の電極に接続されたインバータ
    と、 上記コンデンサに接続されたリセット・スイッチとを備
    えており、 上記表示期間に先立ち、上記リセット・スイッチが上記
    コンデンサを放電し、 上記奇数表示期間の間は、上記奇数スイッチは、上記奇
    数サンプル選択セクションを上記コンデンサの第１の電
    極に所定時間接続した後、該接続を切り離し、その後上
    記ランプ発生器が上記ランプ信号を上記コンデンサの第
    ２の電極に印加することにより、上記コンデンサの第１
    の電極上の電圧が上記インバータのしきい値と比較され
    て、上記奇数サンプル選択セクションに一時的に記憶さ
    れたアナログ・サンプルに実質的に比例する持続時間を
    持つ駆動信号が生成され、 上記偶数表示期間の間は、上記偶数スイッチは、上記偶
    数サンプル選択セクションを上記コンデンサの第１の電
    極に所定時間接続した後、該接続を切り離し、その後上
    記ランプ発生器が上記ランプ信号を上記コンデンサの第
    ２の電極に印加することにより、上記コンデンサの第１
    の電極上の電圧が上記インバータのしきい値と比較され
    て、上記偶数サンプル選択セクションに一時的に記憶さ
    れたアナログ・サンプルに実質的に比例する持続時間を
    持つ駆動信号が上記インバータによって生成される請求
    項２に記載のアナログ駆動装置。
  10. 【請求項１０】上記駆動信号発生器は、それぞれが上記
    表示期間の２分の１の持続時間を持つ第１のシーケンス
    および第２のシーケンスを生成し、 上記第１のシーケンスは、第１の電気状態にある第１の
    部分期間と、第２の電気状態にある第２の部分期間とか
    ら構成され、該第２の部分期間は、該第１のシーケンス
    に対して第１の部分期間の残りの期間であり、 上記第２のシーケンスは、上記第２の電気状態にあり、
    上記第１の部分期間に等しい持続時間を持つ第３の部分
    期間と、上記第１の電気状態にあり、上記第２の部分期
    間に等しい持続時間を持つ第４の部分期間とから構成さ
    れ、 上記アナログ・サンプルに実質的に比例する持続時間を
    持つ駆動信号は、上記第１の電気状態の第１の部分期間
    に対応しており、 上記駆動信号発生器が、上記表示期間において、上記第
    １のシーケンスおよび第２のシーケンスからなる信号
    を、対応するピクセル電極に印加する請求項１に記載の
    アナログ駆動装置 。
JP11999799A 1998-04-30 1999-04-27 アナログ駆動装置 Expired - Fee Related JP3155251B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US070669 1998-04-30
US09/070,669 US6249269B1 (en) 1998-04-30 1998-04-30 Analog pixel drive circuit for an electro-optical material-based display device

Publications (2)

Publication Number Publication Date
JPH11338404A JPH11338404A (ja) 1999-12-10
JP3155251B2 true JP3155251B2 (ja) 2001-04-09

Family

ID=22096683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11999799A Expired - Fee Related JP3155251B2 (ja) 1998-04-30 1999-04-27 アナログ駆動装置

Country Status (3)

Country Link
US (1) US6249269B1 (ja)
EP (1) EP0953960A1 (ja)
JP (1) JP3155251B2 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430098B1 (ko) * 1999-01-11 2004-05-03 엘지.필립스 엘시디 주식회사 액정패널 구동장치
US6441829B1 (en) * 1999-09-30 2002-08-27 Agilent Technologies, Inc. Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6330099B1 (en) 2000-03-24 2001-12-11 Agilent Technologies, Inc. Liquid crystal apron and skirt isolation for silicon micro displays
US6351327B1 (en) * 2000-05-30 2002-02-26 Agilent Technologies, Inc. Liquid crystal pixel current sensing for silicon micro displays
US6700561B1 (en) * 2000-10-31 2004-03-02 Agilent Technologies, Inc. Gamma correction for displays
GB2377662B (en) * 2001-07-20 2004-09-22 Black & Decker Inc Oscillating hand tool
US6657609B2 (en) * 2001-09-28 2003-12-02 Koninklijke Philips Electronics N.V. Liquid crystal displays with reduced flicker
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
TW576105B (en) * 2002-07-11 2004-02-11 Realtek Semiconductor Corp Method and device for sampling digital image
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
US7417782B2 (en) 2005-02-23 2008-08-26 Pixtronix, Incorporated Methods and apparatus for spatial light modulation
JP4846571B2 (ja) * 2003-04-24 2011-12-28 ディスプレイテック，インコーポレイテッド 微小表示装置システム及び画像を表示する方法
FR2861205B1 (fr) * 2003-10-17 2006-01-27 Atmel Grenoble Sa Micro-ecran de visualisation a cristaux liquides
KR20070004970A (ko) * 2004-04-12 2007-01-09 뉴라이트 코포레이션 능동 매트릭스 방사 디스플레이용 저 전력 회로 및 그 동작방법
US8188958B2 (en) * 2004-10-12 2012-05-29 Samsung Electronics Co., Ltd. Method, device and system of response time compensation
US7136211B2 (en) * 2004-11-17 2006-11-14 Intel Corporation Display device with non-linear ramp
KR100604067B1 (ko) * 2004-12-24 2006-07-24 삼성에스디아이 주식회사 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8159428B2 (en) 2005-02-23 2012-04-17 Pixtronix, Inc. Display methods and apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US7755582B2 (en) 2005-02-23 2010-07-13 Pixtronix, Incorporated Display methods and apparatus
US7304786B2 (en) 2005-02-23 2007-12-04 Pixtronix, Inc. Methods and apparatus for bi-stable actuation of displays
US7304785B2 (en) 2005-02-23 2007-12-04 Pixtronix, Inc. Display methods and apparatus
US7405852B2 (en) 2005-02-23 2008-07-29 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US7746529B2 (en) 2005-02-23 2010-06-29 Pixtronix, Inc. MEMS display apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
JP4509004B2 (ja) * 2005-03-31 2010-07-21 三星モバイルディスプレイ株式會社 バッファー及びこれを利用したデータ駆動回路と発光表示装置
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
US7136215B1 (en) 2005-05-18 2006-11-14 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Piezoelectrically-activated cantilevered spatial light modulator
KR20070059403A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치 및 그 구동 방법
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US7876489B2 (en) 2006-06-05 2011-01-25 Pixtronix, Inc. Display apparatus with optical cavities
EP2080045A1 (en) 2006-10-20 2009-07-22 Pixtronix Inc. Light guides and backlight systems incorporating light redirectors at varying densities
EP2109859A4 (en) * 2007-01-04 2010-03-31 Displaytech Inc DIGITAL DISPLAY
US7852546B2 (en) 2007-10-19 2010-12-14 Pixtronix, Inc. Spacers for maintaining display apparatus alignment
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
JP4743132B2 (ja) * 2007-02-15 2011-08-10 ティアック株式会社 複数のファンクションキーを有する電子機器
US8248560B2 (en) 2008-04-18 2012-08-21 Pixtronix, Inc. Light guides and backlight systems incorporating prismatic structures and light redirectors
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
BR112012019383A2 (pt) 2010-02-02 2017-09-12 Pixtronix Inc Circuitos para controlar aparelho de exibição
WO2011097252A2 (en) 2010-02-02 2011-08-11 Pixtronix, Inc. Methods for manufacturing cold seal fluid-filled display apparatus
BR112012022900A2 (en) 2010-03-11 2018-06-05 Pixtronix, Inc. Transflexive and reflective modes of operation for a display device
JP5771807B2 (ja) * 2011-02-25 2015-09-02 ローム株式会社 発光装置用信号処理回路
JP5903819B2 (ja) * 2011-03-22 2016-04-13 日本精機株式会社 フィールドシーケンシャル画像表示装置
US8749538B2 (en) 2011-10-21 2014-06-10 Qualcomm Mems Technologies, Inc. Device and method of controlling brightness of a display based on ambient lighting conditions
JP5998681B2 (ja) 2012-07-03 2016-09-28 日本精機株式会社 フィールドシーケンシャル画像表示装置
JP6200149B2 (ja) * 2012-12-07 2017-09-20 株式会社Ｊｖｃケンウッド 液晶表示装置、及びその駆動方法
US9183812B2 (en) 2013-01-29 2015-11-10 Pixtronix, Inc. Ambient light aware display apparatus
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
US10424241B2 (en) 2016-11-22 2019-09-24 Google Llc Display panel with concurrent global illumination and next frame buffering
US10068521B2 (en) 2016-12-19 2018-09-04 Google Llc Partial memory method and system for bandwidth and frame rate improvement in global illumination
WO2018136120A1 (en) * 2017-01-20 2018-07-26 Intel Corporation Offset system and method for multi-bit digital-to-analog converters
CN113838435B (zh) * 2021-09-18 2022-12-13 深圳创维－Rgb电子有限公司 显示器扫描方法、装置、设备、存储介质及驱动电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552916A (en) 1990-09-07 1996-09-03 Displaytech, Inc. Diffractive light modulator
US5627557A (en) 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
EP0659282B1 (en) 1992-09-11 1998-11-25 Kopin Corporation Color filter system for display panels
JPH06317807A (ja) 1993-05-06 1994-11-15 Sharp Corp マトリクス表示装置およびその駆動方法
JPH06337400A (ja) 1993-05-31 1994-12-06 Sharp Corp マトリクス型表示装置及び駆動方法
US5523864A (en) 1994-01-26 1996-06-04 Displaytech, Inc. Analog liquid crystal spatial light modulator including an internal voltage booster
US5500748A (en) 1994-01-26 1996-03-19 Displaytech, Inc. Liquid crystal spatial light modulator including an internal voltage booster
JP3059048B2 (ja) 1994-05-19 2000-07-04 シャープ株式会社 液晶表示装置及びその駆動方法
US5596451A (en) 1995-01-30 1997-01-21 Displaytech, Inc. Miniature image generator including optics arrangement
KR100270147B1 (ko) * 1996-03-01 2000-10-16 니시무로 타이죠 액정표시장치
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
US5812101A (en) * 1996-04-04 1998-09-22 Northrop Grumman Corporation High performance, low cost helmet mounted display
US5977942A (en) * 1996-12-20 1999-11-02 Compaq Computer Corporation Multiplexed display element sequential color LCD panel

Also Published As

Publication number Publication date
JPH11338404A (ja) 1999-12-10
EP0953960A1 (en) 1999-11-03
US6249269B1 (en) 2001-06-19

Similar Documents

Publication Publication Date Title
JP3155251B2 (ja) アナログ駆動装置
JP3375909B2 (ja) 表示装置
US6756953B1 (en) Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same
US9940887B2 (en) Liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus
US6441829B1 (en) Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
EP0700560A1 (en) Display device
KR20130105330A (ko) 액정 표시 장치, 액정 표시 장치의 구동 방법 및 전자 기기
US8531369B2 (en) Electro-optic device and electronic apparatus
US6525709B1 (en) Miniature display apparatus and method
JP2007128033A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US12475824B2 (en) Drive control circuit, control method thereof, and display apparatus
JPH11337975A (ja) 液晶表示装置およびアクティブマトリクス型液晶表示装置およびその駆動方法
JP2008216425A (ja) 電気光学装置、駆動方法および電子機器
JPH1062741A (ja) 表示装置
US20120287179A1 (en) Method for Writing an Image in a Liquid Crystal Display
US9728153B2 (en) Display system and method using set/reset pixels
JP2002116742A (ja) 液晶表示装置ならびにそれを備えた携帯電話機および携帯情報端末機器
JP2013156645A (ja) 電気光学装置、電気光学装置の制御装置および電子機器
JP2003140618A (ja) 液晶表示装置
EP1337995A1 (en) Microdisplay with reduced flicker
JPH0460584A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees