JP3156246B2 - 電界効果型半導体装置並びに作製方法 - Google Patents
電界効果型半導体装置並びに作製方法Info
- Publication number
- JP3156246B2 JP3156246B2 JP16865289A JP16865289A JP3156246B2 JP 3156246 B2 JP3156246 B2 JP 3156246B2 JP 16865289 A JP16865289 A JP 16865289A JP 16865289 A JP16865289 A JP 16865289A JP 3156246 B2 JP3156246 B2 JP 3156246B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- source
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型半導体装置の新規な構造に関
し、特に耐ホットキャリア現象にすぐれた信頼性の高い
電界効果型半導体装置に関するものであります。
し、特に耐ホットキャリア現象にすぐれた信頼性の高い
電界効果型半導体装置に関するものであります。
近年、電界効果型半導体装置を構成要素として、半導
体集積回路素子（IC）が著しい進歩をとげている。
体集積回路素子（IC）が著しい進歩をとげている。
これらICは、より高度な処理，より高速の動作，より
便利な機能を世間が求めるに従って、高集積化，高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。
便利な機能を世間が求めるに従って、高集積化，高密度
化が追求され、１つの電界効果型半導体装置の素子寸法
がますます小さくなってきている。
この電界効果型半導体装置が動作するに必要な電圧
は、必ずしも素子寸法の縮小に伴って比例して減少しな
いために最近の高密度化，高集積化されたICは素子内部
に加わる電界が増加し、素子の信頼性に問題が発生して
きた。特にホットキャリア現象による素子特性の変動は
サブミクロンデバイスの信頼性限界を決める重要な問題
である。
は、必ずしも素子寸法の縮小に伴って比例して減少しな
いために最近の高密度化，高集積化されたICは素子内部
に加わる電界が増加し、素子の信頼性に問題が発生して
きた。特にホットキャリア現象による素子特性の変動は
サブミクロンデバイスの信頼性限界を決める重要な問題
である。
半導体中を移動するキャリアの平均エネルギーは、温
度をＴとすると3/2kTと考えられる。このキャリアに電
界が加わると、キャリアはエネルギーを受ける。このエ
ネルギーは、その値が小さい間はキャリアと格子との相
互作用によって熱エネルギーとなり、結晶の中へ放出さ
れる。一方、電界強度が大きくなると、格子振動へのエ
ネルギーの流れが間に合わなくなり、キャリアの平均エ
ネルギーの値は3/2kTより大きくなる。このようなキャ
リアは、格子温度よりも高い状態となっており、この状
態がホットキャリアと呼ばれている。
度をＴとすると3/2kTと考えられる。このキャリアに電
界が加わると、キャリアはエネルギーを受ける。このエ
ネルギーは、その値が小さい間はキャリアと格子との相
互作用によって熱エネルギーとなり、結晶の中へ放出さ
れる。一方、電界強度が大きくなると、格子振動へのエ
ネルギーの流れが間に合わなくなり、キャリアの平均エ
ネルギーの値は3/2kTより大きくなる。このようなキャ
リアは、格子温度よりも高い状態となっており、この状
態がホットキャリアと呼ばれている。
このようなホットキャリアは、電界効果型半導体装置
のドレイン近傍，ゲート酸化膜近傍等、強電界が集中す
る部分で加速されて発生する。この付近で発生したホッ
トエレクトロンは、ゲート酸化膜に注入されSi/SiO2界
面又はSiO2中の捕獲中心に捕まる。この捕らえられたホ
ットキャリアによって、空間電荷を形成し、電界効果型
半導体装置のVT,gmなどの特性を変化させて、ICの信頼
性を損なわせていた。
のドレイン近傍，ゲート酸化膜近傍等、強電界が集中す
る部分で加速されて発生する。この付近で発生したホッ
トエレクトロンは、ゲート酸化膜に注入されSi/SiO2界
面又はSiO2中の捕獲中心に捕まる。この捕らえられたホ
ットキャリアによって、空間電荷を形成し、電界効果型
半導体装置のVT,gmなどの特性を変化させて、ICの信頼
性を損なわせていた。
このホットキャリア対策として、種々の方法が試みら
れているが、素子構造の改良としてDD（ダブルドレイ
ン）LDD（ライトドープドレイン）等の素子が考案され
ている。
れているが、素子構造の改良としてDD（ダブルドレイ
ン）LDD（ライトドープドレイン）等の素子が考案され
ている。
本発明はホットキャリア現象に強い、信頼性の高い新
規な電界効果型半導体装置を提供するものであります。
規な電界効果型半導体装置を提供するものであります。
本発明は、上記の目的を達成するために、電界効果型
半導体装置において、ゲート電極とゲート絶縁膜と該ゲ
ート絶縁膜下に、異なる複数の層を有し、該ゲート絶縁
膜側には半絶縁膜を有し、該半絶縁膜の下には、半導体
層を有することを特徴とするものであります。
半導体装置において、ゲート電極とゲート絶縁膜と該ゲ
ート絶縁膜下に、異なる複数の層を有し、該ゲート絶縁
膜側には半絶縁膜を有し、該半絶縁膜の下には、半導体
層を有することを特徴とするものであります。
このような構成を取ることにより、ゲート電極に電圧
を印加した場合、チャネルはゲート絶縁膜直下ではな
く、半導体層部に形成される。よって、このような素子
の中で発生したホットキャリアがゲート絶縁膜にまで到
達するためには、半絶縁膜を通過しなければならないた
め、十分に高いエネルギーを持った状態でゲート絶縁膜
に達せず、消滅してしまう。これにより耐ホットキャリ
ア特性を向上するものであります。
を印加した場合、チャネルはゲート絶縁膜直下ではな
く、半導体層部に形成される。よって、このような素子
の中で発生したホットキャリアがゲート絶縁膜にまで到
達するためには、半絶縁膜を通過しなければならないた
め、十分に高いエネルギーを持った状態でゲート絶縁膜
に達せず、消滅してしまう。これにより耐ホットキャリ
ア特性を向上するものであります。
以下に図面により本発明を説明します。
第１図は本発明の電界効果型半導体装置の概略断面図
を示しています。
を示しています。
図面において基板（１）としては単結晶シリコン等を
用いることができる。
用いることができる。
この半導体層（１）上に素子分離領域（LOCOS）
（２）が設けられて電界効果型半導体装置の周辺を分離
している。そして、半導体層（１）の中にソース，ドレ
イン領域（３）が形成されておりソース，ドレイン領域
（３）及び半導体層（１）を覆って半絶縁膜（５）が形
成されている。
（２）が設けられて電界効果型半導体装置の周辺を分離
している。そして、半導体層（１）の中にソース，ドレ
イン領域（３）が形成されておりソース，ドレイン領域
（３）及び半導体層（１）を覆って半絶縁膜（５）が形
成されている。
この半絶縁膜（５）としては窒化珪素（Si3N4-x0＜Ｘ
＜４）炭化珪素（SiyC1-y0＜ｙ＜１）または酸化珪素
（SiO2-z0＜Ｚ＜２）あるいは半絶縁性を有するものな
ら幅広く使用する材料を選択使用することができる。
＜４）炭化珪素（SiyC1-y0＜ｙ＜１）または酸化珪素
（SiO2-z0＜Ｚ＜２）あるいは半絶縁性を有するものな
ら幅広く使用する材料を選択使用することができる。
この半絶縁膜（５）上でソース，ドレイン間にゲート
絶縁膜（６）及びゲート電極（７）が設けられている。
絶縁膜（６）及びゲート電極（７）が設けられている。
またソース，ドレイン領域（３）にはソース，ドレイ
ン電極（４）が接続された構造となっている。
ン電極（４）が接続された構造となっている。
また、同図のＸ−Ｘ′面に対応するエネルギーバンド
図を第２図（Ａ）に示します。第２図（Ａ）は、フラッ
トバンド状態のエネルギーバンド図であり、第１図の半
導体（１）として、Ｐ型の単結晶シリコン半導体，半絶
縁膜（５）として、窒化珪素Si3N4-x0＜Ｘ＜４を用いた
時の様子を示しています。
図を第２図（Ａ）に示します。第２図（Ａ）は、フラッ
トバンド状態のエネルギーバンド図であり、第１図の半
導体（１）として、Ｐ型の単結晶シリコン半導体，半絶
縁膜（５）として、窒化珪素Si3N4-x0＜Ｘ＜４を用いた
時の様子を示しています。
このような構成を持つ電界効果型半導体装置のゲート
電極（７）に正の電圧を加えた時のエネルギーバンドの
様子を第２図（Ｂ）に示す。この場合、ゲート電極
（７）に電圧を加えることによって、ゲート絶縁膜
（６）の下方にチャネルが形成される。チャネルはゲー
ト絶縁膜（６）直下ではなく、その下の第１の半導体層
（１）中の領域（８）の付近に形成され、ソース，ドレ
イン電流はソース電極（４）−ソース（３）−チャネル
（８）−ドレイン（３）−ドレイン電極（４）のパスを
通って流れる。
電極（７）に正の電圧を加えた時のエネルギーバンドの
様子を第２図（Ｂ）に示す。この場合、ゲート電極
（７）に電圧を加えることによって、ゲート絶縁膜
（６）の下方にチャネルが形成される。チャネルはゲー
ト絶縁膜（６）直下ではなく、その下の第１の半導体層
（１）中の領域（８）の付近に形成され、ソース，ドレ
イン電流はソース電極（４）−ソース（３）−チャネル
（８）−ドレイン（３）−ドレイン電極（４）のパスを
通って流れる。
このようにキャリアは、ゲート絶縁膜（６）直下では
なく、ゲート絶縁膜（６）より離れた位置に形成された
チャネル（８）を流れ、デバイス寸法の縮小等によりド
レイン近傍またはゲート絶縁膜付近で強電界領域が形成
され、ホットキャリアが発生してもホットキャリアは、
半絶縁膜中を通過するために消滅またはエネルギーを減
少させて、ゲート絶縁膜に到達することになり、ゲート
絶縁膜が損傷を受けたり、ゲート絶縁膜半導体層界面に
トラップを形成することなく、電界効果型半導体装置の
信頼性を向上させるものであります。
なく、ゲート絶縁膜（６）より離れた位置に形成された
チャネル（８）を流れ、デバイス寸法の縮小等によりド
レイン近傍またはゲート絶縁膜付近で強電界領域が形成
され、ホットキャリアが発生してもホットキャリアは、
半絶縁膜中を通過するために消滅またはエネルギーを減
少させて、ゲート絶縁膜に到達することになり、ゲート
絶縁膜が損傷を受けたり、ゲート絶縁膜半導体層界面に
トラップを形成することなく、電界効果型半導体装置の
信頼性を向上させるものであります。
また、半絶縁膜（５）は適度にキャリアを流すことが
できるので半絶縁膜中にて、キャリアの再結合中心が新
たに形成されることはない。
できるので半絶縁膜中にて、キャリアの再結合中心が新
たに形成されることはない。
さらにまた、本発明構成によれば、チャネルがゲート
絶縁膜直下に形成されないので、キャリアはゲート絶縁
膜界面に界面準位によって捕獲されたり、界面近傍に存
在する固定電荷によってキャリアが散乱し、キャリアの
移動度が低下するという問題も同時に解決することがで
きる。
絶縁膜直下に形成されないので、キャリアはゲート絶縁
膜界面に界面準位によって捕獲されたり、界面近傍に存
在する固定電荷によってキャリアが散乱し、キャリアの
移動度が低下するという問題も同時に解決することがで
きる。
また、使用する材料も本発明の概念を変更するもので
なければ、アモルファス、多結晶、結晶を問わず幅広い
材料を選択することができる。
なければ、アモルファス、多結晶、結晶を問わず幅広い
材料を選択することができる。
以下に実施例を示し本発明を説明する。
『実施例１』 第３図は本発明の電界効果型半導体装置の製造工程を
示す概略縦断面図である。
示す概略縦断面図である。
第３図（Ａ）において、本実施例において基板（１）
はＰ型の導電型の単結晶シリコン半導体を用いた。この
基板上に電界効果型半導体装置の素子領域周辺に分離領
域（２）を形成するため素子領域に対応して窒化珪素膜
Si3N4を減圧CVD法にて約2000Åの厚さに形成しこれマス
クとして、基板全体を1150℃で２時間程酸化処理を行い
電界効果型半導体装置の素子周辺の分離領域（２）を約
1.5μｍの厚さに形成し、この窒化珪素膜はエッチング
除去し（Ａ）の状態を得た。この時第１のマスクを使用
した。
はＰ型の導電型の単結晶シリコン半導体を用いた。この
基板上に電界効果型半導体装置の素子領域周辺に分離領
域（２）を形成するため素子領域に対応して窒化珪素膜
Si3N4を減圧CVD法にて約2000Åの厚さに形成しこれマス
クとして、基板全体を1150℃で２時間程酸化処理を行い
電界効果型半導体装置の素子周辺の分離領域（２）を約
1.5μｍの厚さに形成し、この窒化珪素膜はエッチング
除去し（Ａ）の状態を得た。この時第１のマスクを使用
した。
次にこの基板上面にプラズマCVD法にて、半絶縁膜と
して窒化珪素（Si3N4-x0＜Ｘ＜４）を約100Åの厚さに
形成した。その時の条件を以下に示す。
して窒化珪素（Si3N4-x0＜Ｘ＜４）を約100Åの厚さに
形成した。その時の条件を以下に示す。
・基板温度 280℃ ・反応気体 SiH4＋N2 ・Rf パワー 200W ・反応圧力 0.1Torr この時、窒素の量を通常の窒化珪素膜の作製の時に比
べて少なめとして、化学量論比とは、ずれたSiN膜を形
成した。このSiN膜は半絶縁性を有しており更に通常のS
iN膜と同様に不純物にたいするブロッキング作用も持っ
ていた。
べて少なめとして、化学量論比とは、ずれたSiN膜を形
成した。このSiN膜は半絶縁性を有しており更に通常のS
iN膜と同様に不純物にたいするブロッキング作用も持っ
ていた。
更にこの半絶縁膜（５）の上面に光CVD法にて、酸化
珪素膜を形成しゲート絶縁膜（６）とする。
珪素膜を形成しゲート絶縁膜（６）とする。
この時の条件を以下に示す。
・基板温度 150℃ ・反応気体 Si2H6＋O2 ・紫外光パワー 600W ・反応圧力 4.1Torr 特に本実施例のようにゲート絶縁膜の形成工程に光CV
D法を使用することはゲート絶縁膜と半導体層界面に発
生する界面順位を非常に少なくすることができ、電界効
果型半導体装置の素子特性を良好なものとすることが可
能であった。
D法を使用することはゲート絶縁膜と半導体層界面に発
生する界面順位を非常に少なくすることができ、電界効
果型半導体装置の素子特性を良好なものとすることが可
能であった。
このゲート絶縁膜を第２のマスクを使用して第３図
（Ｂ）のように公知のフォトリソグラフィー技術を使用
してエッチングを行った。
（Ｂ）のように公知のフォトリソグラフィー技術を使用
してエッチングを行った。
次にこの上面に多結晶シリコン被覆を減圧CVD法を使
用して、約2000Åの厚さに形成した。
用して、約2000Åの厚さに形成した。
その条件を以下に示す。
基板温度 350℃ 反応気体 SiH4 反応圧力 3.0Torr この後、第３のマスクを使用してこの多結晶シリコン
被覆及びゲート絶縁膜をエッチング除去し第３図（Ｃ）
のようにゲート絶縁膜（６）、ゲート電極（７）ソー
ス，ドレイン電極（４）を形成した。このゲート電極幅
は1.5μｍ以下、本実施例においては0.8μｍとサブミク
ロンの幅とすることができる。
被覆及びゲート絶縁膜をエッチング除去し第３図（Ｃ）
のようにゲート絶縁膜（６）、ゲート電極（７）ソー
ス，ドレイン電極（４）を形成した。このゲート電極幅
は1.5μｍ以下、本実施例においては0.8μｍとサブミク
ロンの幅とすることができる。
本実施例においては、第３のマスク一つでゲート電極
とゲート絶縁膜をエッチングして、セルファライン構造
とした。
とゲート絶縁膜をエッチングして、セルファライン構造
とした。
次に多結晶シリコンをエッチングした時のフォトレジ
ストを除去しイオン注入法によりリンイオンを基板全面
に打ち込みソース，ドレイン領域の形成及びゲート電極
（７）ソース，ドレイン電極（４）の低抵抗化を行っ
た。この後450℃で30分間アニールを行い不純物を活性
状態とした。
ストを除去しイオン注入法によりリンイオンを基板全面
に打ち込みソース，ドレイン領域の形成及びゲート電極
（７）ソース，ドレイン電極（４）の低抵抗化を行っ
た。この後450℃で30分間アニールを行い不純物を活性
状態とした。
このようにして、第３図（Ｄ）の状態の電界効果型半
導体装置を完成させた。
導体装置を完成させた。
本実施例において、半絶縁膜を形成する際にこの膜中
には水素をできるだけ含まない条件で作製を行った。す
なわち、この半絶縁膜（５）中に水素が多量に存在する
と、この水素が移動してゲート絶縁膜付近でSi−Ｏ結合
と反応し、この付近で新たに界面準位を形成する。その
ため、この半絶縁膜（５）には余分な水素、多量の水素
を含まないようにすることが重要であった。
には水素をできるだけ含まない条件で作製を行った。す
なわち、この半絶縁膜（５）中に水素が多量に存在する
と、この水素が移動してゲート絶縁膜付近でSi−Ｏ結合
と反応し、この付近で新たに界面準位を形成する。その
ため、この半絶縁膜（５）には余分な水素、多量の水素
を含まないようにすることが重要であった。
また、この膜形成後、真空アニール、不活性気体中で
のプラズマ処理等により、膜中の水素を減らすことを行
ってもよい。
のプラズマ処理等により、膜中の水素を減らすことを行
ってもよい。
また、ソース，ドレイン領域への不純物ドープをイオ
ン注入法を使用したがその他の方法例えばリンガラスか
らの不純物拡散等の方法を使用してもよい。
ン注入法を使用したがその他の方法例えばリンガラスか
らの不純物拡散等の方法を使用してもよい。
この素子を動作状態で１ヶ月連続動作させた結果VT並
びにgmは、ほとんど変化せず、このデータを基にして外
挿し、10年後のVT並びにgmの変化量は３％以内であっ
た。これより、本発明の素子構造は長期の信頼性が非常
に高いものである。
びにgmは、ほとんど変化せず、このデータを基にして外
挿し、10年後のVT並びにgmの変化量は３％以内であっ
た。これより、本発明の素子構造は長期の信頼性が非常
に高いものである。
本実施例において、半絶縁膜として窒化珪素膜を使用
したが、その他の炭化珪素、酸化珪素膜を使用しても同
様の効果が得られる。
したが、その他の炭化珪素、酸化珪素膜を使用しても同
様の効果が得られる。
このように、ゲート電極の幅を１μｍ以下としても、
電界効果型半導体装置の信頼性は非常に高いものであっ
た。これにより、電界効果型半導体装置の寸法の限界は
信頼性による限界は無くなりプロセス技術の限界が残る
だけとなった。
電界効果型半導体装置の信頼性は非常に高いものであっ
た。これにより、電界効果型半導体装置の寸法の限界は
信頼性による限界は無くなりプロセス技術の限界が残る
だけとなった。
『実施例２』 第４図は本発明の電界効果型半導体装置の製造工程を
示す概略縦断面図である。
示す概略縦断面図である。
第４図（Ａ）において、本実施例において基板（１）
はＰ型の導電型の単結晶シリコン半導体を用いた。この
基板上に電界効果型半導体装置の素子領域周辺に分離領
域（２）を形成するため素子領域に対応して窒化珪素膜
Si3N4を減圧CVD法にて約2000Åの厚さに形成しこれマス
クとして、基板全体を1150℃で２時間程酸化処理を行い
電界効果型半導体装置の素子周辺の分離領域（２）を形
成し、窒化珪素膜はエッチング除去し（Ａ）の状態を得
た。この時第１のマスクを使用した。
はＰ型の導電型の単結晶シリコン半導体を用いた。この
基板上に電界効果型半導体装置の素子領域周辺に分離領
域（２）を形成するため素子領域に対応して窒化珪素膜
Si3N4を減圧CVD法にて約2000Åの厚さに形成しこれマス
クとして、基板全体を1150℃で２時間程酸化処理を行い
電界効果型半導体装置の素子周辺の分離領域（２）を形
成し、窒化珪素膜はエッチング除去し（Ａ）の状態を得
た。この時第１のマスクを使用した。
次にこの基板上面にプラズマCVD法にて、窒化珪素（S
i3N4-x0＜Ｘ＜４）を約100Åの厚さに形成した。その時
の条件を以下に示す。
i3N4-x0＜Ｘ＜４）を約100Åの厚さに形成した。その時
の条件を以下に示す。
・基板温度 300℃ ・反応気体 SiH4＋N2 ・Rf パワー 200W ・反応圧力 0.1Torr この時、窒素の量を通常の窒化珪素膜の作製の時に比
べて少なめとして、化学量論比とはずれたSiN膜を形成
した。このSiN膜は半絶縁性を有しており更に通常のSiN
膜と同様に不純物にたいするブロッキング作用も持って
いた。
べて少なめとして、化学量論比とはずれたSiN膜を形成
した。このSiN膜は半絶縁性を有しており更に通常のSiN
膜と同様に不純物にたいするブロッキング作用も持って
いた。
更にこの半絶縁膜（５）の上面に光CVD法にて、酸化
珪素膜を形成しゲート絶縁膜（６）とする。
珪素膜を形成しゲート絶縁膜（６）とする。
この時の条件を以下に示す。
・基板温度 150℃ ・反応気体 Si2H6＋N2O ・紫外光パワー 600W ・反応圧力 5.0Torr 特に本実施例のようにゲート絶縁膜の形成工程に光CV
Dを使用することはゲート絶縁膜と半導体層界面に発生
する界面順位を非常に少なくすることができ、電界効果
型半導体装置の素子特性を良好なものとすることが可能
であった。
Dを使用することはゲート絶縁膜と半導体層界面に発生
する界面順位を非常に少なくすることができ、電界効果
型半導体装置の素子特性を良好なものとすることが可能
であった。
次にこの上面にＮ型の多結晶珪素被膜を減圧CVD法を
使用して、約2000Åの厚さに形成した。
使用して、約2000Åの厚さに形成した。
その条件を以下に示す。
基板温度 350℃ 反応気体 SiH4＋PH3 反応圧力 3.0Torr このゲート絶縁膜及びＮ型の多結晶シリコン被膜を第
２のマスクを使用して第３図（Ｂ）のように公知のフォ
トリソグラフィー技術を使用してゲート電極幅が0.9μ
ｍとなるようにセルファラインにエッチングを行った。
２のマスクを使用して第３図（Ｂ）のように公知のフォ
トリソグラフィー技術を使用してゲート電極幅が0.9μ
ｍとなるようにセルファラインにエッチングを行った。
次に多結晶シリコンをエッチングした時のフォトレジ
ストを残しイオン注入法によりリンイオンを基板全面に
打ち込みソース，ドレイン領域の形成を行った。この後
450℃で30分間アニールを行い不純物を活性状態とし第
４図（Ｃ）の状態を得た。
ストを残しイオン注入法によりリンイオンを基板全面に
打ち込みソース，ドレイン領域の形成を行った。この後
450℃で30分間アニールを行い不純物を活性状態とし第
４図（Ｃ）の状態を得た。
この時、半絶縁層（５）を通して、不純物の注入を行
ったので、この半絶縁膜も十分な導通性を有している。
この後スパッタ法により、この上面にアルミニウムを約
3000Å形成したのち、第３のマスクを使用してアルミニ
ウム及び半絶縁膜を除去しソース，ドレイン電極（４）
を形成した第４図（Ｄ）の構造を得た。
ったので、この半絶縁膜も十分な導通性を有している。
この後スパッタ法により、この上面にアルミニウムを約
3000Å形成したのち、第３のマスクを使用してアルミニ
ウム及び半絶縁膜を除去しソース，ドレイン電極（４）
を形成した第４図（Ｄ）の構造を得た。
この時、アルミニウム配線とソース，ドレイン領域
（３）の間には半絶縁層の一部が残っており、アルミニ
ウムと半導体層との反応をこの半絶縁層の一部が防止し
ており、長期の信頼性を高めることができた。
（３）の間には半絶縁層の一部が残っており、アルミニ
ウムと半導体層との反応をこの半絶縁層の一部が防止し
ており、長期の信頼性を高めることができた。
以上の実施例において、半絶縁膜を何れもCVD法にて
形成したが、特にこの方法のみに限定されることはな
い、電界効果型半導体装置の動作電圧をさげる為にこの
半絶縁膜をさらに薄くする場合は半導体基板を直接窒
化、炭化、酸化する方がより精密に薄い被膜を形成する
ことができる。この時にはプラズマ、レーザ等のエネル
ギーを使用してこれらの処理を行うとより早くこの半絶
縁膜を形成することができる。
形成したが、特にこの方法のみに限定されることはな
い、電界効果型半導体装置の動作電圧をさげる為にこの
半絶縁膜をさらに薄くする場合は半導体基板を直接窒
化、炭化、酸化する方がより精密に薄い被膜を形成する
ことができる。この時にはプラズマ、レーザ等のエネル
ギーを使用してこれらの処理を行うとより早くこの半絶
縁膜を形成することができる。
本発明構成をとることにより、電界効果型半導体装置
のチャネルをゲート絶縁膜直下ではなく、離れた位置に
形成でき、ホットキャリア現象による素子特性の劣化を
防止でき、信頼性の高い電界効果型半導体装置を実現す
ることができた。
のチャネルをゲート絶縁膜直下ではなく、離れた位置に
形成でき、ホットキャリア現象による素子特性の劣化を
防止でき、信頼性の高い電界効果型半導体装置を実現す
ることができた。
これにより、電界効果型半導体装置の素子寸法をさら
に縮小することが可能となり、ICチップの集積度をさら
に向上することが可能となった。
に縮小することが可能となり、ICチップの集積度をさら
に向上することが可能となった。
さらに、半絶縁膜は適当にキャリアを通過させるの
で、半絶縁膜中に新たなキャリアのトラップを形成しな
い。
で、半絶縁膜中に新たなキャリアのトラップを形成しな
い。
また、ソース，ドレイン領域とソース，ドレイン電極
との間にブロッキング機能を有する半絶縁膜を形成して
あるので電極材料と半導体層との反応を防ぎ長期の信頼
性を高めることが可能となった。
との間にブロッキング機能を有する半絶縁膜を形成して
あるので電極材料と半導体層との反応を防ぎ長期の信頼
性を高めることが可能となった。
第１図は本発明の電界効果型半導体装置の概略図を示
す。 第２図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 第３図及び第４図は本発明の電界効果型半導体装置の作
製工程を示す。 １……基板 ２……素子分離領域 ３……ソース，ドレイン領域 ４……ソース，ドレイン領域電極 ５……半絶縁膜 ７……ゲート電極 ６……ゲート絶縁膜
す。 第２図は本発明の電界効果型半導体装置のエネルギーバ
ンド図を示す。 第３図及び第４図は本発明の電界効果型半導体装置の作
製工程を示す。 １……基板 ２……素子分離領域 ３……ソース，ドレイン領域 ４……ソース，ドレイン領域電極 ５……半絶縁膜 ７……ゲート電極 ６……ゲート絶縁膜
Claims (5)
- 【請求項１】ゲート電極、ゲート絶縁膜、ソース領域、
ドレイン領域、チャネル形成領域、ソース電極及びドレ
イン電極を有する電界効果型半導体装置において、 前記ソース領域、ドレイン領域及びチャネル形成領域
は、珪素を主成分とする半導体に設けられており、 前記ソース領域、ドレイン領域及びチャネル形成領域上
全面に半絶縁性を有する単層膜が設けられており、 前記単層膜に接して、前記ソース電極は前記ソース領域
上に、前記単層膜に接して、前記ドレイン電極は前記ド
レイン領域上に設けられていることを特徴とする電界効
果型半導体装置。 - 【請求項２】ゲート電極、ゲート絶縁膜、ソース領域、
ドレイン領域、チャネル形成領域、ソース電極及びドレ
イン電極を有する電界効果型半導体装置において、 前記ソース領域、ドレイン領域及びチャネル形成領域
は、珪素を主成分とする半導体に設けられており、 前記ソース領域、ドレイン領域及びチャネル形成領域上
全面に窒化珪素（Si3N4-x、０＜ｘ＜４）、炭化珪素（S
iyC1-y、０＜ｙ＜１）、又は酸化珪素（SiO2-z、０＜ｚ
＜２）からなる単層膜が設けられており、 前記単層膜に接して、前記ソース電極は前記ソース領域
上に、前記単層膜に接して、前記ドレイン電極は前記ド
レイン領域上に設けられていることを特徴とする電界効
果型半導体装置。 - 【請求項３】ゲート電極、ゲート絶縁膜、ソース領域、
ドレイン領域、チャネル形成領域、ソース電極及びドレ
イン電極を有する電界効果型半導体装置において、 前記ソース領域、ドレイン領域及びチャネル形成領域
は、半導体基板に設けられており、 前記ソース領域、ドレイン領域及びチャネル形成領域上
全面には半絶縁性を有する単層膜が設けられており、 前記単層膜は、半導体基板を酸化、窒化又は炭化するこ
とによって形成されており、 前記単層膜に接して、前記ソース電極は前記ソース領域
上に、前記単層膜に接して、前記ドレイン電極は前記ド
レイン領域上に設けられていることを特徴とする電界効
果型半導体装置。 - 【請求項４】半導体基板を窒化、炭化又は酸化してソー
ス領域、ドレイン領域及びチャネル形成領域上全面に接
して半絶縁性の単層膜を形成し、 前記単層膜上にゲート絶縁膜を形成し、 前記単層膜に接して、ソース電極を前記ソース領域上
に、前記単層膜に接して、ドレイン電極を前記ドレイン
領域上に形成することを特徴とする電界効果型半導体装
置の作製方法。 - 【請求項５】特許請求の範囲第４項において、 前記単層膜は、プラズマ又はレーザーを用いて形成され
たことを特徴とする電界効果型半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16865289A JP3156246B2 (ja) | 1989-06-30 | 1989-06-30 | 電界効果型半導体装置並びに作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16865289A JP3156246B2 (ja) | 1989-06-30 | 1989-06-30 | 電界効果型半導体装置並びに作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334462A JPH0334462A (ja) | 1991-02-14 |
| JP3156246B2 true JP3156246B2 (ja) | 2001-04-16 |
Family
ID=15871995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16865289A Expired - Fee Related JP3156246B2 (ja) | 1989-06-30 | 1989-06-30 | 電界効果型半導体装置並びに作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156246B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5639688A (en) * | 1993-05-21 | 1997-06-17 | Harris Corporation | Method of making integrated circuit structure with narrow line widths |
| JP5699420B2 (ja) * | 2008-06-16 | 2015-04-08 | 富士電機株式会社 | Ｍｏｓ型半導体装置 |
| JP2014139956A (ja) * | 2011-03-30 | 2014-07-31 | Hitachi Ltd | トレンチ型ＳｉＣ半導体装置の製造方法 |
-
1989
- 1989-06-30 JP JP16865289A patent/JP3156246B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334462A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696725B1 (en) | Dual-gate MOSFET with channel potential engineering | |
| US5858867A (en) | Method of making an inverse-T tungsten gate | |
| JPH0451071B2 (ja) | ||
| US20040119111A1 (en) | Non-volatile semiconductor memory device and manufacturing method for the same | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| US20080108190A1 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| JP3156246B2 (ja) | 電界効果型半導体装置並びに作製方法 | |
| JP2657588B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| KR20030058664A (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 형성 방법 | |
| KR100617051B1 (ko) | 반도체 소자의 제조방법 | |
| US5851871A (en) | Process for manufacturing integrated capacitors in MOS technology | |
| US6274517B1 (en) | Method of fabricating an improved spacer | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| KR100218311B1 (ko) | 반도체장치의 소자격리구조 및 그 제조방법 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| KR100505630B1 (ko) | 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법 | |
| CA1168765A (en) | Method for making short channel transistor devices | |
| KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100267397B1 (ko) | 폴리실리콘을 이용한 게이트 전극 제조방법 | |
| JP3191313B2 (ja) | 半導体装置の製造方法 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| KR20010059856A (ko) | 모스 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |