JP3206527B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3206527B2 JP3206527B2 JP33121097A JP33121097A JP3206527B2 JP 3206527 B2 JP3206527 B2 JP 3206527B2 JP 33121097 A JP33121097 A JP 33121097A JP 33121097 A JP33121097 A JP 33121097A JP 3206527 B2 JP3206527 B2 JP 3206527B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium nitride
- nitride film
- titanium
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
- H10W20/0526—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by thermal treatment thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
- H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
- H10W20/051—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by ion implantation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に化学的気相成長を用いた窒化チタン膜
の形成方法の改良に関する。
方法に関し、特に化学的気相成長を用いた窒化チタン膜
の形成方法の改良に関する。
【０００２】
【従来の技術】化学的気相成長を用いてコンタクトホー
ルに窒化チタン膜を形成する従来の半導体装置の製造方
法の一例として、窒化チタンの化学的気相成長につい
て、図２の工程断面図を参照して以下に説明する。
ルに窒化チタン膜を形成する従来の半導体装置の製造方
法の一例として、窒化チタンの化学的気相成長につい
て、図２の工程断面図を参照して以下に説明する。
【０００３】図２（ａ）に示すように、シリコン基板１
上に厚さ５００ｎｍの下部電極を層間絶縁膜上に形成す
る。素子分離酸化膜２を形成してシリコン基板１に所定
の不純物を導入し拡散層３を形成する。続いて、厚さ１
５００ｎｍの絶縁膜４を堆積し拡散層３上に接続孔５を
開口する。
上に厚さ５００ｎｍの下部電極を層間絶縁膜上に形成す
る。素子分離酸化膜２を形成してシリコン基板１に所定
の不純物を導入し拡散層３を形成する。続いて、厚さ１
５００ｎｍの絶縁膜４を堆積し拡散層３上に接続孔５を
開口する。
【０００４】次に図２（ｂ）に示すように、四塩化チタ
ン、水素、アルゴンを原料ガスとした化学的気相成長法
を用いて絶縁膜４上に厚さ１０ｎｍのチタン膜６及び拡
散層３上に厚さ２０ｎｍのチタンシリサイド膜７を堆積
する。
ン、水素、アルゴンを原料ガスとした化学的気相成長法
を用いて絶縁膜４上に厚さ１０ｎｍのチタン膜６及び拡
散層３上に厚さ２０ｎｍのチタンシリサイド膜７を堆積
する。
【０００５】図２（ｃ）に示すように、絶縁膜４上のチ
タン膜６をアンモニアにより窒化し窒化チタン膜８を形
成する。
タン膜６をアンモニアにより窒化し窒化チタン膜８を形
成する。
【０００６】図２（ｄ）に示すように、四塩化チタン、
アンモニア、窒素を原料ガスとした化学的気相成長法を
用いて窒化チタン膜８とチタンシリサイド膜７上に厚さ
２０ｎｍの窒化チタン膜９を形成する。
アンモニア、窒素を原料ガスとした化学的気相成長法を
用いて窒化チタン膜８とチタンシリサイド膜７上に厚さ
２０ｎｍの窒化チタン膜９を形成する。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、以下に示す問題点を有している。
装置の製造方法は、以下に示す問題点を有している。
【０００８】すなわち、四塩化チタンを用いた化学的気
相成長法による窒化チタン膜成長においては、残留塩素
を低減させるために、６００℃程度の温度が必要であ
り、このため１ＧＰａ程度の引っ張り応力が発生する。
このような大きな膜応力が発生すると、膜のクラック、
膜剥がれによる後工程のＷ−ＣＶＤにおけるＷＦ６侵
食、及びシリコン基板の歪みにより接合リークの原因と
なり、安定したコンタクト電極の電気特性を得ることが
できない。
相成長法による窒化チタン膜成長においては、残留塩素
を低減させるために、６００℃程度の温度が必要であ
り、このため１ＧＰａ程度の引っ張り応力が発生する。
このような大きな膜応力が発生すると、膜のクラック、
膜剥がれによる後工程のＷ−ＣＶＤにおけるＷＦ６侵
食、及びシリコン基板の歪みにより接合リークの原因と
なり、安定したコンタクト電極の電気特性を得ることが
できない。
【０００９】一方、例えば特開昭６１−１５６８３７号
公報には、１５０ｎｍの膜厚の窒化チタン膜にＡｒイオ
ンを注入することにより応力を緩和する方法が示されて
いる。この製造方法は、上層のアルミ配線への影響を抑
制する事を目的としたものであり、スパッタにより形成
された窒化チタン膜がシリコン基板上のコンタクトホー
ル底部に存在する場合には、Ａｒイオンを用いると、シ
リコン基板の損傷が大きい、という問題点がある。
公報には、１５０ｎｍの膜厚の窒化チタン膜にＡｒイオ
ンを注入することにより応力を緩和する方法が示されて
いる。この製造方法は、上層のアルミ配線への影響を抑
制する事を目的としたものであり、スパッタにより形成
された窒化チタン膜がシリコン基板上のコンタクトホー
ル底部に存在する場合には、Ａｒイオンを用いると、シ
リコン基板の損傷が大きい、という問題点がある。
【００１０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、半導体装置への
化学的気相成長による窒化チタン膜の膜応力を低減する
半導体装置の製造方法を提供することにある。
てなされたものであって、その目的は、半導体装置への
化学的気相成長による窒化チタン膜の膜応力を低減する
半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
本発明に係る本発明の半導体装置の製造方法は、半導体
基板上の絶縁膜に拡散層に達するまでのコンタクトホー
ルを形成する工程と、 前記コンタクトホール底部にチタ
ンシリサイドを形成する工程と、前記コンタクトホール
部を覆うように化学的気相成長法を用いて窒化チタン膜
を形成する工程と、前記窒化チタン膜にシリコンイオン
の注入を行う工程と、を少なくとも含むことを特徴とす
る。
本発明に係る本発明の半導体装置の製造方法は、半導体
基板上の絶縁膜に拡散層に達するまでのコンタクトホー
ルを形成する工程と、 前記コンタクトホール底部にチタ
ンシリサイドを形成する工程と、前記コンタクトホール
部を覆うように化学的気相成長法を用いて窒化チタン膜
を形成する工程と、前記窒化チタン膜にシリコンイオン
の注入を行う工程と、を少なくとも含むことを特徴とす
る。
【００１２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、（ａ）半導体基板上の絶縁膜に拡散層に達するまで
のコンタクトホールを形成する工程（図１（ａ）参照）
と、（ｂ）前記コンタクトホール底部にチタンシリサイ
ドを形成し、チタン膜を堆積する工程（図１（ｂ）参
照）と、（ｃ）チタン膜を窒化処理して窒化チタン膜を
形成する工程（図１（ｃ）参照）と、（ｄ）化学的気相
成長法を用いて窒化チタン膜を形成し、前記窒化チタン
膜にシリコンイオン注入を行う工程（図１（ｄ）参照）
と、を含む。
に説明する。本発明は、その好ましい実施の形態におい
て、（ａ）半導体基板上の絶縁膜に拡散層に達するまで
のコンタクトホールを形成する工程（図１（ａ）参照）
と、（ｂ）前記コンタクトホール底部にチタンシリサイ
ドを形成し、チタン膜を堆積する工程（図１（ｂ）参
照）と、（ｃ）チタン膜を窒化処理して窒化チタン膜を
形成する工程（図１（ｃ）参照）と、（ｄ）化学的気相
成長法を用いて窒化チタン膜を形成し、前記窒化チタン
膜にシリコンイオン注入を行う工程（図１（ｄ）参照）
と、を含む。
【００１３】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００１４】［実施例１］次に本発明の第一の実施例に
ついて図面を参照して説明する。図１は、本発明の第一
の実施例の製造方法を説明するための工程断面図であ
る。
ついて図面を参照して説明する。図１は、本発明の第一
の実施例の製造方法を説明するための工程断面図であ
る。
【００１５】図１（ａ）に示すように、シリコン基板１
上に厚さ２００ｎｍの素子分離酸化膜２を形成し、シリ
コン基板１に所定の不純物を導入し拡散層３を形成す
る。続いて、厚さ２０００ｎｍの絶縁膜４を堆積し、拡
散層３上に接続孔５を開口する。
上に厚さ２００ｎｍの素子分離酸化膜２を形成し、シリ
コン基板１に所定の不純物を導入し拡散層３を形成す
る。続いて、厚さ２０００ｎｍの絶縁膜４を堆積し、拡
散層３上に接続孔５を開口する。
【００１６】図１（ｂ）に示すように、高周波放電を用
いた化学的気相成長法により、例えば四塩化チタン２ｓ
ｃｃｍ、水素１０００ｓｃｃｍ、アルゴン５００ｓｃｃ
ｍの混合ガスを原料ガスとして、基板温度６００℃、圧
力５Ｔ、高周波放電出力５００ｋＷの条件の下で、絶縁
膜４上に厚さ１０ｎｍチタン膜６及び拡散層３上に厚さ
２０ｎｍのチタンシリサイド膜７を堆積する。
いた化学的気相成長法により、例えば四塩化チタン２ｓ
ｃｃｍ、水素１０００ｓｃｃｍ、アルゴン５００ｓｃｃ
ｍの混合ガスを原料ガスとして、基板温度６００℃、圧
力５Ｔ、高周波放電出力５００ｋＷの条件の下で、絶縁
膜４上に厚さ１０ｎｍチタン膜６及び拡散層３上に厚さ
２０ｎｍのチタンシリサイド膜７を堆積する。
【００１７】図１（ｃ）に示すように、アンモニア１０
０ｓｃｃｍ、基板温度６００℃、圧力２０Ｔ、高周波放
電出力５００ｋＷの条件の下で、絶縁膜４上のチタン膜
６上に窒化処理を施し、窒化チタン膜８を形成する。
０ｓｃｃｍ、基板温度６００℃、圧力２０Ｔ、高周波放
電出力５００ｋＷの条件の下で、絶縁膜４上のチタン膜
６上に窒化処理を施し、窒化チタン膜８を形成する。
【００１８】図１（ｄ）に示すように、化学的気相成長
法を用いて四塩化チタン４０ｓｃｃｍ、アンモニア１０
０ｓｃｃｍ、窒素３０００ｓｃｃｍの混合ガスを原料ガ
スとして、基板温度６００℃、圧力２０Ｔの条件の下
で、化学的気相成長法を用いて窒化チタン膜８上に、厚
さ２０ｎｍの窒化チタン膜９を形成する。ここで、窒化
チタン膜９は、１ＧＰａ程度の引っ張り応力を持ってい
る。引き続き、シリコンイオン１０を加速電圧５０ｋｅ
Ｖ、ドーズ量１Ｅ１５（１×１０15）／ｃｍ2の条件の
もとで、窒化チタン膜９に注入する。この処理により、
膜密度が増加し、引っ張り応力は０．５ＧＰａ程度に低
減する。
法を用いて四塩化チタン４０ｓｃｃｍ、アンモニア１０
０ｓｃｃｍ、窒素３０００ｓｃｃｍの混合ガスを原料ガ
スとして、基板温度６００℃、圧力２０Ｔの条件の下
で、化学的気相成長法を用いて窒化チタン膜８上に、厚
さ２０ｎｍの窒化チタン膜９を形成する。ここで、窒化
チタン膜９は、１ＧＰａ程度の引っ張り応力を持ってい
る。引き続き、シリコンイオン１０を加速電圧５０ｋｅ
Ｖ、ドーズ量１Ｅ１５（１×１０15）／ｃｍ2の条件の
もとで、窒化チタン膜９に注入する。この処理により、
膜密度が増加し、引っ張り応力は０．５ＧＰａ程度に低
減する。
【００１９】［実施例２］次に本発明の第二の実施例に
ついて説明する。
ついて説明する。
【００２０】前記第一の実施例に示した方法と同様に化
学的気相成長を用いてコンタクトホールに窒化チタン膜
９を形成し、シリコンイオンを注入する（図１（ｄ）参
照）。続いて、急熱処理法により、窒素等の不活性ガス
雰囲気中で７００℃、３０秒程度の熱処理を行い、窒化
チタン膜を再結晶化させる。
学的気相成長を用いてコンタクトホールに窒化チタン膜
９を形成し、シリコンイオンを注入する（図１（ｄ）参
照）。続いて、急熱処理法により、窒素等の不活性ガス
雰囲気中で７００℃、３０秒程度の熱処理を行い、窒化
チタン膜を再結晶化させる。
【００２１】上記した本発明の実施例によれば、窒化チ
タン膜の応力を低減させることができるため、膜のクラ
ック、膜剥がれによる後工程のＷ−ＣＶＤにおけるＷＦ
６侵食及びシリコン基板の歪みを抑制することができ
る。従って、接合リークの発生しにくい安定したコンタ
クト電極の電気特性を得ることが可能となる。
タン膜の応力を低減させることができるため、膜のクラ
ック、膜剥がれによる後工程のＷ−ＣＶＤにおけるＷＦ
６侵食及びシリコン基板の歪みを抑制することができ
る。従って、接合リークの発生しにくい安定したコンタ
クト電極の電気特性を得ることが可能となる。
【００２２】更に、本実施例に示した熱処理により、窒
化チタン膜上のアルミ膜の結晶配向性が改善されるた
め、アルミ配線の信頼性を向上させることが可能とな
る。
化チタン膜上のアルミ膜の結晶配向性が改善されるた
め、アルミ配線の信頼性を向上させることが可能とな
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
窒化チタン膜の応力を低減させることができるため、膜
のクラック、膜剥がれによる後工程のＷ−ＣＶＤにおけ
るＷＦ６侵食及びシリコン基板の歪みを抑制することが
でき、接合リークの発生しにくい安定したコンタクト電
極の電気特性を得ることができる、という効果を奏す
る。
窒化チタン膜の応力を低減させることができるため、膜
のクラック、膜剥がれによる後工程のＷ−ＣＶＤにおけ
るＷＦ６侵食及びシリコン基板の歪みを抑制することが
でき、接合リークの発生しにくい安定したコンタクト電
極の電気特性を得ることができる、という効果を奏す
る。
【００２４】また本発明によれば、窒化チタン膜上のア
ルミ膜の結晶配向性が改善されるため、アルミ配線の信
頼性を向上させることができる。
ルミ膜の結晶配向性が改善されるため、アルミ配線の信
頼性を向上させることができる。
【図１】本発明の実施例の製造方法の主要工程を工程順
に示す工程断面図である。
に示す工程断面図である。
【図２】従来の半導体装置の製造方法の主要工程を工程
順に示す工程断面図である。
順に示す工程断面図である。
１ シリコン基板 ２ 素子分離酸化膜 ３ 拡散層 ４ 絶縁膜 ５ 接続孔 ６ チタンシリサイド膜 ７ チタン膜 ８ 窒化チタン膜 ９ 窒化チタン膜 １０ シリコンイオン
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (2)
- 【請求項１】（ａ）半導体基板上の絶縁膜に拡散層に達
するまでのコンタクトホールを形成する工程と、 （ｂ）前記コンタクトホール底部にチタンシリサイドを
形成する工程と、 （ｃ）前記コンタクトホール部を覆うように化学的気相
成長法を用いて窒化チタン膜を形成する工程と、 （ｄ）前記窒化チタン膜にシリコンイオンの注入を行う
工程と、 を少なくとも含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】前記工程（ｄ）のあとに、急熱処理法によ
り前記窒化チタン膜を再結晶化させる工程を含むことを
特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33121097A JP3206527B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体装置の製造方法 |
| KR1019980048237A KR19990045196A (ko) | 1997-11-14 | 1998-11-11 | 반도체 장치 제조방법 |
| US09/190,815 US6080667A (en) | 1997-11-14 | 1998-11-12 | Method of treating CVD titanium nitride with silicon ions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33121097A JP3206527B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150086A JPH11150086A (ja) | 1999-06-02 |
| JP3206527B2 true JP3206527B2 (ja) | 2001-09-10 |
Family
ID=18241135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33121097A Expired - Fee Related JP3206527B2 (ja) | 1997-11-14 | 1997-11-14 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6080667A (ja) |
| JP (1) | JP3206527B2 (ja) |
| KR (1) | KR19990045196A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3003608B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100379333B1 (ko) * | 2000-08-16 | 2003-04-10 | 주식회사 하이닉스반도체 | 티타늄 실리사이드막 제조방법 |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
| JP5621185B2 (ja) * | 2008-06-02 | 2014-11-05 | 日産自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156837A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07331410A (ja) * | 1994-06-02 | 1995-12-19 | Kobe Steel Ltd | 耐酸化性および耐摩耗性に優れた硬質皮膜 |
| JPH0897212A (ja) * | 1994-09-28 | 1996-04-12 | Nec Corp | 半導体装置の製造方法 |
| US5960319A (en) * | 1995-10-04 | 1999-09-28 | Sharp Kabushiki Kaisha | Fabrication method for a semiconductor device |
| US5885896A (en) * | 1996-07-08 | 1999-03-23 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
| US5940726A (en) * | 1997-11-06 | 1999-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming an electrical contact for embedded memory |
-
1997
- 1997-11-14 JP JP33121097A patent/JP3206527B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-11 KR KR1019980048237A patent/KR19990045196A/ko not_active Ceased
- 1998-11-12 US US09/190,815 patent/US6080667A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6080667A (en) | 2000-06-27 |
| KR19990045196A (ko) | 1999-06-25 |
| JPH11150086A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280803B2 (ja) | 半導体装置及びその製造方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JPH1012729A (ja) | 半導体装置の製造方法 | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| JPH05129231A (ja) | 電極配線 | |
| JPH11150086A (ja) | 半導体装置の製造方法 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| US20010041442A1 (en) | Fabrication process of semiconductor device with titanium film. | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH0822967A (ja) | 半導体装置の製造方法 | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JP3399798B2 (ja) | 半導体装置の製造方法 | |
| JP2001168062A (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP3211290B2 (ja) | 半導体装置の形成方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| LAPS | Cancellation because of no payment of annual fees |