JP3213472B2 - アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 - Google Patents

アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置

Info

Publication number
JP3213472B2
JP3213472B2 JP8835494A JP8835494A JP3213472B2 JP 3213472 B2 JP3213472 B2 JP 3213472B2 JP 8835494 A JP8835494 A JP 8835494A JP 8835494 A JP8835494 A JP 8835494A JP 3213472 B2 JP3213472 B2 JP 3213472B2
Authority
JP
Japan
Prior art keywords
signal
line
active matrix
liquid crystal
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8835494A
Other languages
English (en)
Other versions
JPH07294374A (ja
Inventor
入江勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8835494A priority Critical patent/JP3213472B2/ja
Priority to TW084101512A priority patent/TW307827B/zh
Priority to US08/424,727 priority patent/US5608558A/en
Priority to KR1019950009701A priority patent/KR100199649B1/ko
Publication of JPH07294374A publication Critical patent/JPH07294374A/ja
Application granted granted Critical
Publication of JP3213472B2 publication Critical patent/JP3213472B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶等の表示媒体と組
み合わせて表示装置を構成するアクティブマトリクス基
板又はアクティブマトリクス液晶パネルの欠陥検出検査
方法、欠陥検出検査装置に関する。
【０００２】
【従来の技術】絶縁基板上に絵素電極をマトリクス状態
に配置し、該絵素電極を能動素子により独立して駆動す
るアクティブマトリクス液晶パネルは、液晶テレビジョ
ン、ワードプロセッサ、コンピュータ等の表示素子とし
てブラウン管に代わり実用されている。上記の絵素電極
を選択駆動するスイッチング素子としては、ＴＦＴ（薄
膜トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）、Ｍ
ＯＳトランジスタ、ダイオード、バリスタ等が知られて
いる。
【０００３】図１は、スイッチング素子としてＴＦＴを
用いたアクティブマトリクス表示装置の概略回路図を示
し、図２は図１の一部拡大図を示す。この表示装置は、
液晶層を挟んで対向配置されたアクティブマトリクス基
板と対向基板とからなる。アクティブマトリクス基板
は、走査線として機能するゲートバスライン１が複数平
行に配線され、該ゲートバスライン１に直交させて信号
線として機能するソースバスライン２が複数平行に配線
されている。両バスライン１，２の交差する位置近傍に
は、ＴＦＴ３が配置され、このＴＦＴ３には両バスライ
ン１，２で囲まれた領域に配設されている絵素電極４が
接続されている。ソースバスライン２の冗長配線として
機能する予備配線１３がソースバスライン２と直交して
配線されている。この予備配線１３は数個、又は数１０
個に複数分割して形成してもよい。（以下の実施例も同
様） 一方、このアクティブマトリクス基板に対向する対向基
板には、液晶層側に対向電極５が形成されており、絵素
電極４と対向電極５との間で絵素容量（Ｃｌｃ）６が形
成される。この絵素容量（Ｃｌｃ）６とは並列に補助容
量（Ｃｓ）７が形成され、補助容量（Ｃｓ）７の一方は
絵素電極４に、他方は該絵素電極を挟んで近接する別の
ゲートバスライン１に接続されている。即ち、上述した
アクティブマトリクス基板は所謂Ｃｓ−ｏｎ−Ｇａｔｅ
構造となっている。
【０００４】このように構成されたＣｓ−ｏｎ−Ｇａｔ
ｅ構造の基板を有するアクティブマトリクス液晶表示装
置においては、欠陥検査のために図２１に示す信号Ａ１
が、図１に示すフレキシブル配線基板、又はＴＡＢ（Ｔ
ａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ、以下タブ
と言う。）８を介して奇数番目のゲートバスライン１に
与えられ、信号Ａ２がタブ８を介して偶数番目のゲート
バスラインに与えられる。更に、信号Ｂがタブ９ａを介
してソースバスライン２に与えられ、信号Ｃが対向電極
５に与えられる。上記信号Ａ１とＡ２はＴＦＴ３のゲー
ト電極を順次走査してオン・オフ制御する信号であり、
信号ＢはＴＦＴ３で各絵素に画像に応じた信号電圧を書
き込み、その後次のフレームの書き込みまで変わらない
信号であり、信号Ｃはゲートバスライン１に印加される
ＴＦＴ３のオン電圧とオフ電圧の間で可変させる信号で
ある。両側の予備配線１３、１３には信号Ｄがタブ９
ａ、９ｂを介して与えられる。
【０００５】図１０は、スイッチング素子としてＴＦＴ
を用いた別構造のアクティブマトリクス表示装置の概略
回路図を示し、図１１は図１０の一部拡大図を示す。こ
の表示装置は、液晶層を挟んで対向配置されたアクティ
ブマトリクス基板と対向基板とからなる。アクティブマ
トリクス基板は、走査線として機能するゲートバスライ
ン１が複数平行に配線され、該ゲートバスライン１に直
交させて信号線として機能するソースバスライン２が複
数平行に配線されている。両バスライン１，２の交差す
る位置近傍には、ＴＦＴ３が配置され、このＴＦＴ３に
は両バスライン１，２で囲まれた領域に配設されている
絵素電極４が接続されている。ソースバスライン２の冗
長配線として機能する予備配線１３がソースバスライン
２と直交して配線されている。
【０００６】一方、このアクティブマトリクス基板に対
向する対向基板には、液晶層側に対向電極５が形成され
ており、絵素電極４と対向電極５との間で絵素容量（Ｃ
ｌｃ）６が形成される。この絵素容量（Ｃｌｃ）６とは
並列に補助容量（Ｃｓ）７が形成され、補助容量（Ｃ
ｓ）７の一方は絵素電極４に、他方はゲートバスライン
と平行に設けた補助容量用共通配線１０に接続されてい
る。即ち、この構造のアクティブマトリクス基板は所謂
Ｃｓ−ｏｎ−Ｃｏｍｍｏｎ構造となっている。
【０００７】このように構成されたＣｓ−ｏｎ−Ｃｏｍ
ｍｏｎ構造の基板を有するアクティブマトリクス液晶表
示装置においては、欠陥検査のために図２２に示す信号
Ａ３が、図１０に示すタブ１１を介してゲートバスライ
ン１に与えられ、同時に信号Ｅが共通線１０に与えられ
る。更に、信号Ｂがタブ１２ａを介してソースバスライ
ン２に与えられ、信号Ｆが予備配線１３に与えられる。
また、信号Ｃが対向電極５に与えられる。上記信号Ａ３
はＴＦＴ３のゲート電極を順次走査してオン・オフ制御
する信号であり、信号ＢはＴＦＴ３で各絵素に画像に応
じた信号電圧を書き込み、その後次のフレームの書き込
みまで変わらない信号であり、信号Ｃはゲートバスライ
ン１に印加されるＴＦＴ３のオン電圧とオフ電圧の間で
可変させる信号である。予備配線１３には信号Ｇがタブ
１２ｂを介して与えられる。
【０００８】アクティブマトリクス基板には多数の絵素
電極やＴＦＴとともに、例えばゲートバスライン１とソ
ースバスライン２、予備配線１３とソースバスライン
２、補助容量用共通配線１０とソースバスライン２など
異なるバスラインが絶縁され、立体的に配線されてお
り、バスラインの交差部が多数形成される。アクティブ
マトリクス基板は半導体素子と同様にフォトリソ工程な
どにより微細なパターンにより形成されるため、ダスト
などが原因でパターン異常等の欠陥を生じやすく、バス
ラインの交差部でピンホールなどによりリークが生じる
と、表示不良となる。表示装置では小さな欠陥でも目立
ちやすく、不良品とされるので、生産の歩留まりを向上
させるためには、欠陥の有無を検出し、欠陥を修正し、
不良品は排除することが重要となる。そして、欠陥を修
正するためには、欠陥の位置を特定し、欠陥の発生部位
に応じた修正を行わなければならない。
【０００９】特開昭６３−１２３０９３は、アクティブ
マトリクス液晶パネルの点灯検査によるＴＦＴのゲート
−ドレインおよびソース−ドレインの電極間のショート
による点欠陥の検査方法を開示しているが、更にゲート
バスラインと絵素電極、又はソースバスラインと絵素電
極が直接短絡状態にある場合も同様に検査可能であるこ
とが記述されている。また、ゲート電極とソース電極が
短絡した場合は短絡部分を含むゲート線とソース線に接
続されている全絵素が点灯しなくなる線欠陥となること
も記載されている。
【００１０】ゲートバスライン１とソースバスライン２
との間に短絡等の原因によりリークが生じた場合、上記
と同様にリークが生じているゲートバスライン１に接続
されている横一列に並ぶ絵素電極と、リークが生じてい
るソースバスライン２に接続されている縦一列に並ぶ絵
素電極とに表示不良が発生し、十字状の線欠陥として表
示される。十字の中心の絵素電極の接続されているゲー
トバスライン１とソースバスライン２の交差部にリーク
が発生していることが判る。
【００１１】特開平２−６４６１５は、補助容量がＭＯ
Ｓ型容量である補助容量用共通配線とソースバスライ
ン、又はゲートバスラインとの間の短絡に関するアクテ
ィブマトリクス液晶パネルの欠陥修正方法が開示されて
いる。例えばＭＯＳ容量がＮ型の場合、液晶パネルを点
灯すると、短絡が生じているソースバスラインと正常な
ソースバスラインとの間に表示状態の差異が認められる
ので、短絡が生じているソースバスラインを接地すると
短絡箇所のある共通線のみが接地レベルに引かれ、反転
閾値電圧以下になるため、その共通線でつくるＭＯＳ容
量が本来の容量より小さくなり、短絡箇所のある共通線
を含む横ラインがネガ型（２枚の偏光板が平行状態にあ
る）の中間調表示状態で他の横ラインよりもやや黒くな
って表れ、縦ラインとの交点に短絡箇所があることが分
かる。欠陥修正方法としてソースバスラインまたは補助
容量用共通配線の短絡部の両端をレーザにより切断し、
切断により浮いた信号線は外部端子により周辺を回して
配線接続することが記述されている。
【００１２】予備配線１３とソースバスライン２との間
のリークは従来は基板に駆動回路が実装されるまで確認
することができなかった。ソースバスライン２が切断し
た場合、ソースバスライン２の断線により浮いた部分は
線欠陥となる。予備配線１３はソースバスライン２が切
断した場合、該ソースバスライン２と予備配線１３との
交差部をレーザにより接続し、該ソースバスライン２へ
両側から信号を与えることにより、線欠陥を修正するた
めに使用される。上記の修正ができたかどうかを確認す
るため、予備配線１３にはソースバスライン２と同じ信
号が与えられ、他の正常なソースバスラインと同様に点
灯するかどうか検査される。このため予備配線を使用し
た修正箇所以外で予備配線１３とソースバスライン２に
リークが生じていてもリークが生じているソースバスラ
イン２の信号に変化が生じないので、表示に差異がな
く、リークの有無の判別ができない。そのため予備配線
１３とソースバスライン２との間のリーク不良は基板に
駆動回路を実装するまで確認することができず、モジュ
ールを作る実装工程で検出し、選別していた。
【００１３】
【発明が解決しようとする課題】バスラインの交差部な
ど絶縁された電極間の絶縁部にピンホールや膜残りなど
により絶縁性の劣化しているところがあると、長期間使
用しているうちにそのストレスにより絶縁性の劣化が進
行し、欠陥となる場合があるが、従来の検査では表示装
置として通常使用される電圧が使用され、検査時にすで
に不良となっている欠陥は検出できるが、将来長期間使
用した時、そのストレスにより欠陥となる恐れのある絶
縁性の劣化した箇所の検出はできず、信頼性に欠けると
いう問題がある。
【００１４】また、予備配線１３は、ソースバスライン
２の断線の修正に用いられるが、従来の検査では修正が
できたかどうか確認するため、ソースバスライン２と同
じ信号Ｂを与えて他の正常なソースバスライン２と同様
に正常に点灯するかどうか検査していたので、予備配線
を使用した修正箇所以外で予備配線１３とソースバスラ
イン２との間リークが生じていても信号に変化が生じな
いため識別できず、基板に駆動回路が実装されるまで、
確認できなかった。そのためモジュールをつくる実装工
程の歩留まりが低下するという問題点があった。
【００１５】本発明は、このような従来技術の問題点を
解決するものであり、今まで検出できなかった欠陥（将
来欠陥となる恐れのあるモード）、或いは次の実装工程
（モジュール状態）で確認される欠陥モードを検出する
ものである。Ｃｓ−ｏｎ−Ｇａｔｅ構造、Ｃｓ−ｏｎ−
Ｃｏｍｍｏｎ構造、または冗長構造を備えたアクティブ
マトリクス基板、又はアクティブマトリクス液晶パネル
の欠陥検出方法、及び欠陥検出装置の提供とともに、検
出した欠陥モードに基づいて欠陥部の修正を可能にする
欠陥修正方法の提供を目的とする。
【００１６】
【課題を解決するための手段】本発明は、絶縁性基板上
に相互に交差して形成され、かつ互いに絶縁されている
電極を備えた基板の欠陥検出方法において、該電極間に
通常使用電圧より大きい、例えば数倍の電圧を印加する
ことで、上記目的が達成される。
【００１７】また、本発明は、絶縁性基板上に相互に交
差して形成され、かつ互いに絶縁されている電極を備え
た基板の欠陥の検出装置において、該電極間に通常使用
電圧より大きい、例えば数倍の電圧を印加する手段を備
えた構成となっているので、そのことにより上記目的が
達成される。
【００１８】本発明の欠陥検出方法は、絶縁性基板上に
複数の絵素電極と各絵素電極を駆動するためのＴＦＴと
がマトリクス状に配置され、該ＴＦＴと各々接続し、か
つ相互に交差して形成された走査線及び信号線に、該Ｔ
ＦＴを介して各絵素電極が接続されたアクティブマトリ
クス基板、又は該アクティブマトリクス基板と、該アク
ティブマトリクス基板に対向配設させる対向電極を有す
る対向基板と、該対向基板の対向電極側に形成されアク
ティブマトリクス基板側に配される液晶層とからなるア
クティブマトリクス液晶パネルの欠陥検出検査方法であ
って、上記走査線及び信号線又は対向電極にそれぞれ接
続するための接続端子及び駆動信号を印加するための駆
動信号印加手段を備える検査装置を使用し、上記アクテ
ィブマトリクス基板又はアクティブマトリクス液晶パネ
ルに対して上記検査装置を対向配設するとともに、該接
続端子を走査線及び信号線又は対向電極のそれぞれに接
続する工程と、アクティブマトリクス基板又はアクティ
ブマトリクス液晶パネルの走査線と信号線の間に通常使
用される駆動電圧より大きい第１の駆動電圧、即ち、１
フレームの期間を定めるオン信号と該オン信号に後続す
るオフ信号とを交互に与えている該信号の電圧を数倍の
信号に変換し、ある一定の期間に自動または手動で与
え、走査線と信号線との交差部の絶縁性が劣化している
箇所での劣化を進行させてリークさせる検出工程と、前
記第１の駆動電圧信号よりも電圧が小さい第２の駆動電
圧信号を与え、走査線と信号線との間のリークによる線
欠陥を検査する工程とを行うことにより、上記目的が達
成される。
【００１９】また、本発明の欠陥検出装置は、絶縁性基
板上に複数の絵素電極と各絵素電極を駆動するためのＴ
ＦＴとがマトリクス状に配置され、該ＴＦＴと各々接続
し、かつ相互に交差して形成された走査線及び信号線
に、該ＴＦＴを介して各絵素電極が接続されたアクティ
ブマトリクス基板、又は該アクティブマトリクス基板
と、該アクティブマトリクス基板に対向配設させる対向
電極を有する対向基板と、該対向基板の対向電極側に形
成されアクティブマトリクス基板側に配される液晶層と
からなるアクティブマトリクス液晶パネルの欠陥検出検
査装置であって、上記走査線及び信号線又は対向電極に
それぞれ接続するための接続端子と、該接続端子を介し
て駆動電圧を印加する手段と、該接続端子を介してアク
ティブマトリクス基板又はアクティブマトリクス液晶パ
ネルの欠陥を検査する検査手段を備え、上記駆動電圧印
加手段がアクティブマトリクス液晶表示装置の走査線と
信号線に通常使用される駆動電圧より大きい第１の駆動
電圧、即ち、１フレームの期間を定めるオン信号と該オ
ンに後続するオフ信号とを交互に与えている該信号の電
圧を数倍の信号に変換し、ある一定の期間に自動または
手動で与え、走査線と信号線との交差部の絶縁性が劣化
している箇所での劣化を進行させてリークさせることで
欠陥を検出し、上記駆動電圧印加手段が前記第１の駆動
電圧信号よりも電圧が小さい第２の駆動電圧信号を与
え、上記検査手段が走査線と信号線との間のリークによ
る線欠陥を検査する構成となっているので、そのことに
より上記目的が達成される。
【００２０】
【００２１】本発明の上記欠陥検出検査方法、欠陥検出
検査装置は、絵素電極に関連して形成された補助容量
が、該絵素電極が接続されている走査線とは絵素電極を
挟んで近接する別の走査線に接続されているアクティブ
マトリクス基板又はアクティブマトリクス液晶パネルに
も適用可能であり、また、上記絵素電極に関連して形成
された補助容量が、共通配線に接続されているアクティ
ブマトリクス基板又はアクティブマトリクス液晶パネル
にも適用可能であり、更に、上記信号線に絶縁され交差
して形成された予備配線を備えているアクティブマトリ
クス基板又はアクティブマトリクス液晶パネルに適用可
能である。そして、上記信号線に絶縁され交差して形成
された予備配線を備えているアクティブマトリクス基板
又はアクティブマトリクス液晶パネルの検出検査を行う
場合、走査線に与えたのと同様の検出用走査信号を予備
配線に与えて欠陥を検出し、その後、予備配線に対向電
極信号を与えて欠陥を検査する。
【００２２】
【作用】本発明は、例えば絶縁性基板上に複数の絵素電
極と各絵素電極を駆動するためのＴＦＴとがマトリクス
状に配置され、該ＴＦＴと各々接続し、かつ相互に交差
して形成された走査線及び信号線に、該ＴＦＴを介して
各絵素電極が接続され、該絵素電極に関連して形成され
た補助容量が、該絵素電極が接続されている走査線とは
絵素電極を挟んで近接する別の走査線に接続されている
アクティブマトリクス基板に対して以下のように検出が
行われる。まず、検査装置とアクティブマトリクス基板
を対向配設するとともに、検査装置の接続端子を走査
線、信号線のそれぞれに接続した状態となし、その状態
で該アクティブマトリクス基板の走査線と信号線間に、
例えば１フレームの期間を定めるオン信号と該オン信号
に後続するオフ信号とを交互に与えている通常使用の駆
動電圧より大きい電圧、例えば数倍の信号に変換し、あ
る一定の期間に自動または手動で与える。これにより、
バスラインの交差部の絶縁性が劣化している箇所で劣化
が進行しリークが生じるため、将来ストレスによるリー
ク不良が発生する恐れのある箇所が予め欠陥として検出
される。ここで検査のために印加される電圧は、通常使
用される電圧の１．５倍〜３倍程度が適当であり、印加
時間は１秒程度である。一般的には、印加電圧と印加時
間は、正常なＴＦＴの接続不良が発生しない値の電圧、
時間が設定される。
【００２３】更に、検出しようとする欠陥モードの対象
を広げる場合は次のようにする。即ち、アクティブマト
リクス基板と対向基板を対向させ、その間に液晶を充填
したアクティブマトリクス液晶パネルを検査する場合、
検査装置の接続端子を走査線、信号線、予備配線及び該
対向電極のそれぞれに接続した状態となし、その状態で
該アクティブマトリクス液晶パネルの走査線と信号線間
に液晶表示装置の１フレームの期間を定めるオン信号と
該オン信号に後続するオフ信号とを交互に与えている該
信号の電圧を数倍の信号に変換し、走査線と信号線の間
に通常使用される電圧より大きな電圧をある一定の期間
に自動または手動で与え、かつ予備配線に該走査線と同
様の該走査信号を与え、次に予備配線に対向電極信号を
与える。これにより次の実装工程で発生する予備配線の
欠陥モードが予め検出される。また、検出された欠陥箇
所を修正することにより欠陥修正がなされる。
【００２４】本発明は、絶縁性基板上に複数の絵素電極
と各絵素電極を駆動するためのＴＦＴとがマトリクス状
に配置され、該ＴＦＴと各々接続し、かつ相互に交差し
て形成された走査線及び信号線に、該ＴＦＴを介して各
絵素電極が接続され、該絵素電極に関連して形成された
補助容量が、共通配線に接続されているアクティブマト
リクス基板、あるいは該信号線と絶縁され交差して形成
された予備配線を備えているアクティブマトリクス基板
に対しては以下のように検出が行われる。まず、検査装
置をアクティブマトリクス基板に対向配設するととも
に、検査装置の接続端子を走査線、信号線及び共通電極
のそれぞれに接続した状態となし、その状態で該アクテ
ィブマトリクス基板の走査線に１フレームの期間を定め
るオン信号と該オン信号に後続するオフ信号とを交互に
与えている該信号として、通常使用される電圧より大き
い電圧、例えば数倍の信号に変換し、ある一定の期間に
自動または手動で与える。これにより、バスラインの交
差部の絶縁性が劣化している箇所で劣化が進行しリーク
が生じるため、将来ストレスによるリーク不良が発生す
る恐れがある箇所が予め欠陥として検出される。ここで
検査のために印加される電圧は、通常使用される電圧の
１．５倍〜３倍程度が適当であり、印加時間は１秒程度
である。印加電圧と印加時間は、正常なＴＦＴの特性不
良が発生しないような値の電圧、時間が設定される。
【００２５】更に、検出しようとする欠陥モードの対象
を広げる場合は次のようにする。即ち、アクティブマト
リクス基板と対向基板を対向させ、その間に液晶を充填
したアクティブマトリクス液晶パネルを検査する場合、
検査装置の接続端子を走査線、信号線、予備配線及び該
対向電極のそれぞれに接続した状態となし、その状態で
該アクティブマトリクス液晶パネルの走査線と信号線間
に液晶表示装置の１フレームの期間を定めるオン信号と
該オン信号に後続するオフ信号とを交互に与えている該
信号の電圧を数倍の信号に変換し、ある一定の期間に自
動または手動で与え、かつ予備配線に該走査線と同様の
該走査信号を与え、また次に該アクティブマトリクス液
晶パネルの走査線と信号線間に１フレームの期間を定め
るオン信号と該オン信号に後続するオフ信号とを交互に
与えている該信号の電圧を与え、かつ予備配線に対向電
極信号を与える。これにより次の実装工程で発生する予
備配線の欠陥モードが予め検出される。
【００２６】また、該アクティブマトリクス液晶パネル
の走査線と信号線間に１フレームの期間を定めるオン信
号と該オン信号に後続するオフ信号とを交互に与えてい
る該信号の電圧を数倍の信号に変換し、ある一定の期間
に自動または手動で与え、かつ共通配線に該走査線と同
様の該走査信号を与える。これにより将来ストレスによ
るリーク不良が発生する恐れのある箇所を予め欠陥とし
て検出される。
【００２７】また、検出された欠陥箇所を修正すること
により欠陥修正がなされる。
【００２８】
【実施例】以下、本発明の実施例について説明する。 （実施例１）図１は、スイッチング素子としてＴＦＴを
用いたアクティブマトリクス基板の全体構成を示し、図
２はその一部拡大図を示す。この基板は走査線として機
能するゲートバスライン１が複数平行に配線され、該ゲ
ートバスライン１に直交させて信号線として機能するソ
ースバスライン２が多数平行に互いに絶縁して配線され
ている。両バスライン１，２の交差する位置の近傍には
ＴＦＴ３が配設され、このＴＦＴ３には絵素電極４が接
続されている。上記ゲートバスライン１及びソースバス
ライン２は絵素電極４の周縁に沿って設けられている。
上記ＴＦＴ３のドレイン電極と、このＴＦＴが接続され
たゲートバスライン１とは１つ位置がずれて近接するゲ
ートバスライン１との間に、補助容量（Ｃｓ）７が設け
られている。つまりこのアクティブマトリクス基板は、
所謂Ｃｓ−ｏｎ−Ｇａｔｅ構造となっている。ソースバ
スライン２の冗長配線として機能する予備配線１３がソ
ースバスライン２と直交して互いに絶縁して配線されて
いる。
【００２９】かかる構成のアクティブマトリクス基板
に、対向電極が予め形成された対向基板を、液晶層をア
クティブマトリクス基板側にして対向配設してアクティ
ブマトリクス液晶パネルを構成すると、対向基板の液晶
層側に予め形成してある対向電極５と絵素電極４との間
において絵素容量（Ｃｌｃ）６が形成される。
【００３０】次に、このようなアクテイブマトリクス基
板、又はアクティブマトリクス液晶パネルを検査対象と
する本発明の検査装置について説明する。本発明の検査
装置は、図１に示すように、上記ゲートバスライン１の
奇数番目のもの同士を端子Ａ１に接続し、また、偶数番
目のもの同士を端子Ａ２に接続するタブ８を備えてい
る。また、ソースバスライン２を共通配線を介して端子
Ｂに接続するとともに、一方の予備配線１３を端子Ｄに
接続するタブ９を備える。更に、他方の予備配線１３を
端子Ｄに接続するタブ９を備える。
【００３１】上記端子Ａ１，Ａ２，Ｂ，Ｃ，Ｄにそれぞ
れ検査用信号を供給する回路図を図３に示す。図３は基
準信号発生回路１４と、この基準信号発生回路１４から
の出力信号を分周する分周回路１５と、この分周回路１
５からの出力信号を入力する９つの信号発生回路１６〜
２４と、５つのスイッチ２５〜２９と、５つの検査用端
子３０〜３４とを備える。
【００３２】上記Ｂ１信号発生回路１６は図４（ａ）に
示す信号Ｂ１を発生し、Ｂ２信号発生回路１７は図４
（ｂ）の信号Ｂ２を発生し、Ｂ３信号発生回路１８は図
４（ｃ）の信号Ｂ３を発生して、スイッチ２５の切替え
により選択的にソースバスライン２に与える。また、ス
イッチ２６の選択により上記信号Ｂ１〜Ｂ３が検査用端
子３１を介して予備配線１３に与えられる。上記信号Ｂ
１は、ＴＦＴ３で各絵素に書き込んだ後も次のフレーム
の書き込みまで一定レベルのまま変わらない信号であ
る。信号Ｂ２は各絵素に書き込み信号を印加した後、次
のフレームの書き込み信号を印加するまでの間で、信号
の電圧を書き込んだ時の信号電圧とは異なる電圧に変化
する信号である。信号Ｂ３は各絵素に書き込み信号を印
加した後、次のフレームの書き込み信号を印加するまで
の間で、信号の電圧を書き込んだ時の信号電圧とは異な
る電圧に変化する信号である。
【００３３】奇数ゲートライン信号発生回路２０は、図
４（ａ）（ｂ）（ｃ）に示すゲートバスラインのオン・
オフ制御用信号Ａ１を発生し、検査用端子３２を介して
奇数番目のゲートバスライン１に与える。偶数ゲートラ
イン信号発生回路２１は図４（ａ）（ｂ）（ｃ）に示す
ゲートバスラインのオン・オフ制御用信号Ａ２を発生
し、検査用端子３３を介して偶数番目のゲートバスライ
ン１に与える。奇数検出信号発生回路１９は、図５
（ａ）（ｂ）（ｃ）に示すゲートバスラインのオン・オ
フ制御用信号Ａ１’を発生し、検査用端子３２を介して
奇数番目のゲートバスライン１に与える。偶数検出信号
発生回路２２は、図５（ａ）（ｂ）（ｃ）に示すゲート
バスラインのオン・オフ制御用信号Ａ２’を発生し、検
査用端子３３を介して偶数番目のゲートバスライン１に
与える。また、スイッチ２６の選択により上記信号Ａ
１’は検査用端子３１を介して予備配線１３に与える。
なお、上述した奇数番目のゲートバスライン１に与えら
れるオン・オフ制御用信号Ａ１及びＡ１′と、偶数番目
のゲートバスライン１に与えられるオン・オフ制御用信
号Ａ２及びＡ２′とは、波形は同一としてあるが、タイ
ミング的には少しずれて該ゲートバスライン１に与えら
れる。このことは後述する図５、図７、及び図９の実施
例においても同様である。
【００３４】アクテイブマトリクス液晶パネルを検査す
る場合、対向電極用信号発生回路２３は、図４（ａ）
（ｂ）（ｃ）に示すように、フリッカーのないように最
適に合わせた対向電圧値に固定した信号Ｃ１を発生し、
スイッチ２９の切替え選択により検査用端子３４を介し
て対向電極５に与える。対向電極用信号発生回路２４は
ＴＦＴをオンさせる電圧からオフさせる電圧までの間で
変化する図示しない信号（以下この信号をＣ２とする）
を発生し、スイッチ２９の切替え選択により検査用端子
３４を介して対向電極５に与える。
【００３５】上記Ｂ１信号発生回路１６からの信号Ｂ１
と、Ｂ２信号発生回路１７からの信号Ｂ２と、Ｂ３信号
発生回路１８からの信号Ｂ３とは、スイッチ２５の３つ
の端子２５ａ，２５ｂ，２５ｃに出力される。スイッチ
２５は３つの端子２５ａ，２５ｂ，２５ｃの端子の１つ
を選択して検査用端子３０に与える。検査用端子３０は
タブ９を介してソースバスライン２に接続される。
【００３６】奇数ゲートライン信号発生回路２０からの
オン・オフ制御用信号Ａ１または奇数検出信号発生回路
１９からのオン・オフ制御用信号Ａ１’は、スイッチ２
７の３つの端子２７ａ，２７ｂ，２７ｃの２端子２７
ａ，２７ｂに出力され、残り１つの端子２７ｃには対向
電極用信号発生回路２４からの信号Ｃ２が出力される。
スイッチ２７は３つの端子２７ａ，２７ｂ，２７ｃの１
つを選択して検査用端子３２に与える。この検査用端子
３２はタブ８を介して奇数番目のゲートバスライン１に
接続される。偶数ゲートライン信号発生回路２１からの
オン・オフ制御用信号Ａ２または偶数検出信号発生回路
２２からのオン・オフ制御用信号Ａ２’はスイッチ２８
の３つの端子２８ａ，２８ｂ，２８ｃの２端子２８ａ，
２８ｃに出力され、残りの１つの端子２８ｂには対向電
極用信号発生回路２４からの信号Ｃ２が出力される。ス
イッチ２８は３つの端子２８ａ，２８ｂ，２８ｃの１つ
を選択して検査用端子３３に与える。この検査用端子３
３はタブ８を介して偶数番目のゲートバスライン１に接
続される。
【００３７】対向電極用信号発生回路２３からの信号Ｃ
１と、対向電極用信号発生回路２４からの信号Ｃ２と
は、スイッチ２９の２つの端子２９ａ、２９ｂに出力さ
れ、スイッチ２９は、２つの端子２９ａ、２９ｂの１つ
を選択して検査用端子３４に与える。この検査用端子３
４は、タブ９ａ，９ｂを介して対向電極５の端子（図示
せず）に接続される。
【００３８】スイッチ２６からの出力信号Ｂ１〜Ｂ３
と、奇数ゲートライン信号発生回路２０からのオン・オ
フ制御用信号Ａ１または、奇数検出信号発生回路１９か
らのオン・オフ制御用信号Ａ１′は、スイッチ２６の３
つの端子２６ａ、２６ｂ、２６ｃの２端子の２６ａ、２
６ｂに出力され、残りの１つの端子２６ｃにはスイッチ
２９からの出力信号Ｃ１または、Ｃ２が出力される。ス
イッチ２６は、３つの端子２６ａ、２６ｂ、２６ｃの１
つを選択して検査用端子３１に与える。この検査用端子
３１は、タブ９ａ及び９ｂを介して両側の予備配線１３
に接続される。なお、スイッチ２５〜２９の制御は、図
示しない制御回路にて行われ、その内、スイッチ２７と
２８とは連動して作動する。
【００３９】次に、上記検査装置による前述のアクテイ
ブマトリクス基板、又はアクティブマトリクス液晶パネ
ルの欠陥検出方法及び検査方法について説明する。先
ず、欠陥検出のため、被検査対象であるアクテイブマト
リクス基板、又はアクティブマトリクス液晶パネルを検
査装置の検査位置に正確に載置するとともに、アクテイ
ブマトリクス基板、又はアクティブマトリクス液晶パネ
ルの端子位置に合わせてパネルの外周にタブ８，９が配
置され、アクティブマトリクス基板、又はアクティブマ
トリクス液晶パネルの端子とタブ８，９の端子の位置合
わせをして接触させる。この接触状態を安定に保つた
め、バネ、クリップ等により圧力を加えてもよい。上記
検査タブ８をゲートバスライン１に、検査タブ９をソー
スバスライン２、予備配線１３及び液晶パネルを検査す
る場合は対向電極の端子（図示せず）にそれぞれ接続さ
せる。そして、スイッチ２６は、端子２６ｂを選択し、
奇数検出信号発生回路１９からの信号Ａ１′を予備配線
１３に供給し、スイッチ２７は、端子２７ａを選択し
て、奇数検出信号発生回路１９からの信号Ａ１′を奇数
ゲートバスライン１に供給し、スイッチ２８は、端子２
８ａを選択して偶数検出信号発生回路２２からの信号Ａ
２′を偶数ゲートバスライン１に供給する。スイッチ２
５とスイッチ２９は、どの端子に接続してもよい。この
状態で、ある一定の時間それぞれの信号を与える。検査
信号としてはこの実施例ではアクティブマトリクス液晶
表示装置の通常の使用電圧の１．５〜３倍、印加時間１
秒である。この印加電圧と時間は良品のＴＦＴが特性不
良を発生しないで、不良ＴＦＴが欠陥となる値に定めれ
ばよい。これにより、バスラインの交差部の絶縁性が劣
化している箇所で劣化が進行し、リークが発生するた
め、アクテイブマトリクス基板、又はアクティブマトリ
クス液晶パネルのゲートバスライン１とソースバスライ
ン２との交差部の絶縁性に対する検出と、ソースバスラ
イン２と予備配線１３との交差部の絶縁性に対する検出
が実施される。
【００４０】次に、欠陥検査のため、スイッチ２６は、
端子２６ｃを選択し、対向電極用信号発生回路２３また
は、２４からの信号Ｃ１、またはＣ２を予備配線１３に
供給し、スイッチ２７は、端子２７ａを選択して、奇数
ゲートライン信号発生回路２０からの信号Ａ１を奇数ゲ
ートバスライン１に供給し、スイッチ２８は、端子２８
ａを選択して偶数ゲートライン信号発生回路２１からの
信号Ａ２を偶数ゲートバスライン１に供給し、スイッチ
２５とスイッチ２９は、どの端子に接続してもよい。こ
の状態で、ソースバスライン２と予備配線１３との交差
部の絶縁不良部を検査する。その後、スイッチ２６は、
端子２６ａを選択し、Ｂ１〜Ｂ３信号発生回路１６〜１
８からの信号Ｂ１〜Ｂ３を予備配線１３に供給し、スイ
ッチ２７〜２９とスイッチ２５を切り換えて、ゲートバ
スラインとソースバスラインとの間のリーク検査、及び
その他のそれぞれの点欠陥や線欠陥の検査を行う。
【００４１】以上の検査が終了すると、各部の信号の供
給は停止され、タブ８，９の接続が解除され、アクテイ
ブマトリクス基板、又はアクティブマトリクス液晶パネ
ルが検査装置から取り出される。アクティブマトリクス
基板又はアクティブマトリクス液晶パネルは欠陥の有無
により選別され、修正不能のものは排除され、修正可能
のものは修正される。
【００４２】（１）ゲートバスラインとソースバスライ
ンとの間のリークによる線欠陥の検出、検査は次の手順
により実施される。この欠陥は、図６（ａ）に示すよう
に、ゲートバスライン１に信号Ａ１′またはＡ２′を印
加することにより、絶縁性の劣化している部分のゲート
バスライン１とソースバスライン２との間でのリークに
より生じ、このリークが生じているゲートバスライン１
に接続された横一列に並ぶ絵素電極と、リークが生じて
いるソースバスライン２に接続された縦一列に並ぶ絵素
電極とに表示不良が発生し、つまり十字状の線欠陥とし
て表示される。上記欠陥が生じている場合は、ソースバ
スライン２の信号の影響で正常時に比べてＴＦＴ３をオ
フさせるゲート電圧からオンさせるゲート電圧の振幅が
小さくなってしまうため、ＴＦＴ３のオン抵抗もオフ抵
抗も十分に維持できなくなる。従って、ソースバスライ
ン２とリークしているゲートバスライン１とに接続され
ているＴＦＴ３は、見掛け上、オフ特性不良のＴＦＴ３
と同じような挙動を示す。よって、この欠陥の検出は、
図７（ｂ）、（ｃ）の信号を印加して行う。この時、図
７（ｂ）の場合より、図７（ｃ）の場合の方が、線欠陥
として表示されている横方向の線が明瞭に目視観察され
ることとなる。このとき、ソースバスライン２に接続さ
れた絵素電極に基づく縦方向の線も明瞭に見えている。
よって、明瞭に現れた十字状のクロス部分に基づいて欠
陥箇所が判別される。
【００４３】この場合の修正は、図６（ｂ）に示すよう
に、ソースバスライン２におけるリーク発生箇所の両側
をレーザー等により切断すると共に、該ソースバスライ
ン２と予備配線１３との交差部をレーザー等により接続
し、該ソースバスライン２へ両側から信号を与えるよう
にする。なお、ゲートバスライン１とソースバスライン
２との間のリーク時のゲート信号波形Ｅでの電位が、図
７（ａ）、（ｂ）、（ｃ）に示すように異なっているた
め、その電位を電気的に測定することにより、目視検査
に代えて検査することができる。
【００４４】（２）予備配線とソースバスラインとの間
のリークによる線欠陥の検出、検査は次の手順により実
施される。この欠陥は、図８（ａ）に示すように、予備
配線１３に信号Ａ１′またはＡ２′を印加することによ
り、絶縁性の劣化している部分の予備配線１３とソース
バスライン２との間でのリークにより生じる。この欠陥
が生じている場合は、予備配線１３に信号Ｂ１〜Ｂ３を
与えることによっては、該欠陥を検出できず、予備配線
１３に信号Ｃ１を与えることにより、リークが生じてい
るソースバスライン２に接続された縦一列に並ぶ絵素電
極に表示不良が発生する。上記欠陥が生じている場合
は、予備配線１３に対向電極信号Ｃ１を与えると、その
影響で正常部に比べてソース電圧の振幅が小さくなって
しまうため、絵素電極４に与える電圧が小さくなる。従
って、該欠陥部に接続された縦一列に並ぶ絵素電極に
は、電圧がかからない状態となり、輝線となる（ノーマ
リィーホワイトモードの場合）。よって、この欠陥の検
出は、図９（ａ）、（ｂ）、（ｃ）の信号を印加して行
う。この場合の修正は、図８（ｂ）に示すように、予備
配線１３におけるリーク発生箇所の両側をレーザー等に
より、切断する。なお、予備配線１３に信号Ｃ１を与え
ることにより、予備配線１３とソースバスライン２との
間のリーク時のソース信号波形Ｆでの電位が、図９
（ａ）、（ｂ）、（ｃ）に示すように異なっているた
め、その電位を電気的に測定することにより、目視検査
に代えて検査することができる。
【００４５】（実施例２）図１０は、スイッチング素子
としてＴＦＴを用いたアクティブマトリクス基板の全体
構成を示し、図１１は、その一部を示す。この基板は、
走査線として機能するゲートバスライン１が複数平行に
配線され、該ゲートバスライン１に直交させて信号線と
して機能するソースバスライン２が多数平行に互いに絶
縁して配線されている。両バスライン１、２の交差する
位置の近傍にはＴＦＴ３が配設され、このＴＦＴ３に
は、絵素電極４が接続されている。上記ゲートバスライ
ン１及びソースバスライン２は絵素電極４の周縁に沿っ
て設けられている。上記ＴＦＴ３のドレイン電極と、こ
のＴＦＴ３が接続されたゲートバスライン１と平行に設
けた補助容量用共通配線１０との間に補助容量（Ｃｓ）
６が設けられている。つまり、このアクティブマトリク
ス基板は、所謂Ｃｓ−Ｏｎ−Ｃｏｍｍｏｎ構造となって
いる。ソースバスライン２の冗長配線として機能する予
備配線１３がソースバスライン２と直交して互いに絶縁
して配線されている。
【００４６】かかる構成のアクティブマトリクス基板
に、液晶層と対向電極が予め形成された対向基板を、液
晶層をアクティブマトリクス基板側にして対向配設して
アクティブマトリクス液晶パネルを構成すると、対向基
板の液晶層側に予め形成してある対向電極５と絵素電極
４との間において絵素容量（Ｃlc）４が形成される。
【００４７】次に、このようなアクティブマトリクス基
板、又はアクティブマトリクス液晶パネルを検査対象と
する本発明の検査装置について説明する。この検査装置
は、図１０に示すように、上記ゲートバスライン１の一
端側を共通配線を介して端子Ａ３に接続するとともに、
補助容量用共通配線１０を端子Ｅに接続するタブ１１を
備えている。また、ソースバスライン２の一端側を共通
配線を介して端子Ｂに接続するとともに、一方の予備配
線１３を端子Ｆに接続するタブ１２ａを備えている。更
に、他方の予備配線１３を端子Ｇに接続するタブ１２ｂ
を備える。上記端子Ａ３，Ｅ，Ｆ，Ｇにそれぞれ検査用
信号を供給する信号回路図を図１２に示す。図１２に示
すように信号回路図は、基準信号発生回路３５と、この
基準信号発生回路３５からの出力信号を分周する分周回
路３６と、この分周回路３６からの出力信号を入力する
８つの信号発生回路３７〜４４と、５つのスイッチ４５
〜４９と、５つの検査用端子５０〜５４とを備える。
【００４８】上記Ｂ１信号発生回路３７は図１３に示す
信号Ｂ１を発生し、Ｂ２信号発生回路３８は信号Ｂ２を
発生し、Ｂ３信号発生回路３９は信号Ｂ３を発生して、
スイッチ４５の切替えにより選択的にソースバスライン
２に与える。また、スイッチ４６の選択より、上記信号
Ｂ１〜Ｂ３を検査用端子５１を介して予備配線１３に与
える。上記信号Ｂ１は、ＴＦＴ３で各絵素に書き込んだ
後も次のフレームの書き込みまで一定レベルのまま変わ
らない信号であり、信号Ｂ２は、各絵素に書き込み信号
を印加した後、次のフレームの書き込み信号を印加する
までの間で、信号の電圧を書き込んだ時の信号電圧とは
異なる電圧に変化する信号であり、信号Ｂ３は、各絵素
に書き込み信号を印加した後、次のフレームの書き込み
信号を印加するまでの間で、信号の電圧を書き込んだ時
の信号電圧とは異なる電圧に変化する信号である。
【００４９】ゲートライン信号発生回路４１は、ゲート
バスラインのオン・オフ制御用信号Ａ３を発生し、検査
用端子５２を介してゲートバスライン１に与える。検出
信号発生回路４０は、図１４に示す検出信号Ａ３′を発
生し、検査用端子５２を介してゲートバスライン１に与
える。ゲートオフ電圧信号発生回路４２は、ゲートバス
ラインのオフ制御用信号Ａ４（図示せず）を発生し、ス
イッチ４８を切り換えた時に検査用端子５３を介して補
助容量用共通配線１０に与える。また、スイッチ４６の
選択より、上記信号Ａ３′は、検査用端子５１を介して
予備配線１３に与える。対向電極用信号発生回路４３
は、フリッカーの無いように最適に合わせた対向電圧値
に固定した信号Ｃ１を発生し、検査用端子５４を介して
対向電極５に与える。対向電極用信号発生回路４４は、
ＴＦＴ３をオンさせる電圧からオフさせる電圧までの間
で変化する図示しない信号（以下この信号をＣ２とす
る）を発生し、対向電極５に与える。
【００５０】上記Ｂ１信号発生回路３７からの信号Ｂ１
と、Ｂ２信号発生回路３８からの信号Ｂ２と、Ｂ３信号
発生回路３９からの信号Ｂ３とは、スイッチ４５の３つ
の端子４５ａ、４５ｂ、４５ｃに出力される。スイッチ
４５は、３つの端子４５ａ、４５ｂ、４５ｃの端子の１
つを選択して検査用端子５０に与えられる。検査端子５
０は、タブ１２ａを介してソースバスライン２に接続さ
れる。
【００５１】ゲートライン信号発生回路４１からのオン
・オフ制御用信号Ａ３または、検出信号発生回路４０か
らの検出信号Ａ３′は、検査用端子５２に与えられる。
この検査用端子５２は、タブ１１を介してゲートバスラ
イン１に接続される。ゲートオフ電圧信号発生回路４２
からのオフ制御用信号Ａ４は、スイッチ４８の３つの端
子４８ａ、４８ｂ、４８ｃの１端子の４８ｂに出力され
る。残りの２つの端子４８ａ、４８ｃとには、対向電極
用信号発生回路４３からの信号Ｃ１と、対向電極用信号
発生回路４４からの信号Ｃ２とが与えられる。スイッチ
４８は、３つの端子４８ａ、４８ｂ、４８ｃの１つを選
択して検査用端子５３に与える。この検査用端子５３
は、タブ１１を介して共通補助容量用の端子１０に接続
される。
【００５２】また、上述した信号Ｃ１と信号Ｃ２とは、
スイッチ４９の３つの端子４９ａ、４９ｂ、４９ｃに出
力される。スイッチ４９は、３つの端子４９ａ、４９
ｂ、４９ｃの１つを選択して該当する信号を検査用端子
５４に与える。この検査検査用端子５４は、対向電極に
設けた端子（図示せず）に接続されている。なお、スイ
ッチ４５〜４９の制御は、図示しない制御回路にて行わ
れ、その内、スイッチ４８と４９とは連動して作動す
る。
【００５３】次に、上記検査装置による前述のアクティ
ブマトリクス基板、又はアクティブマトリクス液晶パネ
ルの欠陥検出方法及び欠陥検査方法について説明する。
先ず、欠陥検出は、被検査対象であるアクティブマトリ
クス基板、又はアクティブマトリクス液晶パネルを検査
装置の検査位置に正確に載置するとともに、アクティブ
マトリクス基板、又はアクティブマトリクス液晶パネル
の端子位置に合わせてパネルの外周にタブ１１，１２
ａ，１２ｂが配置され、アクティブマトリクス基板、又
はアクティブマトリクス液晶パネルの端子とタブ１１，
１２ａ，１２ｂの端子の位置合わせをして接触させる。
この接触状態を安定に保つため、バネ、クリップ等によ
り圧力を加えてもよい。上記検査タブ１１をゲートバス
ライン１に、検査タブ１２ａ，１２ｂをソースバスライ
ン２、予備配線１３及びアクティブマトリクス液晶パネ
ルを検査する場合は対向電極の端子（図示せず）にそれ
ぞれ接続させる。そして、スイッチ４６は、端子４６ｂ
を選択し、検出信号発生回路４０からの検出信号Ａ３′
を予備配線１３に供給し、スイッチ４７は、端子４７ａ
を選択して検出信号発生回路４０からの検出信号Ａ３′
を補助容量用共通配線１０に供給し、スイッチ４８と４
９は、それぞれ端子４８ａと端子４９ａを選択して、対
向電極用信号発生回路４３からの信号Ｃ１を補助容量用
共通配線１０に供給する。スイッチ４５は、どの端子に
接続してもよい。この状態で、ある一定の時間それぞれ
の信号を与える。検査信号としてはこの実施例ではアク
ティブマトリクス液晶パネルの通常の使用電圧の１．５
〜３倍、印加時間１秒である。この印加電圧と時間は良
品のＴＦＴが特性不良を発生しない値に定めればよい。
これにより、バスラインの交差部の絶縁性が劣化してい
る箇所で劣化が進行し、リークが発生するため、アクテ
ィブマトリクス液晶パネルのゲートバスライン１とソー
スバスライン２との交差部の絶縁性に対する検査と、ソ
ースバスライン２と予備配線１３との交差部の絶縁性に
対する検出及び、補助容量用共通配線１０とソースバス
ライン２との交差部の絶縁性に対する検出が実施され
る。
【００５４】次に、欠陥検査のため、スイッチ４６は端
子４６ｃを選択し、対向電極用信号発生回路４３からの
信号Ｃ１を予備配線１３に供給し、スイッチ４７は、端
子４７ｂを選択して、検出信号発生回路４０からの信号
Ａ３′を補助容量用共通配線１０から切断し、スイッチ
４５は、どの端子に接続してもよい。この状態で、ソー
スバスライン２と予備配線１３との交差部の絶縁不良箇
所を検出する。その後、スイッチ４６は、端子４６ａを
選択し、Ｂ１〜Ｂ３信号発生回路３７〜３９からの信号
Ｂ１〜Ｂ３を予備配線１３に供給し、スイッチ４８とス
イッチ４９を切り換えて、ゲートバスライン１とソース
バスライン２との交差部の絶縁不良箇所や、補助容量用
共通配線１０とソースバスライン２との交差部の絶縁不
良箇所など、それぞれの点欠陥や線欠陥の検査を行う。
【００５５】以上の検査が終了すると、各部の信号の供
給は停止され、タブ８，９の接続がが解除され、アクテ
ィブマトリクス液晶パネルが検査装置から取り出され
る。アクティブマトリクス基板、又はアクティブマトリ
クス液晶パネルは欠陥の有無により選別され修正不能の
ものは排除され、修正可能のものは修正される。
【００５６】（１）ゲートバスラインとソースバスライ
ンとの間のリークによる線欠陥検出及び検査は次の手順
により実施される。この欠陥は、図１５（ａ）に示すよ
うに、ゲートバスライン１に信号Ａ３′を印加すること
により、絶縁性の劣化している部分のゲートバスライン
１とソースバスライン２との間でのリークにより生じ、
このリークが生じているゲートバスライン１に接続され
た横一列に並ぶ絵素電極と、リークが生じているソース
バスライン２に接続された縦一列に並ぶ絵素電極とに表
示不良が発生し、つまり十字状の線欠陥として表示され
る。
【００５７】上記欠陥が生じている場合は、ソースバス
ライン２の信号の影響で正常時に比べてＴＦＴ３をオフ
させるゲート電圧からオンさせるゲート電圧の振幅が小
さくなってしまうため、ＴＦＴ３のオン抵抗もオフ抵抗
も十分に維持できなくなる。従って、ソースバスライン
２とリークしているゲートバスライン１とに接続されて
いるＴＦＴ３は、見掛け上、オフ特性不良のＴＦＴ３と
同じような挙動を示す。よって、この欠陥の検出は、図
１６（ｂ）、（ｃ）により行う。この時、（ｂ）の場合
より、（ｃ）の場合の方が、線欠陥として表示されてい
る横方向の線が明瞭に目視観察されることとなる。この
とき、ソースバスライン２に接続された絵素電極に基づ
く縦方向の線も明瞭に見えている。よって、明瞭に現れ
た十字状のクロス部分に基づいて欠陥箇所が判別され
る。
【００５８】この場合の修正は、図１５（ｂ）に示すよ
うに、ソースバスライン２におけるリーク発生箇所の両
側をレーザー等により切断すると共に、該ソースバスラ
イン２と予備配線１３との交差部をレーザー等により接
続し、該ソースバスライン２へ両側から信号を与えるよ
うにする。
【００５９】なお、ゲートバスライン１とソースバスラ
イン２との間のリーク時のゲート信号波形Ｅでの電位
が、図１６（ａ）、（ｂ）、（ｃ）に示すように異なっ
ているため、その電位を電気的に測定することにより、
目視検査に代えて検査することができる。
【００６０】（２）予備配線とソースバスラインとの間
のリークによる線欠陥検出及び検査は次の手順により実
施される。この欠陥は、図１７（ａ）に示すように、予
備配線１３に信号Ａ３′を印加することにより、絶縁性
の劣化している部分の予備配線１３とソースバスライン
２との間でのリークにより生じる。この欠陥が生じてい
る場合は、予備配線１３に信号Ｂ１〜Ｂ３を印加しても
該欠陥を検出できず、予備配線１３に信号Ｃ１を与える
ことにより、リークが生じているソースバスライン２に
接続された縦一列に並ぶ絵素電極に表示不良が発生す
る。
【００６１】上記欠陥が生じている場合は、予備配線１
３に対向電極信号Ｃ１を与えると、その影響で正常部に
比べてソース電圧の振幅が小さくなってしまうため、絵
素電極４に与える電圧が小さくなる。従って、該欠陥部
に接続された縦一列に並ぶ絵素電極には、電圧がかから
ない状態となり、輝線となる（ノーマリーホワイトモー
ドの場合）。よって、この欠陥の検出は、図１８
（ａ）、（ｂ）、（ｃ）により行う。
【００６２】この場合の修正は、図１７（ｂ）に示すよ
うに、予備配線１３におけるリーク発生箇所の両側をレ
ーザー等により切断する。
【００６３】なお、予備配線１３に信号Ｃ１を与えるこ
とにより、予備配線１３とソースバスライン２との間の
リーク時のソース信号波形Ｆでの電位が、図１８
（ａ）、（ｂ）、（ｃ）に示すように異なっているた
め、その電位を電気的に測定することにより、目視検査
に代えて検査することができる。
【００６４】補助容量用共通配線とソースバスラインと
の間のリークによる線欠陥検出及び検査は次の手順によ
り実施される。この欠陥は、図１９（ａ）に示すよう
に、補助容量用共通配線１０に信号Ａ３′を印加するこ
とにより、絶縁性の劣化している部分の補助容量用共通
配線１０とソースバスライン２との間でのリークにより
生じ、このリークが生じているソースバスライン２に接
続された縦一列に並ぶ絵素電極に表示不良が発生し、線
欠陥として表示される。リークを生じている補助容量用
共通配線１０に接続されている横一列に並んだ絵素電極
に表示不良が発生し、十字状の表示不良となる。また線
状の表示不良がソースバスライン２の途中から発生する
場合もある。この場合は表示不良が消える位置の近傍を
ソースバスライン２に沿って調べるとよい。
【００６５】上記欠陥が生じている場合は、補助容量用
共通配線１０の信号Ｃ１の影響で正常部に比べてソース
電圧の振幅が小さくなってしまうため、絵素電極４に与
える電圧が小さくなる。従って、該欠陥部に接続された
縦一列に並ぶ絵素電極には、電圧がかからない状態とな
り、輝線となる（ノーマリーホワイトモードの場合）。
よって、この欠陥の検出は、図２０（ａ）、（ｂ）、
（ｃ）により行う。
【００６６】この場合の修正は、図１９（ｂ）に示すよ
うに、補助容量用共通配線１０とソースバスライン２と
におけるリーク発生箇所のソースバスライン２側の両側
をレーザー等により切断するとともに、該ソースバスラ
イン２と予備配線１３との交差部をレーザー等により接
続し、該ソースバスライン２へ両側から信号を与えるよ
うにする。
【００６７】なお、補助容量用共通配線１０に信号Ｃ１
を与えることにより、補助容量用共通配線１０とソース
バスライン２との間のリーク時のソース信号波形Ｇでの
電位が、図２０（ａ）、（ｂ）、（ｃ）に示すように異
なっているため、その電位を電気的に測定することによ
り、目視検査に代えて検査することができる。
【００６８】
【発明の効果】アクティブマトリクス基板又はアクティ
ブマトリクス液晶パネルにおいて、互いに交差する電極
間の絶縁部でピンホールや膜残りなどにより絶縁性の劣
化をした箇所があると、表示装置として長期間使用して
いるうちに、そのストレスにより欠陥となることがある
が、従来の検査方法ではこのような将来欠陥となる恐れ
のある絶縁性の劣化箇所を検出することはできなかった
が、本発明による欠陥検出検査方法及び装置では、例え
ばゲートバスラインとソースバスライン間、予備配線と
ソースバスライン間、補助容量用共通線とソースバスラ
イン間など互いに交差するバスライン間に、表示装置と
して通常使用される電圧より大きい電圧を印加すること
により、絶縁性の劣化している箇所でリークが生じ、欠
陥として予め検出することができる。上記の欠陥は目
視、光学的方法またはその他の方法で検査することがで
きる。
【００６９】
【００７０】従来アクティブマトリクス基板の予備配線
とソースバスラインとの間のリークは基板に駆動回路を
実装するまで確認できなかったが、本発明の検出検査方
法によれば、点灯検査において予備配線に対向電極と同
じ信号を与えることにより、予備配線にリークしている
ソースバスラインが線欠陥として識別できるという効果
が得られる。駆動回路を実装する前に欠陥の修正がで
き、実装工程における歩留まりの向上を図ることができ
る。また不良品を後工程で加工する無駄が省けコストダ
ウンと生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】実施例１にかかるアクティブマトリクス基板の
検査方法を適用するアクティブマトリクス基板の全体を
示す平面図である。
【図２】図１のアクティブマトリクス基板の一部を示す
平面図である。
【図３】実施例１のアクティブマトリクス基板の検査装
置を示すブロック図である。
【図４】実施例１のアクティブマトリクス基板の検査方
法において使用する信号波形図である。
【図５】実施例１のアクティブマトリクス基板の検査方
法において使用する検出信号波形図である。
【図６】（ａ）は実施例１により検出するゲートバスラ
インとソースバスラインとの間のリークによる線欠陥の
場合の欠陥状態を示す模式図、（ｂ）は修正箇所を示す
模式図である。
【図７】ゲートバスラインとソースバスラインとの間の
リークによる線欠陥を検出する際の電圧を示しており、
（ａ）は検査信号Ｂ１による場合のゲートバスラインと
ソースバスラインとの間のリーク時のゲート信号波形Ｅ
を示す図、（ｂ）は検査信号Ｂ２による場合のゲートバ
スラインとソースバスラインとの間のリーク時のゲート
信号波形Ｅを示す図、（ｃ）は検査信号Ｂ３による場合
のゲートバスラインとソースバスラインとの間のリーク
時のゲート信号波形Ｅを示す図である。
【図８】（ａ）は実施例１により検出する予備配線とソ
ースバスラインとの間のリークによる線欠陥の場合の欠
陥状態を示す模式図、（ｂ）は修正箇所を示す模式図で
ある。
【図９】予備配線とソースバスラインとの間のリークに
よる線欠陥を検出する際の電圧を示しており、（ａ）は
検査信号Ｂ１による場合の予備配線とソースバスライン
との間のリーク時の予備配線に対向電極用信号Ｃ１を与
えた時のソース信号波形Ｆを示す図、（ｂ）は検査信号
Ｂ２による場合の予備配線とソースバスラインとの間の
リーク時の予備配線に対向電極用信号Ｃ１を与えた時の
ソース信号波形Ｆを示す図、（ｃ）は検査信号Ｂ３によ
る場合の予備配線とソースバスラインとの間のリーク時
の予備配線に対向電極用信号Ｃ１を与えた時のソース信
号波形Ｆを示す図である。
【図１０】実施例２にかかるアクティブマトリクス基板
の検査方法を適用するアクティブマトリクス基板の全体
を示す平面図である。
【図１１】図１０のアクティブマトリクス基板の一部を
示す平面図である。
【図１２】 実施例２のアクティブマトリクス基板の検
査装置を示すブロック図である。
【図１３】実施例２のアクティブマトリクス基板の検査
方法において使用する信号波形図である。
【図１４】 実施例２のアクティブマトリクス基板の検
査方法において使用する検出信号波形図である。
【図１５】（ａ）は実施例２により検出するゲートバス
ラインとソースバスラインとの間のリークによる線欠陥
の場合の欠陥状態を示す模式図、（ｂ）は修正箇所を示
す模式図である。
【図１６】ゲートバスラインとソースバスラインとの間
のリークによる線欠陥を検出する際の電圧を示してお
り、（ａ）は検査信号Ｂ１による場合のゲートバスライ
ンとソースバスラインとの間のリーク時のゲート信号波
形Ｅを示す図、（ｂ）は検査信号Ｂ２による場合のゲー
トバスラインとソースバスラインとの間のリーク時のゲ
ート信号波形Ｅを示す図、（ｃ）は検査信号Ｂ３による
場合のゲートバスラインとソースバスラインとの間のリ
ーク時のゲート信号波形Ｅを示す図である。
【図１７】（ａ）は実施例２により検出する予備配線と
ソースバスラインとの間のリークによる線欠陥の場合の
欠陥状態を示す模式図、（ｂ）は修正箇所を示す模式図
である。
【図１８】予備配線とソースバスラインとの間のリーク
による線欠陥を検出する際の電圧を示しており、（ａ）
は検査信号Ｂ１による場合の予備配線とソースバスライ
ンとの間のリーク時の予備配線に対向電極用信号Ｃ１を
与えた時のソース信号波形Ｆを示す図、（ｂ）は検査信
号Ｂ２による場合の予備配線とソースバスラインとの間
のリーク時の予備配線に対向電極用信号Ｃ１を与えた時
のソース信号波形Ｆを示す図、（ｃ）は検査信号Ｂ３に
よる場合の予備配線とソースバスラインとの間のリーク
時の予備配線に対向電極用信号Ｃ１を与えた時のソース
信号波形Ｆを示す図である。
【図１９】（ａ）は実施例２により検出する補助容量用
共通配線とソースバスラインとの間のリークによる線欠
陥の場合の欠陥状態を示す模式図、（ｂ）は修正箇所を
示す模式図である。
【図２０】補助容量用共通配線とソースバスラインとの
間のリークによる線欠陥を検出する際の電圧を示してお
り、（ａ）は検査信号Ｂ１による場合の補助容量用共通
配線とソースバスラインとの間のリーク時の補助容量用
共通配線に対向電極用信号Ｃ１を与えた時のソース信号
波形Ｇを示す図、（ｂ）は検査信号Ｂ２による場合の補
助容量用共通配線とソースバスラインとの間のリーク時
の補助容量用共通配線に対向電極用信号Ｃ１を与えた時
のソース信号波形Ｇを示す図、（ｃ）は検査信号Ｂ３に
よる場合の補助容量用共通配線とソースバスラインとの
間のリーク時の補助容量用共通配線に対向電極用信号Ｃ
１を与えた時のソース信号波形Ｇを示す図である。
【図２１】 Ｃs−Ｏn−Ｇate構造のアクティブマトリ
クス基板に対して行う、従来の検査方法で用いた信号波
形図である。
【図２２】 Ｃs−Ｏn−Ｃommon構造のアクティブマト
リクス基板に対して行う、従来の検査方法で用いた信号
波形図である。
【符号の説明】
１ ゲートバスライン ２ ソースバスライン ３ ＴＦＴ ４ 絵素電極 ５ 対向電極 ６ 絵素容量 ７ 補助容量 ８ ゲートタブ ９ ソースタブ １０ 補助容量用共通配線 １１ ゲートタブ １２ ソースタブ １３ 予備配線 １４ 基準信号発生回路 １５ 分周回路 １６ Ｂ１信号発生回路 １７ Ｂ２信号発生回路 １８ Ｂ３信号発生回路 １９ 奇数検出信号発生回路 ２０ 奇数ゲートライン信号発生回路 ２１ 偶数ゲートライン信号発生回路 ２２ 偶数検出信号発生回路 ２３ 対向電極用信号発生回路 ２４ 対向電極用信号発生回路 ２５ スイッチ ２６ スイッチ ２７ スイッチ ２８ スイッチ ２９ スイッチ ３０ 検査用端子 ３１ 検査用端子 ３２ 検査用端子 ３３ 検査用端子 ３４ 検査用端子 ３５ 基準信号発生回路 ３６ 分周回路 ３７ Ｂ１信号発生回路 ３８ Ｂ２信号発生回路 ３９ Ｂ３信号発生回路 ４０ 検出信号発生回路 ４１ ゲートライン信号発生回路 ４２ ゲートオフ電圧信号発生回路 ４３ 対向電極用信号発生回路 ４４ 対向電極用信号発生回路 ４５ スイッチ ４６ スイッチ ４７ スイッチ ４８ スイッチ ４９ スイッチ ５０ 検査用端子 ５１ 検査用端子 ５２ 検査用端子 ５３ 検査用端子 ５４ 検査用端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０２Ｆ 1/1368 Ｇ０２Ｆ 1/136 ５００ (58)調査した分野(Int.Cl.7，ＤＢ名) G01M 11/00 G01R 31/00 G02F 1/13 101 G02F 1/133 550 G02F 1/1343 G02F 1/1368

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性基板上に複数の絵素電極と、各絵
    素電極を駆動するためのスイッチング素子とがマトリク
    ス状に配置され、該スイッチング素子と各々接続し、か
    つ相互に交差して形成された走査線及び信号線が形成さ
    れたアクティブマトリクス基板、又は該アクティブマト
    リクス基板と、該アクティブマトリクス基板に対向配設
    させる対向電極を有する対向基板との間に液晶層を配置
    してなるアクティブマトリクス液晶パネルの欠陥検出検
    査方法において、 上記走査線及び信号線又は対向電極にそれぞれ接続する
    ための接続端子及び駆動信号を印加するための駆動信号
    印加手段を備える検査装置を使用し、上記アクティブマ
    トリクス基板又はアクティブマトリクス液晶パネルに対
    して上記検査装置を対向配設するとともに、該接続端子
    を走査線及び信号線又は対向電極のそれぞれに接続する
    工程と、 アクティブマトリクス基板又はアクティブマトリクス液
    晶パネルの走査線と信号線との間に通常使用される電圧
    より大きい第１の駆動電圧信号を、ある一定の期間に自
    動または手動で与え、走査線と信号線との交差部の絶縁
    性が劣化している箇所での劣化を進行させてリークさせ
    る検出工程と、 前記第１の駆動電圧信号よりも電圧が小さい第２の駆動
    電圧信号を与え、走査線と信号線との間のリークによる
    線欠陥を検査する工程と、 を行うアクティブマトリクス基板又はアクティブマトリ
    クス液晶パネルの欠陥検出検査方法。
  2. 【請求項２】 請求項１に記載の方法に加えて、 上記絵素電極に関連して形成された補助容量が、共通配
    線に接続されており、 共通配線と信号線との間に前記第１の駆動電圧信号を与
    え、共通配線と信号線との交差部の絶縁性が劣化してい
    る箇所での劣化を進行させてリークさせる検出工程と、 対向電極信号を共通配線に与え、共通配線と信号線との
    間のリークによる線欠陥を検査する工程と、 をさらに含む アクティブマトリクス基板又はアクティブ
    マトリクス液晶パネルの欠陥検出検査方法。
  3. 【請求項３】 請求項１に記載の方法に加えて、 上記信号線に絶縁され交差して形成された予備配線を備
    え、 予備配線と信号線との間に前記第１の駆動電圧信号を与
    え、予備配線と信号線との交差部の絶縁性が劣化してい
    る箇所での劣化を進行させてリークさせる検出工程と、 対向電極信号を予備配線に与え、予備配線と信号線との
    間のリークによる線欠陥を検査する工程と、 をさらに含む アクティブマトリクス基板又はアクティブ
    マトリクス液晶パネルの欠陥検出検査方法。
  4. 【請求項４】 絶縁性基板上に複数の絵素電極と、各絵
    素電極を駆動するためのスイッチング素子とがマトリク
    ス状に配置され、該スイッチング素子と各々接続し、か
    つ相互に交差して形成された走査線及び信号線が形成さ
    れたアクティブマトリクス基板、又は該アクティブマト
    リクス基板と、該アクティブマトリクス基板に対向配設
    させる対向電極を有する対向基板との間に液晶層を配置
    してなるアクティブマトリクス液晶パネルの欠陥検出検
    査装置において、 上記走査線及び信号線又は対向電極にそれぞれ接続する
    ための接続端子と、駆動信号を印加するための駆動信号
    印加手段と、該接続端子を介してアクティブマトリクス
    基板又はアクティブマトリクス液晶パネルの欠陥を検査
    する検査手段を備え、 上記印加手段がアクティブマトリクス液晶表示装置の走
    査線と信号線との間に通常使用される電圧より大きい第
    １の駆動電圧信号を、ある一定の期間に自動または手動
    で与え、走査線と信号線との交差部の絶縁性が劣化して
    いる箇所での劣化を進行させてリークさせることで欠陥
    を検出し、 上記印加手段が 前記第１の駆動電圧信号よりも電圧が小
    さい第２の駆動電圧信号を与え、上記検査手段が走査線
    と信号線との間のリークによる線欠陥を検査する構成で
    あるアクティブマトリクス基板又はアクティブマトリク
    ス液晶パネルの欠陥検出検査装置。
  5. 【請求項５】 請求項４に記載の構成に加えて、 上記絵素電極に関連して形成された補助容量が、共通配
    線に接続されており、上記印加手段が共通配線と信号線
    との間に前記第１の駆動電圧信号を与え、共通配線と信
    号線との交差部の絶縁性が劣化している箇所での劣化を
    進行させてリークさせることで欠陥を検出し、 上記印加手段が対向電極信号を共通配線に与え、上記検
    査手段が共通配線と信号線との間のリークによる線欠陥
    を検査する構成をさらに含む アクティブマトリクス基板
    又はアクティブマトリクス液晶パネルの欠陥検出検査装
    置。
  6. 【請求項６】 請求項４に記載の構成に加えて、 上記信号線に絶縁され交差して形成された予備配線を備
    え、上記印加手段が 予備配線と信号線との間に前記第１の駆
    動電圧信号を与え、予備配線と信号線との交差部の絶縁
    性が劣化している箇所での劣化を進行させてリークさせ
    ることで欠陥を検出し、 上記印加手段が対向電極信号を予備配線に与え、上記検
    査手段が予備配線と信号線との間のリークによる線欠陥
    を検査する構成をさらに含む アクティブマトリクス基板
    又はアクティブマトリクス液晶パネルの欠陥検出検査装
    置。
JP8835494A 1994-04-26 1994-04-26 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 Expired - Fee Related JP3213472B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8835494A JP3213472B2 (ja) 1994-04-26 1994-04-26 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置
TW084101512A TW307827B (ja) 1994-04-26 1995-02-18
US08/424,727 US5608558A (en) 1994-04-26 1995-04-18 Defect detection method and apparatus for active matrix substrate or active matrix liquid crystal panel and defect repairing method thereof
KR1019950009701A KR100199649B1 (ko) 1994-04-26 1995-04-25 액티브 매트릭스 기판 또는 액티브 매트릭스 액정 패널의 결함 검출 방법 및 장치, 및 이들의 결함 수정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8835494A JP3213472B2 (ja) 1994-04-26 1994-04-26 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000343052A Division JP3490058B2 (ja) 2000-11-10 2000-11-10 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法
JP2001049597A Division JP3565506B2 (ja) 2001-02-26 2001-02-26 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法及び欠陥検出装置

Publications (2)

Publication Number Publication Date
JPH07294374A JPH07294374A (ja) 1995-11-10
JP3213472B2 true JP3213472B2 (ja) 2001-10-02

Family

ID=13940489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8835494A Expired - Fee Related JP3213472B2 (ja) 1994-04-26 1994-04-26 アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置

Country Status (4)

Country Link
US (1) US5608558A (ja)
JP (1) JP3213472B2 (ja)
KR (1) KR100199649B1 (ja)
TW (1) TW307827B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523886B2 (en) 2001-02-15 2003-02-25 Faurecia Industries Front unit assembly of an automotive vehicle, comprising an improved components-fastening device, and vehicle equipped with such an assembly

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08320466A (ja) * 1995-03-17 1996-12-03 Sharp Corp アクティブマトリクス基板及びその欠陥修正方法
JP3315834B2 (ja) 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR100359794B1 (ko) * 1995-07-11 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시소자의리페어구조및이의형성방법
JP3190238B2 (ja) * 1995-10-31 2001-07-23 シャープ株式会社 アクティブマトリクス液晶パネルの欠陥検出方法
TW317629B (ja) * 1995-11-01 1997-10-11 Samsung Electronics Co Ltd
JPH09159997A (ja) * 1995-12-07 1997-06-20 Sharp Corp 液晶パネルの欠陥候補箇所検出方法
TW329002B (en) * 1996-06-05 1998-04-01 Zenshin Test Co Apparatus and method for inspecting a LCD substrate
JP3511861B2 (ja) * 1996-10-04 2004-03-29 セイコーエプソン株式会社 液晶表示パネル及びその検査方法、並びに液晶表示パネルの製造方法
KR100280874B1 (ko) * 1997-09-12 2001-02-01 구본준 액정패널
KR100295309B1 (ko) * 1997-09-30 2001-09-17 구본준, 론 위라하디락사 박막트랜지스터기판
JP3785821B2 (ja) * 1998-08-12 2006-06-14 セイコーエプソン株式会社 液晶表示パネルの検査装置および検査方法
KR100324914B1 (ko) * 1998-09-25 2002-02-28 니시무로 타이죠 기판의 검사방법
JP3381681B2 (ja) * 1999-09-28 2003-03-04 日本電気株式会社 液晶表示装置およびその断線補修方法
KR100666317B1 (ko) 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법
TW582011B (en) * 2000-01-06 2004-04-01 Toshiba Corp Array substrate and method of inspecting the same
JP2001272643A (ja) * 2000-03-28 2001-10-05 Matsushita Electric Ind Co Ltd 液晶表示パネルの検査方法および検査装置
JP3591713B2 (ja) * 2000-05-08 2004-11-24 シャープ株式会社 液晶表示装置及びその検査方法
JP2002050754A (ja) * 2000-05-08 2002-02-15 Canon Inc 半導体装置とその製造方法、放射線検出装置とそれを用いた放射線検出システム
JP5053479B2 (ja) * 2000-09-14 2012-10-17 株式会社ジャパンディスプレイセントラル マトリクスアレイ基板及びその製造方法
US7385579B2 (en) * 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP4659965B2 (ja) * 2000-10-20 2011-03-30 オプトレックス株式会社 液晶表示パネル用マザー基板
KR20020078493A (ko) * 2001-04-03 2002-10-19 주식회사 현대 디스플레이 테크놀로지 어레이 기판 테스트 방법
KR100442305B1 (ko) * 2001-07-18 2004-07-30 가부시끼가이샤 도시바 어레이 기판 및 그 검사 방법 및 액정 표시 장치
KR100815146B1 (ko) * 2002-01-24 2008-03-19 삼성전자주식회사 액정 표시 패널의 불량 검출 장치 및 그 방법
JP3701924B2 (ja) * 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置
US7068858B2 (en) * 2002-10-31 2006-06-27 Hewlett-Packard Development Company, L.P. Projection system utilizing SLM pixels that include SLM pixel regions satisfying acceptable defective SLM pixel policy and SLM regions failing policy
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
JP4103957B2 (ja) * 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
US7053645B2 (en) * 2003-06-06 2006-05-30 Yieldboost Tech, Inc. System and method for detecting defects in a thin-film-transistor array
JP4943152B2 (ja) * 2003-10-03 2012-05-30 アイファイアー・アイピー・コーポレーション エレクトロルミネセント・ディスプレイをテストする装置
US7157928B2 (en) * 2004-05-21 2007-01-02 Osram Opto Semiconductors Gmbh Determining leakage in matrix-structured electronic devices
JP4630598B2 (ja) * 2004-08-06 2011-02-09 東芝モバイルディスプレイ株式会社 表示装置、表示装置の検査方法、及び、表示装置の検査装置
KR100587486B1 (ko) * 2004-09-08 2006-06-09 한국전자통신연구원 디스플레이 판넬의 화상 및 수명 측정 장치
KR101093229B1 (ko) * 2005-01-06 2011-12-13 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
JP4661293B2 (ja) * 2005-03-24 2011-03-30 セイコーエプソン株式会社 表示装置の欠陥検出方法および表示装置の欠陥検出装置
TWI304146B (en) * 2005-08-08 2008-12-11 Au Optronics Corp Active matrix substrate and method of repairing thereof
JP2007120991A (ja) * 2005-10-25 2007-05-17 Sharp Corp テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
JP4887977B2 (ja) * 2005-11-21 2012-02-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
JP4391512B2 (ja) * 2006-10-20 2009-12-24 シャープ株式会社 静電耐圧評価装置および静電耐圧評価方法
WO2012114688A1 (ja) * 2011-02-22 2012-08-30 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の短絡欠陥修正方法
CN102819126B (zh) * 2012-08-06 2015-05-20 深圳市华星光电技术有限公司 测试装置及测试方法
JP5500329B1 (ja) 2012-08-22 2014-05-21 凸版印刷株式会社 電気泳動表示基板及びその検査方法並びに電気泳動表示装置
CN102968942B (zh) 2012-11-02 2016-05-04 京东方科技集团股份有限公司 面板暗点检测电路
KR102312291B1 (ko) * 2015-02-24 2021-10-15 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
CN106328029A (zh) * 2016-10-13 2017-01-11 武汉华星光电技术有限公司 一种显示面板及其测试方法
CN107942547B (zh) * 2017-11-21 2020-06-30 深圳市华星光电半导体显示技术有限公司 点灯回点治具及其检测面板的方法
CN107966840B (zh) * 2017-12-20 2020-08-25 苏州华兴源创科技股份有限公司 一种液晶面板不良像素点的检测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100891B2 (ja) * 1986-11-12 1994-12-12 松下電器産業株式会社 液晶表示装置の欠陥検査方法
JPH0264615A (ja) * 1988-08-31 1990-03-05 Seiko Epson Corp アクティブマトリツクスパネルの欠陥修正方法
US5175504A (en) * 1991-06-17 1992-12-29 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing a simple matrix circuit panel
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US5432461A (en) * 1991-06-28 1995-07-11 Photon Dynamics, Inc. Method of testing active matrix liquid crystal display substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523886B2 (en) 2001-02-15 2003-02-25 Faurecia Industries Front unit assembly of an automotive vehicle, comprising an improved components-fastening device, and vehicle equipped with such an assembly

Also Published As

Publication number Publication date
JPH07294374A (ja) 1995-11-10
KR100199649B1 (ko) 1999-06-15
KR950029802A (ko) 1995-11-24
TW307827B (ja) 1997-06-11
US5608558A (en) 1997-03-04

Similar Documents

Publication Publication Date Title
JP3213472B2 (ja) アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
JP3251474B2 (ja) アクティブマトリクス基板
US5532615A (en) Inspecting method, inspecting apparatus, and defect correcting method
KR20080066308A (ko) 표시패널, 이의 검사방법 및 이의 제조방법
US5825196A (en) Method for detecting defects in an active matrix liquid crystal display panel
KR100391929B1 (ko) 액티브 매트릭스형 액정표시장치 및 그 구동방법 및제조방법
US20100219853A1 (en) Method of Testing a Display Panel and Apparatus for Performing the Method
JP2019174774A (ja) 液晶表示装置
JP2007298791A (ja) 液晶表示装置及びその欠陥修復方法
KR100576629B1 (ko) 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
JP2915725B2 (ja) アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法
JP3565506B2 (ja) アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法及び欠陥検出装置
JP2758105B2 (ja) アクティブマトリクス基板の検査方法及び検査装置
JP2001209072A (ja) アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法
JP2001305500A (ja) 液晶パネルのリペア方法
JP2001296507A (ja) 表示装置用電極基板及びそのテスト方法
KR100206568B1 (ko) 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치
JP3177702B2 (ja) 液晶表示装置の検査方法
JP3062552B2 (ja) 液晶表示装置及びその検査方法
JP3428317B2 (ja) 液晶パネルの検査方法
JPH1082814A (ja) 画像表示装置及び画像表示装置の検査方法
JP3618302B2 (ja) 液晶パネルの検査法及び検査装置
KR20080055248A (ko) 표시 패널
JP2000338522A (ja) 液晶表示素子の検査方法、及び検査装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees