JP3242914B2 - 符号化ｑａｍシステム - Google Patents
符号化ｑａｍシステムInfo
- Publication number
- JP3242914B2 JP3242914B2 JP51343591A JP51343591A JP3242914B2 JP 3242914 B2 JP3242914 B2 JP 3242914B2 JP 51343591 A JP51343591 A JP 51343591A JP 51343591 A JP51343591 A JP 51343591A JP 3242914 B2 JP3242914 B2 JP 3242914B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- block
- symbol
- bit
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
- H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
- H04L27/3438—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation using an underlying generalised cross constellation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Amplifiers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 本発明は例えばブロック符号化を使用する位相振幅変
調に関する。
調に関する。
デジタル位相振幅変調において、変調された信号は一
連のシンボルからなり、各シンボルにおける搬送波は選
択された位相と振幅を有する。特定の位相／振幅の組み
合わせのみが許可され、これらの組み合わせは同相及び
直交軸を有するダイアグラム上に描画されてパターンと
なる。このパターン中の一組の許可点はコンステレーシ
ョンと呼ばれる。例えば、16点のコンステレーションを
有する場合、４ビットの16通りの組み合わせの各々に関
連する各点を考慮すれば、転送すべき４ビットワードの
信号を変調することは容易である。
連のシンボルからなり、各シンボルにおける搬送波は選
択された位相と振幅を有する。特定の位相／振幅の組み
合わせのみが許可され、これらの組み合わせは同相及び
直交軸を有するダイアグラム上に描画されてパターンと
なる。このパターン中の一組の許可点はコンステレーシ
ョンと呼ばれる。例えば、16点のコンステレーションを
有する場合、４ビットの16通りの組み合わせの各々に関
連する各点を考慮すれば、転送すべき４ビットワードの
信号を変調することは容易である。
しかしながら、大きいコンステレーション（例えば、
32点）と適当な４ビット符号化を使用することにより、
変調シンボルシーケンス内の固有の冗長度をソフトデシ
ジョンデコーダによって付加してノイズ存在下の符号化
の信頼度を、多数の点及び正味の符号化ゲインによって
引き起こされる品質低下の程度を越える大きさにまで改
善する。
32点）と適当な４ビット符号化を使用することにより、
変調シンボルシーケンス内の固有の冗長度をソフトデシ
ジョンデコーダによって付加してノイズ存在下の符号化
の信頼度を、多数の点及び正味の符号化ゲインによって
引き起こされる品質低下の程度を越える大きさにまで改
善する。
符号化ゲインは、符号化スキームが特定のエラーレー
トで動作するのに要する信号対ノイズ比と、同等の復号
化システムが必要とする信号対ノイズ比との間の差分
（dB）として定義される。
トで動作するのに要する信号対ノイズ比と、同等の復号
化システムが必要とする信号対ノイズ比との間の差分
（dB）として定義される。
符号化ゲインを得る１つの方法は畳み込み符号化であ
るが、 ここではブロック符号化を考慮する。ただし、同期構
成についてはこれに限定されない。
るが、 ここではブロック符号化を考慮する。ただし、同期構
成についてはこれに限定されない。
ブロック符号化においては出力シンボルはブロックご
とに生成される。すなわち、16点のコンステレーション
が３ビット／符号のレートで変調に使用される場合は、
符号化工程は、（コンステレーションの点を選択するた
めに）受信する3nデータビットごとに4nビットを生成す
る必要がある。ここで、ｎはシンボルブロックの長さで
ある。
とに生成される。すなわち、16点のコンステレーション
が３ビット／符号のレートで変調に使用される場合は、
符号化工程は、（コンステレーションの点を選択するた
めに）受信する3nデータビットごとに4nビットを生成す
る必要がある。ここで、ｎはシンボルブロックの長さで
ある。
以下にセット分割の概念について考慮する。信号コン
ステレーションは漸次サブセットに分割される。このサ
ブセットは各サブセットの点間の増大する最小ユークリ
ッド距離、Δ０＜Δ１＜Δ２…を有する。これは図１の
16点直交振幅変調によって示される。ユークリッド距離
は単にサブセットの隣接点の間の位相ダイヤグラム上の
線形距離である。すなわち、16の点が単一グリッドにあ
る場合、 Δ０＝１、 Δ0 2＝１ Δ１＝２1/2、 Δ1 2＝２ Δ２＝２ Δ2 2＝４ Δ３＝２×２1/2 Δ3 2＝８となる。
ステレーションは漸次サブセットに分割される。このサ
ブセットは各サブセットの点間の増大する最小ユークリ
ッド距離、Δ０＜Δ１＜Δ２…を有する。これは図１の
16点直交振幅変調によって示される。ユークリッド距離
は単にサブセットの隣接点の間の位相ダイヤグラム上の
線形距離である。すなわち、16の点が単一グリッドにあ
る場合、 Δ０＝１、 Δ0 2＝１ Δ１＝２1/2、 Δ1 2＝２ Δ２＝２ Δ2 2＝４ Δ３＝２×２1/2 Δ3 2＝８となる。
この距離は、ハードデシジャンデコーダがノイズの存
在下でサブセット内の点間で識別する能力を測るめやす
となるので重要である。各分割点を２進数でラベリング
することによって、図のような分割ツリーを形成するこ
とができる。図１において、各点に対するラベルはそれ
に到達するのに要する分割点をラベリングしているビッ
トに基づいて構成される。第１分割レベルに対応するビ
ットを点ラベルの一番右のビットとするのがよい。これ
より、（右から左に読んだとき）ラベルが最初にｉ番目
の位置で異なる点な、少なくともΔi-1だけ離れたユー
クリッド距離となる。この場合、一番右のビットが第１
の位置である。
在下でサブセット内の点間で識別する能力を測るめやす
となるので重要である。各分割点を２進数でラベリング
することによって、図のような分割ツリーを形成するこ
とができる。図１において、各点に対するラベルはそれ
に到達するのに要する分割点をラベリングしているビッ
トに基づいて構成される。第１分割レベルに対応するビ
ットを点ラベルの一番右のビットとするのがよい。これ
より、（右から左に読んだとき）ラベルが最初にｉ番目
の位置で異なる点な、少なくともΔi-1だけ離れたユー
クリッド距離となる。この場合、一番右のビットが第１
の位置である。
このようなセット分割の概念は、G.Ungerboeckの論
文、“マルチレベル／位相信号を有するチャネル符号
化”、IEEE Trans IT−28、55−67ページ、1982年１月
に開示されている。
文、“マルチレベル／位相信号を有するチャネル符号
化”、IEEE Trans IT−28、55−67ページ、1982年１月
に開示されている。
符号化工程の考慮の対象となる他の方法は、使用され
る符号のハミング距離である。
る符号のハミング距離である。
図２はアレイ状の符号化工程を示す。Σkiの全入力ビ
ットのうち、k1ビットはビットa11…a1Nからなる第１行
を生成すべく、（Ｎ、k1、d1）符号によって符号化され
る。k2ビットはビットa21…a2Nからなる第２行を生成す
べく、（Ｎ、k2、d2）符号によって符号化される。以下
同様である。アレイはＮ列からなり、各列のビットは点
ラベルL1…LNを形成する。
ットのうち、k1ビットはビットa11…a1Nからなる第１行
を生成すべく、（Ｎ、k1、d1）符号によって符号化され
る。k2ビットはビットa21…a2Nからなる第２行を生成す
べく、（Ｎ、k2、d2）符号によって符号化される。以下
同様である。アレイはＮ列からなり、各列のビットは点
ラベルL1…LNを形成する。
（ｎ、ｋ、ｄ）符号は、ｋ入力ビットが最小のハミン
グ距離ｄでｎビットに符号化される符号である。
グ距離ｄでｎビットに符号化される符号である。
図１の16点のコンステレーションにおいては８シンボ
ルのブロックサイズで以下の符号が選択される。
ルのブロックサイズで以下の符号が選択される。
ｉ 符号 ユークリッド距離 diΔ2 i-1 １ （8,1,8） １ ８ ２ （8,4,4） ２ ８ ３ （8,7,2） ４ ８ ４ （8,8,1） ８ ８ 入力ビットの総数は、Σki＝20である。
正方ユークリッド距離Δ2 i-1は列を下降するに従って
大きくなるが、ハミング距離ｄは小さくなる。良いパフ
ォーマンスを得るために最小積diΔ2 i-1は好ましくは大
きいほうがよい。第４行は実質的に符号化されない、す
なわち、８ビットは変更なしの入力８ビットであるが、
便宜的にこれを（n,n,1）“符号”とみなす。
大きくなるが、ハミング距離ｄは小さくなる。良いパフ
ォーマンスを得るために最小積diΔ2 i-1は好ましくは大
きいほうがよい。第４行は実質的に符号化されない、す
なわち、８ビットは変更なしの入力８ビットであるが、
便宜的にこれを（n,n,1）“符号”とみなす。
符号語アレイの概念は、Imai ＆ Hirakawaの論文、
“エラー訂正符号を使用する新しいマルチレベル符号化
方法”、IEEE,Trans IT−23,371−377ページ、1977年５
月、に開示されており、さらに、E.Cusack“QAM信号処
理のためのエラー制御コード"Elec.Letts.,20,62−63ペ
ージ、1984年１月19日に記載されたリードマラー符号
（Reed−Muller）に関連している。
“エラー訂正符号を使用する新しいマルチレベル符号化
方法”、IEEE,Trans IT−23,371−377ページ、1977年５
月、に開示されており、さらに、E.Cusack“QAM信号処
理のためのエラー制御コード"Elec.Letts.,20,62−63ペ
ージ、1984年１月19日に記載されたリードマラー符号
（Reed−Muller）に関連している。
図１のビット表示は系統的である。これは大抵の場合
において都合がよいが本質的なことではない。特に、ア
レイの２行が同じハミング距離をもつ符号で符号化され
るか又は符号化されない場合は、これらの２つの行のう
ち下の行は符号化ゲインを下げることなしに大きなユー
クリッド距離をもつことができる。したがって、１以上
のシンボルに対するこれらの行の２つのビットの意味は
何の影響もなしに交換できる。例えば。一番下の２行が
符号化されないときは、信号点のコンステレーションに
対応するラベルビットの割り当て（例えば、90゜位相ジ
ャンプを防止する場合は、この割り当ては他の拘束を受
けるが）任意である。最小diΔ2 i-1積の減少につながる
構造化分割からの逸脱はパフォーマンスの低下となる
が、符号化しない場合よりもまだよいパフォーマンスを
提供する。確かに、良い結果を得るのにランダムラベリ
ングは符号化ゲインを損なわないが、もしラベルビット
のユークリッド重要性を、変化するビットが生成するユ
ークリッド距離の最小の変化と定義するなら、ラベルビ
ットがすべて同じユークリッド重要性を持たないほうが
望ましい。
において都合がよいが本質的なことではない。特に、ア
レイの２行が同じハミング距離をもつ符号で符号化され
るか又は符号化されない場合は、これらの２つの行のう
ち下の行は符号化ゲインを下げることなしに大きなユー
クリッド距離をもつことができる。したがって、１以上
のシンボルに対するこれらの行の２つのビットの意味は
何の影響もなしに交換できる。例えば。一番下の２行が
符号化されないときは、信号点のコンステレーションに
対応するラベルビットの割り当て（例えば、90゜位相ジ
ャンプを防止する場合は、この割り当ては他の拘束を受
けるが）任意である。最小diΔ2 i-1積の減少につながる
構造化分割からの逸脱はパフォーマンスの低下となる
が、符号化しない場合よりもまだよいパフォーマンスを
提供する。確かに、良い結果を得るのにランダムラベリ
ングは符号化ゲインを損なわないが、もしラベルビット
のユークリッド重要性を、変化するビットが生成するユ
ークリッド距離の最小の変化と定義するなら、ラベルビ
ットがすべて同じユークリッド重要性を持たないほうが
望ましい。
以下の記載において、“重要性”という術語は上記し
たユークリッド重要性を意味するものとし、ラベルは右
から左に増加するビットの重要性によって示される。こ
れは従来の２進表示と類似する。この取決めは、所定の
ラベルの２ビットが同じ重要性をもつ点であいまいであ
るが、この場合はビットどうしの区別は重要でないので
混乱は起きない。
たユークリッド重要性を意味するものとし、ラベルは右
から左に増加するビットの重要性によって示される。こ
れは従来の２進表示と類似する。この取決めは、所定の
ラベルの２ビットが同じ重要性をもつ点であいまいであ
るが、この場合はビットどうしの区別は重要でないので
混乱は起きない。
この方法に対する変更例が、RGC Williams及びPG Fa
rrellの“符号化の複雑さを減少させた符号化と変調の
組み合わせ”、IEEE、ISIT、'88、Kobe、Japan、1988年
６月、によって開示されている。この方法においては、
変調された信号を直交位相における２つの振幅変調され
た信号の和として扱い、２次元において別個に符号化し
ている。すなわち、２次元コンステレーションを、直交
して伝送される２つの１次元コンステレーションとして
扱っている。
rrellの“符号化の複雑さを減少させた符号化と変調の
組み合わせ”、IEEE、ISIT、'88、Kobe、Japan、1988年
６月、によって開示されている。この方法においては、
変調された信号を直交位相における２つの振幅変調され
た信号の和として扱い、２次元において別個に符号化し
ている。すなわち、２次元コンステレーションを、直交
して伝送される２つの１次元コンステレーションとして
扱っている。
これによれば図１に関して記述したセット分割は２次
元で別個に実行される。これはｘ次元に対して図2Aに示
されている。ラベルは一番左の点から測定して実質的に
ｘ座標に対応する。分割における0/1分割点に対して他
の方法が選択された場合は、座標ビットに対して反転さ
れたラベルの１以上のビットとなる。
元で別個に実行される。これはｘ次元に対して図2Aに示
されている。ラベルは一番左の点から測定して実質的に
ｘ座標に対応する。分割における0/1分割点に対して他
の方法が選択された場合は、座標ビットに対して反転さ
れたラベルの１以上のビットとなる。
一般的な符号化を図３に示す。ここで、ａ、ｂは符号
の要素である。各次元は自身の符号語アレイを有し、ラ
ベルLx1、…、LxN、Ly1、…、LyNを生成する。位相が直
交しなくともよい場合は原理的には異なる符号が使用さ
れる。
の要素である。各次元は自身の符号語アレイを有し、ラ
ベルLx1、…、LxN、Ly1、…、LyNを生成する。位相が直
交しなくともよい場合は原理的には異なる符号が使用さ
れる。
図４はこのような方法の特定の例を示す。ここで、Ｎ
＝８のブロックサイズで、16点のQAM信号コンステレー
ションで３ビット／シンボルを伝送することを仮定す
る。この場合、ｍ＝24入力ビットからブロック当たり4N
＝32が生成されるので（すなわち、符号のレートは24/3
2＝3/4となる）、各次元（＝４ビット／シンボル）にお
いてシンボル当たり２ビット必要となる。24の入力ビッ
トは12の２つのグループに分割される。この方法は入力
ビットの意味を考慮しておらず、24ビットが８つの３ビ
ットワードなのかあるいは３つの８ビットワードなのか
は重要でないので、２つのグループへの分割は任意に行
われる。12ビットの各グループのうち、４つは（８、
４、４）リードマラー符号を使用して関連するアレイの
第１行の３ビットに符号化され、残りの８つは変更され
ないで第２行へと進む。図2Aの分割を仮定した場合、各
列は伝送すべきシンボルのｘ又はｙ座標を形成する。
＝８のブロックサイズで、16点のQAM信号コンステレー
ションで３ビット／シンボルを伝送することを仮定す
る。この場合、ｍ＝24入力ビットからブロック当たり4N
＝32が生成されるので（すなわち、符号のレートは24/3
2＝3/4となる）、各次元（＝４ビット／シンボル）にお
いてシンボル当たり２ビット必要となる。24の入力ビッ
トは12の２つのグループに分割される。この方法は入力
ビットの意味を考慮しておらず、24ビットが８つの３ビ
ットワードなのかあるいは３つの８ビットワードなのか
は重要でないので、２つのグループへの分割は任意に行
われる。12ビットの各グループのうち、４つは（８、
４、４）リードマラー符号を使用して関連するアレイの
第１行の３ビットに符号化され、残りの８つは変更され
ないで第２行へと進む。図2Aの分割を仮定した場合、各
列は伝送すべきシンボルのｘ又はｙ座標を形成する。
最上の行は最小重要ビット（L.S.B）を形成する。
16点のコンステレーションが図５に示されており、ラ
ベルは図2Aに示す分割で使用したものである。このアレ
イを符号化する方法は２次元で別個に復号する工程を含
む。（コンステレーションの左下の点に対して）、復調
器が８点のブロックを受信し、受信点のｘ座標が、（1.
02,2.94,0.23,2.53,3.23,0.45,2.03,1.24）であるとす
る。
ベルは図2Aに示す分割で使用したものである。このアレ
イを符号化する方法は２次元で別個に復号する工程を含
む。（コンステレーションの左下の点に対して）、復調
器が８点のブロックを受信し、受信点のｘ座標が、（1.
02,2.94,0.23,2.53,3.23,0.45,2.03,1.24）であるとす
る。
第１の工程は符号化マトリックスの第１行を再度生成
することである。これらのビットは座標が奇数であるか
偶数であるかを示す。すなわち、受信されたベクトル
は、一番近い偶数すなわち以下の数からの受信ｘ軸の距
離を示す０と１の間の値をもつベクトルに変換される。
することである。これらのビットは座標が奇数であるか
偶数であるかを示す。すなわち、受信されたベクトル
は、一番近い偶数すなわち以下の数からの受信ｘ軸の距
離を示す０と１の間の値をもつベクトルに変換される。
（0.98,0.94,0.23,0.53,1.0,0.45,0.03,0.76） ここで、コンステレーション内の最大偶数座標は２で
あるので、3.23は1.0の値が与えられる。
あるので、3.23は1.0の値が与えられる。
ソフトデシジャン復号化アルゴリズムは情報ディジッ
ト1010を発生するが、これは11001100の最上行符号語が
伝送されたことを意味する。この種のソフトデシジョン
復号化はよく知られているが、詳細については、R.G.C.
Williamsの“複雑さを少なくしたブロック符号化変調
器”、Ph.D.Thesis,VICTRIA University of Mancheste
r,U.k.,1988年８月、を参照されたい。
ト1010を発生するが、これは11001100の最上行符号語が
伝送されたことを意味する。この種のソフトデシジョン
復号化はよく知られているが、詳細については、R.G.C.
Williamsの“複雑さを少なくしたブロック符号化変調
器”、Ph.D.Thesis,VICTRIA University of Mancheste
r,U.k.,1988年８月、を参照されたい。
各シンボルの最小重要ビットを知り（すなわちシンボ
ルが偶数（０）であるか又は奇数（１）であるか）、受
信座標を検査することにより、伝送されたベクトルが、
（1,3,0,2,3,1,2,2）であり、残りの８つの情報ビット
が、（0,1,0,1,1,0,1,1）であることがわかる。したが
って、２つ以上の行を考慮した場合は上記アルゴリズム
が順次適用できる。より高度なシステムにおいては、後
の決定結果は前の決定を改善すべくフィードバックされ
る（Williams参照）。
ルが偶数（０）であるか又は奇数（１）であるか）、受
信座標を検査することにより、伝送されたベクトルが、
（1,3,0,2,3,1,2,2）であり、残りの８つの情報ビット
が、（0,1,0,1,1,0,1,1）であることがわかる。したが
って、２つ以上の行を考慮した場合は上記アルゴリズム
が順次適用できる。より高度なシステムにおいては、後
の決定結果は前の決定を改善すべくフィードバックされ
る（Williams参照）。
同じ符号が各次元のアレイに対して選択された場合
は、各アレイは同等の２次元アレイの半分の行しかもた
ないので、復号化に要するデコーダはより少なくなる。
この方法の他の特徴は、デコーダは１次元距離で動作す
るので、信号コンステレーションの性質のために２次元
距離で動作する元の方法に使用されるデコーダほど複雑
にならない。
は、各アレイは同等の２次元アレイの半分の行しかもた
ないので、復号化に要するデコーダはより少なくなる。
この方法の他の特徴は、デコーダは１次元距離で動作す
るので、信号コンステレーションの性質のために２次元
距離で動作する元の方法に使用されるデコーダほど複雑
にならない。
本発明の一側面によれば、デジタル信号を搬送波上に
変調する装置であり、 伝送すべきブロックビットを受信する手段と、 各ブロックをビットグループに分割する符号化・分割
手段であり、少なくとも１つのグループが、１よりも大
きいハミング距離をもつ冗長符号によって符号化され、
かつ、各グループが同じ数のビットをもつ符号化・分割
手段と、 前記ビットグループから複数のデジタルワードを組み
立てる手段と、 複数の連続する出力シンボルを生成すべく搬送波を直
交振幅変調する手段であり、各シンボルの２つの直交成
分がデジタルワードの各々の対によって決定される直交
振幅変調手段とを具備し、 各ワードが各グループからのビットを含み、これによ
って、 単一の冗長符号が各シンボルの両直交成分を制御する
ビットを生成することを特徴とするデジタル信号変調装
置を提供する。
変調する装置であり、 伝送すべきブロックビットを受信する手段と、 各ブロックをビットグループに分割する符号化・分割
手段であり、少なくとも１つのグループが、１よりも大
きいハミング距離をもつ冗長符号によって符号化され、
かつ、各グループが同じ数のビットをもつ符号化・分割
手段と、 前記ビットグループから複数のデジタルワードを組み
立てる手段と、 複数の連続する出力シンボルを生成すべく搬送波を直
交振幅変調する手段であり、各シンボルの２つの直交成
分がデジタルワードの各々の対によって決定される直交
振幅変調手段とを具備し、 各ワードが各グループからのビットを含み、これによ
って、 単一の冗長符号が各シンボルの両直交成分を制御する
ビットを生成することを特徴とするデジタル信号変調装
置を提供する。
望ましくは、前記符号化・分割手段においては、少な
くとも１つの他のグループが、前記１つのグループより
も小さいハミング距離をもつ符号を使用して復号化又は
符号化され、前記変調手段は、前記他のグループから得
られるデジタルワード対の一部として供給される各ビッ
トが、前記１つのグループから得られるビットによって
生成される距離よりも大きい最小ユークリッド距離を生
成するように構成される。特に、 望ましくは、少なくとも１つの符号化されたグループ
は、このグループを２つのサブグループによって分割
し、各サブグループを個々に同じビット総数に符号化す
ることによって得られる距離よりも大きいハミング距離
を有する符号を使用して符号化される。
くとも１つの他のグループが、前記１つのグループより
も小さいハミング距離をもつ符号を使用して復号化又は
符号化され、前記変調手段は、前記他のグループから得
られるデジタルワード対の一部として供給される各ビッ
トが、前記１つのグループから得られるビットによって
生成される距離よりも大きい最小ユークリッド距離を生
成するように構成される。特に、 望ましくは、少なくとも１つの符号化されたグループ
は、このグループを２つのサブグループによって分割
し、各サブグループを個々に同じビット総数に符号化す
ることによって得られる距離よりも大きいハミング距離
を有する符号を使用して符号化される。
さらに望ましくは、90゜位相ジャンプを防ぐために、
前記装置は、ブロックの所定のシンボルを決定するビッ
トと、前のブロックの所定のブロックのビットとを検査
して、これらのシンボルによって占有される四分円の間
の角度差を決定する手段と、前記ブロックの伝送された
シンボルの位相を前記角度だけ回転させる手段と、前記
搬送波を前記角度差を表す情報によって変調する手段と
を具備する。
前記装置は、ブロックの所定のシンボルを決定するビッ
トと、前のブロックの所定のブロックのビットとを検査
して、これらのシンボルによって占有される四分円の間
の角度差を決定する手段と、前記ブロックの伝送された
シンボルの位相を前記角度だけ回転させる手段と、前記
搬送波を前記角度差を表す情報によって変調する手段と
を具備する。
本発明の他の側面において、変調装置は、第１モード
において、各々が所定の位相と振幅とをもつ第１の複数
の離散出力シンボルの１つを生成すべく動作し、第２モ
ードにおいて、 各々が第１の複数のシンボルのいくつかの対応する成
分の振幅よりも大きい振幅をもつ少なくとも１つの直交
成分をもつ第２の複数の離散出力シンボルの１つを生成
すべく動作する直交振幅変調手段と、前記直交振幅変調
手段に出力シンボルを生成するためのデジタルワードを
供給する手段と、シンボルの１ブロックの所定のシンボ
ル周期の間、ブロック同期信号を生成すべく動作するブ
ロックタイミング手段とを具備し、前記直交振幅変調手
段は、前記周期の間にシンボルを生成する第２モードに
おいて動作すべく前記同期信号の受信に応答する。
において、各々が所定の位相と振幅とをもつ第１の複数
の離散出力シンボルの１つを生成すべく動作し、第２モ
ードにおいて、 各々が第１の複数のシンボルのいくつかの対応する成
分の振幅よりも大きい振幅をもつ少なくとも１つの直交
成分をもつ第２の複数の離散出力シンボルの１つを生成
すべく動作する直交振幅変調手段と、前記直交振幅変調
手段に出力シンボルを生成するためのデジタルワードを
供給する手段と、シンボルの１ブロックの所定のシンボ
ル周期の間、ブロック同期信号を生成すべく動作するブ
ロックタイミング手段とを具備し、前記直交振幅変調手
段は、前記周期の間にシンボルを生成する第２モードに
おいて動作すべく前記同期信号の受信に応答する。
本発明の他の好ましい特徴は、サブクレームに記載さ
れる。
れる。
以下に、添付の図面を参照して本発明のいくつかの実
施例を例を用いて説明する。
施例を例を用いて説明する。
図１は16点のQAMコンステレーションを分割する従来
の方法を示す位相ダイアグラムであり、 図２はアレイによる従来のブロック符号化の１方法で
あり、 図2Aは１次元の分割を示すダイアグラムであり、 図３は同様にアレイによる従来のブロック符号化の他
の方法であり、 図４は図３のアレイの特定の例を示すアレイであり、 図５は本発明の第１実施例に使用される16点のQAMコ
ンステレーションの点のラベリングを示す位相ダイアグ
ラムであり、 図６は本発明の第１実施例の動作を示すアレイであ
り、 図７は比較すべく示された図４の従来のアレイであ
り、 図８は本発明の第２実施例を示すアレイであり、 図９は本発明の第３実施例を示すアレイであり、 図10は図９のアレイに従って動作する符号器のブロッ
クダイアグラムであり、 図11は対応する復号器のブロックダイアグラムであ
り、 図12は符号器及び復号器の変更例のブロックダイアグ
ラムであり、 図13及び図14は本発明をさらに変更した例において使
用される拡大されたコンステレーションを示す位相ダイ
アグラムであり、 図15は同期を提供すべく変更された図10の符号器の一
部のブロックダイアグラムであり、 図16は同期回路を加えた図11の復号器の変更例のブロ
ックダイアグラムであり、 図17、図18はそれぞれ、本発明の他の実施例における
符号器及び復号器のブロックダイアグラムである。
の方法を示す位相ダイアグラムであり、 図２はアレイによる従来のブロック符号化の１方法で
あり、 図2Aは１次元の分割を示すダイアグラムであり、 図３は同様にアレイによる従来のブロック符号化の他
の方法であり、 図４は図３のアレイの特定の例を示すアレイであり、 図５は本発明の第１実施例に使用される16点のQAMコ
ンステレーションの点のラベリングを示す位相ダイアグ
ラムであり、 図６は本発明の第１実施例の動作を示すアレイであ
り、 図７は比較すべく示された図４の従来のアレイであ
り、 図８は本発明の第２実施例を示すアレイであり、 図９は本発明の第３実施例を示すアレイであり、 図10は図９のアレイに従って動作する符号器のブロッ
クダイアグラムであり、 図11は対応する復号器のブロックダイアグラムであ
り、 図12は符号器及び復号器の変更例のブロックダイアグ
ラムであり、 図13及び図14は本発明をさらに変更した例において使
用される拡大されたコンステレーションを示す位相ダイ
アグラムであり、 図15は同期を提供すべく変更された図10の符号器の一
部のブロックダイアグラムであり、 図16は同期回路を加えた図11の復号器の変更例のブロ
ックダイアグラムであり、 図17、図18はそれぞれ、本発明の他の実施例における
符号器及び復号器のブロックダイアグラムである。
提案された変調方法は１次元成分のただ１つのアレイ
のみを使用し、出力情報は２つのQAM信号座標の間で共
有される。
のみを使用し、出力情報は２つのQAM信号座標の間で共
有される。
図６は実質的に図４を半分に切断した構成を示す。ア
レイ内の列数は８であるが、２つの列は１シンボルのｘ
及びｙ座標に使用されるので、ブロックサイズは４とな
る。すなわち、 シンボルごとに伝送されるビット数及び、符号化ゲイ
ンは変化しないが、ブロックサイズは半分になる。
レイ内の列数は８であるが、２つの列は１シンボルのｘ
及びｙ座標に使用されるので、ブロックサイズは４とな
る。すなわち、 シンボルごとに伝送されるビット数及び、符号化ゲイ
ンは変化しないが、ブロックサイズは半分になる。
この方法と前記した１次元方法との基本的な違いを検
討することは重要であるが、この検討は表示に使用され
るダイアグラムの特定の図面によって不明瞭となること
はない。
討することは重要であるが、この検討は表示に使用され
るダイアグラムの特定の図面によって不明瞭となること
はない。
図７及び図８において、図７は図４に示すブロック当
たり８シンボルの方法と類似の方法を示しているが、レ
ートが1/2であり、ブロック当たり16の入力ビットのみ
を提供する。図８は本発明によって考察された推測上の
方法を示しており、ブロックサイズは８である。
たり８シンボルの方法と類似の方法を示しているが、レ
ートが1/2であり、ブロック当たり16の入力ビットのみ
を提供する。図８は本発明によって考察された推測上の
方法を示しており、ブロックサイズは８である。
各行当たり16、したがって、総数32ビットを生成する
必要がある。16入力ビットのうち、２ビットを（16,2,
8）符号によって第１の行に、かつ、14ビットを（16,1
4,2）符号を使用して第２の行に符号化する場合は何の
利点もない。しかしながら、（16,5,8）符号及び（16,1
5,2）符号の両方が存在し（リードマラー符号）、図８
に示すように、これらを使用すれば、ブロックサイズ及
び符号化ゲインは変化しないが、 上記方法は16ビットではなく、20ビットの増大された
伝送容量を有する。
必要がある。16入力ビットのうち、２ビットを（16,2,
8）符号によって第１の行に、かつ、14ビットを（16,1
4,2）符号を使用して第２の行に符号化する場合は何の
利点もない。しかしながら、（16,5,8）符号及び（16,1
5,2）符号の両方が存在し（リードマラー符号）、図８
に示すように、これらを使用すれば、ブロックサイズ及
び符号化ゲインは変化しないが、 上記方法は16ビットではなく、20ビットの増大された
伝送容量を有する。
この例は最初に述べた従来の20ビットの方法と同じパ
フォーマンスであるが、符号化の複雑さを少なくできる
利点をもつ。
フォーマンスであるが、符号化の複雑さを少なくできる
利点をもつ。
所定レートの符号に対して獲得できる最大ハミング距
離は符号の長さとともに増大することは、冗長符号のよ
く知られた性質である。本発明は少なくとも１つのアレ
イ行に対して、 単一符号を共に使用してコンステレーションシンボル
のｘ及びｙ座標を制御するビットを符号化することによ
って上記の事実を利用するものである。
離は符号の長さとともに増大することは、冗長符号のよ
く知られた性質である。本発明は少なくとも１つのアレ
イ行に対して、 単一符号を共に使用してコンステレーションシンボル
のｘ及びｙ座標を制御するビットを符号化することによ
って上記の事実を利用するものである。
この利点は（所定の信号コンステレーションに対し
て）、２次元の完全に別個の符号化を使用する場合に比
較して以下に述べる項目の１つ以上を高めることができ
る点にある。
て）、２次元の完全に別個の符号化を使用する場合に比
較して以下に述べる項目の１つ以上を高めることができ
る点にある。
（ａ）ブロックサイズ （ｂ）符号化レート（すなわち、ビット／シンボルのナ
ンバー） （ｃ）符号化ゲイン 改善点（ａ）は図４と図６とを比較することによって
例示され、（ｂ）は図７及び図８から理解できる。
ンバー） （ｃ）符号化ゲイン 改善点（ａ）は図４と図６とを比較することによって
例示され、（ｂ）は図７及び図８から理解できる。
本発明に従った所定の符号化方法に対して、この方法
は同じレートとブロックサイズをもつ同等の非結合（de
coupled）符号化方法を視覚化することを含むので、こ
のように直接比較することによって符号化ゲインの改善
点を例示することはより困難である。符号化ゲインの改
善点は、最小diΔ2 i-1積を有するすべての行に対するハ
ミング距離diの改善を含むので、di＝１をもつ行を有す
るどのような方法に対しても、1/2のハミング距離を必
要とするので、直接同等な非結合方法は存在しない。
は同じレートとブロックサイズをもつ同等の非結合（de
coupled）符号化方法を視覚化することを含むので、こ
のように直接比較することによって符号化ゲインの改善
点を例示することはより困難である。符号化ゲインの改
善点は、最小diΔ2 i-1積を有するすべての行に対するハ
ミング距離diの改善を含むので、di＝１をもつ行を有す
るどのような方法に対しても、1/2のハミング距離を必
要とするので、直接同等な非結合方法は存在しない。
以下に、大きなブロックサイズを使用したより実際的
な方法を詳細に述べる。この方法は、16のブロックサイ
ズと2/3の符号化レートを使用して４ビット／シンボル
を64点のコンステレーションに符号化する。第１のアレ
イ行は（32,6,16）リードマラー符号と、（32,26,4）拡
張ハミング符号と、 非符号化（32,32,1）行とを使用する。
な方法を詳細に述べる。この方法は、16のブロックサイ
ズと2/3の符号化レートを使用して４ビット／シンボル
を64点のコンステレーションに符号化する。第１のアレ
イ行は（32,6,16）リードマラー符号と、（32,26,4）拡
張ハミング符号と、 非符号化（32,32,1）行とを使用する。
適当なコンステレーションが図13の中央部に示されて
いる。ここで、（x,y座標と同じ）点ラベルは８の表記
によって示される。（下線が付けられた）外部の64の点
については後述する。
いる。ここで、（x,y座標と同じ）点ラベルは８の表記
によって示される。（下線が付けられた）外部の64の点
については後述する。
この方法を実行するための符号器のブロックダイアグ
ラムが図10に示される。入力１は入力ビットストリーム
に図示せぬ手段によって）同期されたマスタクロックジ
ェネレータ３からの9.6kHzクロック信号φ１によって制
御される64ビットのシリアル入力パラレル出力シフトレ
ジスタ２にクロック同期された9.6kビット/sでシリアル
データを受信する。各64ビットの平行出力は第２クロッ
ク信号（9600/64＝150Hz）によってレジスタ４にロード
される。このレジスタの64ビットのうち、６ビットは
（32,6,16,）リードマラー符号を実行する符号器５に供
給されて32ビットa1jを生成し、26ビットは（32,26,4）
拡張ハミング符号を実行する符号器６に供給されて32ビ
ットa2jを生成する。残りの32ビットは符号化されず、
図９に示すように、 32ビットa3jを生成する。前記したように、どのビッ
トがどの符号器に供給されるかは任意である。
ラムが図10に示される。入力１は入力ビットストリーム
に図示せぬ手段によって）同期されたマスタクロックジ
ェネレータ３からの9.6kHzクロック信号φ１によって制
御される64ビットのシリアル入力パラレル出力シフトレ
ジスタ２にクロック同期された9.6kビット/sでシリアル
データを受信する。各64ビットの平行出力は第２クロッ
ク信号（9600/64＝150Hz）によってレジスタ４にロード
される。このレジスタの64ビットのうち、６ビットは
（32,6,16,）リードマラー符号を実行する符号器５に供
給されて32ビットa1jを生成し、26ビットは（32,26,4）
拡張ハミング符号を実行する符号器６に供給されて32ビ
ットa2jを生成する。残りの32ビットは符号化されず、
図９に示すように、 32ビットa3jを生成する。前記したように、どのビッ
トがどの符号器に供給されるかは任意である。
96ビットa1j、a2j、a3jは６つの16段シフトレジスタ
７−12に供給される。レジスタ７、８及び９は出力シン
ボルのｘ座標を含むためのものであり、レジスタ11、1
2、 13はｙ座標を含むものである。符号器５からの重く
（heavily）符号化されたビットa1jの16ビットはシフト
レジスタ７に並列にロードされ、他の16ビットはレジス
タ10にロードされる。同様に、符号器６からの比較的軽
く（less heavily）符号化されたビットa2jはそれぞれ1
6ビットずつレジスタ８、11にロードされる。また、符
号化されないビットa3jはレジスタ９とレジスタ12との
間で均等に分割される。
７−12に供給される。レジスタ７、８及び９は出力シン
ボルのｘ座標を含むためのものであり、レジスタ11、1
2、 13はｙ座標を含むものである。符号器５からの重く
（heavily）符号化されたビットa1jの16ビットはシフト
レジスタ７に並列にロードされ、他の16ビットはレジス
タ10にロードされる。同様に、符号器６からの比較的軽
く（less heavily）符号化されたビットa2jはそれぞれ1
6ビットずつレジスタ８、11にロードされる。また、符
号化されないビットa3jはレジスタ９とレジスタ12との
間で均等に分割される。
ローディングは、符号器５、６の遅延を可能にすべ
く、信号φ２に関して遅延された150Hzクロック信号φ
２′の制御のもとに発生する。
く、信号φ２に関して遅延された150Hzクロック信号φ
２′の制御のもとに発生する。
この段階で、16のレジスタ７−12は伝送すべき16のシ
ンボルのｘ及びｙ座標を含む。一度ロードされた後は、
その内部データは2.4kHzクロックφ３（すなわち、2400
のボーレートで）の制御のもとにクロック同期される。
すなわち、各シンボル周期において、伝送すべきシンボ
ルのｘ座標を表す３ビットワードはレジスタ７、８、９
の出力に現れる。この場合、レジスタ９はMSB（最大重
要ビット）を供給し、レジスタ７はLSB（最小重要ビッ
ト）を供給する。同様に、ｙ座標はレジスタ10、11、12
の出力に現れる。
ンボルのｘ及びｙ座標を含む。一度ロードされた後は、
その内部データは2.4kHzクロックφ３（すなわち、2400
のボーレートで）の制御のもとにクロック同期される。
すなわち、各シンボル周期において、伝送すべきシンボ
ルのｘ座標を表す３ビットワードはレジスタ７、８、９
の出力に現れる。この場合、レジスタ９はMSB（最大重
要ビット）を供給し、レジスタ７はLSB（最小重要ビッ
ト）を供給する。同様に、ｙ座標はレジスタ10、11、12
の出力に現れる。
これらの出力は搬送波の変調を制御するのに使用され
る。この工程は位相直交における搬送波C1及び搬送波C0
がそれぞれ供給された一対の振幅変調器13、14によって
ダイアグラム中に示されている。この出力は出力16に変
調された出力を提供すべく加算器15において加算され
る。図示していないが、変調された信号の位相又はスロ
ープ不連続を防ぐために使用される通常のテクニックは
この実施例においても使用されるものとする。ここで
は、座標はコンステレーションの左下の点に関して表さ
れているが、対称な表現がより多く用いられる。これは
単に、変調器13、14内で起こると考えられる（−3.5,−
3.5）の転換を表す。
る。この工程は位相直交における搬送波C1及び搬送波C0
がそれぞれ供給された一対の振幅変調器13、14によって
ダイアグラム中に示されている。この出力は出力16に変
調された出力を提供すべく加算器15において加算され
る。図示していないが、変調された信号の位相又はスロ
ープ不連続を防ぐために使用される通常のテクニックは
この実施例においても使用されるものとする。ここで
は、座標はコンステレーションの左下の点に関して表さ
れているが、対称な表現がより多く用いられる。これは
単に、変調器13、14内で起こると考えられる（−3.5,−
3.5）の転換を表す。
図９に示す方法に類似する他の方法は次の符号を使用
する。
する。
a1jに対しては（32,16,8）リードマラー符号 a2jに対しては（32,31,2）パリティチェック符号 a3jに対しては（32,32,1）符号化されない符号 この場合は図８の方法と比較してノイズの影響を受け
やすいが、79/96の高い符号化率を有する。すなわち、1
5/16ビット／シンボルを余分に搬送できる。符号化され
ていない第４行が付加され、256点の信号コンステレー
ション（例えば図14の内部）が使用される場合は、111
ビット／ブロック、すなわち、6 15/16ビット／シンボ
ルを搬送することができる。（以下に述べるように）、
ブロック当たり余分の１ビットを搬送するならば、27/4
3ボーで19.2kbit/sのビットレートが得られる。
やすいが、79/96の高い符号化率を有する。すなわち、1
5/16ビット／シンボルを余分に搬送できる。符号化され
ていない第４行が付加され、256点の信号コンステレー
ション（例えば図14の内部）が使用される場合は、111
ビット／ブロック、すなわち、6 15/16ビット／シンボ
ルを搬送することができる。（以下に述べるように）、
ブロック当たり余分の１ビットを搬送するならば、27/4
3ボーで19.2kbit/sのビットレートが得られる。
上記した方法は符号語アレイが偶数長さである必要が
あるため、マトリックスの列は２つの座標軸の間で均等
に分割される。しかしながら、奇数長さｑが必要な場
合、これに対処する１つの方法として、他のブロックの
１つの座標を次のブロックに搬送すればよい。これによ
って、代わりに伝送されたブロックはそれぞれ（ｑ−
１）/2、（ｑ＋１）/2シンボルを含む。
あるため、マトリックスの列は２つの座標軸の間で均等
に分割される。しかしながら、奇数長さｑが必要な場
合、これに対処する１つの方法として、他のブロックの
１つの座標を次のブロックに搬送すればよい。これによ
って、代わりに伝送されたブロックはそれぞれ（ｑ−
１）/2、（ｑ＋１）/2シンボルを含む。
これらの信号の復号化は冒頭で説明したように、２次
元に関する別個の復号化と類似した方法で実行される。
実質的な違いは、復調器からのｘ及びｙ座標が（通常送
信側で同じシーケンスで）単一ベクトルに組み立てられ
て共に処理される点にある。
元に関する別個の復号化と類似した方法で実行される。
実質的な違いは、復調器からのｘ及びｙ座標が（通常送
信側で同じシーケンスで）単一ベクトルに組み立てられ
て共に処理される点にある。
図９の符号に対する復合器のブロックダイアグラムが
図11に示されている。復調器20は到来する信号を受信
し、搬送波同期回復とシンボル同期を含む。復調器20は
デジタルのx,y座標を得るために信号を復調する。従来
のように、これらの座標がコンステレーションの対称点
にあると仮定すれば、加算器21、22はコンステレーショ
ンの左下部に対するx,y座標を生成すべく、3.5を各座標
に加算する。図に示すように、加算器の出力は８ビット
の正確さ（最大座標が７なので、２進点より３ビット
前）を有する。復調器はシンボルクロック信号φｓを生
成する。
図11に示されている。復調器20は到来する信号を受信
し、搬送波同期回復とシンボル同期を含む。復調器20は
デジタルのx,y座標を得るために信号を復調する。従来
のように、これらの座標がコンステレーションの対称点
にあると仮定すれば、加算器21、22はコンステレーショ
ンの左下部に対するx,y座標を生成すべく、3.5を各座標
に加算する。図に示すように、加算器の出力は８ビット
の正確さ（最大座標が７なので、２進点より３ビット
前）を有する。復調器はシンボルクロック信号φｓを生
成する。
出力座標はシンボルクロックφｓの制御のもとに16段
（16はブロックサイズ）のシフトレジスタ24、25にクロ
ック同期され、ブロック同期信号φＢの制御のもとに並
列で32×８ビットバッファ26にロードされる。各ワード
の最小重要な７ビットは、０から６の範囲の最近偶数か
ら各座標の距離を引き出すユニット27を介して通過し、
（32,6,16）リードマラー符号のソフトデシジャン復合
器28へ供給される。この復合器の出力は６データビット
と、送信器がアレイの第１行で使用したと判断された32
ビットワードである。
（16はブロックサイズ）のシフトレジスタ24、25にクロ
ック同期され、ブロック同期信号φＢの制御のもとに並
列で32×８ビットバッファ26にロードされる。各ワード
の最小重要な７ビットは、０から６の範囲の最近偶数か
ら各座標の距離を引き出すユニット27を介して通過し、
（32,6,16）リードマラー符号のソフトデシジャン復合
器28へ供給される。この復合器の出力は６データビット
と、送信器がアレイの第１行で使用したと判断された32
ビットワードである。
前者は出力レジスタ30に供給され、後者は、（32,26,
4）拡張ハミング符号のソフトデジジャン復合器32に供
給される前に、レジスタ26からの次の32座標の（最小重
要７ビットの）値を調整するユニット31に供給される。
すなわち、 復合器28の出力に応じて最近奇数又は偶数に制限され
る。
4）拡張ハミング符号のソフトデジジャン復合器32に供
給される前に、レジスタ26からの次の32座標の（最小重
要７ビットの）値を調整するユニット31に供給される。
すなわち、 復合器28の出力に応じて最近奇数又は偶数に制限され
る。
この復合器はさらに26データビットを出力レジスタ30
に供給する。復合器32は送信器が送信したと判断された
32ビットの出力を有する。これらは、復合器28からの対
応するビットに共に、レジスタ26からの残りの32（最大
重要）ビットに対して必要な調整を行うユニット33に供
給される。これらのビットは符号化されていないので、
出力レジスタ30に直接供給される。レジスタ30からの総
数64ビットは受信側の出力34へと伝送される。復合器2
8、32からの32ビット出力は、ユニット33からの符号化
されていない調整ビットと共に、補助出力35に伝送され
る。
に供給する。復合器32は送信器が送信したと判断された
32ビットの出力を有する。これらは、復合器28からの対
応するビットに共に、レジスタ26からの残りの32（最大
重要）ビットに対して必要な調整を行うユニット33に供
給される。これらのビットは符号化されていないので、
出力レジスタ30に直接供給される。レジスタ30からの総
数64ビットは受信側の出力34へと伝送される。復合器2
8、32からの32ビット出力は、ユニット33からの符号化
されていない調整ビットと共に、補助出力35に伝送され
る。
回転対称な信号コンステレーションを使用した場合、
検出されない位相シフトが発生する恐れがある。伝送
中、対称角の１つだけコンステレーションを回転させる
ものがチャネル上に発生した場合は、受信側の搬送波ト
ラッキング回路が正常に機能しない。受信側は完全な点
を受信してデータを発生しているものと判断するが、こ
のデータは誤った点のラベルに基づいたものである。例
えば、QAM信号コンステレーションが伝送中に90゜だけ
回転したときは、受信器は伝送されたデータが選択した
ものに隣接する四分円内の点のラベルに基づいてデータ
を生成する。したがって、出力したデータが誤ったもの
となることがあるので注意が必要である。エラー伝搬が
不連続で発生するのを防ぐ必要がある。この問題は、 まずデータを差分符号化する工程を使用して、畳み込
み符号化によって克服されていた。
検出されない位相シフトが発生する恐れがある。伝送
中、対称角の１つだけコンステレーションを回転させる
ものがチャネル上に発生した場合は、受信側の搬送波ト
ラッキング回路が正常に機能しない。受信側は完全な点
を受信してデータを発生しているものと判断するが、こ
のデータは誤った点のラベルに基づいたものである。例
えば、QAM信号コンステレーションが伝送中に90゜だけ
回転したときは、受信器は伝送されたデータが選択した
ものに隣接する四分円内の点のラベルに基づいてデータ
を生成する。したがって、出力したデータが誤ったもの
となることがあるので注意が必要である。エラー伝搬が
不連続で発生するのを防ぐ必要がある。この問題は、 まずデータを差分符号化する工程を使用して、畳み込
み符号化によって克服されていた。
ブロック符号においては、ブロック間に差分符号化を
適用することがBrownlieとWilliamsによって提案され
た。直交回転はブロックの第１シンボルの四分円ビット
（すなわち、再大重要ｘビットと最大重要ｙビット）
と、前のブロックの第１シンボルの四分円ビットとを比
較することによって決定される。第１シンボルは便宜的
に選択されるが、他の適当なものでもよい、この直交回
転は伝送されるすべてのブロックのシンボルに対して適
用される。
適用することがBrownlieとWilliamsによって提案され
た。直交回転はブロックの第１シンボルの四分円ビット
（すなわち、再大重要ｘビットと最大重要ｙビット）
と、前のブロックの第１シンボルの四分円ビットとを比
較することによって決定される。第１シンボルは便宜的
に選択されるが、他の適当なものでもよい、この直交回
転は伝送されるすべてのブロックのシンボルに対して適
用される。
これは、第１シンボルの直交ビットが０になることを
意味するので、これらは伝送されず、その差を伝送する
ようにする。
意味するので、これらは伝送されず、その差を伝送する
ようにする。
受信側の復合の後で、第１シンボルの差分ビットは差
分符号化される。差分ビットはブロックのすべてのシン
ボルに反回転を適用するのに使用され、差分復合器の出
力がブロックの四分円ビットに取ってかわる。受信差分
の位相と、受信シンボルの位相とに均等に影響するの
で、伝送路の系統的四分円位相エラーは相殺される。
分符号化される。差分ビットはブロックのすべてのシン
ボルに反回転を適用するのに使用され、差分復合器の出
力がブロックの四分円ビットに取ってかわる。受信差分
の位相と、受信シンボルの位相とに均等に影響するの
で、伝送路の系統的四分円位相エラーは相殺される。
この工程は、第１シンボルの最大重要ビットが四分円
を示すことを要求する。これは、図１の分割に対しては
よいが、より系統的でないビット割り付け又は、正方形
アレイ内の2n点を有するコンステレーション以外のもの
を使用する場合は注意が必要である。
を示すことを要求する。これは、図１の分割に対しては
よいが、より系統的でないビット割り付け又は、正方形
アレイ内の2n点を有するコンステレーション以外のもの
を使用する場合は注意が必要である。
図９の符号に対する工程を実行する符号器及び復合器
が図12に示される。図10の項目２−６がエンコーダ50と
して示される。ブロックの第１符号化シンボルの最大重
要ビットａ3,1及びａ3,17が分離され、１ブロック前の
出力（遅延52を介して）と入力との差分をとる差分位相
ユニットに供給される。このユニットはビット間の差分
をとらないが、（例えば、ルップアップテーブルによっ
て）、位相差分を示す出力を提供する。すべてのビット
は、差分ユニット51の出力によって示されるように、０
゜、90゜、180゜、270゜の位相シフトを供給する回転器
53に供給される。これは、ビットの実行及び／又はｘ及
びｙ値の交換とを含む。
が図12に示される。図10の項目２−６がエンコーダ50と
して示される。ブロックの第１符号化シンボルの最大重
要ビットａ3,1及びａ3,17が分離され、１ブロック前の
出力（遅延52を介して）と入力との差分をとる差分位相
ユニットに供給される。このユニットはビット間の差分
をとらないが、（例えば、ルップアップテーブルによっ
て）、位相差分を示す出力を提供する。すべてのビット
は、差分ユニット51の出力によって示されるように、０
゜、90゜、180゜、270゜の位相シフトを供給する回転器
53に供給される。これは、ビットの実行及び／又はｘ及
びｙ値の交換とを含む。
すなわち、 位相（時計方向） ０゜ xout＝xin yout＝yin 90゜ xout＝yin yout＝xin 180゜xout＝xin yout＝yin 270゜xout＝yin yout＝xin 第１シンボルの差分符号化直交ビットは回転器からの
出力の直交ビットと交換される。これらはその後、図10
の項目７−16を含む変調器54に供給される。
出力の直交ビットと交換される。これらはその後、図10
の項目７−16を含む変調器54に供給される。
リンク55を介して転送された後、入力は図11のユニッ
ト20−26を含む復調器56において復調され、復合器57に
供給される。これは図11のユニット27−32を含むが、復
合器30、32から要求される出力はデータビットではな
く、送信器すなわち、図11の補助出力35によって受信さ
れたと復合器によって見なされるデータである。
ト20−26を含む復調器56において復調され、復合器57に
供給される。これは図11のユニット27−32を含むが、復
合器30、32から要求される出力はデータビットではな
く、送信器すなわち、図11の補助出力35によって受信さ
れたと復合器によって見なされるデータである。
第１シンボルからの差分符号化直交ビットは、１クロ
ック遅延58と位相差分ユニット59（例えばユニット51に
使用されるものと類似のルックアップテーブル）とから
なる差分復合器に供給されて受信ビット（ａ′3,1、
ａ′3,17）を生成する。また、復合器57からの残りのビ
ットを受信して、 （リンク55には位相シフトがないものとして）送信回
転器53において供給された逆の位相回転を供給する。リ
ンクに関するｎ×90゜の時計方向位相シフトがある場合
は、回転器60の回転量（反時計方向）はｎだけ増加し、
（差分符号化によって補償される第１シンボルの直交ビ
ット以外の）受信シンボルのｎ×90゜時計方向回転に対
して補償する。
ック遅延58と位相差分ユニット59（例えばユニット51に
使用されるものと類似のルックアップテーブル）とから
なる差分復合器に供給されて受信ビット（ａ′3,1、
ａ′3,17）を生成する。また、復合器57からの残りのビ
ットを受信して、 （リンク55には位相シフトがないものとして）送信回
転器53において供給された逆の位相回転を供給する。リ
ンクに関するｎ×90゜の時計方向位相シフトがある場合
は、回転器60の回転量（反時計方向）はｎだけ増加し、
（差分符号化によって補償される第１シンボルの直交ビ
ット以外の）受信シンボルのｎ×90゜時計方向回転に対
して補償する。
ユニット59及び回転器60からのビット出力は補正さ
れ、 比較的簡単なデータ抽出器ユニット61がリードマラー
及び拡張ハミング符号化ビットからデータビットを引き
出し、これらを符号化されていないビットとともに、出
力62に供給する。
れ、 比較的簡単なデータ抽出器ユニット61がリードマラー
及び拡張ハミング符号化ビットからデータビットを引き
出し、これらを符号化されていないビットとともに、出
力62に供給する。
90゜の位相ジャンプを防ぐこの方法は、使用される符
号について多くの意味をもつ。送信器で発生した位相回
転は、ソフトデシジャン復合器57の後段まで除去できな
いので、これらの回転が伝送されたアレイのビットに対
して行う変化は、アレイの各符号化された行が有効な符
号語になるものでなければならない。例えば、ビットａ
1,jに対する変化によってリードマラー符号が生成でき
ない符号語が生成されないようにする。
号について多くの意味をもつ。送信器で発生した位相回
転は、ソフトデシジャン復合器57の後段まで除去できな
いので、これらの回転が伝送されたアレイのビットに対
して行う変化は、アレイの各符号化された行が有効な符
号語になるものでなければならない。例えば、ビットａ
1,jに対する変化によってリードマラー符号が生成でき
ない符号語が生成されないようにする。
同じ位相回転が第１シンボルの直交ビットを除くすべ
てのビットに適用される。したがって、これらのビット
は符号化されない行から得る必要がある。
てのビットに適用される。したがって、これらのビット
は符号化されない行から得る必要がある。
符号化された行において、williamsの論文に記載され
た符号の場合は、２つの座標は別個に符号化されるの
で、ｘ及びｙの交換は符号に対して何の制約も及ぼさな
い。また、ｘ又はｙに関して補数がとられるという事実
は、使用される符号は、もし符号語Ａを含むならばその
補数A~も含まなければならない。
た符号の場合は、２つの座標は別個に符号化されるの
で、ｘ及びｙの交換は符号に対して何の制約も及ぼさな
い。また、ｘ又はｙに関して補数がとられるという事実
は、使用される符号は、もし符号語Ａを含むならばその
補数A~も含まなければならない。
本実施例においては２つのことが発生する。ｘ及びｙ
の補数をとること又はｘ及びｙの交換と、それらの１つ
の補数をとることである。最初については上記した制約
によって満たされる。第２については、（図９に示すよ
うに、ｘ軸が符号語の最初の半分から得られ、後の半分
からはｙ軸が得られるものとして）、もしBCが有効な符
号語ならば、CB~及びC~Bも有効な符号語であることを意
味している。ここで、Ｂ及びＣは半分ずつとなる。リー
ドマラー符号及び拡張ハミング符号は共にこの性質をも
つ。
の補数をとること又はｘ及びｙの交換と、それらの１つ
の補数をとることである。最初については上記した制約
によって満たされる。第２については、（図９に示すよ
うに、ｘ軸が符号語の最初の半分から得られ、後の半分
からはｙ軸が得られるものとして）、もしBCが有効な符
号語ならば、CB~及びC~Bも有効な符号語であることを意
味している。ここで、Ｂ及びＣは半分ずつとなる。リー
ドマラー符号及び拡張ハミング符号は共にこの性質をも
つ。
以下の符号器及び復合器についての記載は、（左下の
点に対する）座標と、点のラベルは類似であるが、図2A
の記載において述べたように、これは本質的なことでは
ない。しかしながら、符号化されたビットに対して発生
するただ１つの変化は、１つ以上のラベルビットが座標
ビットに対して補数の関係にあることである。図10の符
号器において、これは単に座標に対するラベルの変換が
変調器13、14において発生する必要があることを要求す
るのみである。復合器においては事情が少し複雑にな
る。相対的な補数操作が符号語アレイの所定の行のすべ
てのビットについて発生するように同じ分割がｘ及びｙ
方向において使用される場合、Ａ及びA~が共に有効な符
号語であるという符号に関する制約により、リードマラ
ー及び延長ハミング復合器の動作は影響を受けない。異
なる分割が使用された場合は他の拘束が適用られる（例
えば、BC及びBC~が共に有効な符号語であること）。
点に対する）座標と、点のラベルは類似であるが、図2A
の記載において述べたように、これは本質的なことでは
ない。しかしながら、符号化されたビットに対して発生
するただ１つの変化は、１つ以上のラベルビットが座標
ビットに対して補数の関係にあることである。図10の符
号器において、これは単に座標に対するラベルの変換が
変調器13、14において発生する必要があることを要求す
るのみである。復合器においては事情が少し複雑にな
る。相対的な補数操作が符号語アレイの所定の行のすべ
てのビットについて発生するように同じ分割がｘ及びｙ
方向において使用される場合、Ａ及びA~が共に有効な符
号語であるという符号に関する制約により、リードマラ
ー及び延長ハミング復合器の動作は影響を受けない。異
なる分割が使用された場合は他の拘束が適用られる（例
えば、BC及びBC~が共に有効な符号語であること）。
これらの制約が満たされたものとすれば、図11から出
力される復号化ビットを反転させるのは容易である。
力される復号化ビットを反転させるのは容易である。
ブロック同期が維持されることは、すべてのブロック
符号化方法において不可欠なことである。初期同期が従
来のスタートアップ工程によって容易に達成されるが、
同期損失を認識し訂正することが必要である。従来のブ
ロック同期方法のどれもが前記した装置によって使用さ
れる。
符号化方法において不可欠なことである。初期同期が従
来のスタートアップ工程によって容易に達成されるが、
同期損失を認識し訂正することが必要である。従来のブ
ロック同期方法のどれもが前記した装置によって使用さ
れる。
（ブロック同期を要する他のシステムにおいても使用
される）以下に述べる方法は、ブロックごとに２倍の点
（ノーマルコンステレーションを囲む付加的な点）をも
つ拡張信号コンステレーションを使用する工程を含む。
拡張コンステレーションのビット割り付けは両方に共通
の点に対する通常のコンステレーションの場合と同様で
あるが、より大きなコンステレーションの付加的な点は
ビット割り付け付加された‘1'をもつ。図13は、図９の
方法に使用されるような基本的64点コンステレーション
と同様に、64の付加的な点を有する。基本的コンステレ
ーションの角を意味する８表記法における（x,y）座標
などに示される点ラベルが示される。また、内部の点は
図１と同様の方法で示される。図14は256点の変更され
た図９の方法とともに使用すべく、（16進表記法を使用
して表された）類似の256＋256コンステレーションを示
す。
される）以下に述べる方法は、ブロックごとに２倍の点
（ノーマルコンステレーションを囲む付加的な点）をも
つ拡張信号コンステレーションを使用する工程を含む。
拡張コンステレーションのビット割り付けは両方に共通
の点に対する通常のコンステレーションの場合と同様で
あるが、より大きなコンステレーションの付加的な点は
ビット割り付け付加された‘1'をもつ。図13は、図９の
方法に使用されるような基本的64点コンステレーション
と同様に、64の付加的な点を有する。基本的コンステレ
ーションの角を意味する８表記法における（x,y）座標
などに示される点ラベルが示される。また、内部の点は
図１と同様の方法で示される。図14は256点の変更され
た図９の方法とともに使用すべく、（16進表記法を使用
して表された）類似の256＋256コンステレーションを示
す。
拡張コンステレーションは原則的にはブロックごとに
１回以上使用されるが、信号の平均パワーが漸次的に増
加しない場合は、その使用を伝送シンボルのほんの一部
に制限する必要がある。
１回以上使用されるが、信号の平均パワーが漸次的に増
加しない場合は、その使用を伝送シンボルのほんの一部
に制限する必要がある。
ブロック同期の提案された方法は、各ブロックの１つ
の特定（例えば最後の）シンボルの伝送に対する拡大コ
ンステレーションの使用を含む。
の特定（例えば最後の）シンボルの伝送に対する拡大コ
ンステレーションの使用を含む。
受信器において、この事実、すなわち、拡大されたコ
ンステレーションが最後のシンボルに対して使用された
事実、が検出される。受信器が‘最後のシンボル’検出
の間におけるシンボルの数を計数するのなら、 この計数がブロック長さの整数倍であることをチェッ
クすることによって、正しいブロック同期を検査でき
る。ブロック同期が失われた場合、受信器は、拡大され
たコンステレーションを使用してあるシンボルを受信す
るまで待機するか、あるいは前回のコンステレーション
からブロック長の全体数だけ間隔をもたせた拡大された
コンステレーションを用いて他のシンボルを受信するま
で待機し（ブロック長さの整数倍になるまで待機）、こ
のブロック同期を受信シンボルに合わせる。
ンステレーションが最後のシンボルに対して使用された
事実、が検出される。受信器が‘最後のシンボル’検出
の間におけるシンボルの数を計数するのなら、 この計数がブロック長さの整数倍であることをチェッ
クすることによって、正しいブロック同期を検査でき
る。ブロック同期が失われた場合、受信器は、拡大され
たコンステレーションを使用してあるシンボルを受信す
るまで待機するか、あるいは前回のコンステレーション
からブロック長の全体数だけ間隔をもたせた拡大された
コンステレーションを用いて他のシンボルを受信するま
で待機し（ブロック長さの整数倍になるまで待機）、こ
のブロック同期を受信シンボルに合わせる。
拡張コンステレーションは第２次チャネルのために又
は主チャネルの容量を増加させるために（例えば、256
点の変更された図９の方法の容量をブロックごとに111
から112に増加させる）、ブロックごとに余分のビット
を伝送する役目をもつ。
は主チャネルの容量を増加させるために（例えば、256
点の変更された図９の方法の容量をブロックごとに111
から112に増加させる）、ブロックごとに余分のビット
を伝送する役目をもつ。
ブロックごとに１シンボルが余剰容量及びブロック同
期の両方に対してこのようにして使用可能である。しか
しながら、 すべてのブロックがブロック同期マークをもっていな
いので、ブロック同期回復時間が問題となる。
期の両方に対してこのようにして使用可能である。しか
しながら、 すべてのブロックがブロック同期マークをもっていな
いので、ブロック同期回復時間が問題となる。
付加的な点の表示に関する制約について述べる。
（１）ユークリッド重要性に関する制約が維持されねば
ならない。前記したように、コンステレーションが２つ
の符号化された行と２つの符号化されない行とともに使
用される場合は、付加的な点のラベルの２つの最小重要
ビットはもとの点と同じパターンとなる必要がある。す
なわち、図13、図14において、各座標の最小重要ビット
はダイアグラムのすべてを横断するパターン0,1,0,1,0,
1,0…となり、１以外の最小重要ビットはパターン0,0,
1,1,0,0,1,1…となる。符号化されないグループから得
られた２つのビットが（ユークリッド距離を考慮した場
合）ラベルの２つの最大重要ビット位置に割り付けられ
る。
ならない。前記したように、コンステレーションが２つ
の符号化された行と２つの符号化されない行とともに使
用される場合は、付加的な点のラベルの２つの最小重要
ビットはもとの点と同じパターンとなる必要がある。す
なわち、図13、図14において、各座標の最小重要ビット
はダイアグラムのすべてを横断するパターン0,1,0,1,0,
1,0…となり、１以外の最小重要ビットはパターン0,0,
1,1,0,0,1,1…となる。符号化されないグループから得
られた２つのビットが（ユークリッド距離を考慮した場
合）ラベルの２つの最大重要ビット位置に割り付けられ
る。
（２）90゜の位相ジャンプを防ぐ方法は、各座標の最大
重要ビットが関連する点によって占有される四分円を示
すことを仮定している。これが外部の点の表示について
も言えるのならば問題はない。図13,14に示すように、
そうでない場合は２つの結果が得られる。まず、拡張シ
ンボルは回転情報を有する第１（又は他の）位置におい
て使用できない。第２に、回転器53、60は必要となる回
転を得るのにルックアップテーブルが必要となる。
重要ビットが関連する点によって占有される四分円を示
すことを仮定している。これが外部の点の表示について
も言えるのならば問題はない。図13,14に示すように、
そうでない場合は２つの結果が得られる。まず、拡張シ
ンボルは回転情報を有する第１（又は他の）位置におい
て使用できない。第２に、回転器53、60は必要となる回
転を得るのにルックアップテーブルが必要となる。
提案されたブロック同期方法は、図10の項目13−16に
取って代わる図15の回路を使用して、64の付加的な点を
もつ基本的な64点コンステレーションに対して実行され
る。レジスタ７、８、９、10、11、12からのｘ及びｙラ
ベルはルップアップテーブルを含むリードオンリメモリ
17のアドレス入力に分岐される。このデータ出力は入力
を各々が４つの入力ビットを有する変調器13′、14′に
供給される。第７のアドレスラインにはクロック３から
の150Hzブロック同期信号φ２″が供給される。これ
は、前記したように（この場合は所望のどのブロック位
置でも起こるように設定されているが）、信号φ２′よ
りも１シンボル周期早く発生し（１になる）、ブロック
の最後のシンボルの間に発生する。
取って代わる図15の回路を使用して、64の付加的な点を
もつ基本的な64点コンステレーションに対して実行され
る。レジスタ７、８、９、10、11、12からのｘ及びｙラ
ベルはルップアップテーブルを含むリードオンリメモリ
17のアドレス入力に分岐される。このデータ出力は入力
を各々が４つの入力ビットを有する変調器13′、14′に
供給される。第７のアドレスラインにはクロック３から
の150Hzブロック同期信号φ２″が供給される。これ
は、前記したように（この場合は所望のどのブロック位
置でも起こるように設定されているが）、信号φ２′よ
りも１シンボル周期早く発生し（１になる）、ブロック
の最後のシンボルの間に発生する。
メモリ17の内部データは、同期信号φ２″がアクティ
ブでない（＝０）のとき、データ出力が下部の６つのア
ドレス入力と同一となり、同期信号φ２″がＨのとき
は、出力は、アドレス入力に適用された座標をもつ内部
点と同じラベルをもつ64の付加的な点からなるコンステ
レーションの１つのラベルとなる。
ブでない（＝０）のとき、データ出力が下部の６つのア
ドレス入力と同一となり、同期信号φ２″がＨのとき
は、出力は、アドレス入力に適用された座標をもつ内部
点と同じラベルをもつ64の付加的な点からなるコンステ
レーションの１つのラベルとなる。
図11の復号器が図16において修正された形に描き直さ
れているこの場合、復調器20から出力される（従来の）
ｘ及びｙ座標は比較器100、101によって管理される。こ
の出力はORゲート102において組み合わされ、いずれか
の座標の係数が同期シンボルの存在を示す４を越えたと
きはいつでも出力を生成する。シンボルクロックφｓに
よって駆動されるカウンタ103は連続する同期シンボル
間のシンボル周期の数を計数し、比較器104はこの計数
値がブロック長さ（例えば16）の整数倍であることを確
認する。確認できなかった場合は、ブロック同期パルス
φＢを生成するブロッククロック発生器105を（必要に
応じて）再同期させるための出力を生成する。
れているこの場合、復調器20から出力される（従来の）
ｘ及びｙ座標は比較器100、101によって管理される。こ
の出力はORゲート102において組み合わされ、いずれか
の座標の係数が同期シンボルの存在を示す４を越えたと
きはいつでも出力を生成する。シンボルクロックφｓに
よって駆動されるカウンタ103は連続する同期シンボル
間のシンボル周期の数を計数し、比較器104はこの計数
値がブロック長さ（例えば16）の整数倍であることを確
認する。確認できなかった場合は、ブロック同期パルス
φＢを生成するブロッククロック発生器105を（必要に
応じて）再同期させるための出力を生成する。
コンステレーションの外部の64の点が使用されるとき
は、 アドレス21−22からの（シフトされた）座標出力は−
２から＋９の範囲を有するので、２つの付加的ライン、
すなわち符号ビットと余分の（再重要な）ビットとが必
要となる。
は、 アドレス21−22からの（シフトされた）座標出力は−
２から＋９の範囲を有するので、２つの付加的ライン、
すなわち符号ビットと余分の（再重要な）ビットとが必
要となる。
この実施例においては、２の補数表示が使用され、座
標の２つの最小重要ビットがラベルに対応するので、復
合器28、 30に変更は必要ない。もとの最大重要ビットのよう
に、２つの余分のビットは、レジスタ26から調整器33へ
と直接通過し、復合器28、32からの32ビット出力及び、
調整器33からの96ビットは、並列入力直列出力のシフト
レジスタ106−115によって直列に変換される。座標の各
対は、外部の点座標を対応するラベルに変換するリード
オンリメモリ116にアクセスするためにアドレスとして
使用される。このラベルは図12の抽出器101に類似する
抽出器61′によって変換され、出力34に出力される。
標の２つの最小重要ビットがラベルに対応するので、復
合器28、 30に変更は必要ない。もとの最大重要ビットのよう
に、２つの余分のビットは、レジスタ26から調整器33へ
と直接通過し、復合器28、32からの32ビット出力及び、
調整器33からの96ビットは、並列入力直列出力のシフト
レジスタ106−115によって直列に変換される。座標の各
対は、外部の点座標を対応するラベルに変換するリード
オンリメモリ116にアクセスするためにアドレスとして
使用される。このラベルは図12の抽出器101に類似する
抽出器61′によって変換され、出力34に出力される。
同期シンボルが第２のチャネルデータとしての役目も
持つ場合は、これは、（図15の点線で示すように）、AN
Dゲート200のブロック同期パルスφ２″をゲート制御す
ることによって、符号器内で達成される。復合器におい
て、データは符号ビットと、調整器33の出力からのブロ
ックの最後のビットの両座標に対する（新しい）MSBビ
ットとをピックアップし、（図16の点線で示すよう
に）、ORゲート201においてこれらを組み合わせること
によって抽出される。
持つ場合は、これは、（図15の点線で示すように）、AN
Dゲート200のブロック同期パルスφ２″をゲート制御す
ることによって、符号器内で達成される。復合器におい
て、データは符号ビットと、調整器33の出力からのブロ
ックの最後のビットの両座標に対する（新しい）MSBビ
ットとをピックアップし、（図16の点線で示すよう
に）、ORゲート201においてこれらを組み合わせること
によって抽出される。
カウンタ103及び比較器104は予期される同期シンボル
がない場合に供えて構成されているので、同期構成の変
更はない。
がない場合に供えて構成されているので、同期構成の変
更はない。
前記したように、同期方法はブロック符号化に限定さ
れず、 ブロック同期が必要となる他の場合においても使用で
きる。
れず、 ブロック同期が必要となる他の場合においても使用で
きる。
例えば、畳み込み符号化においては、符号化工程はブ
ロック構造を持たないが、ブロック同期は他の理由、例
えば、データ構成のために必要であり、変調は所望のブ
ロック長さに対応する正規のインターバルで拡大された
コンステレーションの外部の点を使用すべくスイッチン
グされる。
ロック構造を持たないが、ブロック同期は他の理由、例
えば、データ構成のために必要であり、変調は所望のブ
ロック長さに対応する正規のインターバルで拡大された
コンステレーションの外部の点を使用すべくスイッチン
グされる。
図17は、畳み込み符号化を使用する実施例を示す。こ
の実施例で使用される符号化は、CCITT V.32標準の変
更例である。伝送されるデータは４ビットQ1−Q4のグル
ープで受信され、Q1、Q2の２ビットは、差分ビットY1、
Y2を生成すべく、差分符号化ユニット300においてモジ
ュロ４の差分符号化を施される。これらは、付加的ビッ
トY0を生成すべく畳み込み符号器301によって処理され
る。ビットY0、Y1、Y2、Y3、Y4は変調器302に供給され
る。この変調器はビット組み合わせ（ラベル）を位相／
振幅組み合わせに関連付けるルップアップテーブル又は
マップを含み、QAM出力シンボルを生成する。第１のモ
ードにおいて、これらの５つのビットは、25＝32点コン
ステレーションからシンボルを選択するのに使用され
る。ビットY0、Y1、Y2は８つのサブセットの間で選択す
るのに使用され、ビットQ3、Q4は選択されたサブセット
の１点を識別する役目をもつ。これまでの記載は畳み込
みである。しかしながら、変調器302は、ｐブロック
（ｐは所望のブロック長さである）ごとに、ブロック同
期発生器303からのパルスが供給された第６の入力S5を
有する。この入力におけるパルスの存在は、変調器を、
出力シンボルがさらなる32の付加的外部コンステレーシ
ョン点から代わりに選択される第２のモードへスイッチ
ングさせる役目をもつ。表示はY0、Y1、Y2によって選択
されたサブセットが前述した分割アプローチに従った外
部領域に延長するように行われる。
の実施例で使用される符号化は、CCITT V.32標準の変
更例である。伝送されるデータは４ビットQ1−Q4のグル
ープで受信され、Q1、Q2の２ビットは、差分ビットY1、
Y2を生成すべく、差分符号化ユニット300においてモジ
ュロ４の差分符号化を施される。これらは、付加的ビッ
トY0を生成すべく畳み込み符号器301によって処理され
る。ビットY0、Y1、Y2、Y3、Y4は変調器302に供給され
る。この変調器はビット組み合わせ（ラベル）を位相／
振幅組み合わせに関連付けるルップアップテーブル又は
マップを含み、QAM出力シンボルを生成する。第１のモ
ードにおいて、これらの５つのビットは、25＝32点コン
ステレーションからシンボルを選択するのに使用され
る。ビットY0、Y1、Y2は８つのサブセットの間で選択す
るのに使用され、ビットQ3、Q4は選択されたサブセット
の１点を識別する役目をもつ。これまでの記載は畳み込
みである。しかしながら、変調器302は、ｐブロック
（ｐは所望のブロック長さである）ごとに、ブロック同
期発生器303からのパルスが供給された第６の入力S5を
有する。この入力におけるパルスの存在は、変調器を、
出力シンボルがさらなる32の付加的外部コンステレーシ
ョン点から代わりに選択される第２のモードへスイッチ
ングさせる役目をもつ。表示はY0、Y1、Y2によって選択
されたサブセットが前述した分割アプローチに従った外
部領域に延長するように行われる。
パルスS5は（ANDゲート304によって）、付加的データ
入力Q5とともにゲート制御され、これによって、第２の
チャネルデータは同期シンボルによって搬送される。
入力Q5とともにゲート制御され、これによって、第２の
チャネルデータは同期シンボルによって搬送される。
図18に復合器が示される。まず、従来のV.32変調器に
よる信号の復号化と実質的に同じ機能をもつ部分につい
て述べる。各受信したシンボルに対して、復調器310は
ｘ及びｙ座標を生成する。さらに、シンボルクロックφ
ｓをも生成する。ユニット311は、座標の各対を受信し
て符号器によって選択される８つの可能なサブセットに
量子化される。すなわち、受信シンボルの座標に一番近
いコンステレーション（各サブセットに１つ）の８つの
点の座標を出力312上に生成する。さらに、これらの８
つの点からの受信シンボルのユークリッド距離である、
８つの距離を出力313上に生成する。これらの距離はど
ちらのサブセットが受信されたかを決定するためにビタ
ビ復合器314によって処理され、符号化されたビットY
0′、Y1′、Y2′を出力する。ビットY1′、Y2′はユニ
ット300の差分符号化を反転させる差分復合器315に供給
され、ビットQ1′、Q2′を生成する。３つのビットY
0′、Y1′、Y2′は、受信シンボルがあると見なされた
サブセットを識別して、（ビタビ復合器遅延を可能にす
るためにユニット317で遅延される）ライン312からの８
対の座標の対応する１つを選択すべく選択器316を制御
する。選択された座標は、変調器301によって実行され
る後者のマッピングに従って、復号化されたビットQ
3′、Q4′を引き出すルックアップテーブル318に供給さ
れる。ユニット314、315の動作は標準V.32復合器の動作
と同一であり、ユニット310、311、317、316、318の動
作はより大きいコンステレーションを使用する点を除い
て同様である。特に、テーブル318は同期ビット（S
5′）に対する付加的出力を有する。ブロッククロック
発生器105の同期は、比較器100、101、ORゲート102、カ
ウンタ103さらに比較器104によって達成されるが、機能
的には図16の要素と同一である。同期ビットS5′は第２
データをも搬送するので、クロック105から供給されるA
NDゲート320を介してデータ出力319に分岐される。すな
わち、ブロッククロックは同期シンボル以外のシンボル
上のエラーデータの出力を防止する。
よる信号の復号化と実質的に同じ機能をもつ部分につい
て述べる。各受信したシンボルに対して、復調器310は
ｘ及びｙ座標を生成する。さらに、シンボルクロックφ
ｓをも生成する。ユニット311は、座標の各対を受信し
て符号器によって選択される８つの可能なサブセットに
量子化される。すなわち、受信シンボルの座標に一番近
いコンステレーション（各サブセットに１つ）の８つの
点の座標を出力312上に生成する。さらに、これらの８
つの点からの受信シンボルのユークリッド距離である、
８つの距離を出力313上に生成する。これらの距離はど
ちらのサブセットが受信されたかを決定するためにビタ
ビ復合器314によって処理され、符号化されたビットY
0′、Y1′、Y2′を出力する。ビットY1′、Y2′はユニ
ット300の差分符号化を反転させる差分復合器315に供給
され、ビットQ1′、Q2′を生成する。３つのビットY
0′、Y1′、Y2′は、受信シンボルがあると見なされた
サブセットを識別して、（ビタビ復合器遅延を可能にす
るためにユニット317で遅延される）ライン312からの８
対の座標の対応する１つを選択すべく選択器316を制御
する。選択された座標は、変調器301によって実行され
る後者のマッピングに従って、復号化されたビットQ
3′、Q4′を引き出すルックアップテーブル318に供給さ
れる。ユニット314、315の動作は標準V.32復合器の動作
と同一であり、ユニット310、311、317、316、318の動
作はより大きいコンステレーションを使用する点を除い
て同様である。特に、テーブル318は同期ビット（S
5′）に対する付加的出力を有する。ブロッククロック
発生器105の同期は、比較器100、101、ORゲート102、カ
ウンタ103さらに比較器104によって達成されるが、機能
的には図16の要素と同一である。同期ビットS5′は第２
データをも搬送するので、クロック105から供給されるA
NDゲート320を介してデータ出力319に分岐される。すな
わち、ブロッククロックは同期シンボル以外のシンボル
上のエラーデータの出力を防止する。
クロック出力は、量子化を同期シンボル以外の内部コ
ンステレーションの点に制限するために、ユニット311
に供給される。
ンステレーションの点に制限するために、ユニット311
に供給される。
これらの同期方法が適用されるには伝送中にデータレ
ートを変更する場合である。従来は、第１モデムが第２
モデムにデータを伝送中において（手動による干渉かま
たは自動的機能によって）データレートを変更する場
合、エスケープ符号が伝送され、レート指令の伝送を可
能にすべくチャネルがフリーとされていた。
ートを変更する場合である。従来は、第１モデムが第２
モデムにデータを伝送中において（手動による干渉かま
たは自動的機能によって）データレートを変更する場
合、エスケープ符号が伝送され、レート指令の伝送を可
能にすべくチャネルがフリーとされていた。
これに対して本実施例においては、同期は上記した方
法で供給され、同期シンボルを使用するかまたは伝送す
べきデータを有する第２チャネルを多重化することによ
って第２チャネルが提供される。ブロック符号化あるい
は畳み込み符号化のいずれにおいても、同期信号は受信
端において第２チャネルビットを分離するのに使用され
る。
法で供給され、同期シンボルを使用するかまたは伝送す
べきデータを有する第２チャネルを多重化することによ
って第２チャネルが提供される。ブロック符号化あるい
は畳み込み符号化のいずれにおいても、同期信号は受信
端において第２チャネルビットを分離するのに使用され
る。
第２チャネルはレート情報を伝送するのに使用され
る。例えば、第１、第２のモデムが二重通信中であり、
第２モデムが、（例えば、受信状態の変化のために）第
１モデムは伝送データレートを増加すべきであると判断
した場合、第２モデムが第２チャネルを介して第１モデ
ムにこの事実を示す信号を伝送する。
る。例えば、第１、第２のモデムが二重通信中であり、
第２モデムが、（例えば、受信状態の変化のために）第
１モデムは伝送データレートを増加すべきであると判断
した場合、第２モデムが第２チャネルを介して第１モデ
ムにこの事実を示す信号を伝送する。
第１モデムが、このような要求に応じてまたは手動に
よって、あるいは他の理由によって伝送データレートを
変更しようとした場合、第２チャネルを介して、レート
の変更を示す信号とそのタイミングを示す信号とを伝送
する。第２モデムはこの情報を解読することによってそ
の受信回路を適当なタイミングでスイッチングし、連続
受信が可能となる。
よって、あるいは他の理由によって伝送データレートを
変更しようとした場合、第２チャネルを介して、レート
の変更を示す信号とそのタイミングを示す信号とを伝送
する。第２モデムはこの情報を解読することによってそ
の受信回路を適当なタイミングでスイッチングし、連続
受信が可能となる。
以上の説明におけるすべての符号はよく知られてお
り、詳細については、“エラー訂正符号の理論”、F.J.
Mcwilliams ＆ N.J.A.Sloane,North Holland Publishin
g Co.,1978を参照されたい。
り、詳細については、“エラー訂正符号の理論”、F.J.
Mcwilliams ＆ N.J.A.Sloane,North Holland Publishin
g Co.,1978を参照されたい。
フロントページの続き (72)発明者 ブラウンリー、ジョン・デイビッド イギリス国、アイピー12・１エイチユ ー、サフォーク、ウッドブリッジ、ナバ ーン・メドウズ 25 (56)参考文献 特開 昭63−237646（ＪＰ，Ａ) 欧州特許出願公開282298（ＥＰ，Ａ １) ”Ａ Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｄ ｉｎｇ Ｍｅｔｈｏｄ Ｕｓｉｎｇ Ｅ ｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ Ｃｏ ｄｅｓ”，Ｈ ＩＭＡＩ ｅｔａｌ．, ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ Ｏ Ｎ ＩＮＦＯＲＭＡＴＩＯＮ ＴＨＥＯ ＲＹ，ＶＯＬ．ＩＴ−23，ＮＯ．３，Ｐ ＡＧＥＳ 371−377，ＭＡＹ 1997 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (5)
- 【請求項１】デジタル信号を搬送波上に変調する装置で
あり、 伝送すべきブロックビットを受信する手段と、 各ブロックをビットグループに分割するものであって、
各ビットグループは同じビット数を有し、少なくとも１
つのビットグループが、１よりも大きいハミング距離を
有する単一の冗長符号によって符号化され、かつ、少な
くとも１つの他のビットグループが、前記冗長符号より
も小さいハミング距離を有する符号を用いて符号化され
ないかあるいは符号化される符号化・分割手段と、 前記符号化・分割手段により取得された複数のビットグ
ループから複数のデジタルワードを組み立てる手段と、 複数の連続する出力シンボルを生成すべく搬送波を直交
振幅変調するものであって、各シンボルの２つの直交成
分がデジタルワードの各々の対によって決定される直交
振幅変調手段とを具備し、 前記直交振幅変調手段は、前記他のビットグループから
引き出されるデジタルワード対の一部として供給される
各ビットに基いて、前記単一の冗長符号によって符号化
されるビットグループから引き出されるビットによって
生成される最小のユークリッド距離よりも大きい最小の
ユークリッド距離が生成されるように構成され、 前記デジタルワードの各々は他のビットグループからの
ビットを含み、これによって前記単一の冗長符号によっ
て符号化されたビットグループが各シンボルの両方の直
交成分を制御するビットを生成することを特徴とする変
調装置。 - 【請求項２】少なくとも１つの符号化されたビットグル
ープは、このグループを２つのサブグループに分割し、
各サブグループを個々に同じビット総数に符号化するこ
とによって得られる距離よりも大きいハミング距離をも
つ符号を使用することによって符号化されることを特徴
とする請求の範囲第１項に記載の変調装置。 - 【請求項３】あるブロックの所定のシンボルを決定する
ビットと、前のブロックの所定のシンボルのビットとを
検査して、これらのシンボルによって占有される四分円
の間の角度差を決定する手段と、前記ブロックの伝送さ
れたシンボルの位相を前記角度差だけ回転させる手段
と、前記搬送波を前記角度差を表わす情報によって変調
する手段とを具備することを特徴とする請求の範囲第１
または第２項に記載の変調装置。 - 【請求項４】所定のシンボルを決定する前記デジタルワ
ード対の１つは２つのビットを含み、この２つのビット
は符号化されず、かつ、それ自身で前記シンボルが配置
されている位相四分円を規定するビットグループから引
き出され、前記角度差を表わす情報によって搬送波を変
調する手段が、前記所定のシンボルの前記２つの四分円
を規定するビットの代わりに角度差を表わす２つのビッ
トを伝送すべく動作することを特徴とする請求の範囲第
３項に記載の変調装置。 - 【請求項５】１ブロックのシンボルを受信してその２つ
の直交成分を表わす座標値を生成する復調器と、 各ブロックに対してビットグループを組み立てるもので
あって、各ビットグループが前記座標値の各々からの１
ビットを含む手段と、 前記ビットグループを復号するべく設けられ、１よりも
大きいハミング距離を有する前記単一の冗長符号に従っ
てビットグループを復号するべく設けられた少なくとも
１つの復号器を含む復号手段と、 を具備し、請求項１〜４のいずれか１つに記載の変調装
置を用いて変調されたデジタル信号を復調する復調装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9016420.3 | 1990-07-26 | ||
| GB909016420A GB9016420D0 (en) | 1990-07-26 | 1990-07-26 | Block coded modulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06501348A JPH06501348A (ja) | 1994-02-10 |
| JP3242914B2 true JP3242914B2 (ja) | 2001-12-25 |
Family
ID=10679692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51343591A Expired - Lifetime JP3242914B2 (ja) | 1990-07-26 | 1991-07-26 | 符号化ｑａｍシステム |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5448592A (ja) |
| EP (1) | EP0540636B1 (ja) |
| JP (1) | JP3242914B2 (ja) |
| AU (1) | AU656908B2 (ja) |
| CA (1) | CA2088062C (ja) |
| DE (1) | DE69127544T2 (ja) |
| GB (2) | GB9016420D0 (ja) |
| HK (1) | HK133796A (ja) |
| WO (1) | WO1992002092A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329551A (en) * | 1992-04-16 | 1994-07-12 | At&T Bell Laboratories | Overlapped multilevel codes |
| JP2818534B2 (ja) * | 1993-09-28 | 1998-10-30 | 日本電気株式会社 | 符号化変調方式 |
| US5666468A (en) * | 1994-12-02 | 1997-09-09 | Grumman Corporation | Neural network binary code recognizer |
| DE19528795A1 (de) * | 1995-08-04 | 1997-02-06 | Daimler Benz Aerospace Ag | Verfahren zur Übertragung von diskreten Nachrichtensignalen |
| US5907581A (en) * | 1996-09-27 | 1999-05-25 | International Business Machines Corporation | Two-dimensional low-pass filtering code apparatus and method |
| EP0849955A3 (en) * | 1996-12-17 | 2000-05-03 | Lg Electronics Inc. | Device and method for generating a composite color signal with digital QAM |
| ES2196221T3 (es) * | 1997-08-05 | 2003-12-16 | Sony Int Europe Gmbh | Circuito para deshacer la correlacion de qam. |
| EP0954121B1 (en) * | 1997-12-10 | 2013-04-10 | Research In Motion Limited | Mobile communication system |
| US6031474A (en) * | 1998-03-10 | 2000-02-29 | Kay; Stanley E. | Half rate coded modulation schemes for Rayleigh fading channels |
| US6148428A (en) | 1998-05-21 | 2000-11-14 | Calimetrics, Inc. | Method and apparatus for modulation encoding data for storage on a multi-level optical recording medium |
| US6947500B1 (en) * | 1999-01-29 | 2005-09-20 | Northrop Grumman Corporation | Buffering and sequencing of soft decisions of multiple channels into a single shared biorthogonal decoder |
| US6947179B2 (en) * | 2000-12-28 | 2005-09-20 | Pitney Bowes Inc. | Method for determining the information capacity of a paper channel and for designing or selecting a set of bitmaps representative of symbols to be printed on said channel |
| US6986094B2 (en) * | 2001-03-29 | 2006-01-10 | Intel Corporation | Device and method for selecting opcode values with maximum hamming distance to minimize latency and buffering requirements |
| US6973579B2 (en) | 2002-05-07 | 2005-12-06 | Interdigital Technology Corporation | Generation of user equipment identification specific scrambling code for the high speed shared control channel |
| US6959411B2 (en) * | 2002-06-21 | 2005-10-25 | Mediatek Inc. | Intelligent error checking method and mechanism |
| US7356088B2 (en) * | 2004-04-29 | 2008-04-08 | Texas Instruments Incorporated | M-dimension M-PAM trellis code system and associated trellis encoder and decoder |
| JP4260688B2 (ja) * | 2004-06-09 | 2009-04-30 | 富士通株式会社 | データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法 |
| US8369449B2 (en) * | 2005-09-20 | 2013-02-05 | Koninklijke Philips Electronics N.V. | Method and system of diversity transmission of data employing M-point QAM modulation |
| US7986441B2 (en) * | 2007-04-04 | 2011-07-26 | Wong Technologies L.L.C. | Embedding watermark into halftone image with low distortion using parity values for overlapping groups of candidate sites |
| US10361721B1 (en) | 2014-05-01 | 2019-07-23 | Marvell International Ltd. | Methods and network device for uncoded bit protection in 10GBASE-T Ethernet |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955141A (en) * | 1974-10-18 | 1976-05-04 | Intertel, Inc. | Synchronizing circuit for modems in a data communications network |
| US4597090A (en) * | 1983-04-14 | 1986-06-24 | Codex Corporation | Block coded modulation system |
| US4586182A (en) * | 1984-02-06 | 1986-04-29 | Codex Corporation | Source coded modulation system |
| US4683578A (en) * | 1985-07-05 | 1987-07-28 | Paradyne Corporation | Automatic gain control using the extreme points of a constellation |
| CA1257664A (en) * | 1985-11-21 | 1989-07-18 | Yasuharu Yoshida | MULTILEVEL MODULATOR CAPABLE OF PRODUCING A MULTILEVEL QUADRATURE AMPLITUDE MODULATED SIGNAL HAVING (2.SUP.N .alpha.) OUTPUT SIGNAL POINTS |
| US4882733A (en) | 1987-03-13 | 1989-11-21 | Ford Aerospace Corporation | Method and apparatus for combining encoding and modulation |
| JPH061908B2 (ja) * | 1988-02-02 | 1994-01-05 | 郵政省通信総合研究所長 | 伝送路歪補償方式 |
| US5022053A (en) * | 1989-04-10 | 1991-06-04 | At&T Bell Laboratories | Data communications with alternation of signaling constellations |
| DE68915758T2 (de) * | 1989-07-07 | 1994-12-08 | Ibm | Blockkodierungsschema für die Übertragung von partiellen Bits. |
-
1990
- 1990-07-26 GB GB909016420A patent/GB9016420D0/en active Pending
-
1991
- 1991-07-26 WO PCT/GB1991/001259 patent/WO1992002092A1/en not_active Ceased
- 1991-07-26 CA CA002088062A patent/CA2088062C/en not_active Expired - Lifetime
- 1991-07-26 EP EP91914017A patent/EP0540636B1/en not_active Expired - Lifetime
- 1991-07-26 US US08/030,232 patent/US5448592A/en not_active Expired - Lifetime
- 1991-07-26 DE DE69127544T patent/DE69127544T2/de not_active Expired - Lifetime
- 1991-07-26 JP JP51343591A patent/JP3242914B2/ja not_active Expired - Lifetime
- 1991-07-26 AU AU83058/91A patent/AU656908B2/en not_active Expired
-
1993
- 1993-02-04 GB GB9302389A patent/GB2263213B/en not_active Revoked
-
1996
- 1996-07-25 HK HK133796A patent/HK133796A/xx not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| "Ａ Ｍｕｌｔｉｌｅｖｅｌ Ｃｏｄｉｎｇ Ｍｅｔｈｏｄ Ｕｓｉｎｇ Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅｓ"，Ｈ ＩＭＡＩ ｅｔａｌ．，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＩＮＦＯＲＭＡＴＩＯＮ ＴＨＥＯＲＹ，ＶＯＬ．ＩＴ−２３，ＮＯ．３，ＰＡＧＥＳ ３７１−３７７，ＭＡＹ １９９７ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5448592A (en) | 1995-09-05 |
| JPH06501348A (ja) | 1994-02-10 |
| HK1002843A1 (en) | 1998-09-18 |
| EP0540636B1 (en) | 1997-09-03 |
| CA2088062A1 (en) | 1992-01-27 |
| DE69127544T2 (de) | 1998-02-05 |
| HK133796A (en) | 1996-08-02 |
| AU656908B2 (en) | 1995-02-23 |
| DE69127544D1 (de) | 1997-10-09 |
| GB2263213B (en) | 1994-10-26 |
| CA2088062C (en) | 1998-12-29 |
| GB2263213A (en) | 1993-07-14 |
| GB9302389D0 (en) | 1993-05-05 |
| GB9016420D0 (en) | 1990-09-12 |
| AU8305891A (en) | 1992-02-18 |
| EP0540636A1 (en) | 1993-05-12 |
| WO1992002092A1 (en) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242914B2 (ja) | 符号化ｑａｍシステム | |
| US5966412A (en) | Apparatus and method for processing a Quadrature Amplitude Modulated (QAM) signal | |
| US5168509A (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| US6097764A (en) | Pragmatic trellis-coded modulation system and method therefor | |
| EP0566331B1 (en) | Coded modulation using a combination of convolutional and block codes | |
| KR100282688B1 (ko) | 직각 진폭변조기(qam) 신호 부호화/복호화시스템 | |
| EP0103866B1 (en) | Error-correction system for two-dimensional multilevel signals | |
| US6195396B1 (en) | Encoding/decoding system using 16-QAM modulation encoded in multi-level blocks | |
| EP1182839A2 (en) | Convolutionally encoded QAM transmission | |
| GB2088676A (en) | Transmission systems | |
| EP0392538B1 (en) | Quadrature amplitude modulation communication system with transparent error correction | |
| JP3822982B2 (ja) | 直交振幅変調方式における差動デコード装置 | |
| NO324299B1 (no) | Overforing av digitalsignaler i tidsmultipleks med ortogonal frekvensfordeling | |
| CA2052906A1 (en) | System for modulating/demodulating digital signals transmitted with encoded modulation | |
| CA1199974A (en) | Frame synchronization and phase ambiguity resolution in qam transmission systems | |
| US6370201B1 (en) | Simplified branch metric calculation in pragmatic trellis decoders | |
| JPS62133842A (ja) | 多値直交振幅変調方式 | |
| JP2548932B2 (ja) | 多値ｑａｍ通信システム | |
| US7570699B2 (en) | QAM symbol mapping method and apparatus for downstream transmission of a cable modem | |
| WO1999017509A1 (en) | Symbol mappings for coded modulations | |
| HK1002843B (en) | Coded qam system | |
| JP2002344548A (ja) | データ送信装置・受信装置 | |
| JPH0795762B2 (ja) | 多値ｑａｍ通信方式 | |
| JPH0897866A (ja) | Ｆｅｃ復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |