JP3260401B2 - 事象識別テスト方法及び回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【関連出願】この発明は、「集積回路のための事象識別
によるテスト用アーキテクチャ」と題する１９８９年２
月８日出願の米国特許出願No. ３０8,２７２、「ディジ
タルバスモニタ集積回路」と題する１９８９年６月３０
日出願の米国特許出願No. ３７4,８９６「システム走査
パスアーキテクチャ」と題する１９８９年８月９日出願
の米国特許出願No. ３９1,５７１、および「システム走
査パスプロトコル」と題する１９８９年８月９日出願の
米国特許出願No. ３９1,８０１に関連し、これら総てを
参照によって本明細書の１部分とする。

【０００２】

【産業上の利用分野】この発明は、一般的には電子回路
に関し、特に事象識別によるテストアーキテクチャに関
する。

【０００３】

【従来の技術】半導体技術がＩＣの動作する速さを増大
させ続けるにつれて、ＩＣおよび回路基板の両方のレベ
ルにおける高速の機能テストはより困難となっている。
従来は、機能テスト用機器を用いて回路基板を高速度で
テストしていた。機能テスタは、基板の主要入力にテス
トパターンを入力し、その基板の主要出力からの応答を
測定する。この主要出力が期待された応答と一致しない
場合は、機能テストは不合格となる。最新技術による基
板設計に適合し得る高速機能テスタを購入または設計す
るためのコストは急激に上昇している。

【０００４】最近のＩＥＥＥ１１４9.１境界走査規格の
発表によって、より多くのＩＣ設計が境界走査を基板レ
ベルにおけるテスト機能を向上させる方法として取り入
れることになるであろう。この１１４9.１規格は、回路
内の各ＩＣ間を相互接続する配線のテストを容易にする
ためにＩＣに組込むことが可能なテストアーキテクチャ
を記述したものである。

【０００５】この１１４9.１アーキテクチャは、テスト
アクセスポートと入力および出力信号毎に１つのセルが
対応するところの一連の走査可能な境界テストセル（Ｔ
ＡＰ）とを含む。各入力テストセルは入力テストセルレ
ジスタ（ＴＣＲ１）にまとめられ、各出力テストセルは
出力テストセルレジスタ（ＴＣＲ２）にまとめられる。

【０００６】この１１４9.１規格は、外部テスト（Exte
st) と呼ばれる命令を規定しており、これがＩＣをオフ
ライン非機能的テストモードに設定しＩＣの入力ピンが
ＴＣＲ１を介して観測可能である一方で出力ピンをＴＣ
Ｒ２によって制御できるようにする。この命令は、ある
基板構造上の各ＩＣ間の配線相互接続並びに組合せの論
理をＴＣＲ１およびＴＣＲ２への反復的走査アクセス動
作によって容易にテストすることを可能にしている。

【０００７】また、１１４9.１規格は、ＩＣがオンライ
ン機能モードにある間にそのＩＣの境界走査パスをアク
セス可能にさせる「Sample」と呼ばれる命令を規定して
いる。ＴＡＰへの制御入力に応答して、このSample命令
はＴＣＲ１およびＴＣＲ２においてこのＩＣに入出する
データを捕捉し、次にそれを検査のためにシフトする。
このテストはＩＣの動作に影響を与えない。

【０００８】しかし、このSample命令にはいくつかの制
限がある。問題の１つは、データを遷移状態ではなく安
定状態においてサンプルできるように制御入力を同期さ
せることに関連している。Sample命令における別の問題
は、境界データをサンプルする際の識別に関連してい
る。有意義なデータを得るためには、サンプル動作は予
測される事象の発生によって識別されなければならな
い。データを同期して、しかし無作為にサンプルするこ
とは、システムテストにおいてはその実際的応用は限ら
れたものとなる。

【０００９】Sample命令におけるさらに別の問題点は同
じ制御信号を基板構造上の各ＩＣに全体的に送られ、走
査動作中における全ＩＣに渡ってデータをけた送りでき
るようにしていることにある。各ＩＣが同じ制御信号を
受けることから、データサンプル動作は全ＩＣ境界に渡
って全体的に適用されなければならない。一般的な基板
構造においては総てのＩＣが同じシステムクロックに基
づいて動作することはなく、したがって一回のサンプル
動作によって総てのＩＣ境界から有効なデータを得るこ
とは不可能である。

【００１０】

【発明が解決しようとする課題】したがって、外部テス
ト機器によってではなく各ＩＣ自体のテスト論理によっ
て基板レベルの機能テストの実施を可能にさせる回路構
造の必要が起きて来た。また、このテスト回路は安定状
態においてデータをサンプルし識別事象に応答すべきで
あり、別々のシステムクロックに合わせて動作すべきも
のである。

【００１１】

【課題を解決するための手段】本発明にしたがって、従
来のテスト方法および装置に関わる問題をほぼ解消する
テスト方法および装置がもたらされる。本発明において
は、特定事象の発生が検出且つカウントされる。所定数
の発生に応答して、テストが実行される。事象をカウン
トし所定数の事象信号を受信した後にテストを実行する
ことによって、このテストを所定の回数反復することが
できる。

【００１２】本発明の実施例の１つにおいては、第２の
特定事象を検出且つカウントすることができる。所定数
の第２特定事象をカウントするのに応答して、テストを
停止することができる。本発明の別の実施例において
は、特定の事象の発生が検出且つカウントされる。この
特定事象の所定の発生中においてテストが実行される。

【００１３】

【作用】本発明は、従来の技術に対するいくつかの技術
的利点を備えている。本発明は、１１４9.１Sampleイン
ストラクションで述べられる問題点を解決し、単一のデ
ータパターンをサンプルする以外のテスト機能を実施す
る方法をもたらす。事象の所定の発生に応答してテスト
開始および停止することができる。テストの開始または
終了を所定の発生から所定数のクロックサイクルだけ遅
らせることができ、テストを所定数のサイクルについて
実行することができる。本発明をテスト動作を制御する
ために可能にすると、各回路ＴＡＰとは無関係に動作
し、異なる回路が異なる時点において異なる時点におい
て異なるテストをすることを可能にしている。全回路に
対する大域的テスト制御入力の代わりに局部的テスト制
御回路を備えることは、回路基板レベルにおけるテスト
を分散化させる。

【００１４】また、ホスト回路が通常の動作をしている
間に境界テスト論理を使用可能にする本発明の機能が、
各回路間の高速データ転送をテストすることを可能にし
ている。本発明は、基板構造の物理的プロービングが可
能でない場合、またはプロービングによって基板の動作
が影響を受ける場合に、高速と関わりのある問題のテス
トをする機能をもたらすものである。

【００１５】

【実施例】本発明の好ましい実施例は、図１〜図２０を
参照することによってよく理解されるものであり、各図
における同様および対応する部分には同じ数字を用いて
いる。図１は、ＩＥＥＥ１１４9.１境界走査アーキテク
チャを実施した集積回路（ＩＣ）を示す。ＩＣ１０はテ
ストアクセスポート（ＴＡＰ）と、入力および出力信号
毎に１つのセルが対応するところの一連の走査可能な境
界テストセルとを含んでいる。これらの入力テストセル
は入力テストセルレジスタ（ＴＣＲ１）１４を構成して
おり出力テストセルは出力テストセルレジスタ（ＴＣＲ
２）１６を構成している。ＴＣＲ１とＴＣＲ２との間に
はＩＣ１０の機能論理１８が結合される。

【００１６】ＴＡＰ１２は、ＩＣ１０のテスト論理への
直列インタフェースをもたらしている。ＴＡＰ１２はそ
の動作を調整する２つの制御入力、テストクロック（Ｔ
ＣＫ）とテストモードセレクト（ＴＭＳ）とを受信す
る。また、ＴＡＰ１２はテストデータ入力（ＴＤＩ）と
テストデータ出力（ＴＤＯ）とを備え、直列データのテ
ストアーキテクチャへの入力およびそこからの出力を可
能にしている。ＴＡＰ１２の内部には、テストコマンド
をロードするためにＴＤＩおよびＴＤＯピンを介して容
易にアクセス可能な命令レジスタがある。

【００１７】Extest命令は、ＩＣ１０をオフライン、非
機能テストモードとし、ＩＣの各入力ピンがＴＣＲ１
１４を介して観測可能である一方で出力ピンをＴＣＲ２
によって制御することを可能にしている。この命令中に
おいて、ＴＡＰ１２は、ＴＭＳおよびＴＣＫから外部制
御を受け、ＩＣ１０の入力および出力ピンをＴＣＲ１お
よびＴＣＲ２を介して制御する。Extest命令中において
ＩＣの入力ピンがテストデータを受ける一方で出力ピン
がテストデータを追い出すようにさせることができる。
この命令は、基板上の各ＩＣ間の相互配線並びに機能論
理１８をＴＣＲ１ １４およびＴＣＲ２ １６への反復
的走査アクセス動作によって容易にテストすることを可
能にしている。

【００１８】さらに、Sample命令が、ＩＣ１０がオンラ
イン機能モードにある間にＩＣ１０の境界走査パスへア
クセスできるようにしている。ＴＡＰ１２への制御入力
に応答して、Sample命令はＴＣＲ１ １４およびＴＣＲ
２ １６においてＩＣに入出するデータを捕捉し、そし
て捕捉したデータを検査のためにシフトする。このSamp
leテストは、集積回路１０の動作に影響を与えない。

【００１９】しかし、動作中においては、Sample命令に
はその利用を制限するいくつかの問題点がある。問題の
１つは、データを遷移状態においてではなく安定状態に
おいてサンプルするように、ＴＣＫおよびＴＭＳ制御入
力を目標ＩＣの境界を横断するシステムデータに同期さ
せることに関連している。Sample命令における別の問題
は、境界データをサンプルする時点を識別することに関
連している。意味のあるデータを得るためには、Sample
動作は、予期される事象の発生によって識別されるべき
である。データを同期してしかし無作為にサンプルする
ことは、システムテストにおいてはその応用が限られて
いる。

【００２０】Sample命令におけるさらに別の問題は、走
査動作中に全ＩＣにわたってデータをシフトするため
に、ある基盤構造の各ＩＣにＴＣＫおよびＴＭＳ制御信
号を大域的に送ることにある。各ＩＣが同じ制御信号を
受けることからこのデータSample動作を全ＩＣ境界に渡
って大域的に適用しなければならない。一般的な基板構
造においては、種々のＩＣに対していくつかのシステム
クロックを用いており、したがって１回のSample動作で
全ＩＣ境界から有効なデータを得ることは不可能であ
る。このため、Sample命令を利用するためにはこの命令
を任意の異なる制御信号によって反復する。したがっ
て、一対のＴＣＫとＴＭＳとを選択して回路中の１つの
ＩＣのSample動作を行うことができ、これに続いて他の
一対のＴＣＫとＴＭＳとを選択し、回路中の別のＩＣの
Sample動作を繰り返す。

【００２１】本発明は、複数のＩＣで構成される回路の
高速システムテスト行うものである。この開示において
は本発明を１つの基板上に設けられた複数のＩＣにあて
はめて説明するが、この回路を、１つのＩＣ構造中の複
数の副回路や、共通の基質上に設けられる複数のＩＣ
（ウェーハスケールでの統合）または１つのシステムに
おいて設置された複数の回路基板に対して用いることが
できる。

【００２２】図２は、本発明のブロック図である。本発
明を取り入れたＩＣ２０は、図１について説明したよう
に、ＴＡＰ１２、ＴＣＲ１ １４、ＴＣＲ２ １６およ
び機能論理１８を含んでいる。ＴＡＰ１２は、事象識別
モジュール（ＥＱＭ）２２に接続している。ＥＱＭ２２
は、事象識別入力（ＥＱＩ）信号を受信し、事象識別出
力（ＥＱＯ）信号を出力する。またＥＱＭ２２は、事象
識別セル２４ａ−ｂ（その全体を２４で示す）、ＴＣＲ
１ １４、ＴＣＲ２ １６およびテストメモリ（ＴＭＥ
Ｍ）２８に対して制御信号を出力する。このＥＱＭは各
ＥＱＣ２４ａ−ｂからの出力を受ける。ＥＱＣ２４ａ−
ｂは、それぞれ入力信号（これもＴＣＲ１に接続する）
およびＴＣＲ２ １６の出力から入力を受ける。ＴＣＲ
１の出力はＴＭＥＭ２８の入力に接続し、ＴＭＥＭ２８
の出力はＴＣＲ２ １６の入力に接続する。ＴＡＰ、Ｔ
ＣＲｓ ＥＱＭおよびＴＭＥＭについてはWhtselの「集
積回路のための事象識別によるテスト用アーキテクチ
ャ」と題する１９８９年２月８日出願の米国特許出願N
o. ３０8,２７２、「ディジタルバスモニタ集積回路」
と題する１９８９年６月３０日出願の米国特許出願No.
３７4,８９６、「システム走査パスアーキテクチャ」と
題する１９８９年８月９日出願の米国特許出願No. ３９
1,５７１および「システム走査パスプロトコル」と題す
る１９８９年８月９日出願の米国特許出願No. ３９1,８
０１に関連してさらに説明さらに説明されており、これ
らの総てをここにおいて本明細書の１部となす。

【００２３】高速機能テストを行うために境界テスト論
理を用いようとする場合には、テスト論理を使用可能に
する制御をどの時点において発行するかを識別する方法
が必要である。本発明の事象識別アーキテクチャは、Ｉ
Ｃ構造それ自体にテスト論理を使用可能にするために必
要な識別および制御論理を配置することによってこのよ
うな方法をもたらし、したがって外部からのテスト制御
の必要をなくしている。識別がなされると、このアーキ
テクチャがホストＩＣの境界（またはその他）テスト論
理の制御し、テスト中においてそれをそのＩＣと同期に
動作させる。

【００２４】事象識別セル（ＥＱＣ）は、個別にまたは
他の信号との組合せでテスト修飾子としての役目を果た
し得るそれぞれのＩＣ入力および出力信号に結合してい
る。さらに、ＩＣ２０には事象識別モジュール（ＥＱ
Ｍ）２２と呼ばれる局部的コントローラが含まれてお
り、このＩＣのテスト論理のための局部的識別および制
御をもたらしている。

【００２５】ＥＱＣ２４ａ−ｂおよびＥＱＭ２２は共に
ＴＡＰ１２によって選択可能であり、このアーキテクチ
ャへの直列アクセスを可能にしている。このアーキテク
チャは、ＩＥＥＥ１１４9.１テスト動作の何らかのもの
を禁止するものではない。このアーキテクチャは、認定
された時点においてＩＣのＩ／Ｏデータと同期してＴＣ
Ｒ１ １４およびＴＣＲ２ １６を使用可能にさせる内
蔵機能をもたらし、ＩＣ境界におけるオンラインテスト
を実行する。

【００２６】ＴＣＲ１４および１６は観測機能または制
御機能論理のいずれとしても動作するように設定可能で
ある。各ＴＣＲが観測機能モードにある場合は、これら
をさらに、ＩＣ２０に入出する単一のデータパターンの
スナップショットサンプルをとるか或いは複数のデータ
パターンをシグナチュア分析技術を用いてシグナチュア
に縮めさせるように設定することができる。データサン
プル観測モードが単一の入力および／または出力データ
パターンのテストを可能にするのに対して、シグナチュ
ア分析観測モードは、複数の入力および／または出力デ
ータパターンの正しいシーケンスに対するテストを可能
にする。シグナチュアが期待されたシグナチュアと一致
した場合にはデータパターンのシーケンスは正しいもの
であり、そうでない場合はシーケンス中の１個以上のデ
ータパターンに誤りがある。

【００２７】各ＴＣＲ１４および１６が制御機能モード
にある場合はＩＣに入出する通常のシステケデータの代
わりに単一のテストデータパターンまたは擬似ランダム
または計数パターンのジェネレーテッドシーケンスをそ
う入するようにこれらを設定することができる。テスト
の状況によっては、１つのＴＣＲを制御機能を行うよう
に設定し、もう１つのＴＣＲが観測機能を行うようにし
てもよい。

【００２８】ＴＣＲ１４およびＴＣＲ１６テスト論理ブ
ロックに加えて、ＩＣ２０は、ＩＣに入る入力データを
格納し且つ／またはＩＣから通常出力されるシステムデ
ータの代わりに格納したテストデータをそう入するよう
に設定できるテストメモリ（ＴＭＥＭ）２８を含んでい
る。このメモリの各ＴＣＲに対する優位性は、複数のテ
ストデータパターンを格納および／または出力する能力
にある。このメモリはＴＣＲ１４および１６と同様に、
テストデータをロードまたはアンロードするためにＴＡ
Ｐ１２を介して直列でアクセス可能である。

【００２９】オンライカシステムテスト中において、Ｔ
ＣＲ１４および１６およびＴＭＥＭ２８は、ＴＡＰ１２
からではなくＥＱＭ２２から制御を受け、それぞれにお
いて設定された観測可能および／または制御可能テスト
機能の動作をする。ＴＣＲ１４および１６およびＴＭＥ
Ｍ２８を用いることによって、テストアーキテクチャを
設定し、上述の各テストを個別に或いは何らかの組合せ
によって行うことが可能である。これらのテスト動作の
リストおよびその組合せを表１に示す。

【００３０】

【表１】 −テスト動作− ─────────単独テスト動作────────── テストモード１： ＴＣＲ１が入力データをサンプルする テストモード２： ＴＣＲ１が入力データを圧縮する テストモード３： ＴＣＲ１が入力データをそう入する テストモード４： ＴＣＲ１が入力データを生成する テストモード５： ＴＣＲ２が出力データをサンプルする テストモード６： ＴＣＲ２が出力データを圧縮する テストモード７： ＴＣＲ２が出力データをそう入する テストモード８： ＴＣＲ２が出力データを生成する テストモード９： ＴＭＥＭが入力データを格納する テストモード10： ＴＭＥＭが出力データを送り出す ─────────組合せのテスト動作──────── テストモード11： ＴＭＥＭが入力データを格納し、 ＴＭＥＭが出力データを送り出す テストモード12： ＴＣＲ１が入力データをサンプルし ＴＣＲ２が出力データをサンプルする テストモード13： ＴＣＲ１が入力データをサンプルし ＴＣＲ２が出力データを圧縮する テストモード14： ＴＣＲ１が入力データをサンプルし ＴＣＲ２が出力データをそう入する テストモード15： ＴＣＲ１が入力データをサンプルし ＴＣＲ２が出力データを生成する テストモード16： ＴＣＲ１が入力データをサンプルし ＴＭＥＭが出力データを送り出す テストモード17： ＴＣＲ１が入力データを圧縮し ＴＣＲ２が出力データをサンプルする テストモード18： ＴＣＲ１が入力データを圧縮し ＴＣＲ２が出力データを圧縮する テストモード19： ＴＣＲ１が入力データを圧縮し ＴＣＲ２が出力データをそう入する テストモード20： ＴＣＲ１が入力データを圧縮し ＴＣＲ２が出力データを生成する テストモード21： ＴＣＲ１が入力データを圧縮し ＴＭＥＭが出力データを送り出す テストモード22： ＴＣＲ１が入力データをそう入し ＴＣＲ２が出力データをサンプルする テストモード23： ＴＣＲ１が入力データをそう入し ＴＣＲ２が出力データを圧縮する テストモード24： ＴＣＲ１が入力データをそう入し ＴＣＲ２が出力データをそう入する テストモード25： ＴＣＲ１が入力データをそう入し ＴＣＲ２が出力データを生成する テストモード26： ＴＣＲ１が入力データをそう入し ＴＭＥＭが入力データを格納する テストモード27： ＴＣＲ１が入力データをそう入し ＴＭＥＭが出力データを送り出す テストモード28： ＴＣＲ１が入力データを生成し ＴＣＲ２が出力データをサンプルする テストモード29： ＴＣＲ１が入力データを生成し ＴＣＲ２が出力データを圧縮する テストモード30： ＴＣＲ１が入力データを生成し ＴＣＲ２が出力データをそう入する テストモード31： ＴＣＲ１が入力データを生成し ＴＣＲ２が出力データを生成する テストモード32： ＴＭＥＭが入力データを格納し ＴＣＲ２が出力データをサンプルする テストモード33： ＴＭＥＭが入力データを格納し ＴＣＲ２が出力データを圧縮する テストモード34： ＴＥＭＥが入力データを格納し ＴＣＲ２が出力データをそう入する テストモード35： ＴＭＥＭが入力データを格納し ＴＣＲ２が出力データを生成する テストモード36： ＴＭＥＭが出力データを送り出し ＴＣＲ１が入力データをサンプルする テストモード37： ＴＭＥＭが出力データを送り出し ＴＣＲ１が入力データを圧縮する テストモード38： ＴＭＥＭが出力データを送り出し ＴＣＲ１が入力データをそう入する テストモード39： ＴＭＥＭが出力データを送り出し ＴＣＲ７が入力データを生成する事象識別セル（ＥＱＣｓ） ＥＱＣｓ２４ａ−ｂの基本タスクは、受信した信号を格
納した信号と比較し、これら２つの信号が一致した場合
を示す信号を出力することにある。この開示におけるＥ
ＱＣｓ２４ａ−ｂの応用はＩＣ構造の入力および出力境
界におけるそれらの利用を説明するが、信号データのた
めの入力または／および出力を有するどのようなはっき
りと定義される論理ブロックの境界においてもそれらを
利用できることを理解すべきである。

【００３１】図３は、ＥＱＣ２４のブロック図を示す。
例えばＩＮＰＵＴ信号によってＥＱＣ２４ａに供給され
たりＴＣＲ２ １６の出力によってＥＱＣ２４ｂに供給
されるようなＩ／Ｏ信号が排他的否定論理和ゲート３０
の入力の１つに結合している。排他的否定論理和ゲート
３０へのもう１つの入力は、走査メモリセル３２の出力
から受信する。走査メモリセル３２の入力はマルチプレ
クサ３３に結合し、ＥＱＭ２２から制御が入力される。
マルチプレクサ３３は、ＴＤＩ信号および走査メモリ３
２の出力を入力する。ＸＮＯＲゲート３０の出力は、Ｏ
Ｒゲート３４の入力に接続しており、ＯＲゲート３４の
もう１つの入力は第２の走査メモリセル３６の出力によ
って供給を受ける。走査メモリセル３６の入力はマルチ
プレクサ３７に接続しており、制御がＥＱＭ２２から入
力される。マルチプレクサ３７は、走査メモリ３２の出
力および走査メモリ３６の出力を入力する。走査メモリ
セル３６の出力は、ＴＤＯ出力信号に結合している。Ｏ
Ｒゲート３４の出力はＥＱＭ２２に接続するところのＣ
ＭＰＯＵＴ信号を構成している。

【００３２】図３におけるＥＱＣ２４ａは、比較回路
（ＸＮＯＲゲート３０）と複数の比較データ（ＣＭＰＤ
ＡＴ）および比較マスク（ＣＭＰＭＳＫ）ビットを格納
するための走査可能メモリ３２および３６とを含んでい
る。ＥＱＣｓ２４は、比較すべき境界Ｉ／Ｏ信号を受信
しＥＱＭ２２から制御を受けるための各入力を備えてい
る。ＥＱＣｓ２４は、比較動作の結果をＥＱＭ２２に送
るための比較出力（ＣＭＰＯＵＴ）を備えている。Ｉ／
Ｏ信号とメモリ３２から出力されるＣＭＰＤＡＴビット
とが一致した場合は、ＣＭＰＯＵＴ出力はこの一致の発
生を示すために一致信号をＥＱＭ２２に送信する。この
ＥＱＣの比較回路を、メモリ３６から出力されるＣＭＰ
ＭＳＫビットによって不能にすることができＩ／Ｏ信号
とＣＭＰＤＡＴビットとが一致したかどうかにかかわら
ずＥＱＣがＣＭＰＯＵＴから一致信号を出力できるよう
にしている。これらのメモリは比較論理に対して同時に
ＣＭＰＤＡＴおよびＣＭＰＭＳＫビットを出力してお
り、Ｉ／Ｏ信号の論理“１”に対する比較Ｉ／Ｏ信号の
論理“０”に対する比較、または比較動作をマスクして
真の比較出力を強制する３つの動作を可能にしている。
比較マスキングは、特定のテスト動作の識別に必要でな
い１個以上のＩ／Ｏ信号に「don't care」状態を割り当
てることを可能にしている。

【００３３】メモリ３２および３６は一般に長さの等し
い単純なシフトレジスタである。ＴＡＰ１２によって
（ＥＱＭを介して）アクセスされた場合、これらのメモ
リはＭux３７を介して連係し、ＴＤＩおよびＴＤＯピン
を介してメモリからおよびそこへデータをシフトするこ
とを可能にしている。走査アクセス中において、ＩＣ内
の総てのＥＱＣｓは連係して直列シフトレジスタを形成
する。ＥＱＣシフトレジスタは、走査動作中においてＩ
ＣのＴＤＩ入力およびＴＤＯ出力ピンに結合しており、
ＥＱＣシフトレジスタにデータを入力し且つそこから出
力することを可能にしている。これらがシフト動作のた
めにＴＡＰ１２によつてアクセスされていない場合はこ
れらのメモリは、ＥＱＭのプロトコルの１つを実行中に
比較回路にＣＭＰＤＡＴおよびＣＭＰＭＳＫデータビッ
トを出力するためにＥＱＭ２２によって制御可能であ
る。

【００３４】動作中ＴＡＰ１２は各メモリをＥＱＭプロ
コトルで用いられるＣＭＰＤＡＴおよびＣＭＰＭＳＫデ
ータビットでロードする。各メモリがロードされると、
ＴＡＰ１２は各メモリを制御するために、ＥＱＭ２２に
アクセスしてプロトコルコマンドをロードしＥＱＭ２２
を可能にする。このシフト動作後におけるメモリ３２お
よび３６のそれぞれの直列出力が、ＥＱＭの第１の比較
動作において用いられる第１のＣＭＰＤＡＴおよびＣＭ
ＰＭＳＫデータビットとなる。第１の比較動作が完了す
ると、ＥＱＭはメモリ３２および３６に対する制御を発
行し、第２の比較動作において用いられるＣＭＰＤＡお
よびＣＭＰＭＳＫデータビットの第２の対を送り出す。
メモリ３２および３６がＣＭＰＤＡＴおよびＣＭＰＭＳ
Ｋビットの次の対を出力すると、以前のビット対は、Ｍ
ux３３および３７を介してそれぞれのメモリに送り返さ
れ、各メモリに格納される。これらのビット対を各メモ
リを通して循環させることによって、比較出力シーケン
スを無限に反復することができる。

【００３５】ＥＱＭ２２は、単一のＣＭＰＤＡＴおよび
ＣＭＰＭＳＫビット記憶によって動作するプロトコルを
有する一方で他のフロトコルは、複数のＣＭＰＤＡＴお
よびＣＭＰＭＳＫデータビットの記憶を必要とする。Ｃ
ＭＰＤＡＴおよびＣＭＰＭＳＫ記憶は、２対のＣＭＰＤ
ＡＴおよびＣＭＰＭＳＫデータビットの出力を可能にす
るために少なくともそれぞれ２ビットを格納できること
が必要である。２対のＣＭＰＤＡＴおよびＣＭＰＭＳＫ
ビットによって、ＥＱＭが第１の対によって検出された
状態に応答してテスト動作を開始し、そして第２の対に
よって検出された状態に応答してテスト動作を終了する
ことを可能にしている。ＥＱＭ２２によって実行される
テストプロトコルのいくつかは、テストのために必要な
複合的な開始／終了および／または他の比較動作を可能
とするためにＣＭＰＤＡＴおよびＣＭＰＭＳＫデータビ
ットの追加的記憶が必要とすることがある。

【００３６】ＣＭＰＤＡＴおよびＣＭＰＭＳＫデータの
より効率的な記憶を可能とするために、各ＥＱＣ内に局
部的なメモリを備える代わりに単一の遠隔メモリを用い
ることができる。図５のＥＱＣは局部メモリ３２および
３６なしのセル構造を示している。ＥＱＣ２４の機能は
同じであり、唯一の違いは、ＣＭＰＤＡＴおよびＣＭＰ
ＭＳＫビット信号がセル自体の中ではなく遠隔メモリに
格納されることである。

【００３７】事象識別モジュール（ＥＱＭ） 図５は、有限状態マシンコントローラ３８とコマンドレ
ジスタ４０、ループカウンタ４２および事象カウンタ４
４で構成される走査パスとを含むＥＱＭのブロック図で
ある。このコントローラは、ＥＱＳ２４からのＣＭＰＯ
ＵＴ信号（ＣＭＰＯＵＴ１−ｎ）、システムクロック
（ＳＹＳＣＬＫ）、外部事象識別入力（ＥＱＩ）信号、
コマンドレジスタ４０からのコマンド、ループカウンタ
４２からのループカウント最小（ＬＰＣＭＩＮ）信号お
よび事象カウントメモリ４６に結合する事象カウンタ４
４からの事象カウント最小（ＥＶＣＭＩＮ）信号をそれ
ぞれ受信するための各入力を備えている。コントローラ
３９は、テスト論理およびＥＱＣｓを制御するためおよ
び外部事象識別出力（ＥＱＯ）信号を出力するための各
出力を備えている。図１には示していないが、コントロ
ーラはＩＣの機能論理または外部システムクロック入力
からも受信している。ＥＱＭのコントローラを駆動する
システムクロックはＩ／Ｏ境界データと同期する。コン
トローラをシステムクロックと同期させることは、それ
並びにそれが制御するテスト論理を、テストされるシス
テム論理と同期に動作させる。ＥＱＭの走査パスはＴＡ
Ｐから走査制御入力（ＴＡＰ ＣＯＮＴＲＯＬ）を受
け、データをＴＤＩおよびＴＤＯ信号を介して走査パス
におよびそこからシフトすることを可能にしている。走
査パスのコマンドレジスタ４０は、ＥＱＭコントローラ
３８に対してコマンドを出力するために走査動作を介し
てロードすることのできる一連の走査セル（フリップフ
ロップまたはラッチ）によって構成される。ループカウ
ンタ部は、走査動作を介してカウント値をロードするこ
とのできる一連の走査セルによって構成される。ループ
カウンタ４２を通してデータがシフトされていない場合
は、これはコントローラ３８から制御を受けてカウント
ダウンカウンタとして動作することが可能である。ルー
プカウンタ４２は、最小カウント値までカウントダウン
したことを示すためにループカウント最小信号（ＬＰＣ
ＭＩＮ）をコントローラに出力する。

【００３８】事象カウンタ部４４は、走査動作を介して
カウント値をロードすることのできる一連の走査セルに
よって構成される。事象カウンタ４４ロードされたカウ
ント値は、このカウンタの並列出力に接続する事象カウ
ントメモリに書込むことができ、複数のカウント値を格
納できるようにしている。事象カウンタ４４を通してデ
ータがシフトされていない場合は、これはコントローラ
３８から制御を受けてカウントダウンカウンタとして動
作することができる。事象カウンタ４４は、最小カウン
ト値までカウントダウンしたことを示すために事象カウ
ンタ最小信号（ＥＶＣＭＩＮ）をコントローラに出力す
る。事象カウンタ４４は複数のカウント値を格納するメ
モリを備えていることから、コントローラから制御を受
けて、現在のカウントが最小値に達した場合に新しいカ
ウント値をロードすることができる。メモリから新しい
カウント値を再ロードするこの能力は、ＥＱＭコントロ
ーラが後に説明するような複雑なプロトコルを実行する
ことを可能にしている。

【００３９】ＥＱＭコントローラ 図６は、ＥＱＭコントローラ３８のブロック図である。
ＥＱＭコントローラ３８は、有限状態マシン４８、各Ｃ
ＭＰＯＵＴ信号を単一の比較項信号（ＣＴＥＲＭ）に組
合わせるのに用いられるＡＮＤゲート５０、状態マシン
４８に入力するＥＶＥＮＴ信号を選択するための第１マ
ルチプレクサ（Ｍux１）５２、およびＥＱＯ出力から出
力する信号を選択するための第２マルチプレクサ（Ｍux
２）５４で構成されている。状態マシン４８は、Ｍux１
５２からＥＶＥＮＴ信号を、コマンドレジスタ４０か
らＣＯＭＭＡＮＤ入力を、ループカウンタ４２からＬＰ
ＣＭＩＮ入力を、事象カウンタ４４からＥＶＣＭＩＮ入
力を、およびＳＹＳＣＬＫをＩＣの機能論理１８または
入力ピンからそれぞれ受信する。状態マシン４８は境界
テスト論理およびＥＱＣｓ２４ａ−ｂに制御信号を出力
し、またＭux２ ５４を介して選択されＥＱＯ出力から
出力されるテストステータスを出力する。

【００４０】ＣＯＭＭＡＮＤ入力は、状態マシン４８に
選択したテストプロトコルを実行するように命令しＭux
１ ５２およびＭux２ ５４の選択した入力を制御す
る。プロトコルを実行中には、状態マシン４８はＭux１
５２からのＥＶＥＮＴ出力をモニタする。Ｍux１ ５
２がＣＴＥＲＭをＥＶＥＮＴ信号として出力するように
設定されている場合は、状態マシン４８はＣＴＥＲＭ信
号をモニタしてテスト動作を開始および終了するための
制御をいつ発行するかを決定する。テスト動作の識別が
ホストＩＣにおいて生じる局部的境界状態のみに基づく
ものである場合はＣＴＥＲＭ信号はＭux１ ５２によっ
て選択される（以下の「基板レベル−局部的事象識別」
の項を参照）。

【００４１】或いはＭux１ ５２がＥＱＩ入力をＥＶＥ
ＮＴ信号として出力するように設定されている場合は、
状態マシン４８はＥＱＩ信号をモニタして、テスト動作
を開始および終了するための制御をいつ発行するかを決
定する。テスト動作の識別がホストＩＣの局部的境界状
態のみによるものではなくむしろ基板構造で生成または
そこへ入力されるある範囲のＩＣ境界状態および／また
は他の外部状態による場合はＥＱＩ信号が選択される
（以下の「基板レベル−大域的事象識別」の項参照）。

【００４２】また、コマンド入力は、ＣＴＥＲＭ信号、
状態マシン４８からのエンドオブテスト（ＥＯＴ）ステ
ータス信号、またはＥＱＯディスエーブル（ＥＱＯＤＩ
Ｓ）信号のとれがＭux２ ５４を介してＥＱＯピンから
出力されるかを選択する。ＥＱＭが大域的識別モードで
動作している場合は、ＣＴＥＲＭ信号が選択されＥＱＯ
ピンから出力される（以下の「基板レベル−大域的事象
識別」の項を参照）。ＥＱＭが局部的識別モードで動作
している場合は、ＥＯＴステータス信号が選択されＥＱ
Ｏピンから出力される（以下の「基板レベル−局部的事
象識別」の項を参照）。ＥＯＴ信号は各プロトコルの終
了時にはおいて活動状態となり、このプロトコルによっ
て制御されたテスト動作が完了したことを示す。ＥＱＯ
ＤＩＳ信号が選択されＥＱＯピンから出力されると、こ
のＩＣのＥＱＯピンは不能となり、外部からの選択また
はそれが入力され得る他の回路に何らの影響も与えない
（図１８参照）。

【００４３】ＥＱＭコントローラテストプロトコル ＥＱＭコントローラ３８の状態マシン４８は、図７の状
態図に示されたテストプロトコルの１つを選択、実行す
るためのコマンドを含んでいる。どのテストプロトコル
も実行しない場合は、ノーオペレーション（ＮＯＰ）コ
マンドをＥＱＭコントローラ３８に入力する。図７は状
態マシン４８がどのようにしてＣＯＭＭＡＮＤ入力を復
号してテストプロトコルの１つまたはＮＯＰコマンドを
選択するかを示す図である。プロトコルコマンドが入力
されると、状態マシン４８はアイドメ状態５６を脱し、
コマンドインタプリタ７８によって解釈されるのに従っ
てプロトコル５８〜７６の１つに入る。プロトコルの実
行中、ＥＱＭは、表１に示したテスト動作のいずれかを
実施するために図２のＩＣのテスト論理を可能にするの
に用いることのできる制御を出力する。どのプロトコル
も実行されない場合は、状態マシン４８はＮＯＰコマン
ド７９を介してアイドル状態５６に戻る。

【００４４】１つのプロトコルを実行すると、アイドル
状態５６に戻る前に「エンドオブテスト」状態８０が入
る。コントローラ３８は、判断ブロック８２によって示
されるように次のコマンドが入力されるまでは、「エン
ドオブテスト」状態にとどまる。「エンドオブテスト」
状態にある場合は、図６に示すＥＯＴステータス信号が
設定され、Ｍux２を介してＥＱＯピンから出力可能であ
る。ＥＯＴ信号をＥＱＯピンから出力するように選択す
る理由は、この明細書の「基板レベル−局部的事象識
別」の項において説明する。

【００４５】プロトコル５８〜７６の総ては、図５の状
態マシンとの関連で示した事象およびループカウンタ４
４および４２を利用している。事象カウンタ４４は、事
象の数または状態マシン４８に入力されるシステムクロ
ックをカウントするのに用いられるカウントダウンカウ
ンタである。事象カウンタ４４を事象をカウントするの
に用いる場合に、Ｎが事象カウンタ４４にロードされた
カウント値に等しいとするなら、状態マシン４８を最初
の事象の代わりに「Ｎ番目」の事象に応答させることが
可能である。プログラム可能な１番目、２番目またはｎ
番目の事象に応答してテスト動作を開始および終了でき
ることが、この事象識別アーキテクチャの事象入力に応
答してテストまたは他の動作を効果的にする能力を向上
させている。ループカウンタ４２は、あるプロトコルを
反復すべき回数をカウントするのに主に用いられるカウ
ントダウンカウンタである。ループカウンタ４２が
「Ｍ」のカウントでロードされている場合は、そのプロ
トコルは正確に「Ｍ」回反復する。

【００４６】プロトコル１ プロトコル１は以下の擬似コードおよび図８の状態図に
よって示されるように、テストまたは他の手続きを「Ｎ
番目」の事象に応答して１度発生させ、「Ｍ」回反復さ
せる。この明細書においては「状態」とは状態図におけ
る論理的位置のことである。状態図における各状態は、
１つの状態が自動的または条件入力に応答して他の状態
の１つに遷移するように導かれるものとして示されてい
る。これらの各状態が導かれる道すじがその状態図の機
能を定義する。各状態は、一時状態および定常状態の２
つのタイプの１つとして存在する。一時状態には１つの
クロックにおいて入り、次に引き続くクロックにおいて
そこから出るものであり、即ち、一時状態はそこにルー
プバックすることはできない。定常状態には１つのクロ
ックにおいて入り、次に引き続くクロックにおいてそこ
から出るか或いはそこにループバックすることができ
る。

【００４７】「アクション」とは、状態図が１つの状態
から別の状態へ遷移する場合に行われる所定の動作のこ
とである。状態マシンは外部論理に制御を出力しアクシ
ョンを達成する。各図において、アクションは点線のわ
くによって示される。このプロトコル中には、図５の事
象カウンタ４４を用いて、事象の「Ｎ」回発生が検出さ
れるまで動作の開始を遅らせる（状態８４）。状態マシ
ン４８は予期事象を検出する毎（ＥＶＥＮＴ＝１）に、
事象カウンタのＥＶＣＭＩＮ信号をチェックし、カウン
タが最小カウントである（ＥＶＣＭＩＮ＝１）かどうか
を判断する。事象が検出され事象カウンタ４４が最小カ
ウントでない場合は、状態マシン４８はその事象入力が
過ぎ去るのを待ち（状態８８）、そして事象カウンタ４
４を１回ディクリメントし（アクション９０）、同じ事
象の次の発生のモニタリングを開始する。事象が検出さ
れ事象カウンタ４４が最小カウントである場合は、状態
マシン４８は単一テスト動作を実行するための制御を発
行（状態９２）、それから事象が終了するのを持つ（状
態９５）。

【００４８】ループカウンタ４２は上述のプロトコルを
「Ｍ」回反復させるのに用いられる。このプロトコルを
通る各パス毎に、状態マシン４８はループカウンタのＬ
ＰＣＭＩＮ信号をチェックしてループカウンタ４２が最
小カウントであるかどうかを判断する（状態９５）。ル
ープカウンタ４２が最小カウントでない場合（ＬＰＣＭ
ＩＮ＝０）は、状態マシン４８はループカウンタ４２を
１回ディクリメントし（アクション９８）、事象カウン
タ４４に新しい「Ｎ」カウントをロードするための制御
を発行し（アクション１００）、ＥＱＣs の各メモリに
新しい対のＣＭＰＤＡＴおよびＣＭＰＭＳＫ信号を出力
させ( アクション１０２）、そして上述したプロトコル
シーケンスを反復する。ループカウンタが最小カウント
にある場合（ＬＰＣＭＩＮ＝１）は、状態マシン４８は
「エンドオブテスト」状態１０４に遷移し、プロトコル
を終了する。

【００４９】プロトコル１のための擬似コードは以下の
通りである。 プロトコル２ プロトコル２動作は、以下の擬似コードおよび図９の状
態図によって示されるように、「Ｎ番目」事象が存在し
「Ｍ」回反復される間にテストまたは他の手続きを起ら
せる。

【００５０】このプロトコル中には、図５の事象カウン
タ４４を用いて、事象の「Ｎ」回目の発生が検出される
まで動作の開始を遅らせる。状態マシン４８は予期事象
を検出する毎に、事象カウンタのＥＶＣＭＩＮ信号をチ
ェックし、カウンタが最小カウントであるかどうかを判
断する（状態１０６）。事象が検出され状態１０６にお
いて事象カウンタ４４が最小カウントでない場合は、状
態マシン４８は事象入力が過ぎ去るのを待ち（状態１１
０）、それから事象カウンタ４４を１回ディクリメント
し（アクション１１２）、同じ事象の次の発生に対する
モニタリングを開始する。事象が検出され事象カウンタ
４４が最小カウントである場合は、状態マシン４８は事
象入力が存在する間にテスト動作を実行するための制御
を発行する（状態１１４）。この事象入力が過ぎ去る
と、状態マシン４８はテスト動作を終了する。

【００５１】ループカウンタ４２は上述のプロトコルを
「Ｍ」回反復させるのに用いられる。このプロトコルを
通る各パス毎に、状態マシン４８はループカウンタのＬ
ＰＣＭＩＮ信号をチェックし（状態１１４）カウンタが
最小値であるかどうかを判断する。ループカウンタ４２
が最小カウントでない場合は、状態マシン４８はループ
カウンタ４２を１回ディクリメントし（アクション１１
８）、事象カウンタ４４に新しい「Ｎ」カウントをロー
ドするための制御を発行し（アクション１２０）、ＥＱ
Ｃs の各メモリに新しい対のＣＭＰＤＡＴおよびＣＭＰ
ＭＳＫ信号を出力させ（アクション１２２）、そして上
述したプロトコルシーケンスを反復する。ループカウン
タ４２が最小カウントにある場合は、状態マシン４８は
「エンドオブテスト」状態１２４に遷移し、プロトコル
を終了する。

【００５２】プロトコル２のための擬似コードは以下の
通りである。 プロトコル３ プロトコル３は、以下の擬似コードおよび図１０の状態
図に示すように、テストまたは他の手続きを、第１の
「Ｎ番目」事象に応答して開始させ、第２の「Ｎ番目」
事象に応答して終了させ、「Ｎ」回反復させる。

【００５３】このプロトコル中において、図５の事象カ
ウンタ４４は、第１の事象の「Ｎ」回発生が検出される
まで動作の開始を遅らせるのに用いられる。状態マシン
４８は予期された第１事象を検出する毎に、事象カウン
タのＥＶＣＭＩＮ信号をチェクし、カウンタが最小カウ
ントにあるかどうかを判断する（状態１２６）。事象が
検出され事象カウンタ４４が最小カウントでない場合
は、状態マシン４８は事象が過ぎ去るのを待ち（状態１
３０）、それから事象カウンタ４４を１回ディクリメン
トし（アクション１３２）、同じ事象の次の発生のモニ
タリングを開始する。事象が検出され事象カウンタ４４
が最小カウントにある場合は、状態マシン４８はテスト
動作を開始するための制御を発行する（状態１３４）。
テスト動作を開始させる検出された事象が去ると、状態
マシン４８は、事象カウンタ４４を新しい「Ｎ」カウン
トでロードする（アクション１３６）ため且つテスト動
作を終了する（状態１４０）第２の「Ｎ番目」事象と比
較するために用いられる新しい対のＣＭＰＤＡＴおよび
ＣＭＰＭＳＫ信号をＥＱＣs 内の各メモリに出力させる
（アクション１３８）ための制御を発行する。

【００５４】状態マシン４８は、テスト動作を終了させ
る（状態１４０）第２の「Ｎ番目」事象をモニタする
間、テスト動作を維持するために制御を発行し続ける。
状態マシン４８は第２事象を検出する毎に、事象カウン
タのＥＶＣＭＩＮ信号をチェックしてカウンタが最小カ
ウントにあるかどうかを判断する。事象が検出され事象
カウンタ４４が最小カウントにない場合は、状態マシン
４８は事象入力が過ぎ去るのを待ち（状態１４４）、そ
れから事象カウンタ４４を１回ディクリメントし、同じ
事象の次の発生のモニタリングを開始する（アクション
１４６）。事象が検出され事象カウンタ４４が最小カウ
ントにある場合は、状態マシン４８はテスト動作を停止
する制御を発行する（状態１４８）。

【００５５】ループカウンタ４２は、上述のプロトコル
を「Ｍ」回反復させるのに用いられる。このプロトコル
を通しての各パス毎後に、状態マシン４８はループカウ
ンタのＬＰＣＭＩＮ信号をチェックして、カウンタが最
小カウントにあるかどうかを判断する（状態１４８）。
ループカウンタ４２が最小カウントにない場合は、状態
マシン４８はループカウンタ４２を１回ディクリメント
し（アクション１５２）、事象カウンタ４４に新しい
「Ｎ」カウントをロードするための制御を発行し（アク
ション１５４）、ＥＱＣs の各メモリに新しい対のＣＭ
ＰＤＡＴおよびＣＭＰＭＳＫ信号を出力させ( アクショ
ン１５６）、上述したプロトコルシーケンスを反復す
る。ループカウンタ４２が最小カウントにある場合は、
状態マシン４８は「エンドオブテスト」状態１５８に遷
移し、プロトコルを終了する。

【００５６】プロトコル３のための擬似コードは以下の
通りである。 プロトコル４ プロトコル４の動作は、以下の擬似コードおよび図１１
の状態図によって示すように、テストまたは他の手続き
を第１の「Ｎ番目」事象の「Ｎ」クロック後に開始さ
せ、第２の「Ｎ番目」事象に応答して停止させ、「Ｍ」
回反復させる。

【００５７】このプロトコル中において、図５の事象カ
ウンタ４４は、第１の事象の「Ｎ」回発生が検出される
まで動作の開始遅らせるのに用いられる。状態マシン４
８は、予期された第１事象を検出する毎に事象カウンタ
ＥＶＣＭＩＮ信号をチェックして、カウンタが最小カウ
ントにあるかどうかを判断する（状態１６０）。事象が
検出され事象カウンタ４４が最小カウントにない場合は
状態マシン４８は事象入力が過ぎ去るのを待ち（状態１
６４）、それから事象カウンタ４４を１回ディクリメン
トし（アクション１６６）、第１事象の次の発生のモニ
タリングを開始する。事象が検出され事象カウンタ４４
が最小カウントにある場合は、状態マシン４８は事象カ
ウンタ４４に新しい「Ｎ」カウントをロードし（アクシ
ョン１６８）、各システムクロック入力毎に事象カウン
タ４４を１回づつディクリメントし始める（状態１７０
およびアクション１７４）。

【００５８】事象カウンタ４４が最小カウントに達した
ことがＥＶＣＭＩＮ信号によって示されると、状態マシ
ン４８は、テスト動作を開始するための制御を発行し、
新しい「Ｎ」カウントを事象カウンタ４４にロードし
（アクション１７６）、テスト動作を停止させる第２の
「Ｎ番目」事象に対する比較に用いられる新しい対のＣ
ＭＰＤＡＴおよびＣＭＰＭＳＫ信号をＥＱＣs 内の各メ
モリに出力させる（アクション１７８）。テスト動作の
開始を所定クロック数だけ遅らせるこの能力が、開始事
象発生後のある時点においてテスト動作を開始すること
（状態１７９）を可能にしている。

【００５９】テストが開始された後において、状態マシ
ン４８は、第２事象の「Ｎ」回発生が検出されるまでテ
スト動作を停止するのを遅らせるために事象カウンタ４
４を用いる。状態マシン４８は予期された第２事象を検
出する毎に、事象カウンタのＥＶＣＭＩＮ信号をチェッ
クして、カウンタが最小カウントにあるかどうかを判断
する（状態１７０）。事象が検出され事象カウンタ４４
が最小カウントにない場合は、状態マシン４８は事象入
力が過ぎ去るのを待ち（状態１８１）、それから事象カ
ウンタ４４を１回ディクリメントし、第２事象の次の発
生のモニタリングを開始する（アクション１８２）。事
象が検出され事象カウンタ４４が最小カウントにある場
合は、状態マシン４８は、テスト動作を停止する制御を
発行する。

【００６０】ループカウンタ４２は、上述のプロトコル
を「Ｍ」回反復させる。このプロトコルを通しての各パ
ス毎後に、状態マシン４８はループカウンタのＬＰＣＭ
ＩＮ信号をチェックして、カウンタが最小カウントにあ
るかどうかを判断する。ループカウンタ４２が最小カウ
ントにない場合は、状態マシン４８はループカウンタ４
２を１回ディクリメントし（アクション１８４）且つ事
象カウンタ４４に新しい「Ｎ」カウントをロードするた
めの制御を発行する（アクション１８６）。この事象が
過ぎ去った後（状態１８９）に、状態マシンは新しい対
のＣＭＰＤＡＴおよびＣＭＰＭＳＫ信号をＥＱＣs の各
メモリに出力させる制御を出力し（アクション１８
８）、上述したプロトコルシーケンスを反復する。ルー
プカウンタ４２が最小カウントにある場合は、状態マシ
ン４８は「エンドオブテスト」状態に遷移して、このプ
ロトコルを終了する。

【００６１】プロトコル４のための擬似コードは以下の
通りである。 For “Ｍ”times do Begin On“Ｎth”event start test after“Ｎ”clocks On“Ｎth”event stop test End End of Test プロトコル５ プロトコル５の動作は、以下の擬似コードおよび図１２
の状態図によって示されるようにテストまたは他の手続
きを、第１の「Ｎ番目」事象に応答して開始させ、第２
の「Ｎ番目」事象の検出の「Ｎ」クロック後に停止さ
せ、Ｍ回反復させる。

【００６２】このプロトコル中において、図５の事象カ
ウンタ４４は、第１事象の「Ｎ」回発生が検出されるま
で動作の開始を遅れさせるために用いられる。状態マシ
ン４８は予期された第１事象が検出される毎に、事象カ
ウンタＥＶＣＭＩＮ信号をチェックして、カウンタが最
小カウントにあるかどうかを判断する（状態１９２）。
事象が検出され事象カウンタ４４が最小カウントにない
場合は、状態マシン４８は事象入力が過ぎ去るのを待ち
（状態１９６）、それから事象カウンタ４４を１回ディ
クリメントし（アクション１９８）、第１事象の次の発
生のモニタリングを開始する。事象が検出され事象カウ
ンタが最小カウントにある場合は、状態マシン４８は、
テスト動作を開始する（状態２００）ため、事象カウン
タ４４に新しい「Ｎ」カウントをロードする（アクショ
ン２０２）ため、およびテスト動作の停止のためのシー
ケンスを開始させる第２の「Ｎ番目」事象に対して比較
するために用いられる新しい１対のＣＭＰＤＡＴおよび
ＣＭＰＭＳＫ信号をＥＱＣs 内の各メモリに出力させる
（アクション２０４）ための制御を発行する。

【００６３】テストが開始された後に、状態マシン４８
は第２事象の「Ｎ」回発生が検出されるまでテスト動作
を停止させることを遅らせるために事象カウンタ４４を
用いる。状態マシン４８は予期された第２事象を検出す
る毎に、事象カウンタのＥＶＣＭＩＮ信号をチェックし
て、カウンタが最小カウントにあるかどうかを判断する
（状態２０６）。事象が検出され事象カウンタが最小カ
ウントにない場合は、状態マシン４８は事象入力が過ぎ
去るのを待ち（状態２１０）、それから事象カウンタ４
４を１回ディクリメントし（アクション２１２）、第２
事象の次の発生のモニタリングを開始する。事象が検出
され事象カウンタ４４が最小カウントにある場合は、状
態マシン４８は、事象カウンタ４４に新しい「Ｎ」カウ
ントをロードし（アクション２１４）、各システムクロ
ック入力毎に事象カウンタ４４を１回ディクリメントす
ることを開始する（状態２１６および２１９およびアク
ション２２０）。事象カウンタ４４が最小カウントに達
したことがＥＶＣＭＩＮ信号によって示されると、状態
マシン４８はテスト動作を停止する制御を発行する。テ
スト動作の停止を所定クロック数だけ遅れさせるこの能
力が、停止事象発生後のある時点においてテスト動作を
停止させることを可能にしている。

【００６４】ループカウンタ４２は、上述のプロトコル
を「Ｍ」回反復させるのに用いられる。このプロトコル
を通しての各パス毎後に、状態マシン４８はループカウ
ンタのＬＰＣＭＩＮ信号をチェックして、カウンタが最
小カウントにあるかどうかを判断する（状態２１６）。
ループカウンタ４２が最小カウントにない場合は、状態
マシン４８は、ループカウンタ４２を１回ディクリメン
トし（アクション２２１）、事象カウンタ４４に新しい
「Ｎ」カウントをロードするための制御を発行し（アク
ション２２２）、新しい一対のＣＭＰＤＡＴおよびＣＭ
ＰＭＳＫ信号をＥＱＣs 内の各メモリに出力させ（アク
ション２２４）、上述したプロトコルシーケンスを反復
する。ループカウンタ４２が最小カウントにある場合
は、状態マシン４８は「エンドオブテスト」状態２２６
に遷移して、このプロトコルを終了する。

【００６５】プロトコル５のための擬似コードは以下の
通りである。 For “Ｍ”times do: Begin On“Ｎth”event start test On“Ｎth”event stop test after “Ｎ”clocks End End of Test プロトコル６ プロトコル６の動作は、以下の擬似コードおよび図１３
の状態図によって示すように、テストまたは他の手続き
を、第１の「Ｎ番目」事象の検出の「Ｎ」クロック後に
開始させ、第２の「Ｎ番目」事象の検出の「Ｎ」クロッ
ク後に停止させ、「Ｍ」回反復させる。

【００６６】このプロトコル中において、図５の事象カ
ウンタ４４は、第１事象の「Ｎ」回発生が検出されるま
で動作の開始を遅れさせるために用いられる。状態マシ
ン４８は予期された第１事象を検出する毎に、事象カウ
ンタのＥＶＣＭＩＮ信号をチェックして、カウンタが最
小カウントにあるかどうかを判断する（状態２２８）。
事象が検出され事象カウンタ４４が最小カウントにない
場合は、状態マシン４８は事象入力の過ぎ去るのを待ち
（状態２３２）、それから事象カウンタ４４を１回ディ
クリメントし（アクション２３４）、第１事象の次の発
生のモニタリングを開始する。事象が検出され事象カウ
ンタ４４が最小カウントにある場合は、状態マシン４８
は、事象カウンタ４４に新しい「Ｎ」カウントをロード
し（アクション２３６）、各システムクロック入力毎に
事象カウンタ４４を１回ディクリメントすることを開始
する（状態２３８およびアクション２４２）。

【００６７】事象カウンタ４４が最小カウントに達した
ことがＥＶＣＭＩＮ信号によって示されると、状態マシ
ン４８は事象カウンタ４４を新しい「Ｎ」カウントでロ
ードし（アクション２４４）、テスト動作の停止シーケ
ンスを開始させる第２の「Ｎ番目」事象に対して比較す
るのに用いる新しい一対のＣＭＰＤＡＴおよびＣＭＰＭ
ＳＫ信号をＥＱＣs 内の各メモリに出力させ（アクショ
ン２４６）、テスト動作を開始するための制御を発行す
る（状態２４８）。テスト動作の開始を所定クロック数
だけ遅らせるこの能力は、開始事象後のある時点におい
てテスト動作開始することを可能にする。

【００６８】テストが開始されると、状態マシン４８
は、第２事象の「Ｎ」回発生が検出されるまでテスト動
作を停止することを遅らせるために事象カウンタ４４を
用いる（状態２４８）。状態マシン４８は予期された第
２事象を検出する毎に、事象カウンタのＥＶＣＭＩＮ信
号をチェックして、カウンタが最小カウントにあるかど
うかを判断する。事象が検出され事象カウンタ４４が最
小カウントにない場合は、状態マシン４８は、事象入力
が過ぎ去るのを待ち（状態２５２）、それから事象カウ
ンタ４４を１回ディクリメントし（アクション２５
４）、第２事象の次の発生のモニタリングを開始する。
事象が検出され事象カウンタ４４が最小カウントにある
場合は、状態マシン４８は、事象カウンタ４４に新しい
「Ｎ」カウントをロードし（アクション２５６）、シス
テムクロックの入力毎に事象カウンタ４４をディクリメ
ントすることを開始する。事象カウンタ４４が最小カウ
ントに達したこと（状態２５８およびアクション２６
２）がＥＶＣＭＩＮ信号によって示されると、状態マシ
ン４８はテスト動作を停止するための制御を発行する。
テスト動作の停止を所定クロック数だけ遅らせるこの能
力が、停止用事象後のある時点においてテスト動作を停
止することを可能にしている。

【００６９】ループカウンタ４２は、上述したプロトコ
ルを「Ｍ」回反復させるのに用いられる。このプロトコ
ルを通しての各パス毎後に、状態マシン４８はループカ
ウンタのＬＰＣＭＩＮ信号をチェックして、カウンタが
最小カウントにあるかどうかを判断する（状態２５
８）。ループカウンタ４２が最小カウントにない場合
は、状態マシン４８は、ループカウンタ４２を１回ディ
クリメントし（アクション２６４）、事象カウンタ４４
に新しい「Ｎ」カウントをロードするための制御を発行
し（アクション２６６）、新しい一対のＣＭＰＤＡＴお
よびＣＭＰＭＳＫ信号をＥＱＣs の各メモリに出力させ
（アクション２６８）、上述したプロトコルシーケンス
を反復する。ループカウンタ４２が最小カウントにある
場合は、状態マシン４８は「エンドオブテスト」状態２
７０に遷移し、このプロトコルを終了する。

【００７０】プロトコル６のための擬似コードは以下の
通りである。 For “Ｍ”times do Begin On“Ｎth”event start test after“Ｎ”clocks On“Ｎth”event stop test after “Ｎ”clocks End End of Test プロトコル７ プロトコル７の動作は、以下の擬似コードおよび図１４
の状態図によって示されるように第１の「Ｎ番目」事象
に応答して開始させ、「Ｎ」システムクロック後に停止
させ、「Ｍ」回反復させる。

【００７１】このプロトコル中において、図５の事象カ
ウンタ４４は、第１事象の「Ｎ」回発生が検出されるま
で動作の開始を遅らせるために用いられる。状態マシン
４８は予期された第１事象を検出する毎に、事象カウン
タのＥＶＣＭＩＮ信号をチェックして、カウンタが最小
カウントにあるかどうかを判断する（状態２７２）。事
象が検出され事象カウンタ４４が最小カウントにない場
合は、状態マシン４８は、事象入力が過ぎ去るのを待ち
（状態２７６）、それから事象カウンタ４４を１回ディ
クリメントし（アクション２７８）、同じ事象の次の発
生のモニタリングを開始する。事象が検出され事象カウ
ンタ４４が最小カウントにある場合は、状態マシン４８
は、事象カウンタ４４をテストが実行されるシステムク
ロックの数と等しい新しい「Ｎ」カウントでロードする
（アクション２８０）ため、およびテスト動作を開始さ
せる（アクション２８２）のための制御を発行する。テ
スト中において、事象カウンタ４４は、システムクロッ
クの入力中毎に１回ディクリメントされる（状態２８２
およびアクション２８６）。事象カウンタ４４が最小カ
ウントに達すると、状態マシン４８はテスト動作を停止
する。

【００７２】ループカウンタ４２は、上述したプロトコ
ルを「Ｍ」回反復させために用いられる。このプロトコ
ルを通しての各パス毎後に、状態マシン４８はループカ
ウンタのＬＰＣＭＩＮ信号をチェックして、カウンタが
最小カウントにあるかどうかを判断する（状態２８
２）。ループカウンタ４２が最小カウントにない場合
は、状態マシン４８はループカウンタ４２を１回ディク
リメントし（アクション２８８）、事象カウンタ４４に
新しい「Ｎ」カウントをロードするための制御を発行し
（アクション２９０）、新しい一対のＣＭＰＤＡＴおよ
びＣＭＰＭＳＫ信号をＥＱＣs の各メモリに出力させ
（アクション２９２）、上述したプロトコルシーケンス
を反復する。ループカウンタ４２が最小カウントにある
場合は、状態マシン４８は「エンドオブテスト」状態２
９４に遷移し、プロトコルを終了する。

【００７３】プロトコル７の擬似コードは以下の通りで
ある。 For “Ｍ”times do Begin On“Ｎth”event do test for “Ｎ”cl. End End of Test プロトコル８ プロトコル８の動作は、以下の擬似コードおよび図１５
の状態図によって示されるようにテストまたは他の手続
きを、「Ｎ番目」事象の検出の「Ｎ」システムクロック
に開始させ、「Ｎ」システムクロック後に停止させ、
「Ｍ」回反復される。

【００７４】このプロトコル中において、図５の事象カ
ウンタ４４は、予期される事象の「Ｎ」回発生が検出さ
れるまで動作の開始を遅れさせるために用いられる。状
態マシン４８は予期された事象を検出する毎に、事象カ
ウンタのＥＶＣＭＩＮ信号をチェックして、カウンタ４
４が最小カウントにあるかどうかを判断する（状態２９
６）。事象が検出され事象カウンタ４４が最小カウント
にない場合は、状態マシン４８は事象入力が過ぎ去るの
を待ち（状態３００）、それから事象カウンタ４４を１
回ディクリメントし（アクション３０２）予期された事
象の次の発生のモニタリングを開始する。事象が検出さ
れ事象カウンタ４４が最小カウントにある場合は、状態
マシン４８は事象カウンタ４４に新しい「Ｎ」カウント
をロードする（アクション３０４）。この「Ｎ」カウン
トは、テスト動作を開始し得る以前に発生しなければな
らないシステムクロックの数に等しい。

【００７５】新しいカウントがロードされた後に、状態
マシン４８はそれが受信する各システムクロック毎に事
象カウンタ４４を１回ディクリメントする（状態３０６
およびアクション３１０）。事象カウンタ４４が最小カ
ウントに達したことがＥＶＣＭＩＮ信号によって示され
ると、状態マシン４８は、テスト動作が実行されるシス
テムクロックの数に等しい新しい「Ｎ」カウントで事象
カウンタ４４を再ロードし（アクション３０２）テスト
動作を開始するための制御を発行する（状態３１４）。
新しいカウントがロードされると状態マシン４８はそれ
が受け各システムクロック入力毎に事象カウンタ４４を
１回ディクリメントする（状態３１４およびアクション
３１８）。事象カウンタ４４が最小カウントに達する
と、状態マシン４８はテスト動作を停止するための制御
を発行する。

【００７６】ループカウンタ４２は、上述したプロトコ
ルを「Ｍ」回反復させるために用いられる。このプロト
コルを介しての各パス毎後に、状態マシン４８はループ
カウンタのＬＰＣＭＩＮ信号をチェックして、カウンタ
４２が最小カウントにあるかどうかを判断する。ループ
カウンタ４２が最小カウントにない場合は、状態マシン
４８はループカウンタ４２を１回ディクリメントし（ア
クション３２０）、事象カウンタ４４に新しい「Ｎ」カ
ウントをロードするための制御を発行し（アクション３
２２）、新しい一対のＣＭＰＤＡＴおよびＣＭＰＭＳＫ
信号をＥＱＣsの各メモリに出力させ（アクション３２
４）、上述したプロトコルシーケンスを反復する。ルー
プカウンタ４２が最小カウントにある場合は、状態マシ
ン４８は「エンドオブテスト」状態３２６に遷移し、こ
のプロトコルを終了する。

【００７７】プロトコル８のための擬似コードは以下の
通りである。 プロトコル９ プロトコル９の動作は、以下の擬似コードおよび図１６
の状態図において示すように、テストまたは他の手続き
を、「Ｎ番目」事象に応答して開始させ、「Ｎ」システ
ムクロックについて実行し、それから、ループカウンタ
４２が最小カウントにない場合は、テストを再開する前
に「Ｎ」システムクロックだけ休止する。

【００７８】このプロトコル中において、図５の事象カ
ウンタ４４は、第１事象の「Ｎ」回発生が検出されるま
で動作の開始を遅れさせるために用いられる。状態マシ
ン４８は予期された事象を検出する毎に、事象カウンタ
のＥＶＣＭＩＮ信号をチェックして、カウンタが最小カ
ウントにあるかどうかを判断する（状態３２８）。事象
が検出され事象カウンタ４４が最小カウントにない場合
は、状態マシン４８は、事象入力が過ぎ去るのを待ち
（状態３２２）、それから事象カウンタ４４を１回ディ
クリメントし（アクション３３４）、同じ事象の次の発
生のモニタリングを開始する。事象が検出され事象カウ
ンタ４４が最小カウントにある場合は、状態マシン４８
は、テストが実行されるシステムクロックの数と等しい
新しい「Ｎ」カウントで事象カウンタ４４をロードする
（アクション３３６）ため、およびテスト動作を開始す
る（状態３３８）ための制御を発行する。テスト中にお
いて、事象カウンタ４４は各システムクロック入力毎に
１回ディクリメントされる（状態３３８および３４
２）。

【００７９】事象カウンタ４４が最小カウントに達する
と状態マシン４８はテスト動作を停止し、ループカウン
タ４２が最小カウントにあるかどうかを判断するために
チェックを行う。ループカウンタ４２が最小カウントに
あるかどうかによって、状態マシンは２通りの可能なア
クションの１つを行う。ループカウンタ４２が最小カウ
ントにないことがＬＰＣＭＩＮ信号をチェックすること
によって判断される場合の第１アクションにおいては、
状態マシン４８は、ループカウンタ４２を１回ディクリ
メントし（アクション３４４）、そしてテスト動作を休
止させるシステムクロックの数に等しい新しい「Ｎ」カ
ウントを事象カウンタ４４にロードする（アクション３
４６）。事象カウンタ４４は、各システムクロック入力
毎に１回ディクリメントされる（状態３４８およびアク
ション３５２）。事象カウンタ４４が最小カウントに達
すると、新しい「Ｎ」カウントが事象カウンタ４４に入
力され（アクション３５４）、テスト動作は事象カウン
タが再び最小カウントに達するまで再開され、この時点
においてループカウンタ４２は上述したように最小カウ
ントについて再びテストされる。ループカウンタ４２が
最小カウントにある場合の第２のアクションにおいて
は、このプロトコルは終了させられ、状態マシン４８は
「エンドオブテスト」状態３５６に遷移する。

【００８０】プロトコル９のための擬似コードは以下の
通りである。 プロトコル１０ プロトコル１０の動作は、「Ｎ番目」事象に応答してテ
ストまたは他の手続きを開始させる。一旦開始される
と、このプロトコルは、以下の擬似コードおよび図１８
の状態図に示すように、「Ｎ」システムクロックの間休
止し、「Ｎ」システムクロックの間実行し、そしてこの
休止および実行シーケンスを「Ｍ」回反復する。

【００８１】このプロトコル中において、図６の事象カ
ウンタ４４は、第１事象の「Ｎ」回発生が検出されるま
で動作の開始を遅れさせるために用いられる。状態マシ
ン４８は予期された事象を検出する毎に、事象カウンタ
のＥＶＣＭＩＮ信号をチェックして、カウンタ４４が最
小カウントにあるかどうかを判断する（状態３５８）。
事象が検出され事象カウンタ４４が最小カウントにない
場合は、状態マシン４８は事象入力が過ぎ去るのを待ち
（状態３６２）、そして事象カウンタ４４を１回ディク
リメントし（アクション３６４）、同じ事象の次の発生
のモニタリングを開始する。事象が検出され事象カウン
タ４４が最小カウントにある場合は、状態マシン４８
は、テストの実際の開始を遅延または休止するシステム
クロックの数に等しい新しい「Ｎ」カウントで事象カウ
ンタ４４をロードするための制御を発行する（アクショ
ン３６６）。この休止動作中において事象カウンタ４４
はシステムクロック入力毎に１回ディクリメントされる
（状態３６８およびアクション３７２）。

【００８２】事象カウンタ４４が最小カウントに達する
と状態マシン４８は、テストを開始するためおよび事象
カウンタ４４に新しい「Ｎ」カウントをロードするため
の制御を発行する（アクション３７４）。このテスト動
作中において、事象カウンタ４４はシステムクロック入
力毎に１回ディクリメントされる。事象カウンタ４４が
ＥＶＣＭＩＮ信号のモニタリングによって最小カウント
に達したと判定された場合は、状態マシン４８はテスト
動作を停止し、ループカウンタ４２が最小カウントにあ
るかどうかを判断するためにループカウンタのＬＰＣＭ
ＩＮ信号のチェックを行う。ループカウンタ４２が最小
カウントにない場合は、状態マシン４８はループカウン
タ４２をディクリメントし（アクション３８２）、新し
い「Ｎ」カウントを事象カウンタ４４に入力し（アクシ
ョン３８４）、上述した（「Ｎ」の間休止してから
「Ｎ」の間テストする）シーケンスを反復する。ループ
カウンタ４２が最小カウントにある場合は、状態マシン
４８はこのプロトコルを終了し、「エンドオブテスト」
状態３８６に遷移する。

【００８３】プロトコル１０のための擬似コードは以下
の通りである。 基板レベル事象識別 以上において、事象識別アーキテクチャを１つのＩＣの
境界に局部的に応用されるものとして説明した。本開示
のこの項は、複数のＩＣがどのようにして事象識別プロ
セスに参加できるかを説明する。図１８は、ボーティン
グ回路３８８と共に図２に示した事象識別アーキテクチ
ャを含む複数のＩＣ２０で構成される基板構造を示す。
このボーティング回路は基板レベル識別に必要なもので
あり、各ＩＣからの全ＥＱＯ信号をＥＱＩ入力を介して
各ＩＣに送り返される１つの信号に組合わせるために用
いられる。

【００８４】この基板はシステムデータのための入力お
よび出力、４ワイヤー１１４9.１テストバスインタフェ
ース（ＴＣＫ＜ＴＭＳ＜ＴＤＩおよびＴＤＯ信号）、お
よび事象信号を出力するための割込みを備えている。こ
れらの４ワイヤーテストバスおよびＩＮＴ信号は、テス
トバスコントローラ３９０に結合している。このテスト
バスコントローラ３９０は、基板構造上の各ＩＣ２０に
１１４9.１テストバスを介して直列にアクセスし、テス
ト動作を設定実行し、各テストから得られたテストデー
タを抽出する。基板レベル−局部事象識別 図１８の各ＩＣ２０は、１１４9.１テストバスコントロ
ーラからの走査アクセスによって、局部識別およびテス
ト動作のために設定することができる。各ＩＣ２０が局
部識別モードで動作する場合には、個別のＩＣが行うテ
ストは、このＩＣに境界に対して局部的に発生する状態
によってのみ識別される。このモードにおいて、図１８
の全ＩＣは、個別のテスト動作が並行して実行されるよ
うにすることができるものでそれぞれのテスト動作が異
なるタイプの事象識別プロトコルによって制御可能であ
る。例えば、これらＩＣのいくつかを事象識別プロトコ
ル３を用いて入力および出力データをそれらの各ＴＣＲ
１４および１６に圧縮しするように設定し、その一方で
他のＩＣを事象識別プロトコル２を用いてそれらの内部
ＴＭＥＭ２８に入力データを格納するように設定するこ
とができる。

【００８５】局部的識別中には、ＥＱＭ状態マシン４８
は図６に示したＣＴＥＲＭを、テストプロトコルを開始
および停止するためにそれがモニタする事象のソースと
して選択する。このＣＴＥＲＭは、ホストＩＣの境界に
おいて発生する局部的比較動作のステータスを示す。し
たがって局部的識別モードにおいては、ホストＩＣ境界
において発生する比較動作に応答してのみプロトコルを
開始および停止することができる。

【００８６】また、局部的識別においては、各ＩＣ２０
からのＥＱＯ出力は、図６のＥＱＭ状態マシン４８から
のＥＯＴステータス信号を出力するように設定される。
ボーティング回路３８８は、ＥＱＯ信号を受け、各ＩＣ
のＥＱＩ入力に送り返されるところのＥＱＩ信号を出力
する。ボーティング回路３８８からのＥＱＩ出力は、Ｉ
ＮＴ信号を介して基板外にも送られている。全ＩＣ２０
がそれらの局部的テスト動作（プロトコル）を完了し、
それらのＥＱＯ出力からＥＯＴステータス信号を出力す
るまでは、ボーティング回路はＥＱＩ信号を出力しな
い。テストバスコントローラ３９０は、ＩＮＴ出力をモ
ニタすることによって、各ＩＣ２０によって行われた全
テスト動作がいつ完了したかを判断できる。ＩＮＴ信号
が検出されると、テストバスコントローラ３９０は、検
査のために各ＩＣに収集されたテストデータを抽出する
ための走査動作を実行する。基板レベル−大域的事象識別 局部的識別はテストが求めるものの多くを満たすが、テ
ストの識別が目標ＩＣの境界を越えて拡大されることが
必要な場合がある。識別プロセスに参加する境界信号の
数を増加させることが、テスト動作をいつ可能にするか
についての決定を改善する。例えば、１つのＩＣの境界
における信号が、あるテスト動作に対する充分な識別条
件をもたらさない場合がある。しかし隣接するＩＣの境
界信号を目標ＩＣの境界信号と組合せることによって、
テスト動作をより正確に可能にするために用いることの
できる大域的識別モードが得られる。

【００８７】大域的識別中において、各ＩＣ２０からの
ＥＱＯ信号は、ＩＣの局部的境界比較動作の結果を出力
するように設定される。全ＩＣ２０からの各ＥＱＯ信号
は、それらを１つの複合大域的比較信号に組合わせるこ
とができるようにボーティング回路３８８に入力され
る。これに参加しないＩＣは、そのＥＱＯ出力をボーテ
ィング回路の動作を妨害しない状態に設定する（図６の
Ｍux２ ５４へのＥＱＯＤＩＳ入力参照）。ボーティン
グ回路３８８の出力は、各ＩＣのＥＱＩ入力に送り返さ
れ、各ＩＣ２０内のＥＱＭが大域的比較信号の発生をモ
ニタすることを可能にしている。全ＩＣ境界に渡って一
致が見られる毎に、各ＩＣ２０からのＥＱＯ出力は総て
可能にされ、ボーティング回路３８８は各ＩＣのＥＱＩ
入力に大域的比較信号を出力する。各ＩＣ２０のＥＱＭ
２２はＥＱＩ入力に応答し、所定のテスト動作を制御す
るためのプロトコルを実行する。テストバスコントロー
ラ３９０は、ＩＮＴ出力をモニタすることによって、大
域的テスト動作がいつ完了し、したがって得られたテス
トデータを検査のために各ＩＣからスキャンアウトでき
るかを判断することができる。

【００８８】ＩＣ構成にＥＱＭのみを用いる場合 この開示においては、事象識別アーキテクチャを、ＥＱ
Ｃ２４とＥＱＭ２２との両方で構成されるものとして説
明したが、ＥＱＣｓ２４を実現するための充分な論理が
ＩＣにない場合はＥＱＭ２２だけを用いることが可能で
ある。ＥＱＭ２２のみを用いた場合、ＥＱＩ入力はＥＱ
Ｍのプロトコルを開始および停止するための単一事象入
力として働く。ＥＱＭの動作は同じままであり、唯一の
違いは、テスト動作の識別条件がＩＣ内部で任意に生成
される代わりに、ＥＱＩピンを介して常にＩＣに入力さ
れなければならないことである。ＩＣがＥＱＣｓまたは
類似の比較回路を含まない場合には内部識別が起こらな
いことから、ＥＱＯピンは、ＥＱＭコントローラ３８か
らのＥＯＴステータス信号またはＭux２ ５４（図６参
照）を介してのＥＱＯＤＩＳ信号を出力するためだけに
用いられる。

【００８９】異なるＩＣアーキテクチャに本アーキテク
チャを用いる場合 本開示においては、事象識別アーキテクチャを、図２の
一般的なＩＣアーキテクチャに含まれるものとして説明
したが、これを他のタイプのＩＣアーキテクチャにも用
いることができる。本アーキテクチャを実現した２つの
ＩＣアーキテクチャを図２０および２１において示す。
これらＩＣアーキテクチャは、これらが入力信号、入力
信号を受けるためのテスト論理および事象識別アーキテ
クチャのみを備えている点において図２に示したものと
異なる。

【００９０】ディジタル信号モニタ 図２０のディジタル信号モニタＩＣ３９２は、ＴＣＲ１
４、ＴＭＥＭ２８、ＥＱＣｓ２４、ＥＱＭ２２およびＴ
ＡＰインタフェース１２によって構成されている。この
ＴＡＰは、テスト動作を設定したりテストの結果を抽出
するためのＩＣ３９２への直列アクセスをもたらしてい
る。各ディジタル信号は、モニタリングのためにＴＣＲ
１４およびＴＭＥＭ２８に入力され、予期されるデータ
に対する比較のためにＥＱＣｓ２４に入力される。動作
中、ＥＱＭ２２は、ＥＱＣｓ２４またはＥＱＩ入力から
事象入力を受け、所定のプロトコルの実行を開始する。
事象が受信されるとプロトコルが開始され、ＥＱＭ２２
はＴＣＲ１４およびＴＭＥＭ２８にデータのモニタリン
グを開始させる制御を出力する。ＴＣＲ１４は、単一デ
ータ入力パターンをサンプルするか或いはデータ入力パ
ターンストリームを圧縮するように設定することが可能
である。ＴＭＥＭ２８は、複数データ入力パターンを格
納するように設定できる。プロトコルが完了すると、Ｅ
ＱＭ２２は、ＴＣＲ１４およびＴＭＥＭ２８に制御を出
力し、これらにデータのモニタリングを停止させる。テ
ストの完了後、ＴＣＲ１４およびＴＭＥＭ２８に格納さ
れたデータを検査のためにＴＡＰインタフェースを介し
てスキャンアウトすることができる。

【００９１】アナログ信号モニタ 図２１のアナログ信号モニタＩＣ３９４は、ＴＣＲ１
４、ＴＭＥＭ２８、ＥＱＣｓ２４、ＥＱＭ２２、ＴＡＰ
１２、アナログマルチプレクサ３９６、およびアナログ
−ディジタル変換器（ＡＤＣ）３９８を含んでいる。ア
ナログ信号モニタ３９４は、アナログマルチプレクサ３
９６において複数のアナログ信号入力を受ける。このマ
ルチプレクサは、アナログ信号入力のうちのＡＤＣ３９
８に入力される１つを選択する。ＡＤＣ３９８は、この
アナログ信号入力をアナログ信号の電圧を表すディジタ
ルパターンに変換する。１つの変換が完了すると、変換
は反復される。このため、アナログ信号の電圧が変化す
るにしたがってＡＤＣ３９８のディジタル出力は、アナ
ログ信号の新しい電圧を反映して変化する。アナログ信
号がディジタル形式に変換されると、このアナログモニ
タは、図２０のディジタル信号モニタと全く同じように
動作する。

【００９２】ＡＤＣ３９８からのディジタルパターン出
力はＴＣＲ１４およびＴＭＥＭ２８にモニタリングのた
めに入力され、予期されるデータに対する比較のために
ＥＱＣ₂ ２４に入力される。ＥＱＭ２２は、ＥＱＣｓ２
４またはＥＱＩ入力から事象入力を受け、所定のプロト
コルの実行を開始する。事象が受信されると、プロトコ
ルが開始されＥＱＭは、ＴＣＲ１４およびＴＭＥＭ２８
にＡＤＣから出力されるディジタルパターン出力のモニ
タリングを開始するための制御を出力する。このＴＣＲ
は単一ディジタルパターンをサンプするか或いはディジ
タルパターンのストリームを圧縮するように設定するこ
とができる。ＴＭＥＭ２４は複数のディジタルパターン
を格納するように設定することができる。このプロトコ
ルが完了すると、ＥＱＭ２２はＴＣＲ１４およびＴＭＥ
Ｍ２４に制御を出力し、これらにデータのモニタリング
を停止させる。テストの完了後、ＴＣＲ１４およびＴＭ
ＥＭ２４に格納されたデータを検査のためにＴＡＰイン
タフェースを介してスキャンアウトすることができる。

【００９３】本発明は、１１４9.１Sampleインストラク
ションの上述した問題を克服し、単一のデータパターン
をただサンプリングする以上の他のテスト機能を行う方
法をもたらす。本発明をＩＣ自体に埋め込むことが可能
なことから、オンラインテスト動作を実施するために外
部制御入力の同期化および識別をもたらすように回路基
板に外部回路を加える必要はない。また、本発明を可能
にしてテスト動作を制御する場合、これはＩＣのＴＡＰ
とは無関係に動作し、異なるＩＣが異なる時間において
異なるテストを行うことを可能にしている。全ＩＣに対
する大域的テスト制御入力の代わりに各ＩＣにおいて局
部テスト制御を備えることで回路基板レベルにおけるテ
ストを分散させる。

【００９４】重要なことは、本発明のホストＩＣが正常
に動作している間に境界テスト論理を可能にする能力
が、基板構造上の各ＩＣ間の高速データ転送をテストす
ることを可能にしていることである。この方法を用い
て、機能中の回路の複数ＩＣ間に生じ得るタイミング依
存および／または間欠的データ転送障害を検出すること
が可能となる。この種の障害は、基板構造を物理的にプ
ローブすることなしには、検出することが不可能ではな
いとしても極めて難しい。

【００９５】表面取付技術を用いた最新技術の基板構成
においては、機能中の基板をプローブするための物理的
アクセスは極めて限られており、全く存在しない場合も
ある。また、超高速技術を用いて構成された回路におい
ては、プロービング計器に関わる電気的負荷がプローブ
される信号の動作に影響を与え、回路を誤動作させるこ
とが有り得る。

【００９６】本発明は、回路構成の物理的プロービング
が不可能な場またはプロービングが基板の動作に影響を
与える場合に、高速と関連した問題に対してテストをす
る別法をもたらすものである。本発明はＩＣ内に構成す
ることが可能なことから、工場のテスト施設から送り出
された後に製品内にそのままで存在する。したがって、
これを、システムインテグレーション、環境試験および
現地サービスおよび修理等の製品ライフサイクルの他の
段階において再利用することができる。

【００９７】以上、本発明の推奨実施例を詳細に説明し
たが、添付の請求の範囲によって明確にされる本発明の
主旨および範囲から逸脱することなしに種々の変更、転
換、改変をここになし得ることは理解すべきである。以
上の記載に関連して以下の事項を開示する。 （１）指定事象の個別の発生を検出する段階と、指定事
象の発生の回数をカウントする段階と、指定事象の所定
数発生の検出に応答してテストを実行する段階と、を含
むことを特徴とする回路をテストする方法。 （２）前記カウントする段階および実行する段階を所定
回数反復する段階をさらに含み、指定事象の所定数発生
は各反復毎に異なり得ることを特徴とする前記（１）記
載の方法。 （３）第２の指定事象を検出する段階と、第２指定事象
の発生数をカウントする段階と、第２指定事象の所定数
発生の検出に応答してテストを停止する段階と、をさら
に含むことを特徴とする前記（１）記載の方法。 （４）第１指定事象の発生数をカウントする段階と、テ
ストを実行する段階と第２指定事象の発生数をカウント
する段階とテストを停止する段階との各段階を所定回数
反復する段階をさらに含み、第１指定事象の所定発生数
および第２指定事象の所定発生数は各反復毎に異なり得
ることを特徴とする前記（３）記載の方法。 （５）前記テストを停止する段階が、第２指定事象の所
定数発生後の所定数のクロックサイクルの検出に応答し
てテストを停止する段階を含むことを特徴とする前記
（３）記載の方法。 （６）第１事象の発生数をカウントする段階と、第１事
象の所定数発生の検出に応答してテストを実行する段階
と、第２事象の発生数をカウントする段階と、第２事象
所定数発生の検出後にテストを停止する段階との各段階
を所定回数反復する段階をさらに含み、第１指定事象の
所定発生数、クロックサイクルの所定数および第２指定
事象所定発生数は各反復毎に異なり得ることを特徴とす
る前記（５）記載の方法。 （７）テストを開始する段階が、第１事象の所定数発生
の検出後に所定数のクロックサイクルについて休止する
段階と、休止後にテストを実行する段階とを含むことを
特徴とする前記（５）記載の方法。 （８）第１事象の発生数をカウントする段階と、第１事
象の所定数発生の検出後に所定数のクロックサイクルに
ついて休止する段階と、休止後にテストを実行する段階
と、第２事象の発生数をカウントする段階と第２事象の
所定数発生の検出後にテストを停止する段階との各段階
を所定回数反復する段階をさらに含み、第１指定事象の
所定発生数、第２指定事象の所定発生数、休止のクロッ
クサイクルの所定数および前記第１事象検出後のクロッ
クサイクルの所定数は各反復毎に異なり得ることを特徴
とする前記（７）記載の方法。 （９）前記実行する段階は、所定数のクロックサイクル
の間テストを実行する段階であり、テストを所定数のク
ロックの間休止する段階と、テスト所定数のクロックの
間再開する段階とをさらに含むことを特徴とする前記
（１）記載の方法。 （10）前記休止する段階および再開する段階を所定回数
反復する段階をさらに含み、休止のための所定数のクロ
ックおよび再開のための所定クロックは各反復毎に異な
り得ることを特徴とする請求項９記載の方法。・ （11）前記実行する段階は、指定事象の所定数発生を検
出した後に所定数のクロックサイクルの間休止し、休止
後にテストを実行する段階を含むことを特徴とする前記
（１）記載の方法。 （12）指定事象の個別の発生を検出する回路と、指定事
象の発生数をカウントする回路と、指定事象の所定数発
生の検出に応答してテストを実行する回路とを含むこと
を特徴とする回路をテストする回路。 （13）前記テストを所定回数反復する回路をさらに含む
ことを特徴とする前記（12）記載の回路。 （14）第２の指定事象を検出する回路と、第２指定事象
の発生数をカウントする回路と、第２指定事象の所定数
発生の検出に応答してテストを停止させる回路とをさら
に含むことを特徴とする前記（12）記載の回路。 （15）前記カウントする回路および前記停止させる回路
に応答して前記テストを所定回数反復する回路をさらに
含むことを特徴とする前記（14）記載の回路。 （16）前記停止させる回路は、第２指定事象の所定数発
生の所定数のクロックサイクル後にテストを停止させる
回路を含むことを特徴とする前記（14）記載の回路。 （17）第１事象の発生数をカウントする回路と、第２事
象の発生数をカウントする回路と、第２事象の所定発生
数の検出後にテストを停止させる回路とに応答して、テ
ストを所定回数反復する回路をさらに含むことを特徴と
する前記（16）記載の回路。 （18）テストを開始する回路が、第１事象の所定数発生
の検出後に所定数のクロックサイクルだけ休止をさせる
回路と、休止後にテストを実行する回路とを含むことを
特徴とする前記（16）記載の回路。 （19）第１事象の発生数をカウントする回路と、休止を
させる回路と、休止後にテストを実行する回路と、第２
事象の発生数をカウントする回路と、第２事象の所定数
発生の検出後にテストを停止させる回路とに応答してテ
ストを所定回数反復する回路をさらに含むことを特徴と
する前記（18）記載の回路。 （20）前記実行する回路は、所定数のクロックサイクル
の間テストを実行する回路であり、所定クロック数の間
休止させる回路と所定クロック数の間テストを再開する
回路とをさらに含むことを特徴とする前記（12）記載の
回路。 （21）休止させる回路および再開する開路に応答してテ
ストを継続する回路をさらに含むことを特徴とする前記
（20）記載の回路。 （22）前記実行する回路は、指定事象の所定数発生の検
出後に所定数のクロックサイクルの休止をし、休止後に
テストを実行する回路を含むことを特徴とする前記（1
2）記載の回路。 （23）指定事象の個別の発生を検出する回路と、指定事
象の発生数をカウントする回路と、事象の所定の発生中
においてテストを実行する回路と、を含むことを特徴と
する回路のテストをする回路。 （24）カウントする回路および実行する回路に応答して
テストを反復する回路をさらに含むことを特徴とする前
記（23）記載の方法。 （25）本発明は、アーキテクチャを実質的にテストする
事象によって識別するテストアーキテクチャである。事
象識別アーキテクチャが、識別事象を検出するための内
部メモリを備えた事象識別セル（24ａ、ｂ）を含んでい
る。事象識別セル（24ａ、ｂ）は、一致が発生した時点
を示す信号を出力し、これを事象識別モジュール（22）
によって解釈する。この事象識別モジュールにはテスト
セルレジスタ（14、16）及びテストメモリ（28）を含む
ことができる。通常のシステム動作中に回路内のテスト
論理を起動するために必要なタイミング及び制御をもた
らすために回路内に組込むことのできるいくつかのプロ
トコルを提供する。

【図面の簡単な説明】

【図１】ＩＥＥＥ１１４9.１境界走査アーキテクチャを
実現した集積回路を示す図である。

【図２】本発明のテストアーキテクチャのブロック図で
ある。

【図３】事象識別セルのブロック図である。

【図４】事象識別セルの別の実施例のブロック図であ
る。

【図５】事象識別モジュールのブロック図である。

【図６】事象識別モジュールコントロラのブロック図で
ある。

【図７】事象識別モジュールコントローラの状態マシン
がどのようにしてテストプロトコルを選択するかを示す
フローチャートである。

【図８】テストプロトコルの状態図である。

【図９】テストプロトコルの状態図である。

【図１０】テストプロトコルの状態図である。

【図１１】テストプロトコルの状態図である。

【図１２】テストプロトコルの状態図である。

【図１３】テストプロトコルの状態図である。

【図１４】テストプロトコルの状態図である。

【図１５】テストプロトコルの状態図である。

【図１６】テストプロトコルの状態図である。

【図１７】テストプロトコルの状態図である。

【図１８】本発明のテストアーキテクチャを備えた複数
のサブ回路を含む回路基板のブロック図である。

【図１９】本発明を用いたディジタル信号モニタのブロ
ック図である。

【図２０】本発明を用いたアナログ信号モニタのブロッ
ク図である。

【符号の説明】

１０ ＩＣ １２ テストアクセスポート（ＴＡＰ） １４ 入力テストセルレジスタ（ＴＣＲ１） １６ 出力テストセルレジスタ（ＴＣＲ２） １８ 機能論理 ２０ ＩＣ ２２ 事象識別モジュール（ＥＱＭ） ２４ 事象識別セル ２８ テストメモリ ３０ 排他的否定論理和ゲート ３２ 走査メモリセル ３３ マルチプレクサ ３４ ＯＲゲート ３６ 走査メモリセル ３７ マルチプレクサ ３８ 有限状態マシンコントローラ ４０ コマンドレジスタ ４２ ループカウンタ ４４ 事象カウンタ ４６ 事象カウントメモリ ４８ 有限状態マシン ５０ ＡＮＤゲート ５２ マルチプレクサ（Ｍux１） ５４ マルチプレクサ（Ｍux２） ３８８ ボーティング回路 ３９０ テストバスコントローラ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 G01R 13/28

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 集積回路上の機能回路をテストする方法
   であって、 （Ａ）前記機能回路に発生する特定事象を示す第１のテ
   ストデータを、前記機能回路に接続されたテスト回路へ
   ローディングするステップ、前記第１のテストデータを
   ローディングするステップは、集積回路に特有のテスト
   アクセスポートを介して前記第１のテストデータを通す
   ステップを有し、 （Ｂ）所定回数を示す第２のテストデータをローディン
   グするステップ、前記第２のテストデータをローディン
   グするステップは、集積回路に特有のテストアクセスポ
   ートを介して前記第２のテストデータを通すステップを
   有し、 （Ｃ）前記機能回路を通常動作するステップ、 （Ｄ）前記機能回路の動作を観察するために、前記テス
   ト回路の少なくとも一部を前記機能回路と同期して動作
   するステップ、 （Ｅ）前記機能回路の通常の動作中に、前記機能回路に
   発生する特定事象の各々の発生を、前記テスト回路にお
   いて検出するステップ、 （Ｆ）前記機能回路における特定事象の発生回数を、前
   記テスト回路においてカウントするステップ、及び （Ｇ）前記特定事象の所定の発生回数を検出するステッ
   プに応答して前記機能回路上でテストを実行するステッ
   プ、 を有することを特徴とする方法。
2. 【請求項２】 集積回路上の機能回路をテストするため
   の回路であって、 （Ａ）前記機能回路と共に少なくとも部分的に動作する
   ように、前記機能回路に接続された、集積回路上のテス
   ト回路、前記テスト回路は、前記機能回路に接続された
   境界走査回路と、前記境界走査回路に接続された事象識
   別回路と、前記境界走査回路と前記事象識別回路に接続
   されたテストアクセスポート回路を有し、 （Ｂ）前記事象識別回路は、前記機能回路の通常の動作
   中に発生する特定事象を示す第１のテストデータを前記
   テストアクセスポートから受信するための第１のテスト
   回路と、前記機能回路の通常の動作中に発生する特定事
   象の各々の発生を検出する検出回路を含み、 （Ｃ）前記事象識別回路は、前記機能回路の通常の動作
   中に発生する特定事象の発生回数をカウントするための
   カウント回路を含み、 （Ｄ）前記事象識別回路は、前記テストアクセスポート
   から、所定回数を示す第２のテストデータを受信するた
   めの第２のテスト回路を含み、且つ （Ｅ）前記事象識別回路は、前記特定事象の所定の発生
   回数を検出する事象識別回路に応答して、前記境界走査
   回路を介して前記機能回路上でテストを実行するテスト
   回路を含む、 ことを特徴とする回路。