JP3263200B2 - 同期信号生成回路及び分周回路 - Google Patents

同期信号生成回路及び分周回路

Info

Publication number
JP3263200B2
JP3263200B2 JP23355893A JP23355893A JP3263200B2 JP 3263200 B2 JP3263200 B2 JP 3263200B2 JP 23355893 A JP23355893 A JP 23355893A JP 23355893 A JP23355893 A JP 23355893A JP 3263200 B2 JP3263200 B2 JP 3263200B2
Authority
JP
Japan
Prior art keywords
frequency
signal
circuit
dividing
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23355893A
Other languages
English (en)
Other versions
JPH0795068A (ja
Inventor
隆浩 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23355893A priority Critical patent/JP3263200B2/ja
Publication of JPH0795068A publication Critical patent/JPH0795068A/ja
Application granted granted Critical
Publication of JP3263200B2 publication Critical patent/JP3263200B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は同期信号生成回路及び分
周回路に係り、詳しくは高周波数の信号を分周した分周
信号を、基準信号に同期させる同期信号生成回路及びそ
の同期信号生成回路に使用される分周回路に関する。
【０００２】複数の装置間、例えば、ディスクドライブ
と、ディスクコントローラとの間でデータの転送を行う
場合、装置毎にその動作のタイミングを決定するクロッ
クの周波数が異なっていたり、クロックの位相がずれて
いたりする。そのため、複数の装置のクロックを同期さ
せる必要がある。
【０００３】
【従来の技術】従来から同期信号生成回路として、図７
に示されるＰＬＬ（phase locked loop ）形式のものが
提案されている。電圧制御発振器（ＶＣＯ）４は入力電
圧に応じた周波数信号ｆｖを出力する。分周回路２０は
周波数信号ｆｖを入力し、それを分周した分周信号ｆｐ
を同期信号として出力する。位相比較器１は、分周信号
ｆｐと別の装置のクロックである基準周波数の基準信号
ｆｒとを入力する。位相比較器１は両者の位相を比較
し、その比較結果に基づく位相差信号Ｓ１を出力する。
チャージポンプ回路２は位相差信号Ｓ１を入力し、その
信号Ｓ１に基づく電圧信号Ｄｏを出力する。ローパスフ
ィルタ（ＬＰＦ）３は電圧信号Ｄｏを入力し、それを平
滑した制御電圧信号ＶＴを、ＶＣＯ４に出力する。
【０００４】このような動作が繰り返し実行されること
によって、分周信号ｆｐの周波数及び位相は、最終的に
基準信号ｆｒの周波数及び位相に同期される。
【０００５】
【発明が解決しようとする課題】ところが、分周信号ｆ
ｐが基準信号ｆｒに同期するのに要する時間は、両者の
位相差及び周波数差の違いで異なる。この同期に要する
時間は個々の同期信号生成回路の能力によっても異なる
が、分周信号ｆｐ及び基準信号ｆｒの位相差及び周波数
差が小さいほど分周信号ｆｐは基準信号ｆｒに速く同期
しやすい。
【０００６】そのため、従来の同期信号生成回路では、
同期開始時において基準信号ｆｒと分周信号ｆｐとの位
相を比較して分周開始点を基準信号ｆｒの位相に近づけ
る操作は行われていた。
【０００７】しかしながら、分周回路２０の分周比は、
同期を開始するまでのＶＣＯ４の発振周波数、設計上で
の考慮等、ＶＣＯ４の能力に応じて予め設定されてい
た。同期開始時に、分周信号ｆｐと基準信号ｆｒとの周
波数差が大きいと、最初に位相差が小さくても次のサイ
クルで位相差が大きくなり、上記分周開始点の制御の効
果が薄れてしまう。また、ＶＣＯがチップ内に内蔵され
ているような場合では、製造上のばらつき等により、個
々のＶＣＯで能力が異なっている場合もある。そのた
め、単に分周信号と基準信号との位相差を考慮して分周
開始点を制御するだけでは効果に乏しい。
【０００８】本発明は上記事情を鑑みてなされたもので
あって、その目的は、電圧制御発振器の周波数信号の分
周タイミング及び分周比を制御することにより、同期に
要する時間を短くすることにある。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。電圧制御発振器４は入力電圧に応じた周波数
信号ｆｖを出力する。分周回路５は周波数信号ｆｖを入
力し、それを分周した分周信号ｆｐを同期信号として出
力する。位相比較器１は、分周信号ｆｐと基準周波数の
基準信号ｆｒとを入力し、両者の位相を比較し、その比
較結果に基づく位相差信号Ｓ１を出力する。チャージポ
ンプ回路２は位相差信号Ｓ１を入力し、その信号Ｓ１に
基づく電圧信号Ｄｏを出力する。ローパスフィルタ３は
電圧信号Ｄｏを入力し、それを平滑した制御電圧信号Ｖ
ＴをＶＣＯ４に出力する。
【００１０】分周回路５は、分周比設定回路６と、タイ
ミング設定回路７と、分周部８とを備えている。分周比
設定回路６は、基準信号ｆｒの１サイクルにおける周波
数信号ｆｖのパルス数を分周比として出力する。タイミ
ング設定回路７は、基準信号ｆｒに基づいて周波数信号
ｆｖを分周する分周タイミングを設定する。分周部８
は、分周比と分周タイミングとに基づいて周波数信号ｆ
ｖを分周する。
【００１１】
【作用】基準信号ｆｒの１サイクルにおける周波数信号
ｆｖの周波数が分周比として設定される。そのため、同
期開始時点において、分周信号ｆｐは基準信号ｆｒにほ
ぼ同期するような信号となる。それ以降、従来通りのＰ
ＬＬとして動作し、基準信号ｆｒに対する分周信号ｆｐ
の同期が短時間で完了する。
【００１２】
【実施例】以下、本発明を具体化した一実施例を図２〜
図５に従って説明する。尚、説明の便宜上、図１，図７
と同様の構成については同一の符号を付して説明する。
【００１３】図２には本実施例の同期信号生成回路１０
が示されている。同期信号生成回路１０は位相比較器
１、チャージポンプ回路２、ＬＰＦ３、ＶＣＯ４及び分
周回路５を備えている。
【００１４】ＶＣＯ４は入力電圧に応じた周波数信号ｆ
ｖを出力する。分周回路５は周波数信号ｆｖを入力し、
それを分周した分周信号ｆｐを同期信号として出力す
る。位相比較器１は、分周信号ｆｐと別の装置のクロッ
クである基準周波数の基準信号ｆｒとを入力する。位相
比較器１は両者の位相を比較し、その比較結果に基づく
位相差信号Ｓ１を出力する。
【００１５】チャージポンプ回路２は位相差信号Ｓ１を
入力し、その信号Ｓ１に基づく電圧信号Ｄｏを出力す
る。ＬＰＦ３は抵抗及びコンデンサを備えた積分回路か
らなり、電圧信号Ｄｏを平滑して高周波パルス成分を除
去した制御電圧信号ＶＴを、ＶＣＯ４に出力する。
【００１６】図３には分周回路５の詳細が示されてい
る。分周比設定回路６はロック開始信号ＳＬがＨレベル
になると、図４に示すようにその直後の基準信号ｆｒの
立ち上がりエッジを基準として、基準信号ｆｒの１サイ
クルにおける周波数信号ｆｖのパルスを計数する。な
お、この計数は分周信号ｆｐのデューティを５０％に設
定するために、周波数信号ｆｖを２分周している。そし
て、設定回路６はその計数値を周波数信号ｆｖの分周比
として記憶し、比較回路１２に分周比信号ＤＲを出力す
る。本実施例では計数値をαとしている。また、設定回
路６は分周タイミング設定回路７にイネーブル信号ＴＥ
を出力する。
【００１７】分周タイミング設定回路７はイネーブル信
号ＴＥがＨレベルになると、最初の周波数信号ｆｖの立
ち上がりエッジを検出し、分周部８を構成するＶＣＯカ
ウンタ１１にイネーブル信号ＣＥを出力する。
【００１８】ＶＣＯカウンタ１１はイネーブル信号ＣＥ
がＨレベルになると、周波数信号ｆｖの計数を開始し、
その計数値ＳＶを比較回路１２に出力する。カウンタ１
１は比較回路１２からＬレベルのリセット信号ＲＳＴが
入力されると、リセットされる。
【００１９】比較回路１２は随時、分周比信号ＤＲと計
数値ＳＶとを比較し、両者が一致するとＶＣＯ分周器１
３にイネーブル信号ＤＥを出力するとともに、カウンタ
１１にＬレベルのリセット信号ＲＳＴを出力する。
【００２０】ＶＣＯ分周器１３はイネーブル信号ＤＥが
Ｈレベルのとき、周波数信号ｆｖの最初の立ち上がりエ
ッジが入力されると、周波数信号ｆｖを分周し、分周信
号ｆｐを出力する。
【００２１】その結果、図５に示すように、分周回路５
からは周波数信号ｆｖを分周比２αで分周した分周信号
ｆｐが、基準信号ｆｒにほぼ同期した状態で出力され
る。以後、通常のＰＬＬ回路の動作が実行されることに
よって、ＶＣＯ４の周波数信号ｆｖは最終的に基準信号
ｆｒの逓倍にロックされ、分周信号ｆｐの周波数及び位
相は基準信号ｆｒの周波数及び位相に同期される。
【００２２】なお、図６に示すように、分周タイミング
の開始点は、基準信号ｆｒの立ち上がりエッジから所定
数（例えば３つ）のパルスを計数した時点を基準として
設定するようにしてもよい。
【００２３】
【発明の効果】以上詳述したように、本発明によれば、
電圧制御発振器の周波数信号の分周タイミング及び分周
比を制御することにより、周波数信号を分周した分周信
号を、基準信号にほぼ同期した状態で出力させることが
できる。よって、同期に要する時間を短くすることがで
きる優れた効果がある。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】一実施例を示す回路図である。
【図３】分周回路を示すブロック図である。
【図４】基準信号に対する周波数信号の分周開始タイミ
ングを示す説明図である。
【図５】基準信号に対する周波数信号の分周タイミング
を示す説明図である。
【図６】基準信号に対する周波数信号の分周開始タイミ
ングの別例を示す説明図である。
【図７】従来例を示す回路図である。
【符号の説明】
１ 位相比較器 ２ チャージポンプ ３ ローパスフィルタ（ＬＰＦ） ４ 電圧制御発振器（ＶＣＯ） ５ 分周回路 ６ 分周比設定回路 ７ タイミング設定回路 ８ 分周部 Ｄｏ 電圧信号 ｆｐ 分周信号 ｆｒ 基準信号 ｆｖ 周波数信号 Ｓ１ 位相差信号 ＶＴ 制御電圧信号
フロントページの続き (56)参考文献 特開 平４−262620（ＪＰ，Ａ) 特開 昭57−190426（ＪＰ，Ａ) 特開 平５−152950（ＪＰ，Ａ) 実開 平３−86635（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/18 H03L 7/199

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力電圧に応じた周波数信号を出力する
    電圧制御発振器と、 前記周波数信号を分周した分周信号を出力する分周回路
    と、 基準周波数の基準信号と前記分周信号との位相を比較し
    て位相差信号を出力する位相比較器と、 前記位相差信号に基づく電圧信号を出力するチャージポ
    ンプ回路と、 前記電圧信号を平滑した制御電圧信号を前記電圧制御発
    振器に出力するローパスフィルタとを備えた同期信号生
    成回路において、 前記分周回路は、 前記基準信号の１サイクルにおける前記周波数信号のパ
    ルス数を分周比として出力する分周比設定回路と、前記 基準信号に基づいて前記周波数信号を分周する分周
    タイミングを設定するタイミング設定回路と、前記分周比と前記分周タイミングと に基づいて前記周波
    数信号を分周する分周部と、 を備えることを特徴とする同期信号生成回路。
  2. 【請求項２】 基準周波数の基準信号と発振器から出力
    される周波数信号を分周した信号との位相を比較するこ
    とにより該周波数信号の周波数を制御する同期信号生成
    回路に使用される分周回路であって、 前記分周回路は、 前記基準信号の１サイクルにおける前記周波数信号のパ
    ルス数を分周比として出力する分周比設定回路と、 前記基準信号に基づいて前記周波数信号を分周する分周
    タイミングを設定するタイミング設定回路と、 前記分周比と前記分周タイミングとに基づいて前記周波
    数信号を分周する分周部と、 を備えることを特徴とする分周回路。
JP23355893A 1993-09-20 1993-09-20 同期信号生成回路及び分周回路 Expired - Lifetime JP3263200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23355893A JP3263200B2 (ja) 1993-09-20 1993-09-20 同期信号生成回路及び分周回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23355893A JP3263200B2 (ja) 1993-09-20 1993-09-20 同期信号生成回路及び分周回路

Publications (2)

Publication Number Publication Date
JPH0795068A JPH0795068A (ja) 1995-04-07
JP3263200B2 true JP3263200B2 (ja) 2002-03-04

Family

ID=16956955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23355893A Expired - Lifetime JP3263200B2 (ja) 1993-09-20 1993-09-20 同期信号生成回路及び分周回路

Country Status (1)

Country Link
JP (1) JP3263200B2 (ja)

Also Published As

Publication number Publication date
JPH0795068A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
US5970110A (en) Precise, low-jitter fractional divider using counter of rotating clock phases
JP3094977B2 (ja) Ｐｌｌ回路
JP2795323B2 (ja) 位相差検出回路
JP2841693B2 (ja) Ｐｌｌ周波数シンセサイザ
US6556086B2 (en) Fractional-N synthesizer and method of synchronization of the output phase
JP3367465B2 (ja) 発振周波数調整装置
JP3331115B2 (ja) 周波数位相同期回路
JP3098471B2 (ja) 低電源用半導体装置
JP2817676B2 (ja) Ｐｌｌ周波数シンセサイザ
JP4015254B2 (ja) ロック検出回路及びｐｌｌ周波数シンセサイザ
US6526374B1 (en) Fractional PLL employing a phase-selection feedback counter
US5281863A (en) Phase-locked loop frequency-multiplying phase-matching circuit with a square-wave output
US7479814B1 (en) Circuit for digital frequency synthesis in an integrated circuit
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JPH10173498A (ja) 可変遅延回路
JP2836555B2 (ja) Ｐｌｌ回路
JPS61196619A (ja) 位相引込回路
US6285260B1 (en) Phase-locked loop having circuit for synchronizing starting points of two counters
JPH0795068A (ja) 同期信号生成回路
JP3079943B2 (ja) Ｐｌｌ回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
JPH07120944B2 (ja) Ｐｌｌ回路
US6559725B1 (en) Phase noise reduction system for frequency synthesizer and method thereof
JPH07111454A (ja) 高速切替周波数シンセサイザ回路
JPH04215338A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12