JP3299486B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3299486B2 JP3299486B2 JP27567297A JP27567297A JP3299486B2 JP 3299486 B2 JP3299486 B2 JP 3299486B2 JP 27567297 A JP27567297 A JP 27567297A JP 27567297 A JP27567297 A JP 27567297A JP 3299486 B2 JP3299486 B2 JP 3299486B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- dummy pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、特に多層配線の
平坦化に化学機械研磨を用いる半導体装置およびその製
造方法に関するものである。
平坦化に化学機械研磨を用いる半導体装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】多層配線を有する半導体装置では、下地
配線に起因する凹凸を緩和するための層間膜の平坦化
は、重要な技術の一つである。平坦化技術の一つとし
て、近年、化学機械研磨（以後ＣＭＰと記述する）が普
及しつつある。このＣＭＰ法は、シリカ粒子を含む研磨
液を注ぎながら定盤に貼り付けた研磨パッドにウエハを
押しつけ、ウエハに荷重をかけながら定盤を回転させ
て、ウエハ表面の凸部のみを選択的に研磨することで、
平坦化する方法である。ＣＭＰについては例えば、特開
平４−１５５９２７号公報および特開平６−２７５６１
６号公報にその方法が開示されている。また、ＣＭＰを
行うとき、下地配線の疎密による平坦性の違いを抑制す
るために、配線のダミーパターンを使用する方法が特開
平７−７４１７５号公報に開示されている。さらに、特
開平７−７４１７５号公報では層間絶縁膜として、ＣＭ
Ｐの研磨速度の遅いプラズマ窒化膜と、研磨速度の速い
シリコン酸化膜の２種類の膜を採用することで、研磨の
ストップ機能を高め、層間絶縁膜の過度の研磨が防止さ
れ、平坦化が実現されることも示している。
配線に起因する凹凸を緩和するための層間膜の平坦化
は、重要な技術の一つである。平坦化技術の一つとし
て、近年、化学機械研磨（以後ＣＭＰと記述する）が普
及しつつある。このＣＭＰ法は、シリカ粒子を含む研磨
液を注ぎながら定盤に貼り付けた研磨パッドにウエハを
押しつけ、ウエハに荷重をかけながら定盤を回転させ
て、ウエハ表面の凸部のみを選択的に研磨することで、
平坦化する方法である。ＣＭＰについては例えば、特開
平４−１５５９２７号公報および特開平６−２７５６１
６号公報にその方法が開示されている。また、ＣＭＰを
行うとき、下地配線の疎密による平坦性の違いを抑制す
るために、配線のダミーパターンを使用する方法が特開
平７−７４１７５号公報に開示されている。さらに、特
開平７−７４１７５号公報では層間絶縁膜として、ＣＭ
Ｐの研磨速度の遅いプラズマ窒化膜と、研磨速度の速い
シリコン酸化膜の２種類の膜を採用することで、研磨の
ストップ機能を高め、層間絶縁膜の過度の研磨が防止さ
れ、平坦化が実現されることも示している。
【０００３】なお、配線のダミーパターンに関する技術
は、化学機械研磨以外の平坦化方法ではより以前から知
られており、例えば、特開昭６１−２７６３４５号公報
に開示されている。また、ダミーパターンを自動配置配
線システムにより発生させる技術が特開平２−２４０９
４６号公報に開示されている。さらにダミーパターンに
金属配線を用いず絶縁膜を用いることにより、寄生容量
が増加しない方法が、特開平６−６９２０１号公報に開
示されている。
は、化学機械研磨以外の平坦化方法ではより以前から知
られており、例えば、特開昭６１−２７６３４５号公報
に開示されている。また、ダミーパターンを自動配置配
線システムにより発生させる技術が特開平２−２４０９
４６号公報に開示されている。さらにダミーパターンに
金属配線を用いず絶縁膜を用いることにより、寄生容量
が増加しない方法が、特開平６−６９２０１号公報に開
示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
従来技術においては、以下の課題が存在する。特開平７
−７４１７５号公報に開示されているように、配線層を
ダミーパターンとして用いた場合、配線間のスペースが
狭いと寄生容量が増加し、動作速度が遅くなるという課
題がある。
従来技術においては、以下の課題が存在する。特開平７
−７４１７５号公報に開示されているように、配線層を
ダミーパターンとして用いた場合、配線間のスペースが
狭いと寄生容量が増加し、動作速度が遅くなるという課
題がある。
【０００５】また、ダミーパターンを、配線のスペース
を埋め尽くす様に配置した場合、開発途中のレイアウト
修正が頻繁に発生する段階では、他のレイヤのパターン
を修正するとき、ダミーパターンがない場合は修正の必
要がなくとも、ダミーパターンが存在するために修正が
必要となることがある。この場合、修正に必要とする時
間および費用が増加するという問題が発生する。
を埋め尽くす様に配置した場合、開発途中のレイアウト
修正が頻繁に発生する段階では、他のレイヤのパターン
を修正するとき、ダミーパターンがない場合は修正の必
要がなくとも、ダミーパターンが存在するために修正が
必要となることがある。この場合、修正に必要とする時
間および費用が増加するという問題が発生する。
【０００６】また、ＣＭＰの研磨速度の遅いプラズマ窒
化膜と、研磨速度の速いシリコン酸化膜の２種類の膜を
採用するとき、プラズマ窒化膜は応力が大きく、配線の
信頼性を劣化させるという課題がある。すなわち、窒化
膜とシリコン基板では膨張率が異なり、これが原因で応
力が発生する。そして、アルミニウム配線に対してこの
応力が長期間かかると、ストレスマイグレーションが発
生し、アルミニウム配線が断線するという不良が発生す
る。また、プラズマ窒化膜とシリコン酸化膜ではウエッ
トエッチング速度が極端に異なるため、後工程でコンタ
クトホールを形成するとコンタクトホール内に段がで
き、コンタクトの歩留まりが低下するという問題が発生
する。
化膜と、研磨速度の速いシリコン酸化膜の２種類の膜を
採用するとき、プラズマ窒化膜は応力が大きく、配線の
信頼性を劣化させるという課題がある。すなわち、窒化
膜とシリコン基板では膨張率が異なり、これが原因で応
力が発生する。そして、アルミニウム配線に対してこの
応力が長期間かかると、ストレスマイグレーションが発
生し、アルミニウム配線が断線するという不良が発生す
る。また、プラズマ窒化膜とシリコン酸化膜ではウエッ
トエッチング速度が極端に異なるため、後工程でコンタ
クトホールを形成するとコンタクトホール内に段がで
き、コンタクトの歩留まりが低下するという問題が発生
する。
【０００７】したがって、この発明の目的は、上記問題
点に鑑み、ダミーパターンを用いても、寄生容量が増加
せず、またダミーパターンが存在することによるパター
ン修正頻度の増加のない、半導体装置およびその製造方
法を提供することである。
点に鑑み、ダミーパターンを用いても、寄生容量が増加
せず、またダミーパターンが存在することによるパター
ン修正頻度の増加のない、半導体装置およびその製造方
法を提供することである。
【０００８】
【課題を解決するための手段】この発明の請求項１記載
の半導体装置は、半導体基板上の配線と、この配線が存
在する前記半導体基板上の全面に形成されて上面が平坦
化された層間絶縁膜とを備えた半導体装置であって、前
記層間絶縁膜が、化学機械研磨による研磨速度の遅い下
層層間絶縁膜と、化学機械研磨による研磨速度の早い上
層層間絶縁膜とで構成され、前記配線がダミーパターン
を有し、このダミーパターンと信号線として用いる配線
との距離が、３μｍ以上で２００μｍ以下となるように
設定されている。
の半導体装置は、半導体基板上の配線と、この配線が存
在する前記半導体基板上の全面に形成されて上面が平坦
化された層間絶縁膜とを備えた半導体装置であって、前
記層間絶縁膜が、化学機械研磨による研磨速度の遅い下
層層間絶縁膜と、化学機械研磨による研磨速度の早い上
層層間絶縁膜とで構成され、前記配線がダミーパターン
を有し、このダミーパターンと信号線として用いる配線
との距離が、３μｍ以上で２００μｍ以下となるように
設定されている。
【０００９】上記の構成によれば、半導体基板上の配線
のダミーパターンと信号線として用いる配線との配線間
距離が３μｍ程度で配線間寄生容量は十分に低下し、そ
れ以上の配線間隔では寄生容量は低下しないため、配線
間隔を３μｍ以上とすることにより寄生容量を無視で
き、動作速度は遅くならない。また、ＣＭＰを用いて平
坦化を行ったときに、層間絶縁膜の配線のない中央部で
生じる凹みは、配線間隔２００μｍ以下とすることによ
り小さくなる。すなわち、ダミーパターンが配線パター
ンと２００μｍ程度離れた箇所に存在しても、十分にダ
ミーパターンとして平坦化への効果を発揮することがで
きる。これに伴い、ダミーパターンを配線近傍に配置し
ないため、他のレイヤのパターンを修正するときでも、
ダミーパターンの修正の必要がなくレイアウト修正が容
易になる。さらに、上記のように線間寄生容量は増加し
ないため動作速度の遅延を防止し、また層間絶縁膜の平
坦化を図るとともに、層間絶縁膜が化学機械研磨による
研磨速度の遅い下層層間絶縁膜と、化学機械研磨による
研磨速度の早い上層層間絶縁膜で構成されているので、
製造時に上層層間絶縁膜に対しある程度オーバーエッチ
ングを行っても、下層層間絶縁膜はほとんどエッチング
されない。このような２種類の膜を採用することで、研
磨のストップ機能を高め、平坦化の際に層間絶縁膜の過
度の研磨を防止しかつ配線の信頼性劣化を防止すること
ができる。
のダミーパターンと信号線として用いる配線との配線間
距離が３μｍ程度で配線間寄生容量は十分に低下し、そ
れ以上の配線間隔では寄生容量は低下しないため、配線
間隔を３μｍ以上とすることにより寄生容量を無視で
き、動作速度は遅くならない。また、ＣＭＰを用いて平
坦化を行ったときに、層間絶縁膜の配線のない中央部で
生じる凹みは、配線間隔２００μｍ以下とすることによ
り小さくなる。すなわち、ダミーパターンが配線パター
ンと２００μｍ程度離れた箇所に存在しても、十分にダ
ミーパターンとして平坦化への効果を発揮することがで
きる。これに伴い、ダミーパターンを配線近傍に配置し
ないため、他のレイヤのパターンを修正するときでも、
ダミーパターンの修正の必要がなくレイアウト修正が容
易になる。さらに、上記のように線間寄生容量は増加し
ないため動作速度の遅延を防止し、また層間絶縁膜の平
坦化を図るとともに、層間絶縁膜が化学機械研磨による
研磨速度の遅い下層層間絶縁膜と、化学機械研磨による
研磨速度の早い上層層間絶縁膜で構成されているので、
製造時に上層層間絶縁膜に対しある程度オーバーエッチ
ングを行っても、下層層間絶縁膜はほとんどエッチング
されない。このような２種類の膜を採用することで、研
磨のストップ機能を高め、平坦化の際に層間絶縁膜の過
度の研磨を防止しかつ配線の信頼性劣化を防止すること
ができる。
【００１０】請求項２記載の半導体装置は、半導体基板
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記層間絶縁膜が、化学機械研
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜とで構成され、
前記配線がダミーパターンを有し、このダミーパターン
が半導体チップ周囲のスクライブレーンの部分に存在す
る。スクライブレーンは通常５０〜１００μｍ程度の幅
があり、チップ周辺から約５０μｍには配線レイアウト
が存在するが、請求項１に記載したように配線のダミー
パターンの距離は２００μｍ程度離れていてもダミーパ
ターンとしての効果を有するので、上記のように半導体
チップ周囲のスクライブレーンの部分にダミーパターン
が存在しても十分な平坦化が得られる。また、ダミーパ
ターンと配線間のスペースが十分にあるので配線間寄生
容量が増加する問題も生じずレイアウト修正も容易にで
きる。また、線間寄生容量は増加しないため動作速度の
遅延を防止し、また層間絶縁膜の平坦化を図るととも
に、層間絶縁膜が化学機械研磨による研磨速度の遅い下
層層間絶縁膜と、化学機械研磨による研磨速度の早い上
層層間絶縁膜で構成されているので、製造時に上層層間
絶縁膜に対しある程度オーバーエッチングを行っても、
下層層間絶縁膜はほとんどエッチングされない。このよ
うな２種類の膜を採用することで、研磨のストップ機能
を高め、平坦化の際に層間絶縁膜の過度の研磨を防止し
かつ配線の信頼性劣化を防止することができる。
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記層間絶縁膜が、化学機械研
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜とで構成され、
前記配線がダミーパターンを有し、このダミーパターン
が半導体チップ周囲のスクライブレーンの部分に存在す
る。スクライブレーンは通常５０〜１００μｍ程度の幅
があり、チップ周辺から約５０μｍには配線レイアウト
が存在するが、請求項１に記載したように配線のダミー
パターンの距離は２００μｍ程度離れていてもダミーパ
ターンとしての効果を有するので、上記のように半導体
チップ周囲のスクライブレーンの部分にダミーパターン
が存在しても十分な平坦化が得られる。また、ダミーパ
ターンと配線間のスペースが十分にあるので配線間寄生
容量が増加する問題も生じずレイアウト修正も容易にで
きる。また、線間寄生容量は増加しないため動作速度の
遅延を防止し、また層間絶縁膜の平坦化を図るととも
に、層間絶縁膜が化学機械研磨による研磨速度の遅い下
層層間絶縁膜と、化学機械研磨による研磨速度の早い上
層層間絶縁膜で構成されているので、製造時に上層層間
絶縁膜に対しある程度オーバーエッチングを行っても、
下層層間絶縁膜はほとんどエッチングされない。このよ
うな２種類の膜を採用することで、研磨のストップ機能
を高め、平坦化の際に層間絶縁膜の過度の研磨を防止し
かつ配線の信頼性劣化を防止することができる。
【００１１】請求項３記載の半導体装置は、半導体基板
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記層間絶縁膜が、化学機械研
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜とで構成され、
前記配線がダミーパターンを有し、このダミーパターン
がボンディングパッドの部分に存在する。ボンディング
パッド周辺から５０μｍには配線レイアウトが存在する
が、請求項１に記載したように配線のダミーパターンの
距離は２００μｍ程度離れていてもダミーパターンとし
ての効果を有するので、上記のようにボンディングパッ
ドの部分にダミーパターンが存在しても十分な平坦化が
得られる。また、ダミーパターンと配線間のスペースが
十分にあるので配線間寄生容量が増加する問題も生じず
レイアウト修正も容易にできる。さらに、上記のように
線間寄生容量は増加しないため動作速度の遅延を防止
し、また層間絶縁膜の平坦化を図るとともに、層間絶縁
膜が化学機械研磨による研磨速度の遅い下層層間絶縁膜
と、化学機械研磨による研磨速度の早い上層層間絶縁膜
で構成されているので、製造時に上層層間絶縁膜に対し
ある程度オーバーエッチングを行っても、下層層間絶縁
膜はほとんどエッチングされない。このような２種類の
膜を採用することで、研磨のストップ機能を高め、平坦
化の際に層間絶縁膜の過度の研磨を防止しかつ配線の信
頼性劣化を防止することができる。
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記層間絶縁膜が、化学機械研
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜とで構成され、
前記配線がダミーパターンを有し、このダミーパターン
がボンディングパッドの部分に存在する。ボンディング
パッド周辺から５０μｍには配線レイアウトが存在する
が、請求項１に記載したように配線のダミーパターンの
距離は２００μｍ程度離れていてもダミーパターンとし
ての効果を有するので、上記のようにボンディングパッ
ドの部分にダミーパターンが存在しても十分な平坦化が
得られる。また、ダミーパターンと配線間のスペースが
十分にあるので配線間寄生容量が増加する問題も生じず
レイアウト修正も容易にできる。さらに、上記のように
線間寄生容量は増加しないため動作速度の遅延を防止
し、また層間絶縁膜の平坦化を図るとともに、層間絶縁
膜が化学機械研磨による研磨速度の遅い下層層間絶縁膜
と、化学機械研磨による研磨速度の早い上層層間絶縁膜
で構成されているので、製造時に上層層間絶縁膜に対し
ある程度オーバーエッチングを行っても、下層層間絶縁
膜はほとんどエッチングされない。このような２種類の
膜を採用することで、研磨のストップ機能を高め、平坦
化の際に層間絶縁膜の過度の研磨を防止しかつ配線の信
頼性劣化を防止することができる。
【００１２】請求項４記載の半導体装置は、半導体基板
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンと信号線として用いる配線との
距離が、３μｍ以上で２００μｍ以下となるように設定
され、前記ダミーパターンがブロック状に配列され、前
記ダミーパターンのブロックのスペースが１μｍ以上５
μｍ以下で、ラインが１μｍ以上５μｍ以下である。こ
のように、ダミーパターンがブロック状に配列され、ダ
ミーパターンのブロックのスペースが１μｍ以上５μｍ
以下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項１と同様に配線間寄生容量は十分に低
下し、層間絶縁膜の平坦化を図ることができる。
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンと信号線として用いる配線との
距離が、３μｍ以上で２００μｍ以下となるように設定
され、前記ダミーパターンがブロック状に配列され、前
記ダミーパターンのブロックのスペースが１μｍ以上５
μｍ以下で、ラインが１μｍ以上５μｍ以下である。こ
のように、ダミーパターンがブロック状に配列され、ダ
ミーパターンのブロックのスペースが１μｍ以上５μｍ
以下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項１と同様に配線間寄生容量は十分に低
下し、層間絶縁膜の平坦化を図ることができる。
【００１３】請求項５記載の半導体装置は、半導体基板
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンが半導体チップ周囲のスクライ
ブレーンの部分に存在し、前記ダミーパターンがブロッ
ク状に配列され、前記ダミーパターンのブロックのスペ
ースが１μｍ以上５μｍ以下で、ラインが１μｍ以上５
μｍ以下である。このように、ダミーパターンがブロッ
ク状に配列され、ダミーパターンのブロックのスペース
が１μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ
以下とすることにより、ダミーパターン内にスペースを
入れることで、ダミーパターン上の層間絶縁膜の膜厚
は、信号線として用いる配線上の層間絶縁膜とほぼ同じ
膜厚とすることができる。また、請求項２と同様に配線
間寄生容量は十分に低下し、層間絶縁膜の平坦化を図る
ことができる。
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンが半導体チップ周囲のスクライ
ブレーンの部分に存在し、前記ダミーパターンがブロッ
ク状に配列され、前記ダミーパターンのブロックのスペ
ースが１μｍ以上５μｍ以下で、ラインが１μｍ以上５
μｍ以下である。このように、ダミーパターンがブロッ
ク状に配列され、ダミーパターンのブロックのスペース
が１μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ
以下とすることにより、ダミーパターン内にスペースを
入れることで、ダミーパターン上の層間絶縁膜の膜厚
は、信号線として用いる配線上の層間絶縁膜とほぼ同じ
膜厚とすることができる。また、請求項２と同様に配線
間寄生容量は十分に低下し、層間絶縁膜の平坦化を図る
ことができる。
【００１４】請求項６記載の半導体装置は、半導体基板
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンがボンディングパッドの部分に
存在し、前記ダミーパターンがブロック状に配列され、
前記ダミーパターンのブロックのスペースが１μｍ以上
５μｍ以下で、ラインが１μｍ以上５μｍ以下である。
このように、ダミーパターンがブロック状に配列され、
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下とすることに
より、ダミーパターン内にスペースを入れることで、ダ
ミーパターン上の層間絶縁膜の膜厚は、信号線として用
いる配線上の層間絶縁膜とほぼ同じ膜厚とすることがで
きる。また、請求項３と同様に配線間寄生容量は十分に
低下し、層間絶縁膜の平坦化を図ることができる。
上の配線と、この配線が存在する前記半導体基板上の全
面に形成されて上面が平坦化された層間絶縁膜とを備え
た半導体装置であって、前記配線がダミーパターンを有
し、このダミーパターンがボンディングパッドの部分に
存在し、前記ダミーパターンがブロック状に配列され、
前記ダミーパターンのブロックのスペースが１μｍ以上
５μｍ以下で、ラインが１μｍ以上５μｍ以下である。
このように、ダミーパターンがブロック状に配列され、
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下とすることに
より、ダミーパターン内にスペースを入れることで、ダ
ミーパターン上の層間絶縁膜の膜厚は、信号線として用
いる配線上の層間絶縁膜とほぼ同じ膜厚とすることがで
きる。また、請求項３と同様に配線間寄生容量は十分に
低下し、層間絶縁膜の平坦化を図ることができる。
【００１５】請求項７記載の半導体装置は、請求項４，
５または６において、前記層間絶縁膜が、化学機械研磨
による研磨速度の遅い下層層間絶縁膜と、化学機械研磨
による研磨速度の早い上層層間絶縁膜とで構成されてい
る。このように、層間絶縁膜が、化学機械研磨による研
磨速度の遅い下層層間絶縁膜と、化学機械研磨による研
磨速度の早い上層層間絶縁膜で構成されているので、こ
のような２種類の膜を採用することで、平坦化の際に層
間絶縁膜の過度の研磨を防止しかつ配線の信頼性劣化を
防止することができる。
５または６において、前記層間絶縁膜が、化学機械研磨
による研磨速度の遅い下層層間絶縁膜と、化学機械研磨
による研磨速度の早い上層層間絶縁膜とで構成されてい
る。このように、層間絶縁膜が、化学機械研磨による研
磨速度の遅い下層層間絶縁膜と、化学機械研磨による研
磨速度の早い上層層間絶縁膜で構成されているので、こ
のような２種類の膜を採用することで、平坦化の際に層
間絶縁膜の過度の研磨を防止しかつ配線の信頼性劣化を
防止することができる。
【００１６】請求項８記載の半導体装置は、請求項１，
２，３または７において、下層層間絶縁膜が、ＣＶＤ酸
化膜、上層層間絶縁膜がＢＰＳＧ膜である。化学機械研
磨を行った時のエッチング速度は、ＣＶＤ酸化膜に対し
てＢＰＳＧ膜は５倍程度早いため、下層層間絶縁膜がＣ
ＶＤ酸化膜、上層層間絶縁膜がＢＰＳＧ膜とすることに
より、ＢＰＳＧ膜に対してある程度オーバーエッチング
を行っても、ＣＶＤ酸化膜はほとんどエッチングされ
ず、エッチングのマージンを広く取ることができる。こ
のため、オーバーエッチングのマージンを確保しなが
ら、プラズマ窒化膜を用いた場合に起こる配線の信頼性
劣化が起こらない。すなわち、従来のプラズマ窒化膜は
ストレスが多く、アルミニウム配線を用いたとき、スト
レスマイグレーションによりアルミニウム配線が断線す
るという信頼性不良が発生するが、ＢＰＳＧ膜にはスト
レスがほとんどないため、ストレスマイグレーションが
起こらず信頼性が確保される。
２，３または７において、下層層間絶縁膜が、ＣＶＤ酸
化膜、上層層間絶縁膜がＢＰＳＧ膜である。化学機械研
磨を行った時のエッチング速度は、ＣＶＤ酸化膜に対し
てＢＰＳＧ膜は５倍程度早いため、下層層間絶縁膜がＣ
ＶＤ酸化膜、上層層間絶縁膜がＢＰＳＧ膜とすることに
より、ＢＰＳＧ膜に対してある程度オーバーエッチング
を行っても、ＣＶＤ酸化膜はほとんどエッチングされ
ず、エッチングのマージンを広く取ることができる。こ
のため、オーバーエッチングのマージンを確保しなが
ら、プラズマ窒化膜を用いた場合に起こる配線の信頼性
劣化が起こらない。すなわち、従来のプラズマ窒化膜は
ストレスが多く、アルミニウム配線を用いたとき、スト
レスマイグレーションによりアルミニウム配線が断線す
るという信頼性不良が発生するが、ＢＰＳＧ膜にはスト
レスがほとんどないため、ストレスマイグレーションが
起こらず信頼性が確保される。
【００１７】請求項９記載の半導体装置の製造方法は、
半導体基板上に第一の配線を形成する工程と、前記第一
の配線を形成した前記半導体基板上の全面に、化学機械
研磨による研磨速度の遅い下層層間絶縁膜と化学機械研
磨による研磨速度の早い上層層間絶縁膜とからなる層間
絶縁膜を形成する工程と、前記層間絶縁膜を化学機械研
磨により平坦化する工程と、平坦化された層間絶縁膜上
に第二の配線を形成する工程とを含む半導体装置の製造
方法であって、前記第一の配線がダミーパターンを有
し、このダミーパターンと信号線として用いる配線との
距離が、３μｍ以上で２００μｍ以下となるように設定
する。
半導体基板上に第一の配線を形成する工程と、前記第一
の配線を形成した前記半導体基板上の全面に、化学機械
研磨による研磨速度の遅い下層層間絶縁膜と化学機械研
磨による研磨速度の早い上層層間絶縁膜とからなる層間
絶縁膜を形成する工程と、前記層間絶縁膜を化学機械研
磨により平坦化する工程と、平坦化された層間絶縁膜上
に第二の配線を形成する工程とを含む半導体装置の製造
方法であって、前記第一の配線がダミーパターンを有
し、このダミーパターンと信号線として用いる配線との
距離が、３μｍ以上で２００μｍ以下となるように設定
する。
【００１８】このように、半導体基板上に第一の配線を
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンと信号線として用いる配線と
の距離が、３μｍ以上で２００μｍ以下となるように設
定するので、動作速度が遅くならず、また層間絶縁膜の
平坦化を図るとともにレイアウト修正が容易になる。す
なわち、ダミーパターンと信号線として用いる配線との
配線間距離が３μｍ程度で配線間寄生容量は十分に低下
し、それ以上の配線間隔では寄生容量は低下せず無視で
きる。このため、配線間隔を３μｍ以上とすることによ
り動作速度が遅くならない。また、ＣＭＰを用いて平坦
化を行ったときに、層間絶縁膜の配線のない中央部で生
じる凹みは、配線間隔２００μｍ以下とすることにより
小さくなる。このため、ダミーパターンが配線パターン
と２００μｍ程度離れた箇所に存在しても、十分にダミ
ーパターンとして平坦化への効果を発揮することができ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。また、ダミーパターンを配線近傍に配置し
ないため、他のレイヤのパターンを修正するときでも、
ダミーパターンの修正の必要がなくレイアウト修正が容
易になる。さらに、上記のように線間寄生容量は増加し
ないため動作速度の遅延を防止し、また層間絶縁膜の平
坦化を図るとともに、層間絶縁膜が化学機械研磨による
研磨速度の遅い下層層間絶縁膜と、化学機械研磨による
研磨速度の早い上層層間絶縁膜で構成されているので、
製造時に上層層間絶縁膜に対しある程度オーバーエッチ
ングを行っても、下層層間絶縁膜はほとんどエッチング
されない。このような２種類の膜を採用することで、研
磨のストップ機能を高め、平坦化の際に層間絶縁膜の過
度の研磨を防止しかつ配線の信頼性劣化を防止すること
ができる。
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンと信号線として用いる配線と
の距離が、３μｍ以上で２００μｍ以下となるように設
定するので、動作速度が遅くならず、また層間絶縁膜の
平坦化を図るとともにレイアウト修正が容易になる。す
なわち、ダミーパターンと信号線として用いる配線との
配線間距離が３μｍ程度で配線間寄生容量は十分に低下
し、それ以上の配線間隔では寄生容量は低下せず無視で
きる。このため、配線間隔を３μｍ以上とすることによ
り動作速度が遅くならない。また、ＣＭＰを用いて平坦
化を行ったときに、層間絶縁膜の配線のない中央部で生
じる凹みは、配線間隔２００μｍ以下とすることにより
小さくなる。このため、ダミーパターンが配線パターン
と２００μｍ程度離れた箇所に存在しても、十分にダミ
ーパターンとして平坦化への効果を発揮することができ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。また、ダミーパターンを配線近傍に配置し
ないため、他のレイヤのパターンを修正するときでも、
ダミーパターンの修正の必要がなくレイアウト修正が容
易になる。さらに、上記のように線間寄生容量は増加し
ないため動作速度の遅延を防止し、また層間絶縁膜の平
坦化を図るとともに、層間絶縁膜が化学機械研磨による
研磨速度の遅い下層層間絶縁膜と、化学機械研磨による
研磨速度の早い上層層間絶縁膜で構成されているので、
製造時に上層層間絶縁膜に対しある程度オーバーエッチ
ングを行っても、下層層間絶縁膜はほとんどエッチング
されない。このような２種類の膜を採用することで、研
磨のストップ機能を高め、平坦化の際に層間絶縁膜の過
度の研磨を防止しかつ配線の信頼性劣化を防止すること
ができる。
【００１９】請求項１０記載の半導体装置の製造方法
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に、化学
機械研磨による研磨速度の遅い下層層間絶縁膜と化学機
械研磨による研磨速度の早い上層層間絶縁膜とからなる
層間絶縁膜を形成する工程と、前記層間絶縁膜を化学機
械研磨により平坦化する工程と、平坦化された層間絶縁
膜上に第二の配線を形成する工程とを含む半導体装置の
製造方法であって、前記第一の配線がダミーパターンを
有し、このダミーパターンを半導体チップ周囲のスクラ
イブレーンの部分に配置する。
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に、化学
機械研磨による研磨速度の遅い下層層間絶縁膜と化学機
械研磨による研磨速度の早い上層層間絶縁膜とからなる
層間絶縁膜を形成する工程と、前記層間絶縁膜を化学機
械研磨により平坦化する工程と、平坦化された層間絶縁
膜上に第二の配線を形成する工程とを含む半導体装置の
製造方法であって、前記第一の配線がダミーパターンを
有し、このダミーパターンを半導体チップ周囲のスクラ
イブレーンの部分に配置する。
【００２０】このように、半導体基板上に第一の配線を
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンを半導体チップ周囲のスクラ
イブレーンの部分に配置するので、層間絶縁膜の十分な
平坦化が得られる。すなわち、スクライブレーンは通常
５０〜１００μｍ程度の幅があり、チップ周辺から約５
０μｍには配線レイアウトが存在するが、配線のダミー
パターンの距離は２００μｍ程度離れていてもダミーパ
ターンとしての効果を有するので、上記のように半導体
チップ周囲のスクライブレーンの部分にダミーパターン
を配置しても十分な平坦化が得られる。また、このよう
に層間絶縁膜が平坦化されているので、この層間絶縁膜
上に第二の配線を形成しても、フォーカスずれによる第
二の配線の断線あるいはショートが発生しない。また、
ダミーパターンと配線間のスペースが十分にあるので配
線間寄生容量が増加する問題も生じずレイアウト修正も
容易にできる。さらに、上記のように線間寄生容量は増
加しないため動作速度の遅延を防止し、また層間絶縁膜
の平坦化を図るとともに、層間絶縁膜が化学機械研磨に
よる研磨速度の遅い下層層間絶縁膜と、化学機械研磨に
よる研磨速度の早い上層層間絶縁膜で構成されているの
で、製造時に上層層間絶縁膜に対しある程度オーバーエ
ッチングを行っても、下層層間絶縁膜はほとんどエッチ
ングされない。このような２種類の膜を採用すること
で、研磨のストップ機能を高め、平坦化の際に層間絶縁
膜の過度の研磨を防止しかつ配線の信頼性劣化を防止す
ることができる。
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンを半導体チップ周囲のスクラ
イブレーンの部分に配置するので、層間絶縁膜の十分な
平坦化が得られる。すなわち、スクライブレーンは通常
５０〜１００μｍ程度の幅があり、チップ周辺から約５
０μｍには配線レイアウトが存在するが、配線のダミー
パターンの距離は２００μｍ程度離れていてもダミーパ
ターンとしての効果を有するので、上記のように半導体
チップ周囲のスクライブレーンの部分にダミーパターン
を配置しても十分な平坦化が得られる。また、このよう
に層間絶縁膜が平坦化されているので、この層間絶縁膜
上に第二の配線を形成しても、フォーカスずれによる第
二の配線の断線あるいはショートが発生しない。また、
ダミーパターンと配線間のスペースが十分にあるので配
線間寄生容量が増加する問題も生じずレイアウト修正も
容易にできる。さらに、上記のように線間寄生容量は増
加しないため動作速度の遅延を防止し、また層間絶縁膜
の平坦化を図るとともに、層間絶縁膜が化学機械研磨に
よる研磨速度の遅い下層層間絶縁膜と、化学機械研磨に
よる研磨速度の早い上層層間絶縁膜で構成されているの
で、製造時に上層層間絶縁膜に対しある程度オーバーエ
ッチングを行っても、下層層間絶縁膜はほとんどエッチ
ングされない。このような２種類の膜を採用すること
で、研磨のストップ機能を高め、平坦化の際に層間絶縁
膜の過度の研磨を防止しかつ配線の信頼性劣化を防止す
ることができる。
【００２１】請求項１１記載の半導体装置の製造方法
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に、化学
機械研磨による研磨速度の遅い下層層間絶縁膜と化学機
械研磨による研磨速度の早い上層層間絶縁膜とからなる
層間絶縁膜を形成する工程と、前記層間絶縁膜を化学機
械研磨により平坦化する工程と、平坦化された層間絶縁
膜上に第二の配線を形成する工程とを含む半導体装置の
製造方法であって、前記第一の配線がダミーパターンを
有し、このダミーパターンをボンディングパッドの部分
に配置する。
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に、化学
機械研磨による研磨速度の遅い下層層間絶縁膜と化学機
械研磨による研磨速度の早い上層層間絶縁膜とからなる
層間絶縁膜を形成する工程と、前記層間絶縁膜を化学機
械研磨により平坦化する工程と、平坦化された層間絶縁
膜上に第二の配線を形成する工程とを含む半導体装置の
製造方法であって、前記第一の配線がダミーパターンを
有し、このダミーパターンをボンディングパッドの部分
に配置する。
【００２２】このように、半導体基板上に第一の配線を
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンをボンディングパッドの部分
に配置するので、層間絶縁膜の十分な平坦化が得られ
る。すなわち、ボンディングパッド周辺から５０μｍに
は配線レイアウトが存在するが、配線のダミーパターン
の距離は２００μｍ程度離れていてもダミーパターンと
しての効果を有するので、上記のようにボンディングパ
ッドの部分にダミーパターンが存在しても十分な平坦化
が得られる。また、このように層間絶縁膜が平坦化され
ているので、この層間絶縁膜上に第二の配線を形成して
も、フォーカスずれによる第二の配線の断線あるいはシ
ョートが発生しない。また、ダミーパターンと配線間の
スペースが十分にあるので配線間寄生容量が増加する問
題も生じずレイアウト修正も容易にできる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
形成する工程において、第一の配線がダミーパターンを
有し、このダミーパターンをボンディングパッドの部分
に配置するので、層間絶縁膜の十分な平坦化が得られ
る。すなわち、ボンディングパッド周辺から５０μｍに
は配線レイアウトが存在するが、配線のダミーパターン
の距離は２００μｍ程度離れていてもダミーパターンと
しての効果を有するので、上記のようにボンディングパ
ッドの部分にダミーパターンが存在しても十分な平坦化
が得られる。また、このように層間絶縁膜が平坦化され
ているので、この層間絶縁膜上に第二の配線を形成して
も、フォーカスずれによる第二の配線の断線あるいはシ
ョートが発生しない。また、ダミーパターンと配線間の
スペースが十分にあるので配線間寄生容量が増加する問
題も生じずレイアウト修正も容易にできる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
【００２３】請求項１２記載の半導体装置の製造方法
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンと信号線として用いる配線との距離
が、３μｍ以上で２００μｍ以下となるように設定さ
れ、前記ダミーパターンがブロック状に配列され、前記
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下である。この
ように、ダミーパターンがブロック状に配列され、ダミ
ーパターンのブロックのスペースが１μｍ以上５μｍ以
下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項９と同様に配線間寄生容量は十分に低
下し、層間絶縁膜の平坦化を図ることができる。
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンと信号線として用いる配線との距離
が、３μｍ以上で２００μｍ以下となるように設定さ
れ、前記ダミーパターンがブロック状に配列され、前記
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下である。この
ように、ダミーパターンがブロック状に配列され、ダミ
ーパターンのブロックのスペースが１μｍ以上５μｍ以
下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項９と同様に配線間寄生容量は十分に低
下し、層間絶縁膜の平坦化を図ることができる。
【００２４】請求項１３記載の半導体装置の製造方法
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンを半導体チップ周囲のスクライブレ
ーンの部分に配置し、前記ダミーパターンがブロック状
に配列され、前記ダミーパターンのブロックのスペース
が１μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ
以下である。このように、ダミーパターンがブロック状
に配列され、ダミーパターンのブロックのスペースが１
μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下
とすることにより、ダミーパターン内にスペースを入れ
ることで、ダミーパターン上の層間絶縁膜の膜厚は、信
号線として用いる配線上の層間絶縁膜とほぼ同じ膜厚と
することができる。また、請求項１０と同様に配線間寄
生容量は十分に低下し、層間絶縁膜の平坦化を図ること
ができる。
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンを半導体チップ周囲のスクライブレ
ーンの部分に配置し、前記ダミーパターンがブロック状
に配列され、前記ダミーパターンのブロックのスペース
が１μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ
以下である。このように、ダミーパターンがブロック状
に配列され、ダミーパターンのブロックのスペースが１
μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下
とすることにより、ダミーパターン内にスペースを入れ
ることで、ダミーパターン上の層間絶縁膜の膜厚は、信
号線として用いる配線上の層間絶縁膜とほぼ同じ膜厚と
することができる。また、請求項１０と同様に配線間寄
生容量は十分に低下し、層間絶縁膜の平坦化を図ること
ができる。
【００２５】請求項１４記載の半導体装置の製造方法
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンをボンディングパッドの部分に配置
し、前記ダミーパターンがブロック状に配列され、前記
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下である。
は、半導体基板上に第一の配線を形成する工程と、前記
第一の配線を形成した前記半導体基板上の全面に層間絶
縁膜を形成する工程と、前記層間絶縁膜を化学機械研磨
により平坦化する工程と、平坦化された層間絶縁膜上に
第二の配線を形成する工程とを含む半導体装置の製造方
法であって、前記第一の配線がダミーパターンを有し、
このダミーパターンをボンディングパッドの部分に配置
し、前記ダミーパターンがブロック状に配列され、前記
ダミーパターンのブロックのスペースが１μｍ以上５μ
ｍ以下で、ラインが１μｍ以上５μｍ以下である。
【００２６】このように、ダミーパターンがブロック状
に配列され、ダミーパターンのブロックのスペースが１
μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下
とすることにより、ダミーパターン内にスペースを入れ
ることで、ダミーパターン上の層間絶縁膜の膜厚は、信
号線として用いる配線上の層間絶縁膜とほぼ同じ膜厚と
することができる。また、請求項１１と同様に配線間寄
生容量は十分に低下し、層間絶縁膜の平坦化を図ること
ができる。
に配列され、ダミーパターンのブロックのスペースが１
μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下
とすることにより、ダミーパターン内にスペースを入れ
ることで、ダミーパターン上の層間絶縁膜の膜厚は、信
号線として用いる配線上の層間絶縁膜とほぼ同じ膜厚と
することができる。また、請求項１１と同様に配線間寄
生容量は十分に低下し、層間絶縁膜の平坦化を図ること
ができる。
【００２７】請求項１５記載の半導体装置の製造方法
は、請求項１２，１３または１４において、前記層間絶
縁膜が、化学機械研磨による研磨速度の遅い下層層間絶
縁膜と、化学機械研磨による研磨速度の早い上層層間絶
縁膜とで構成されている。このように、層間絶縁膜が、
化学機械研磨による研磨速度の遅い下層層間絶縁膜と、
化学機械研磨による研磨速度の早い上層層間絶縁膜で構
成されているので、このような２種類の膜を採用するこ
とで、平坦化の際に層間絶縁膜の過度の研磨を防止しか
つ配線の信頼性劣化を防止することができる。 請求項１
６記載の半導体装置の製造方法は、請求項９，１０，１
１または１５において、下層層間絶縁膜が、ＣＶＤ酸化
膜、上層層間絶縁膜がＢＰＳＧ膜である。化学機械研磨
を行った時の研磨速度であるエッチング速度は、ＣＶＤ
酸化膜に対してＢＰＳＧ膜は５倍程度早いため、下層層
間絶縁膜をＣＶＤ酸化膜とし、上層層間絶縁膜をＢＰＳ
Ｇ膜とすることにより、ＢＰＳＧ膜に対してある程度オ
ーバーエッチングを行っても、ＣＶＤ酸化膜はほとんど
エッチングされず、エッチングのマージンを広く取るこ
とができる。このため、オーバーエッチングのマージン
を確保しながら、プラズマ窒化膜を用いた場合に起こる
配線の信頼性劣化が起こらない。すなわち、従来のプラ
ズマ窒化膜はストレスが多く、アルミニウム配線を用い
たとき、ストレスマイグレーションによりアルミニウム
配線が断線するという信頼性不良が発生するが、ＢＰＳ
Ｇ膜にはストレスがほとんどないため、ストレスマイグ
レーションが起こらず信頼性が確保される。
は、請求項１２，１３または１４において、前記層間絶
縁膜が、化学機械研磨による研磨速度の遅い下層層間絶
縁膜と、化学機械研磨による研磨速度の早い上層層間絶
縁膜とで構成されている。このように、層間絶縁膜が、
化学機械研磨による研磨速度の遅い下層層間絶縁膜と、
化学機械研磨による研磨速度の早い上層層間絶縁膜で構
成されているので、このような２種類の膜を採用するこ
とで、平坦化の際に層間絶縁膜の過度の研磨を防止しか
つ配線の信頼性劣化を防止することができる。 請求項１
６記載の半導体装置の製造方法は、請求項９，１０，１
１または１５において、下層層間絶縁膜が、ＣＶＤ酸化
膜、上層層間絶縁膜がＢＰＳＧ膜である。化学機械研磨
を行った時の研磨速度であるエッチング速度は、ＣＶＤ
酸化膜に対してＢＰＳＧ膜は５倍程度早いため、下層層
間絶縁膜をＣＶＤ酸化膜とし、上層層間絶縁膜をＢＰＳ
Ｇ膜とすることにより、ＢＰＳＧ膜に対してある程度オ
ーバーエッチングを行っても、ＣＶＤ酸化膜はほとんど
エッチングされず、エッチングのマージンを広く取るこ
とができる。このため、オーバーエッチングのマージン
を確保しながら、プラズマ窒化膜を用いた場合に起こる
配線の信頼性劣化が起こらない。すなわち、従来のプラ
ズマ窒化膜はストレスが多く、アルミニウム配線を用い
たとき、ストレスマイグレーションによりアルミニウム
配線が断線するという信頼性不良が発生するが、ＢＰＳ
Ｇ膜にはストレスがほとんどないため、ストレスマイグ
レーションが起こらず信頼性が確保される。
【００２８】
【発明の実施の形態】この発明の第１の実施の形態の半
導体装置およびその製造方法を図１〜図７および図１１
に基づいて説明する。図１はこの発明の第１の実施の形
態の半導体装置のレイアウト図、図２（ａ）はこの発明
の第１の実施の形態のＣＭＰする前の半導体装置の断面
図であり、図２（ｂ）はそのＣＭＰした後の半導体装置
の断面図である。図２（ａ）において、半導体基板１上
に第一の配線２が存在し、その上の全面に層間絶縁膜３
が存在する。層間絶縁膜３は、図２（ｂ）に示すように
ＣＭＰ（化学機械研磨）により平坦化される。また、第
一の配線２は、図１に示すように、ダミーパターン５を
有し、このダミーパターン５と信号線として用いる配線
４との距離ｃが、３μｍ以上で２００μｍ以下となるよ
うに設定されている。また、平坦化された層間絶縁膜３
上に第二の配線６が形成されている（図６（ｃ））。図
１１（ａ）はこの発明の実施の形態の半導体装置のＣＭ
Ｐする前の半導体装置の断面図であり、図１１（ｂ）は
そのＣＭＰした後の半導体装置の断面図である。図１１
（ａ）では、半導体基板１上に配線２が存在し、その上
の全面に層間絶縁膜が存在する。この層間絶縁膜は、Ｃ
ＭＰによる研磨速度の遅い下層層間絶縁膜１２およびＣ
ＭＰによる研磨速度の早い上層層間絶縁膜１３からな
り、下層層間絶縁膜１２をＣＶＤ酸化膜としその膜厚を
０．１μｍとして、上層層間絶縁膜１３をＢＰＳＧ膜と
しその膜厚を１．４μｍとする。
導体装置およびその製造方法を図１〜図７および図１１
に基づいて説明する。図１はこの発明の第１の実施の形
態の半導体装置のレイアウト図、図２（ａ）はこの発明
の第１の実施の形態のＣＭＰする前の半導体装置の断面
図であり、図２（ｂ）はそのＣＭＰした後の半導体装置
の断面図である。図２（ａ）において、半導体基板１上
に第一の配線２が存在し、その上の全面に層間絶縁膜３
が存在する。層間絶縁膜３は、図２（ｂ）に示すように
ＣＭＰ（化学機械研磨）により平坦化される。また、第
一の配線２は、図１に示すように、ダミーパターン５を
有し、このダミーパターン５と信号線として用いる配線
４との距離ｃが、３μｍ以上で２００μｍ以下となるよ
うに設定されている。また、平坦化された層間絶縁膜３
上に第二の配線６が形成されている（図６（ｃ））。図
１１（ａ）はこの発明の実施の形態の半導体装置のＣＭ
Ｐする前の半導体装置の断面図であり、図１１（ｂ）は
そのＣＭＰした後の半導体装置の断面図である。図１１
（ａ）では、半導体基板１上に配線２が存在し、その上
の全面に層間絶縁膜が存在する。この層間絶縁膜は、Ｃ
ＭＰによる研磨速度の遅い下層層間絶縁膜１２およびＣ
ＭＰによる研磨速度の早い上層層間絶縁膜１３からな
り、下層層間絶縁膜１２をＣＶＤ酸化膜としその膜厚を
０．１μｍとして、上層層間絶縁膜１３をＢＰＳＧ膜と
しその膜厚を１．４μｍとする。
【００２９】つぎに、この半導体装置の製造方法につい
て説明する。図６（ａ）に示すように、半導体基板１上
に第一の配線２を形成し、その上に層間絶縁膜３を形成
する。次に図６（ｂ）に示すように、層間絶縁膜３をＣ
ＭＰにより平坦化する。ここで、例えば配線２の膜厚を
０．５μｍとし、層間絶縁膜３の膜厚を１．５μｍとす
ると、これをＣＭＰすることで図２（ｂ）に示すように
層間絶縁膜３は平坦化されるが、配線のない中央部では
凹みｂが生じる。この凹みｂと、配線間隔ａとの関係を
図３に示す。図３において、配線間隔ａが１００μｍの
とき凹みｂは０．０５μｍと非常に小さい。従来の平坦
化技術であるエッチバックあるいはＳＯＧを用いたとき
は、配線間隔ａが５μｍ程度で、凹みｂは配線２の膜厚
である０．５μｍとなる。なお、ＣＭＰを用いたときで
も配線間隔が無限大の時は、凹みｂは配線２の膜厚であ
る０．５μｍとなる。
て説明する。図６（ａ）に示すように、半導体基板１上
に第一の配線２を形成し、その上に層間絶縁膜３を形成
する。次に図６（ｂ）に示すように、層間絶縁膜３をＣ
ＭＰにより平坦化する。ここで、例えば配線２の膜厚を
０．５μｍとし、層間絶縁膜３の膜厚を１．５μｍとす
ると、これをＣＭＰすることで図２（ｂ）に示すように
層間絶縁膜３は平坦化されるが、配線のない中央部では
凹みｂが生じる。この凹みｂと、配線間隔ａとの関係を
図３に示す。図３において、配線間隔ａが１００μｍの
とき凹みｂは０．０５μｍと非常に小さい。従来の平坦
化技術であるエッチバックあるいはＳＯＧを用いたとき
は、配線間隔ａが５μｍ程度で、凹みｂは配線２の膜厚
である０．５μｍとなる。なお、ＣＭＰを用いたときで
も配線間隔が無限大の時は、凹みｂは配線２の膜厚であ
る０．５μｍとなる。
【００３０】このように、ＣＭＰを用いたとき配線間隔
ａが１００μｍ程度の場合でも凹みｂが０．０５μｍと
非常に小さい。つまり、ＣＭＰを用いた平坦化では、ダ
ミーパターンが、配線パターンと１００μｍ程度離れた
箇所に存在しても、十分ダミーパターンとして平坦化へ
の効果を発揮する。この実施の形態では、ダミーパター
ン５と配線２の距離ｃが２００μｍ以下となるように設
定する。
ａが１００μｍ程度の場合でも凹みｂが０．０５μｍと
非常に小さい。つまり、ＣＭＰを用いた平坦化では、ダ
ミーパターンが、配線パターンと１００μｍ程度離れた
箇所に存在しても、十分ダミーパターンとして平坦化へ
の効果を発揮する。この実施の形態では、ダミーパター
ン５と配線２の距離ｃが２００μｍ以下となるように設
定する。
【００３１】一方、図５は寄生容量の配線間距離依存性
をシミュレーション結果を示すグラフである。条件は、
図４に示すように上層配線６は全面にあり、層間絶縁膜
３の配線２上の膜厚０．５μｍとし、配線２の膜厚も
０．５μｍとする。そして、配線間隔ａが無限大のと
き、つまり上層配線６との配線容量のみのときを１とし
た時の線間容量を図５に示す。図５で明らかなように、
配線間隔ａが３μｍ程度で、十分容量は低下し、それ以
上の配線間隔ａではほとんど低下しないと言える。つま
り、配線間隔ａは３μｍ程度あれば寄生容量を無視でき
る。したがって、この実施の形態ではダミーパターン５
と配線２の距離ｃが３μｍ以上２００μｍ以下となるよ
うに設定する。また、層間絶縁膜３を形成する際、半導
体基板１上に配線２を形成し、その上にＣＭＰによる研
磨速度の遅い下層層間絶縁膜１２とＣＭＰによる研磨速
度の早い上層層間絶縁膜１３とを形成する。次に全面を
ＣＭＰすることで層間絶縁膜を平坦化する。ここで、Ｃ
ＭＰを行った時のエッチング速度は、ＣＶＤ酸化膜に対
して、ＢＰＳＧ膜は５倍程度早い。このため、図１１
（ｂ）に示すように、ＢＰＳＧ膜の上層層間絶縁膜１３
に対してある程度オーバーエッチングを行っても、ＣＶ
Ｄ酸化膜の下層層間絶縁膜１２はほとんどエッチングさ
れない。このためエッチングのマージンを広く取ること
ができる。
をシミュレーション結果を示すグラフである。条件は、
図４に示すように上層配線６は全面にあり、層間絶縁膜
３の配線２上の膜厚０．５μｍとし、配線２の膜厚も
０．５μｍとする。そして、配線間隔ａが無限大のと
き、つまり上層配線６との配線容量のみのときを１とし
た時の線間容量を図５に示す。図５で明らかなように、
配線間隔ａが３μｍ程度で、十分容量は低下し、それ以
上の配線間隔ａではほとんど低下しないと言える。つま
り、配線間隔ａは３μｍ程度あれば寄生容量を無視でき
る。したがって、この実施の形態ではダミーパターン５
と配線２の距離ｃが３μｍ以上２００μｍ以下となるよ
うに設定する。また、層間絶縁膜３を形成する際、半導
体基板１上に配線２を形成し、その上にＣＭＰによる研
磨速度の遅い下層層間絶縁膜１２とＣＭＰによる研磨速
度の早い上層層間絶縁膜１３とを形成する。次に全面を
ＣＭＰすることで層間絶縁膜を平坦化する。ここで、Ｃ
ＭＰを行った時のエッチング速度は、ＣＶＤ酸化膜に対
して、ＢＰＳＧ膜は５倍程度早い。このため、図１１
（ｂ）に示すように、ＢＰＳＧ膜の上層層間絶縁膜１３
に対してある程度オーバーエッチングを行っても、ＣＶ
Ｄ酸化膜の下層層間絶縁膜１２はほとんどエッチングさ
れない。このためエッチングのマージンを広く取ること
ができる。
【００３２】この後、図６（ｃ）に示すように、平坦化
された層間絶縁膜３上に所望の第二の配線６を形成す
る。このとき、下地層間絶縁膜３が平坦化されているた
め、フォーカスずれによる配線６の断線あるいはショー
トが発生しない。以上のようにこの実施の形態によれ
ば、ダミーパターン５が信号線としての配線４から３μ
ｍ以上離れているので、配線容量の増加は発生せず、ま
たダミーパターン５が配線４の近傍に少ないため、配線
４のレイアウト変更に伴うダミーパターン５の修正がな
く、修正に必要とする時間および費用が増加しない。さ
らに、配線４から２００μｍ以内にはダミーパターン５
が存在するので、ＣＭＰを用いた平坦化を行ったときに
発生する凹みｂも発生しない、または極めて小さい。
された層間絶縁膜３上に所望の第二の配線６を形成す
る。このとき、下地層間絶縁膜３が平坦化されているた
め、フォーカスずれによる配線６の断線あるいはショー
トが発生しない。以上のようにこの実施の形態によれ
ば、ダミーパターン５が信号線としての配線４から３μ
ｍ以上離れているので、配線容量の増加は発生せず、ま
たダミーパターン５が配線４の近傍に少ないため、配線
４のレイアウト変更に伴うダミーパターン５の修正がな
く、修正に必要とする時間および費用が増加しない。さ
らに、配線４から２００μｍ以内にはダミーパターン５
が存在するので、ＣＭＰを用いた平坦化を行ったときに
発生する凹みｂも発生しない、または極めて小さい。
【００３３】なお、この実施の形態では、ダミーパター
ン５と配線４の距離ｃが３μｍ以上で２００μｍ以下と
したが、ＣＭＰの条件および下地配線の膜厚などが異な
る場合、この範囲以外でも、同様の効果が得られる場合
がある。さらに、図７に示すように、ダミーパターン５
を例えば、２μｍブロックでスペースＳを２μｍとした
アレー状としても良い。このように、ダミーパターン５
内にスペースＳを入れることで、ダミーパターン５上の
層間絶縁膜３の膜厚は、配線４上の層間絶縁膜３の膜厚
とほぼ同じ膜厚とすることが出来る。なお、ブロックの
スペースＳが１μｍ以上５μｍ以下で、ラインＬが１μ
ｍ以上５μｍ以下であればよい。また、ダミーパターン
５を上記のようにブロック状に配列する場合は、層間絶
縁膜３は下層層間絶縁膜１２と上層層間絶縁膜１３とで
構成しなくてもよい。
ン５と配線４の距離ｃが３μｍ以上で２００μｍ以下と
したが、ＣＭＰの条件および下地配線の膜厚などが異な
る場合、この範囲以外でも、同様の効果が得られる場合
がある。さらに、図７に示すように、ダミーパターン５
を例えば、２μｍブロックでスペースＳを２μｍとした
アレー状としても良い。このように、ダミーパターン５
内にスペースＳを入れることで、ダミーパターン５上の
層間絶縁膜３の膜厚は、配線４上の層間絶縁膜３の膜厚
とほぼ同じ膜厚とすることが出来る。なお、ブロックの
スペースＳが１μｍ以上５μｍ以下で、ラインＬが１μ
ｍ以上５μｍ以下であればよい。また、ダミーパターン
５を上記のようにブロック状に配列する場合は、層間絶
縁膜３は下層層間絶縁膜１２と上層層間絶縁膜１３とで
構成しなくてもよい。
【００３４】この発明の第２の実施の形態を図８〜図１
０に基づいて説明する。図８および図９はこの発明の実
施の形態の半導体装置のレイアウト図である。図８は半
導体メモリの例で、図９は半導体ロジックの例を示す。
いずれの半導体チップでもスクライブレーン７およびボ
ンディングパッド８が存在する。なお実際の配線レイア
ウトはチップサイズと比較して非常に微細なため、図８
および図９では回路部９として一括表示している。
０に基づいて説明する。図８および図９はこの発明の実
施の形態の半導体装置のレイアウト図である。図８は半
導体メモリの例で、図９は半導体ロジックの例を示す。
いずれの半導体チップでもスクライブレーン７およびボ
ンディングパッド８が存在する。なお実際の配線レイア
ウトはチップサイズと比較して非常に微細なため、図８
および図９では回路部９として一括表示している。
【００３５】次に図１０に半導体ウエハを示す。円形を
した半導体ウエハ１０上に形成された半導体チップ１１
は、各半導体チップの境界をスクライブすることにより
個々の半導体チップに切り出した後、パッケージに組み
立てることで最終製品となる。ここで、半導体ウエハ１
０をスクライブするのに必要となる領域がスクライブレ
ーン７であり、通常５０〜１００μｍ程度の幅がある。
このスクライブレーン７は、図８および図９に示すよう
に、半導体ウエハ１０上に格子上に存在する。そして、
この半導体装置では、配線がダミーパターンを有し、こ
のダミーパターンが半導体チップ周囲のスクライブレー
ン７の部分に存在する。
した半導体ウエハ１０上に形成された半導体チップ１１
は、各半導体チップの境界をスクライブすることにより
個々の半導体チップに切り出した後、パッケージに組み
立てることで最終製品となる。ここで、半導体ウエハ１
０をスクライブするのに必要となる領域がスクライブレ
ーン７であり、通常５０〜１００μｍ程度の幅がある。
このスクライブレーン７は、図８および図９に示すよう
に、半導体ウエハ１０上に格子上に存在する。そして、
この半導体装置では、配線がダミーパターンを有し、こ
のダミーパターンが半導体チップ周囲のスクライブレー
ン７の部分に存在する。
【００３６】通常、配線のレイアウトを行うときは、チ
ップ周辺の５０μｍまでは使用するため、チップ周辺の
５０μｍには配線レイアウトが存在する。第１の実施の
形態で説明したように配線とダミーパターンの距離は２
００μｍ程度離れてもダミーパターンとしての効果があ
る。このため、スクライブレーン７の部分に、ダミーパ
ターンを有することで、十分な平坦化が得られる。
ップ周辺の５０μｍまでは使用するため、チップ周辺の
５０μｍには配線レイアウトが存在する。第１の実施の
形態で説明したように配線とダミーパターンの距離は２
００μｍ程度離れてもダミーパターンとしての効果があ
る。このため、スクライブレーン７の部分に、ダミーパ
ターンを有することで、十分な平坦化が得られる。
【００３７】この半導体装置の製造方法は、半導体基板
上に配線を形成する際に上記のようにダミーパターンを
スクライブレーン７の部分に配置する。その後、第１の
実施の形態と同様に、ＣＭＰによる研磨速度の遅い下層
層間絶縁膜とＣＭＰによる研磨速度の早い上層層間絶縁
膜とからなる層間絶縁膜を形成し、全面をＣＭＰするこ
とで層間絶縁膜を平坦化し、その上に所望の配線を形成
する。この方法は第１の実施の形態と比較して、ダミー
パターンのレイアウトは容易になるが、配線レイアウト
をスクライブレーン７近傍まで行う必要がある。なお、
第１の実施の形態と同様に、ダミーパターンをブロック
状に配列し、ブロックのスペースＳが１μｍ以上５μｍ
以下で、ラインＬが１μｍ以上５μｍ以下であってもよ
い。この場合、層間絶縁膜は下層層間絶縁膜と上層層間
絶縁膜とで構成しなくてもよい。
上に配線を形成する際に上記のようにダミーパターンを
スクライブレーン７の部分に配置する。その後、第１の
実施の形態と同様に、ＣＭＰによる研磨速度の遅い下層
層間絶縁膜とＣＭＰによる研磨速度の早い上層層間絶縁
膜とからなる層間絶縁膜を形成し、全面をＣＭＰするこ
とで層間絶縁膜を平坦化し、その上に所望の配線を形成
する。この方法は第１の実施の形態と比較して、ダミー
パターンのレイアウトは容易になるが、配線レイアウト
をスクライブレーン７近傍まで行う必要がある。なお、
第１の実施の形態と同様に、ダミーパターンをブロック
状に配列し、ブロックのスペースＳが１μｍ以上５μｍ
以下で、ラインＬが１μｍ以上５μｍ以下であってもよ
い。この場合、層間絶縁膜は下層層間絶縁膜と上層層間
絶縁膜とで構成しなくてもよい。
【００３８】なお、スクライブレーン７に配置したダミ
ーパターンを、例えばチップに基板電位を固定させるた
めの配線とするなど、他の目的と兼用してもよいことは
言うまでもない。この発明の第３の実施の形態について
説明する。第２の実施の形態の説明に用いた図８および
図９において、この半導体装置では、配線がダミーパタ
ーンを有し、このダミーパターンがボンディングパッド
８の部分に存在する。
ーパターンを、例えばチップに基板電位を固定させるた
めの配線とするなど、他の目的と兼用してもよいことは
言うまでもない。この発明の第３の実施の形態について
説明する。第２の実施の形態の説明に用いた図８および
図９において、この半導体装置では、配線がダミーパタ
ーンを有し、このダミーパターンがボンディングパッド
８の部分に存在する。
【００３９】通常、配線のレイアウトを行うときは、ボ
ンディングパッド周辺の５０μｍまでは使用するため、
ボンディングパッド周辺の５０μｍには配線レイアウト
が存在する。第１の実施の形態で説明したように配線と
ダミーパターンの距離は２００μｍ程度離れてもダミー
パターンとしての効果がある。このため、ボンディング
パッド８の部分に、ダミーパターンを有することで、十
分な平坦化が得られる。
ンディングパッド周辺の５０μｍまでは使用するため、
ボンディングパッド周辺の５０μｍには配線レイアウト
が存在する。第１の実施の形態で説明したように配線と
ダミーパターンの距離は２００μｍ程度離れてもダミー
パターンとしての効果がある。このため、ボンディング
パッド８の部分に、ダミーパターンを有することで、十
分な平坦化が得られる。
【００４０】この半導体装置の製造方法は、半導体基板
上に配線を形成する際に上記のようにダミーパターンを
ボンディングパッド８の部分に配置する。その後、第１
の実施の形態と同様に、ＣＭＰによる研磨速度の遅い下
層層間絶縁膜とＣＭＰによる研磨速度の早い上層層間絶
縁膜とからなる層間絶縁膜を形成し、全面をＣＭＰする
ことで層間絶縁膜を平坦化し、その上に所望の配線を形
成する。この方法は第１の実施の形態と比較して、ダミ
ーパターンのレイアウトは容易になるが、配線レイアウ
トをボンディングパッド近傍まで行う必要がある。な
お、第１の実施の形態と同様に、ダミーパターンをブロ
ック状に配列し、ブロックのスペースＳが１μｍ以上５
μｍ以下で、ラインＬが１μｍ以上５μｍ以下であって
もよい。この場合、層間絶縁膜は下層層間絶縁膜と上層
層間絶縁膜とで構成しなくてもよい。
上に配線を形成する際に上記のようにダミーパターンを
ボンディングパッド８の部分に配置する。その後、第１
の実施の形態と同様に、ＣＭＰによる研磨速度の遅い下
層層間絶縁膜とＣＭＰによる研磨速度の早い上層層間絶
縁膜とからなる層間絶縁膜を形成し、全面をＣＭＰする
ことで層間絶縁膜を平坦化し、その上に所望の配線を形
成する。この方法は第１の実施の形態と比較して、ダミ
ーパターンのレイアウトは容易になるが、配線レイアウ
トをボンディングパッド近傍まで行う必要がある。な
お、第１の実施の形態と同様に、ダミーパターンをブロ
ック状に配列し、ブロックのスペースＳが１μｍ以上５
μｍ以下で、ラインＬが１μｍ以上５μｍ以下であって
もよい。この場合、層間絶縁膜は下層層間絶縁膜と上層
層間絶縁膜とで構成しなくてもよい。
【００４１】なお、ボンディングパッド８に配置したダ
ミーパターン中に、例えば測長パターンを配置するな
ど、他の目的と兼用してもよいことは言うまでもない。
ミーパターン中に、例えば測長パターンを配置するな
ど、他の目的と兼用してもよいことは言うまでもない。
【００４２】
【００４３】
【００４４】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、半導体基板上の配線のダミーパターンと信号線
として用いる配線との配線間距離が３μｍ程度で配線間
寄生容量は十分に低下し、それ以上の配線間隔では寄生
容量は低下しないため、配線間隔を３μｍ以上とするこ
とにより寄生容量を無視でき、動作速度は遅くならな
い。また、ＣＭＰを用いて平坦化を行ったときに、層間
絶縁膜の配線のない中央部で生じる凹みは、配線間隔２
００μｍ以下とすることにより小さくなる。すなわち、
ダミーパターンが配線パターンと２００μｍ程度離れた
箇所に存在しても、十分にダミーパターンとして平坦化
への効果を発揮することができる。これに伴い、ダミー
パターンを配線近傍に配置しないため、他のレイヤのパ
ターンを修正するときでも、ダミーパターンの修正の必
要がなくレイアウト修正が容易になる。さらに、上記の
ように線間寄生容量は増加しないため動作速度の遅延を
防止し、また層間絶縁膜の平坦化を図るとともに、層間
絶縁膜が化学機械研磨による研磨速度の遅い下層層間絶
縁膜と、化学機械研磨による研磨速度の早い上層層間絶
縁膜で構成されているので、製造時に上層層間絶縁膜に
対しある程度オーバーエッチングを行っても、下層層間
絶縁膜はほとんどエッチングされない。このような２種
類の膜を採用することで、研磨のストップ機能を高め、
平坦化の際に層間絶縁膜の過度の研磨を防止しかつ配線
の信頼性劣化を防止することができる。
よれば、半導体基板上の配線のダミーパターンと信号線
として用いる配線との配線間距離が３μｍ程度で配線間
寄生容量は十分に低下し、それ以上の配線間隔では寄生
容量は低下しないため、配線間隔を３μｍ以上とするこ
とにより寄生容量を無視でき、動作速度は遅くならな
い。また、ＣＭＰを用いて平坦化を行ったときに、層間
絶縁膜の配線のない中央部で生じる凹みは、配線間隔２
００μｍ以下とすることにより小さくなる。すなわち、
ダミーパターンが配線パターンと２００μｍ程度離れた
箇所に存在しても、十分にダミーパターンとして平坦化
への効果を発揮することができる。これに伴い、ダミー
パターンを配線近傍に配置しないため、他のレイヤのパ
ターンを修正するときでも、ダミーパターンの修正の必
要がなくレイアウト修正が容易になる。さらに、上記の
ように線間寄生容量は増加しないため動作速度の遅延を
防止し、また層間絶縁膜の平坦化を図るとともに、層間
絶縁膜が化学機械研磨による研磨速度の遅い下層層間絶
縁膜と、化学機械研磨による研磨速度の早い上層層間絶
縁膜で構成されているので、製造時に上層層間絶縁膜に
対しある程度オーバーエッチングを行っても、下層層間
絶縁膜はほとんどエッチングされない。このような２種
類の膜を採用することで、研磨のストップ機能を高め、
平坦化の際に層間絶縁膜の過度の研磨を防止しかつ配線
の信頼性劣化を防止することができる。
【００４５】この発明の請求項２記載の半導体装置によ
れば、スクライブレーンは通常５０〜１００μｍ程度の
幅があり、チップ周辺から約５０μｍには配線レイアウ
トが存在するが、請求項１に記載したように配線のダミ
ーパターンの距離は２００μｍ程度離れていてもダミー
パターンとしての効果を有するので、上記のように半導
体チップ周囲のスクライブレーンの部分にダミーパター
ンが存在しても十分な平坦化が得られる。また、ダミー
パターンと配線間のスペースが十分にあるので配線間寄
生容量が増加する問題も生じずレイアウト修正も容易に
できる。さらに、上記のように線間寄生容量は増加しな
いため動作速度の遅延を防止し、また層間絶縁膜の平坦
化を図るとともに、層間絶縁膜が化学機械研磨による研
磨速度の遅い下層層間絶縁膜と、化学機械研磨による研
磨速度の早い上層層間絶縁膜で構成されているので、製
造時に上層層間絶縁膜に対しある程度オーバーエッチン
グを行っても、下層層間絶縁膜はほとんどエッチングさ
れない。このような２種類の膜を採用することで、研磨
のストップ機能を高め、平坦化の際に層間絶縁膜の過度
の研磨を防止しかつ配線の信頼性劣化を防止することが
できる。
れば、スクライブレーンは通常５０〜１００μｍ程度の
幅があり、チップ周辺から約５０μｍには配線レイアウ
トが存在するが、請求項１に記載したように配線のダミ
ーパターンの距離は２００μｍ程度離れていてもダミー
パターンとしての効果を有するので、上記のように半導
体チップ周囲のスクライブレーンの部分にダミーパター
ンが存在しても十分な平坦化が得られる。また、ダミー
パターンと配線間のスペースが十分にあるので配線間寄
生容量が増加する問題も生じずレイアウト修正も容易に
できる。さらに、上記のように線間寄生容量は増加しな
いため動作速度の遅延を防止し、また層間絶縁膜の平坦
化を図るとともに、層間絶縁膜が化学機械研磨による研
磨速度の遅い下層層間絶縁膜と、化学機械研磨による研
磨速度の早い上層層間絶縁膜で構成されているので、製
造時に上層層間絶縁膜に対しある程度オーバーエッチン
グを行っても、下層層間絶縁膜はほとんどエッチングさ
れない。このような２種類の膜を採用することで、研磨
のストップ機能を高め、平坦化の際に層間絶縁膜の過度
の研磨を防止しかつ配線の信頼性劣化を防止することが
できる。
【００４６】この発明の請求項３記載の半導体装置によ
れば、ボンディングパッド周辺から５０μｍには配線レ
イアウトが存在するが、請求項１に記載したように配線
のダミーパターンの距離は２００μｍ程度離れていても
ダミーパターンとしての効果を有するので、上記のよう
にボンディングパッドの部分にダミーパターンが存在し
ても十分な平坦化が得られる。また、ダミーパターンと
配線間のスペースが十分にあるので配線間寄生容量が増
加する問題も生じずレイアウト修正も容易にできる。さ
らに、上記のように線間寄生容量は増加しないため動作
速度の遅延を防止し、また層間絶縁膜の平坦化を図ると
ともに、層間絶縁膜が化学機械研磨による研磨速度の遅
い下層層間絶縁膜と、化学機械研磨による研磨速度の早
い上層層間絶縁膜で構成されているので、製造時に上層
層間絶縁膜に対しある程度オーバーエッチングを行って
も、下層層間絶縁膜はほとんどエッチングされない。こ
のような２種類の膜を採用することで、研磨のストップ
機能を高め、平坦化の際に層間絶縁膜の過度の研磨を防
止しかつ配線の信頼性劣化を防止することができる。
れば、ボンディングパッド周辺から５０μｍには配線レ
イアウトが存在するが、請求項１に記載したように配線
のダミーパターンの距離は２００μｍ程度離れていても
ダミーパターンとしての効果を有するので、上記のよう
にボンディングパッドの部分にダミーパターンが存在し
ても十分な平坦化が得られる。また、ダミーパターンと
配線間のスペースが十分にあるので配線間寄生容量が増
加する問題も生じずレイアウト修正も容易にできる。さ
らに、上記のように線間寄生容量は増加しないため動作
速度の遅延を防止し、また層間絶縁膜の平坦化を図ると
ともに、層間絶縁膜が化学機械研磨による研磨速度の遅
い下層層間絶縁膜と、化学機械研磨による研磨速度の早
い上層層間絶縁膜で構成されているので、製造時に上層
層間絶縁膜に対しある程度オーバーエッチングを行って
も、下層層間絶縁膜はほとんどエッチングされない。こ
のような２種類の膜を採用することで、研磨のストップ
機能を高め、平坦化の際に層間絶縁膜の過度の研磨を防
止しかつ配線の信頼性劣化を防止することができる。
【００４７】この発明の請求項４記載の半導体装置によ
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項１と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項１と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
【００４８】この発明の請求項５記載の半導体装置によ
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項２と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項２と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
【００４９】この発明の請求項６記載の半導体装置によ
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項３と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
れば、ダミーパターンがブロック状に配列され、ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下とすることにより、
ダミーパターン内にスペースを入れることで、ダミーパ
ターン上の層間絶縁膜の膜厚は、信号線として用いる配
線上の層間絶縁膜とほぼ同じ膜厚とすることができる。
また、請求項３と同様に配線間寄生容量は十分に低下
し、層間絶縁膜の平坦化を図ることができる。
【００５０】請求項７では、層間絶縁膜が、化学機械研
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜で構成されてい
るので、このような２種類の膜を採用することで、平坦
化の際に層間絶縁膜の過度の研磨を防止しかつ配線の信
頼性劣化を防止することができる。請求項８では、化学
機械研磨を行った時のエッチング速度は、ＣＶＤ酸化膜
に対してＢＰＳＧ膜は５倍程度早いため、下層層間絶縁
膜がＣＶＤ酸化膜、上層層間絶縁膜がＢＰＳＧ膜とする
ことにより、ＢＰＳＧ膜に対してある程度オーバーエッ
チングを行っても、ＣＶＤ酸化膜はほとんどエッチング
されず、エッチングのマージンを広く取ることができ
る。このため、オーバーエッチングのマージンを確保し
ながら、プラズマ窒化膜を用いた場合に起こる配線の信
頼性劣化が起こらない。すなわち、従来のプラズマ窒化
膜はストレスが多く、アルミニウム配線を用いたとき、
ストレスマイグレーションによりアルミニウム配線が断
線するという信頼性不良が発生するが、ＢＰＳＧ膜には
ストレスがほとんどないため、ストレスマイグレーショ
ンが起こらず信頼性が確保される。
磨による研磨速度の遅い下層層間絶縁膜と、化学機械研
磨による研磨速度の早い上層層間絶縁膜で構成されてい
るので、このような２種類の膜を採用することで、平坦
化の際に層間絶縁膜の過度の研磨を防止しかつ配線の信
頼性劣化を防止することができる。請求項８では、化学
機械研磨を行った時のエッチング速度は、ＣＶＤ酸化膜
に対してＢＰＳＧ膜は５倍程度早いため、下層層間絶縁
膜がＣＶＤ酸化膜、上層層間絶縁膜がＢＰＳＧ膜とする
ことにより、ＢＰＳＧ膜に対してある程度オーバーエッ
チングを行っても、ＣＶＤ酸化膜はほとんどエッチング
されず、エッチングのマージンを広く取ることができ
る。このため、オーバーエッチングのマージンを確保し
ながら、プラズマ窒化膜を用いた場合に起こる配線の信
頼性劣化が起こらない。すなわち、従来のプラズマ窒化
膜はストレスが多く、アルミニウム配線を用いたとき、
ストレスマイグレーションによりアルミニウム配線が断
線するという信頼性不良が発生するが、ＢＰＳＧ膜には
ストレスがほとんどないため、ストレスマイグレーショ
ンが起こらず信頼性が確保される。
【００５１】この発明の請求項９記載の半導体装置の製
造方法によれば、半導体基板上に第一の配線を形成する
工程において、第一の配線がダミーパターンを有し、こ
のダミーパターンと信号線として用いる配線との距離
が、３μｍ以上で２００μｍ以下となるように設定する
ので、動作速度が遅くならず、また層間絶縁膜の平坦化
を図るとともにレイアウト修正が容易になる。すなわ
ち、ダミーパターンと信号線として用いる配線との配線
間距離が３μｍ程度で配線間寄生容量は十分に低下し、
それ以上の配線間隔では寄生容量は低下せず無視でき
る。このため、配線間隔を３μｍ以上とすることにより
動作速度が遅くならない。また、ＣＭＰを用いて平坦化
を行ったときに、層間絶縁膜の配線のない中央部で生じ
る凹みは、配線間隔２００μｍ以下とすることにより小
さくなる。このため、ダミーパターンが配線パターンと
２００μｍ程度離れた箇所に存在しても、十分にダミー
パターンとして平坦化への効果を発揮することができ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。このため、上層配線フォーカスマージンが
広くなり、配線の微細化をすることができる。また、ダ
ミーパターンを配線近傍に配置しないため、他のレイヤ
のパターンを修正するときでも、ダミーパターンの修正
の必要がなくレイアウト修正が容易になる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
造方法によれば、半導体基板上に第一の配線を形成する
工程において、第一の配線がダミーパターンを有し、こ
のダミーパターンと信号線として用いる配線との距離
が、３μｍ以上で２００μｍ以下となるように設定する
ので、動作速度が遅くならず、また層間絶縁膜の平坦化
を図るとともにレイアウト修正が容易になる。すなわ
ち、ダミーパターンと信号線として用いる配線との配線
間距離が３μｍ程度で配線間寄生容量は十分に低下し、
それ以上の配線間隔では寄生容量は低下せず無視でき
る。このため、配線間隔を３μｍ以上とすることにより
動作速度が遅くならない。また、ＣＭＰを用いて平坦化
を行ったときに、層間絶縁膜の配線のない中央部で生じ
る凹みは、配線間隔２００μｍ以下とすることにより小
さくなる。このため、ダミーパターンが配線パターンと
２００μｍ程度離れた箇所に存在しても、十分にダミー
パターンとして平坦化への効果を発揮することができ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。このため、上層配線フォーカスマージンが
広くなり、配線の微細化をすることができる。また、ダ
ミーパターンを配線近傍に配置しないため、他のレイヤ
のパターンを修正するときでも、ダミーパターンの修正
の必要がなくレイアウト修正が容易になる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
【００５２】この発明の請求項１０記載の半導体装置の
製造方法によれば、半導体基板上に第一の配線を形成す
る工程において、第一の配線がダミーパターンを有し、
このダミーパターンを半導体チップ周囲のスクライブレ
ーンの部分に配置するので、層間絶縁膜の十分な平坦化
が得られる。すなわち、スクライブレーンは通常５０〜
１００μｍ程度の幅があり、チップ周辺から約５０μｍ
には配線レイアウトが存在するが、配線のダミーパター
ンの距離は２００μｍ程度離れていてもダミーパターン
としての効果を有するので、上記のように半導体チップ
周囲のスクライブレーンの部分にダミーパターンを配置
しても十分な平坦化が得られる。また、このように層間
絶縁膜が平坦化されているので、この層間絶縁膜上に第
二の配線を形成しても、フォーカスずれによる第二の配
線の断線あるいはショートが発生しない。このため、上
層配線のフォーカスマージンが広くなり、配線の微細化
をすることができる。また、ダミーパターンと配線間の
スペースが十分にあるので配線間寄生容量が増加する問
題も生じずレイアウト修正も容易にできる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
製造方法によれば、半導体基板上に第一の配線を形成す
る工程において、第一の配線がダミーパターンを有し、
このダミーパターンを半導体チップ周囲のスクライブレ
ーンの部分に配置するので、層間絶縁膜の十分な平坦化
が得られる。すなわち、スクライブレーンは通常５０〜
１００μｍ程度の幅があり、チップ周辺から約５０μｍ
には配線レイアウトが存在するが、配線のダミーパター
ンの距離は２００μｍ程度離れていてもダミーパターン
としての効果を有するので、上記のように半導体チップ
周囲のスクライブレーンの部分にダミーパターンを配置
しても十分な平坦化が得られる。また、このように層間
絶縁膜が平坦化されているので、この層間絶縁膜上に第
二の配線を形成しても、フォーカスずれによる第二の配
線の断線あるいはショートが発生しない。このため、上
層配線のフォーカスマージンが広くなり、配線の微細化
をすることができる。また、ダミーパターンと配線間の
スペースが十分にあるので配線間寄生容量が増加する問
題も生じずレイアウト修正も容易にできる。さらに、上
記のように線間寄生容量は増加しないため動作速度の遅
延を防止し、また層間絶縁膜の平坦化を図るとともに、
層間絶縁膜が化学機械研磨による研磨速度の遅い下層層
間絶縁膜と、化学機械研磨による研磨速度の早い上層層
間絶縁膜で構成されているので、製造時に上層層間絶縁
膜に対しある程度オーバーエッチングを行っても、下層
層間絶縁膜はほとんどエッチングされない。このような
２種類の膜を採用することで、研磨のストップ機能を高
め、平坦化の際に層間絶縁膜の過度の研磨を防止しかつ
配線の信頼性劣化を防止することができる。
【００５３】この発明の請求項１１記載の半導体装置の
製造方法によれば、半導体基板上に第一の配線を形成す
る工程において、第一の配線がダミーパターンを有し、
このダミーパターンをボンディングパッドの部分に配置
するので、層間絶縁膜の十分な平坦化が得られる。すな
わち、ボンディングパッド周辺から５０μｍには配線レ
イアウトが存在するが、配線のダミーパターンの距離は
２００μｍ程度離れていてもダミーパターンとしての効
果を有するので、上記のようにボンディングパッドの部
分にダミーパターンが存在しても十分な平坦化が得られ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。このため、上層配線のフォーカスマージン
が広くなり、配線の微細化をすることができる。また、
ダミーパターンと配線間のスペースが十分にあるので配
線間寄生容量が増加する問題も生じずレイアウト修正も
容易にできる。さらに、上記のように線間寄生容量は増
加しないため動作速度の遅延を防止し、また層間絶縁膜
の平坦化を図るとともに、層間絶縁膜が化学機械研磨に
よる研磨速度の遅い下層層間絶縁膜と、化学機械研磨に
よる研磨速度の早い上層層間絶縁膜で構成されているの
で、製造時に上層層間絶縁膜に対しある程度オーバーエ
ッチングを行っても、下層層間絶縁膜はほとんどエッチ
ングされない。このような２種類の膜を採用すること
で、研磨のストップ機能を高め、平坦化の際に層間絶縁
膜の過度の研磨を防止しかつ配線の信頼性劣化を防止す
ることができる。 この発明の請求項１２記載の半導体装
置の製造方法によれば、ダミーパターンがブロック状に
配列され、ダミーパターンのブロックのスペースが１μ
ｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下と
することにより、ダミーパターン内にスペースを入れる
ことで、ダミーパターン上の層間絶縁膜の膜厚は、信号
線として用いる配線上の層間絶縁膜とほぼ同じ膜厚とす
ることができる。また、請求項９と同様に配線間寄生容
量は十分に低下し、層間絶縁膜の平坦化を図ることがで
きる。
製造方法によれば、半導体基板上に第一の配線を形成す
る工程において、第一の配線がダミーパターンを有し、
このダミーパターンをボンディングパッドの部分に配置
するので、層間絶縁膜の十分な平坦化が得られる。すな
わち、ボンディングパッド周辺から５０μｍには配線レ
イアウトが存在するが、配線のダミーパターンの距離は
２００μｍ程度離れていてもダミーパターンとしての効
果を有するので、上記のようにボンディングパッドの部
分にダミーパターンが存在しても十分な平坦化が得られ
る。また、このように層間絶縁膜が平坦化されているの
で、この層間絶縁膜上に第二の配線を形成しても、フォ
ーカスずれによる第二の配線の断線あるいはショートが
発生しない。このため、上層配線のフォーカスマージン
が広くなり、配線の微細化をすることができる。また、
ダミーパターンと配線間のスペースが十分にあるので配
線間寄生容量が増加する問題も生じずレイアウト修正も
容易にできる。さらに、上記のように線間寄生容量は増
加しないため動作速度の遅延を防止し、また層間絶縁膜
の平坦化を図るとともに、層間絶縁膜が化学機械研磨に
よる研磨速度の遅い下層層間絶縁膜と、化学機械研磨に
よる研磨速度の早い上層層間絶縁膜で構成されているの
で、製造時に上層層間絶縁膜に対しある程度オーバーエ
ッチングを行っても、下層層間絶縁膜はほとんどエッチ
ングされない。このような２種類の膜を採用すること
で、研磨のストップ機能を高め、平坦化の際に層間絶縁
膜の過度の研磨を防止しかつ配線の信頼性劣化を防止す
ることができる。 この発明の請求項１２記載の半導体装
置の製造方法によれば、ダミーパターンがブロック状に
配列され、ダミーパターンのブロックのスペースが１μ
ｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下と
することにより、ダミーパターン内にスペースを入れる
ことで、ダミーパターン上の層間絶縁膜の膜厚は、信号
線として用いる配線上の層間絶縁膜とほぼ同じ膜厚とす
ることができる。また、請求項９と同様に配線間寄生容
量は十分に低下し、層間絶縁膜の平坦化を図ることがで
きる。
【００５４】この発明の請求項１３記載の半導体装置の
製造方法によれば、ダミーパターンがブロック状に配列
され、ダミーパターンのブロックのスペースが１μｍ以
上５μｍ以下で、ラインが１μｍ以上５μｍ以下とする
ことにより、ダミーパターン内にスペースを入れること
で、ダミーパターン上の層間絶縁膜の膜厚は、信号線と
して用いる配線上の層間絶縁膜とほぼ同じ膜厚とするこ
とができる。また、請求項１０と同様に配線間寄生容量
は十分に低下し、層間絶縁膜の平坦化を図ることができ
る。この発明の請求項１４記載の半導体装置の製造方法
によれば、ダミーパターンがブロック状に配列され、ダ
ミーパターンのブロックのスペースが１μｍ以上５μｍ
以下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項１１と同様に配線間寄生容量は十分に
低下し、層間絶縁膜の平坦化を図ることができる。
製造方法によれば、ダミーパターンがブロック状に配列
され、ダミーパターンのブロックのスペースが１μｍ以
上５μｍ以下で、ラインが１μｍ以上５μｍ以下とする
ことにより、ダミーパターン内にスペースを入れること
で、ダミーパターン上の層間絶縁膜の膜厚は、信号線と
して用いる配線上の層間絶縁膜とほぼ同じ膜厚とするこ
とができる。また、請求項１０と同様に配線間寄生容量
は十分に低下し、層間絶縁膜の平坦化を図ることができ
る。この発明の請求項１４記載の半導体装置の製造方法
によれば、ダミーパターンがブロック状に配列され、ダ
ミーパターンのブロックのスペースが１μｍ以上５μｍ
以下で、ラインが１μｍ以上５μｍ以下とすることによ
り、ダミーパターン内にスペースを入れることで、ダミ
ーパターン上の層間絶縁膜の膜厚は、信号線として用い
る配線上の層間絶縁膜とほぼ同じ膜厚とすることができ
る。また、請求項１１と同様に配線間寄生容量は十分に
低下し、層間絶縁膜の平坦化を図ることができる。
【００５５】請求項１５では、層間絶縁膜が、化学機械
研磨による研磨速度の遅い下層層間絶縁膜と、化学機械
研磨による研磨速度の早い上層層間絶縁膜で構成されて
いるので、このような２種類の膜を採用することで、平
坦化の際に層間絶縁膜の過度の研磨を防止しかつ配線の
信頼性劣化を防止することができる。 請求項１６では、
化学機械研磨を行った時の研磨速度であるエッチング速
度は、ＣＶＤ酸化膜に対してＢＰＳＧ膜は５倍程度早い
ため、下層層間絶縁膜をＣＶＤ酸化膜とし、上層層間絶
縁膜をＢＰＳＧ膜とすることにより、ＢＰＳＧ膜に対し
てある程度オーバーエッチングを行っても、ＣＶＤ酸化
膜はほとんどエッチングされず、エッチングのマージン
を広く取ることができる。このため、オーバーエッチン
グのマージンを確保しながら、プラズマ窒化膜を用いた
場合に起こる配線の信頼性劣化が起こらない。すなわ
ち、従来のプラズマ窒化膜はストレスが多く、アルミニ
ウム配線を用いたとき、ストレスマイグレーションによ
りアルミニウム配線が断線するという信頼性不良が発生
するが、ＢＰＳＧ膜にはストレスがほとんどないため、
ストレスマイグレーションが起こらず信頼性が確保され
る。
研磨による研磨速度の遅い下層層間絶縁膜と、化学機械
研磨による研磨速度の早い上層層間絶縁膜で構成されて
いるので、このような２種類の膜を採用することで、平
坦化の際に層間絶縁膜の過度の研磨を防止しかつ配線の
信頼性劣化を防止することができる。 請求項１６では、
化学機械研磨を行った時の研磨速度であるエッチング速
度は、ＣＶＤ酸化膜に対してＢＰＳＧ膜は５倍程度早い
ため、下層層間絶縁膜をＣＶＤ酸化膜とし、上層層間絶
縁膜をＢＰＳＧ膜とすることにより、ＢＰＳＧ膜に対し
てある程度オーバーエッチングを行っても、ＣＶＤ酸化
膜はほとんどエッチングされず、エッチングのマージン
を広く取ることができる。このため、オーバーエッチン
グのマージンを確保しながら、プラズマ窒化膜を用いた
場合に起こる配線の信頼性劣化が起こらない。すなわ
ち、従来のプラズマ窒化膜はストレスが多く、アルミニ
ウム配線を用いたとき、ストレスマイグレーションによ
りアルミニウム配線が断線するという信頼性不良が発生
するが、ＢＰＳＧ膜にはストレスがほとんどないため、
ストレスマイグレーションが起こらず信頼性が確保され
る。
【図１】この発明の第１の実施の形態の半導体装置のレ
イアウトを示す概念図である。
イアウトを示す概念図である。
【図２】（ａ）はこの発明の第１の実施の形態の半導体
装置のＣＭＰする前の断面図、（ｂ）はそのＣＭＰした
後の断面図である。
装置のＣＭＰする前の断面図、（ｂ）はそのＣＭＰした
後の断面図である。
【図３】この発明の第１の実施の形態において配線間隔
と凹みの関係を示すグラフである。
と凹みの関係を示すグラフである。
【図４】第１の実施の形態を説明するシミュレーション
に用いた半導体装置の断面図である。
に用いた半導体装置の断面図である。
【図５】第１の実施の形態を説明するためのシミュレー
ション結果で配線間隔と線間容量の関係を示すグラフで
ある。
ション結果で配線間隔と線間容量の関係を示すグラフで
ある。
【図６】（ａ）から（ｃ）はこの発明の実施の形態の半
導体装置の製造方法を説明するための工程断面図であ
る。
導体装置の製造方法を説明するための工程断面図であ
る。
【図７】この発明の第１の実施の形態の半導体装置の変
形例で他のレイアウトを示す概念図である。
形例で他のレイアウトを示す概念図である。
【図８】この発明の第２および第３の実施の形態の半導
体装置のチップレイアウトを示す概念図である。
体装置のチップレイアウトを示す概念図である。
【図９】この発明の第２および第３の実施の形態の半導
体装置の別のチップレイアウトを示す概念図である。
体装置の別のチップレイアウトを示す概念図である。
【図１０】この発明の第２および第３の実施の形態を説
明するための半導体ウエハの平面図である。
明するための半導体ウエハの平面図である。
【図１１】（ａ）および（ｂ）はこの発明の実施の形態
の半導体装置の工程断面図である。
の半導体装置の工程断面図である。
１ 半導体基板 ２ 第一の配線 ３ 層間絶縁膜 ４ 信号線として用いる配線 ５ ダミーパターン ６ 第二の配線 ７ スクライブレーン ８ ボンディングパッド ９ 回路部 １０ 半導体ウエハ １１ 半導体チップ １２ 下層層間絶縁膜 １３ 上層層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−125681（ＪＰ，Ａ) 特開 平10−335333（ＪＰ，Ａ) 特開 平８−139088（ＪＰ，Ａ) 特開 平７−74175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205
Claims (16)
- 【請求項１】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であって、前記
層間絶縁膜が、化学機械研磨による研磨速度の遅い下層
層間絶縁膜と、化学機械研磨による研磨速度の早い上層
層間絶縁膜とで構成され、前記配線がダミーパターンを
有し、このダミーパターンと信号線として用いる配線と
の距離が、３μｍ以上で２００μｍ以下となるように設
定したことを特徴とする半導体装置。 - 【請求項２】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であって、前記
層間絶縁膜が、化学機械研磨による研磨速度の遅い下層
層間絶縁膜と、化学機械研磨による研磨速度の早い上層
層間絶縁膜とで構成され、前記配線がダミーパターンを
有し、このダミーパターンが半導体チップ周囲のスクラ
イブレーンの部分に存在することを特徴とする半導体装
置。 - 【請求項３】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であって、前記
層間絶縁膜が、化学機械研磨による研磨速度の遅い下層
層間絶縁膜と、化学機械研磨による研磨速度の早い上層
層間絶縁膜とで構成され、前記配線がダミーパターンを
有し、このダミーパターンがボンディングパッドの部分
に存在することを特徴とする半導体装置。 - 【請求項４】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であって、前記
配線がダミーパターンを有し、このダミーパターンと信
号線として用いる配線との距離が、３μｍ以上で２００
μｍ以下となるように設定され、前記ダミーパターンが
ブロック状に配列され、前記ダミーパターンのブロック
のスペースが１μｍ以上５μｍ以下で、ラインが１μｍ
以上５μｍ以下であることを特徴とする半導体装置。 - 【請求項５】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であ って、前記
配線がダミーパターンを有し、このダミーパターンが半
導体チップ周囲のスクライブレーンの部分に存在し、前
記ダミーパターンがブロック状に配列され、前記ダミー
パターンのブロックのスペースが１μｍ以上５μｍ以下
で、ラインが１μｍ以上５μｍ以下であることを特徴と
する半導体装置。 - 【請求項６】 半導体基板上の配線と、この配線が存在
する前記半導体基板上の全面に形成されて上面が平坦化
された層間絶縁膜とを備えた半導体装置であって、前記
配線がダミーパターンを有し、このダミーパターンがボ
ンディングパッドの部分に存在し、前記ダミーパターン
がブロック状に配列され、前記ダミーパターンのブロッ
クのスペースが１μｍ以上５μｍ以下で、ラインが１μ
ｍ以上５μｍ以下であることを特徴とする半導体装置。 - 【請求項７】 前記層間絶縁膜が、化学機械研磨による
研磨速度の遅い下層層間絶縁膜と、化学機械研磨による
研磨速度の早い上層層間絶縁膜とで構成されている請求
項４，５または６記載の半導体装置。 - 【請求項８】 下層層間絶縁膜が、ＣＶＤ酸化膜、上層
層間絶縁膜がＢＰＳＧ膜である請求項１，２，３または
７記載の半導体装置。 - 【請求項９】 半導体基板上に第一の配線を形成する工
程と、前記第一の配線を形成した前記半導体基板上の全
面に、化学機械研磨による研磨速度の遅い下層層間絶縁
膜と化学機械研磨による研磨速度の早い上層層間絶縁膜
とからなる層間絶縁膜を形成する工程と、前記層間絶縁
膜を化学機械研磨により平坦化する工程と、平坦化され
た層間絶縁膜上に第二の配線を形成する工程とを含む半
導体装置の製造方法であって、前記第一の配線がダミー
パターンを有し、このダミーパターンと信号線として用
いる配線との距離が、３μｍ以上で２００μｍ以下とな
るように設定することを特徴とする半導体装置の製造方
法。 - 【請求項１０】 半導体基板上に第一の配線を形成する
工程と、前記第一の配線を形成した前記半導体基板上の
全面に、化学機械研磨による研磨速度の遅い下層層間絶
縁膜と化学機械研磨による研磨速度の早い上層層間絶縁
膜とからなる層間絶縁膜を形成する工程と、前記層間絶
縁膜を化学機械研磨により平坦化する工程と、平坦化さ
れた層間絶縁膜上に第二の配線を形成する工程とを含む
半導体装置の製造方法であって、前記第一の配線がダミ
ーパターンを有し、このダミーパターンを半導体チップ
周囲のスクライブレーンの部分に配置することを特徴と
する半導体装置の製造方法。 - 【請求項１１】 半導体基板上に第一の配線を形成する
工程と、前記第一の配線を形成した前記半導体基板上の
全面に、化学機械研磨による研磨速度の遅い下層層間絶
縁膜と化学機械研磨による研磨速度の早い上層層間絶縁
膜とからなる層間絶縁膜を形成する工程と、前記層間絶
縁膜を化学機械研磨により平坦化する工程と、平坦化さ
れた層間絶縁膜上に第二の配線を形成する工程とを含む
半導体装置の製造方法であって、前記第一の配線がダミ
ーパターンを有し、このダミーパターンをボンディング
パッドの部分に配置することを特徴とする半導体装置の
製造方法。 - 【請求項１２】 半導体基板上に第一の配線を形成する
工程と、前記第一の配線を形成した前記半導体基板上の
全面に層間絶縁膜を形成する工程と、前記層間絶縁膜を
化学機械研磨により平坦化する工程と、平坦化された層
間絶縁膜上に第二の配線を形成する工程とを含む半導体
装置の製造方法であって、前記第一の配線がダミーパタ
ーンを有し、このダミーパターンと信号線として用いる
配線との距離が、３μｍ以上で２００μｍ以下となるよ
うに設定され、前記ダミーパターンがブロック状に配列
され、前記ダミーパターンのブロックのスペースが１μ
ｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下で
あることを特徴とする半導体装置の製造方法。 - 【請求項１３】 半導体基板上に第一の配線を形成する
工程と、前記第一の配線を形成した前記半導体基板上の
全面に層間絶縁膜を形成する工程と、前記層間絶縁膜を
化学機械研磨により平坦化する工程と、平坦化された層
間絶縁膜上に第二の配線を形成する工程とを含む半導体
装置の製造方法であって、前記第一の配線がダミーパタ
ーンを有し、このダミーパターンを半導体チップ周囲の
スクライブレーンの部分に配置し、前記ダミーパターン
がブロック状に配列され、前記ダミーパターンのブロッ
クのスペースが１μｍ以上５μｍ以下で、ラインが１μ
ｍ以上５μｍ以下であることを特徴とする半導体装置の
製造方法。 - 【請求項１４】 半導体基板上に第一の配線を形成する
工程と、前記第一の配線を形成した前記半導体基板上の
全面に層間絶縁膜を形成する工程と、前記層 間絶縁膜を
化学機械研磨により平坦化する工程と、平坦化された層
間絶縁膜上に第二の配線を形成する工程とを含む半導体
装置の製造方法であって、前記第一の配線がダミーパタ
ーンを有し、このダミーパターンをボンディングパッド
の部分に配置し、前記ダミーパターンがブロック状に配
列され、前記ダミーパターンのブロックのスペースが１
μｍ以上５μｍ以下で、ラインが１μｍ以上５μｍ以下
であることを特徴とする半導体装置の製造方法。 - 【請求項１５】 前記層間絶縁膜が、化学機械研磨によ
る研磨速度の遅い下層層間絶縁膜と、化学機械研磨によ
る研磨速度の早い上層層間絶縁膜とで構成されている請
求項１２，１３または１４記載の半導体装置の製造方
法。 - 【請求項１６】 下層層間絶縁膜が、ＣＶＤ酸化膜、上
層層間絶縁膜がＢＰＳＧ膜である請求項９，１０，１１
または１５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27567297A JP3299486B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27567297A JP3299486B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111718A JPH11111718A (ja) | 1999-04-23 |
| JP3299486B2 true JP3299486B2 (ja) | 2002-07-08 |
Family
ID=17558744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27567297A Expired - Lifetime JP3299486B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3299486B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396158B1 (en) | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| JP2002083873A (ja) * | 2000-07-14 | 2002-03-22 | Internatl Business Mach Corp <Ibm> | 埋め込みデカップリング・キャパシタを有する半導体デバイス |
| US6611045B2 (en) | 2001-06-04 | 2003-08-26 | Motorola, Inc. | Method of forming an integrated circuit device using dummy features and structure thereof |
| JP2002368088A (ja) * | 2001-06-05 | 2002-12-20 | Fujitsu Ltd | ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム |
-
1997
- 1997-10-08 JP JP27567297A patent/JP3299486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111718A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2560625B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001313293A (ja) | 半導体装置 | |
| JP2555947B2 (ja) | 半導体装置及びその製造方法 | |
| US5491113A (en) | Method of manufacturing semiconductor device having a planarized surface | |
| WO2022110348A1 (zh) | 半导体器件及其制作方法、芯片键合结构 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH11150114A (ja) | 半導体装置及びその製造方法 | |
| JP3299486B2 (ja) | 半導体装置およびその製造方法 | |
| JPH098039A (ja) | 埋め込み配線の形成方法及び埋め込み配線 | |
| JP3481812B2 (ja) | 配線層にスリットを有する半導体装置または半導体ウエーハ及びその製造方法 | |
| CN1306569C (zh) | 均匀抛光微电子器件的方法 | |
| KR100495288B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| US6380071B1 (en) | Method of fabricating semiconductor device | |
| US6495928B1 (en) | Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof | |
| JPH10125681A (ja) | 半導体装置の製造方法 | |
| JPS61184847A (ja) | 多層配線構造 | |
| KR100388220B1 (ko) | 반도체장치의 패드부 구조 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| US20050136664A1 (en) | Novel process for improved hot carrier injection | |
| JP2002083792A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5200880A (en) | Method for forming interconnect for integrated circuits | |
| JPH10135284A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |