JP3327723B2 - データ受信装置とその制御方法及びそれを用いた印刷装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばパーソナルコン
ピュータ等のホスト装置と周辺装置間などでデータ伝送
を行う場合の、データ受信装置及びその制御方法に関す
る。

【０００２】

【従来の技術】パーソナルコンピュータ等のホスト装置
と周辺装置間でデータを伝送するのに、例えば、周辺装
置がプリンタの場合は、セントロニクス社仕様のパラレ
ルＩ／Ｆ（以下、セントロニクスＩ／Ｆ）、モデムなど
の場合はＲＳ−２３２Ｃ仕様のシリアルＩ／Ｆ（以下、
ＲＳ−２３２ＣＩ／Ｆ）が広く用いられているのは周知
の通りである。

【０００３】プリンタの場合の構成例が特開昭５８−１
１７０３６、特開平５−１５０９１４に開示されてい
る。図９を用いてこれら従来技術での伝送データの受信
動作について説明する。図中、１はＣＰＵ、２はＲＯ
Ｍ、３はＲＡＭ、４はセントロニクスＩ／ＦやＲＳ−２
３２ＣＩ／Ｆ等の１バイト単位でデータ伝送を行うＩ／
Ｆ部、５はＤＭＡコントローラ、６は印字部である。Ｒ
ＡＭ３上には、受信バッファ、印字バッファ、ライトポ
インタ、リードポインタとして用いられる領域が設定さ
れている。ライトポインタおよびリードポインタ（それ
ぞれプットポインタ、ゲットポインタと呼ぶ場合もあ
る。）はそれぞれ、受信バッファ領域のオフセットアド
レスを指定するものである。

【０００４】Ｉ／Ｆ４に外部のホスト装置からデータが
伝送されると、Ｉ／Ｆ４はＣＰＵ１に対して割込をかけ
る。ＣＰＵ１は、当該割込処理の中でＩ／Ｆ４からデー
タを読出して受信バッファに格納するとともに、ライト
ポインタを１増加させる。一方、ＣＰＵ１のメインのプ
ログラム部は、リードポインタが示す位置からデータを
取り込むとともに、リードポインタを１増加させる。ラ
イトポインタおよびリードポインタは、初めに０に初期
化されているので、メインおプログラム部はライトポリ
ンタとリードポインタを比較することで、受信バッファ
に未取り込のデータがあるか否かを判定する。

【０００５】さて、受信バッファから取り込んだデータ
は、フォント展開等の処理を行なった後、印字バッファ
に転送する。印字バッファに必要なデータがそろった
ら、ＤＭＡコントローラ５によって、印字バッファ内の
データを印字部６にＤＭＡ転送して、印字を実行する。

【０００６】上記割込処理の回数を軽減させる目的で、
伝送データを数バイトからなるＦＩＦＯメモリに一旦格
納し、該ＦＩＦＯメモリが一杯になったらＣＰＵに割込
を掛けて受信バッファに取り込む例が、特開平３−２０
８１２１に開示されている。

【０００７】さらに、伝送データがＤＭＡ転送で直接受
信バッファに転送し、上記割込処理をなくしてしまう方
法も考案されている。

【０００８】それぞれの例は、伝送データを受信バッフ
ァに取り込む際の違いであり、受信バッファからデータ
を取り込む部分については、いずれの場合でも上述した
ライトポインタ、リードポインタによる方法を用いてい
る。

【０００９】

【発明が解決しようとする課題】さて上記従来技術で
は、受信バッファに格納したデータの取り込に関しては
受信バッファの状態をポーリングする必要があった。す
なわち、 １）リードポインタとライトポインタを読み込む。 ２）両者を比較する。 ３）リードポインタの値≠ライトポインタの値である場
合に、リードポインタが示す受信バッファのアドレスか
ら１バイトのデータを取り込み、次いでリードポインタ
を１増加させる。リードポインタの値＝ライトポインタ
の値である場合には、取り込むべきデータがないので何
もしない。

【００１０】という処理を、定期的に実行しなければな
らない。

【００１１】このことは、伝送されるデータ量が比較的
少ない時はさほど問題とならないが、画像データなどの
ように、伝送されるデータ量が多くなった場合には、上
記の如き１バイトの伝送データ毎にポーリング動作を行
っていたのではＣＰＵのオーバヘッドが大きくなりすぎ
て、実質的な通信速度の低下を招く原因となっていた。
この欠点は、図９に示したように単一のＣＰＵで他の制
御の処理も行う装置においては、単に実質的な通信速度
が低下するだけでなく、当該オーバヘッドの時間分だけ
ＣＰＵパワーが浪費されてしまうので、結果として装置
全体の動作速度を低下させてしまう原因ともなってい
た。

【００１２】本発明は上記従来技術の欠点に鑑みてなさ
れたものであり、ポーリング動作を行なわないでも伝送
データの取り込が可能なデータ受信装置の提供を目的と
する。

【００１３】

【課題を解決するための手段及び作用】上記目的を達成
するために本発明のデータ受信装置は次のような構成か
ら成る。すなわち、データを受信する受信手段と、前記
受信手段により受信したデータを格納する格納手段と、
受信したデータの種別を判別する判別手段と、 前記判別
手段により受信データが画像データであると判別された
場合に、前記受信手段によりデータの受信が終了したこ
とを判定する判定手段と、前記判定手段による判定の結
果に基づいて、前記格納手段に格納されたデータの転送
を要求する要求手段と、該要求手段による要求に応じ
て、前記格納手段により格納されたデータを所定の記憶
領域に転送する転送手段と、 前記判別手段により受信デ
ータが画像データでないと判別された場合には、受信デ
ータの有無を判定しつつ前記所定の記憶領域に受信デー
タを転送するポーリング手段とを備える。あるいは、デ
ータを受信する受信手段と、 受信しようとするデータ長
を設定する設定手段と、 前記受信手段により受信したデ
ータを格納する格納手段と、 前記設定手段に設定された
データ長と、受信したデータの量との一致を判定する判
定手段と、 該判定手段による判定の結果に基づいて、前
記格納手段に格納されたデータの転送を要求する要求手
段と、 該要求手段による要求に応じて、前記格納手段に
より格納されたデータを、前記設定手段に設定されたデ
ータ長分まとめて所定の記憶領域に転送する転送手段
と、 前記設定手段により設定できるデータ長が、受信し
ようとするデータ長よりも短い場合には、前記設定手段
により設定できるデータ長ずつ分割して転送すべく制御
する制御手段とを備える。

【００１４】データを受信する受信手段と、前記受信手
段により受信したデータを格納する格納手段と、受信し
たデータの種別を判別する判別手段と、前記判別手段に
より受信データが画像データであると判別された場合
に、受信しようとするデータ長を設定する設定手段と、
前記設定手段に設定されたデータ長と、受信したデータ
の量との一致を判定する判定手段と、前記判定手段によ
る判定の結果に基づいて、前記格納手段に格納されたデ
ータの転送を要求する要求手段と、該要求手段による要
求に応じて、前記格納手段により格納されたデータを、
前記設定手段に設定されたデータ長分まとめて所定の記
憶領域に転送する転送手段と、 前記判別手段により受信
データが画像データでないと判別された場合には、受信
データの有無を検知しつつ前記所定の記憶領域に受信デ
ータを転送するポーリング手段とを備えることを特徴と
するデータ受信装置。あるいは、データを受信する受信
手段と、 前記受信手段により受信したデータを格納する
格納手段と、 受信したデータの種別を判別する判別手段
と、 前記判別手段により受信データが画像データである
と判別された場合に、受信しようとするデータ長を設定
する設定手段と、 前記設定手段に設定されたデータ長
と、受信したデータの量との一致を判定する判定手段
と、 前記判定手段による判定の結果に基づいて、前記格
納手段に格納されたデータの転送を要求する要求手段
と、 前記要求手段による要求に応じて、前記格納手段に
より格納されたデータを、前記設定手段に設定されたデ
ータ長分まとめて所定の記憶領域に転送する転送手段
と、 前記判別手段により受信データが画像データでない
と判別された場合には、受信データの有無を検知しつつ
前記所定の記憶領域に受信データを転送するポーリング
手段と、 前記設定手段により設定できるデータ長が、受
信しようとするデータ長よりも短い場合には、前記設定
手段により設定できるデータ長ずつ分割して転送すべく
制御する制御手段とを備える。

【００１５】あるいは、制御用のＣＰＵと、データを受
信するインターフェースと、受信したデータを格納する
受信バッファと、前記受信バッファ中の任意の位置を指
示する第１ポインタおよび第２ポインタと、前記インタ
ーフェースを介して受信したデータを、第１ポインタの
指示する位置に格納するとともに前記第１ポインタを格
納したデータ量に相当する値分増加させるデータ格納手
段と、前記受信バッファからデータが読み出された場
合、読み出されたデータ量に相当する値分、前記第２ポ
インタを増加させる第２ポインタ加算手段と、前記第１
ポインタの値と第２ポインタの値との差を求める残量算
出手段と、所望の値を設定し得るデータ長設定レジスタ
と、該データ長設定レジスタの設定値と前記残量算出手
段の出力値とを比較し、一致している場合、前記ＣＰＵ
に対して割込を要求する割込み要求手段と、該割込み要
求手段による割込みを契機として、前記受信バッファよ
りデータを読み出して所定の記憶領域に転送する読み出
し手段とを備える。

【００１６】また、本発明の印刷装置は次のような構成
から成る。すなわち、前記データ受信装置と、前記デー
タ受信装置により所定領域に転送されたデータを印刷出
力する印刷手段とを備える。

【００１７】また、本発明のデータ受信方法は次のよう
な構成から成る。すなわち、受信しようとするデータ長
を設定する設定工程と、受信したデータをメモリに格納
する格納工程と、前記設定工程に設定されたデータ長
と、受信したデータの量との一致を判定する判定工程
と、該判定工程による判定の結果に基づいて、前記メモ
リに格納されたデータの転送を要求する要求工程と、該
要求工程による要求に応じて、前記メモリに格納された
データを、前記設定工程に設定されたデータ長分、所定
の記憶領域に転送する転送工程と、 前記設定工程により
設定できるデータ長が、受信しようとするデータ長より
も短い場合には、前記設定工程により設定できるデータ
長ずつ分割して転送すべく制御する制御工程とを備え
る。あるいは、受信しようとするデータ長を設定する設
定工程と、 受信したデータをメモリに格納する格納工程
と、 受信したデータの種別を判別する判別工程と、 前記
判別工程により受信データが画像データであると判別さ
れた場合に、前記設定工程に設定されたデータ長と、受
信したデータの量との一致を判定する判定工程と、 該判
定工程による判定の結果に基づいて、前記メモリに格納
されたデータの転送を要求する要求工程と、 該要求工程
による要求に応じて、前記メモリに格納されたデータ
を、前記設定工程に設定されたデータ長分、所定の記憶
領域に転送する転送工程と、 前記判別工程により受信デ
ータが画像データでないと判別された場合には、受信デ
ータの有無を検知しつつ前記所定の記憶領域に受信デー
タを転送するポーリング工程とを備える。 あるいは、受
信しようとするデータ長を設定する設定工程と、 受信し
たデータをメモリに格納する格納工程と、 受信したデー
タの種別を判別する判別工程と、 前記判別工程により受
信データが画像データであると判別された場合に、前記
設定工程に設定されたデータ長と、受信したデータの量
との一致を判定する判定工程と、 該判定工程による判定
の結果に基づいて、前記メモリに格納されたデータの転
送を要求する要求工程と、 該要求工程による要求に応じ
て、前記メモリに格納されたデータを、前記設定工程に
設定されたデータ長分、所定の記憶領域に転送する転送
工程と、 前記判別工程により受信データが画像データで
ないと判別された場合には、受信データの有無を検知し
つつ前記所定の記憶領域に受信データを転送するポーリ
ング工程と、 前記設定工程により設定できるデータ長
が、受信しようとするデータ長よりも短い場合には、前
記設定工程により設定できるデータ長ずつ分割して転送
すべく制御する制御工程とを備える。

【００１８】

【第１実施例】以下に本発明の実施例を説明する。図１
は本発明を実施したデータ受信装置を内蔵したプリンタ
装置のブロック図である。図中１０はＣＰＵで、装置全
体の制御を行うものであり、１６ビット（２バイト）の
データバスと２４ビット（１６Ｍバイトのメモリ空間）
のアドレスバスとを有している。１１はＲＯＭ／ＲＡＭ
で、ＲＯＭ部にはプログラム、フォントデータなどが記
憶されており、ＲＡＭ部は、印字バッファのほか各種作
業領域として利用する。１２は印字部で、モータや印字
ヘッドおよびそれらを駆動する回路などから構成され
る。２０はＣＰＵ１０から任意に設定可能なタイマイン
ターバル回路で、その出力はＣＰＵ１０ヘの第１の割込
要求信号としてＣＰＵバスに接続される。当該割込要求
信号に対応する割込処理（以下タイマ割込みと呼ぶ。）
では、印字部１２を制御するために必要な時間計測など
の計測処理等の他、受信バッファの状態を監視するため
の処理が行なわれる。１３はセントロニクスＩ／Ｆに準
拠したパラレルＩ／Ｆである。１６は受信バッファとし
て用いるＲＡＭであり、本実施例の場合６４Ｋバイトの
容量を有する。

【００１９】図１ではＲＡＭ素子をＲＯＭ／ＲＡＭ１１
とＲＡＭ１６の双方に具備しているが、１ユニットのＲ
ＡＭ素子のみで、システムを構成する場合は、ＲＯＭ／
ＲＡＭ１１にはＲＡＭ素子を具備せず、ＲＡＭ１６だけ
を有するようにしても良い。この場合は、ＲＡＭ１６の
一部を受信バッファとして利用し、他の部分は各種作業
領域として用いる。１４はＤＭＡコントローラで、パラ
レルＩＮ１３に伝送データが到来した時に、ＲＡＭ１６
に当該伝送データをＤＭＡ転送するものである。また、
ＲＯＭ／ＲＡＭ１１の印字バッファ部に必要なだけデー
タがそろった時に、当該データを印字部１２の印字ヘッ
ド（不図示）にＤＭＡ転送する際にも使用する。

【００２０】１７および１８は、それぞれカウンタ回路
等からなるライトポインタ、リードポインタである。上
記ＤＭＡ転送は、ＤＭＡコントローラ１４内に設定され
るベースアドレスにライトポインタ１７がオフセットし
て指し示すアドレスに実施される。また、ＤＭＡコント
ローラ１４が、伝送データをＤＭＡ転送する度毎にライ
トポインタ１７のポインタ値が１増加するように構成さ
れている。１５はデータレングス設定レジスタ２６が含
まれた受信バッファ監視回路であり、ライトポインタ１
７とデータレングス設定レジスタ２６の値との比較結果
に応じてＣＰＵ１０に割込をかけるようになっている。
また、受信バッファ監視回路１５には、受信バッファを
リードした時にリードポインタ１８のポインタ値を１増
加する回路も含まれている。つまりライトポインタ１７
とリードポインタ１８とで、受信バッファとしていわゆ
るリングバッファが構成される。

【００２１】１９はバッファフル判定回路で、受信バッ
ファのオーバフローを防止するために、ライトポインタ
１７とリードポインタ１８のポインタ値を比較してその
差が一定値以上になった時に、パラレルＩ／Ｆ１３のＢ
ＵＳＹ信号をアサートして、ホスト装置からのさらなる
データの伝送を抑制する。より詳しくは、ＢＵＳＹ信号
をアサートしっぱなしにするのではなく、０．１秒〜１
秒毎に短時間だけネゲートするようになっている。これ
はＢＵＳＹ信号を長時間アサートしたままにしておく
と、ホスト装置がタイマアウトを起してデータの伝送を
断念してしまうからである。従って上記一定値は、受信
バッファの総容量より若干小さめの値とする。本実施例
では受信バッファの総容量は６４Ｋバイトであるから、
上記一定値は例えば６２Ｋバイト＝Ｆ８００ｈと設定す
ればよい。受信バッファからのデータの取り込みが進行
して、両ポインタの差が所定値以下（例えば１４Ｋバイ
ト＝３８００ｈ）になったら、ＢＵＳＹ信号をネゲート
する。ＢＵＳＹ信号はこれ以外にも、ＣＰＵ１０からソ
フトウェアによって任意にアサート／ネゲートできる。
なお、ＢＵＳＹ信号に限らず、プリンタ装置からホスト
装置へ向かうすべてのステータス信号は、ハードウェア
が自動的に設定する意外に、ＣＰＵ１０からソフトウェ
アによって任意にアサート／ネゲートできるようになっ
ている。また装置立上げ時等に、ＣＰＵ１０からの指示
に基づいて、ライトポインタ１７、リードポインタ１８
を０に初期化できるようになっている。

【００２２】図２に受信バッファ監視回路１５の詳細な
ブロック図を示す。図中、３１はアドレスコンパレータ
で、ＣＰＵバス上でメモリをリードする動作があった時
に、リードポインタアドレス生成回路２１の出力信号と
ＣＰＵバス上のアドレス信号とを比較し、両者が一致し
た時にハイレベルを論理積ゲート２２へ出力する。

【００２３】リードポイントアドレス生成回路２１は、
受信バッファベースアドレス設定回路２３とリードポイ
ンタ１８の出力を繋ぎ合わせて２４ビットのアドレス信
号を作り出すものである。受信バッファとして６４Ｋバ
イトの容量を持つ場合に、リードポインタ１８（および
ライトポインタ１７）のビット数は１６ビットであるか
ら、受信バッファベースアドレス設定回路２３では、残
りの上位８ビット分を設定し、両者を合成して２４ビッ
ト分の信号を生成する。追加される８ビット分のアドレ
ス情報は、前述したＤＭＡコントローラ１４内に設定さ
れるベースアドレスの上位８ビットと同一のものであ
る。ここで受信バッファベースアドレス設定回路２３に
設定するアドレス情報は、回路的に固定的なものであっ
てよいのであるが、ＲＡＭ１６のアドレス領域をはみ出
さない範囲において、ＣＰＵ１０から適宜設定できるよ
うにしてもよい。この場合、ＤＭＡコントローラ１４内
に設定されるベースアドレスと対応がとれていなければ
ならない。

【００２４】２４はライトポインタ１７とリードポイン
タ１８のそれぞれのポインタ値が等しいか否かを比較す
るコンパレータで、等しくない時にハイレベルを論理積
ゲート２２へ出力する。論理積ゲート２２の出力はリー
ドポインタ１８に接続されている。リードポインタ１８
では、論理積ゲート２２の出力信号の立上がりエッジに
同期してポインタ値を１増加するようになっている。従
って、リードポインタ１８は受信バッファに未取込みの
受信データがある場合に、受信バッファ中のリードポイ
ンタが指し示すアドレスへのリードアクセスの終了時点
でポインタ値が１増加し、受信バッファが空の場合には
ポインタ値は動かないようになっている。

【００２５】２５は、受信バッファの消費量を計算する
減算回路であり、具体的にはライトポインタ１７のポイ
ンタ値からリードポインタ１８のポインタ値を減算す
る。なお、リングバッファの性質上、演算の結果ボロー
が発生したか否かは関知しない。２６はデータレングス
設定レジスタで、ＣＰＵ１０からアクセス可能な１６ビ
ットのライトレジスタである。２７は、減算回路２５と
データレングス設定レジスタ２６の出力値を比較するコ
ンパレータで、データレングス設定レジスタ２６の設定
値が、減算回路２５の出力値以上（等しいか、より大き
い）であるときに、ハイレベル信号を出力する。コンパ
レータ２７は、コンパレータイネーブル設定レジスタ２
８を介して、ＣＰＵ１０からその動作のイネーブル／デ
ィスエーブルが設定できるようになっており、ディスエ
ーブルに設定されている時は比較結果に関わらず常にロ
ーレベル信号を出力する。２９は、コンパレータ２７の
出力の立上がりエッジでローレベルにセットされ、割込
要求信号クリアポート３０からのクリア信号でハイレベ
ルにクリアされるフリップフロップ回路である。フリッ
プフロップ回路２９の出力は、ＣＰＵ１０に対する第２
の割込要求信号（ローアクティブ）としてＣＰＵバスに
接続される。割込要求信号ポート３０は、ＣＰＵ１０か
ら当該ポートにアクセス（例：ダミーデータでのライト
動作）された時に、フリップフロップ回路２８にクリア
信号、すなわちクリアパルスを１回出力するようになっ
ている。

【００２６】次に、図３および図４のフローチャートを
用いて全体の動作につき説明する。まず、初期化処理と
してステップＳ３０でフリップフロップ回路２９から出
力される第２の割込要求信号に対してはマスクを掛けて
おくと共にコンパレータ２７をディスエーブルにする。
この状態で、パラレルＩ／Ｆ１３にデータの伝送がある
と、ＤＭＡコントローラ１４がＲＡＭ１６（受信バッフ
ァ）の所定のアドレスにＤＭＡ転送する。ＣＰＵ１０
は、タイマ割込みでの割込処理でステップＳ３１以下の
処理を実行する。

【００２７】まずステップＳ３１で受信バッファの状態
をポーリングし、受信バッファに取り込むべきデータが
存在した場合には、ステップＳ３２でリードポインタ１
８のポインタ値が指し示すアドレスから、１バイトのデ
ータを読み込む。次にステップＳ３３で当該データの種
別判定を行い、文字データであればステップＳ３４で２
バイト文字コードの場合などに必要に応じてさらにもう
１バイト読み込み、ステップＳ３５において当該文字デ
ータのフォント展開を行って、その結果をＲＯＭ／ＲＡ
Ｍ１１の印字バッファ１１２に書き込む。

【００２８】一方ステップＳ３３において文字データ以
外と判定された場合は、ステップＳ３６で続きのデータ
を１〜数バイト読み込み、ステップＳ３７でコマンドデ
ータであるか画像データであるかを判定する。コマンド
データであればステップＳ３８で続く数バイトのパラメ
ータ部を読み込み、ステップＳ３９においてそのコマン
ドを実行する。受信バッファから取り込んだデータが、
文字および文字データの間は以上の処理を繰り返す。

【００２９】ところで、画像データの場合にはそのデー
タストリームのフォーマットは図５に示すように、先頭
に数バイトの画像データのヘッダ、次いでデータレング
ス（２バイト）、最後にビットマップの画像データとな
っている。なお、画像データストリームのフォーマット
は、上記以外のフォーマットであっても構わない。例え
ばデータレングスの部分は、画像データ部の画素数デー
タであってもよい。この場合、画素数データからデータ
レングスを算出することは非常に容易である。

【００３０】さて、取り込んだデータが画像データのヘ
ッダである場合は、ステップＳ４０で続く２バイトのデ
ータレングスを読み込む。そしてステップＳ４０で、こ
のデータレングスの内容をデータレングス設定レジスタ
２６に書き込み、ステップＳ４２でコンパレータ２７の
動作をイネーブルにする。続いてステップＳ４３で上記
ポーリング動作の停止を指示する。具体的にはＲＯＭ／
ＲＡＭ１１上のＲＡＭ部に設定したポーリング動作フラ
グ１１１にオフを書き込んでおく。ポーリング動作フラ
グはタイマ割込み中に参照され、そのオン／オフにした
がってポーリング動作を行うか否かが決定される。もち
ろん、タイマ割込みをポーリング動作のためだけに用い
ているのであれば、タイマインターバル回路２０からの
第１の割込要求信号そのものをマスクしてしまってもよ
い。最後にステップＳ４４で第２の割込要求に対するマ
スクを解除する。この時点で、ＣＰＵ１０は受信バッフ
ァヘのポーリングを止め、他の処理に専念する。

【００３１】画像データが全て、すなわち上記データレ
ングス分送信元から伝送されると、ライトポインタ１７
の値がデータレングス設定レジスタにセットされた値と
同じになり、コンパレータ２７が作用し、フリップフロ
ップ回路２８を介してＣＰＵ１０に対して第２の割込要
求信号が出力される。該割込要求信号を受けてＣＰＵ１
０は割込処理を開始する。その手順を図４に示す。

【００３２】まずステップＳ５０で割込要求信号クリア
ポートにダミーライトを行って、第２の割込要求信号を
クリアする。次いでステップＳ５１で、受信バッファか
らデータレングス分のデータをブロック転送やＤＭＡ転
送など任意の方法でＲＯＭ／ＲＡＭ１１に一気に取り込
む。すなわち受信バッファ中の画像データを印字バッフ
ァ部にそっくり転送してしまうわけである。そしてステ
ップＳ５２で、コンパレータ２７をディスエーブルに
し、ステップＳ５３で上記割込要求のマスクを再度設定
する。最後にステップＳ５４で、図３ステップＳ４３で
オフにセットされたポーリング動作フラグ１１１をオン
にしてポーリング動作の再開を指示し、割込処理を終了
する。

【００３３】ところで、以上の動作フローは、ステップ
Ｓ４４で第２の割込要求のマスクを解除した時点で既に
すべての画像データが伝送され終わっていて受信バッフ
ァに格納されている場合でも全く問題なく動作する。こ
の場合、ステップＳ４２でコンパレータ２７をイネーブ
ルにした時点で、コンパレータ２７の出力がハイレベル
になり、フリップフロップ回路２９からローレベル信号
を出力する。すなわちステップＳ４４で第２の割込要求
のマスクを解除すると、直ちにステップＳ５０からの割
込処理が実行される。そして次のタイマ割込みでは、ポ
ーリング動作フラグ１１１がオンになっているから、ふ
たたび受信バッファの状態をポーリングするステップＳ
３１からの処理が繰り返されるわけである。

【００３４】以上説明してきたように本実施例によれ
ば、画像データのようにデータ量が大きくかつ事前にそ
のデータ量を知り得る場合には、受信バッファへのポー
リング動作を省略することができ、その分だけＣＰＵの
オーバヘッドタイムをなくすことが可能となる。

【００３５】

【第２実施例】第１実施例では、受信バッファの容量が
例えば６４Ｋバイトであり、受信したデータの１ブロッ
クのサイズがこれを越える画像データを伝送しようとし
た場合は、画像データの伝送が終了した時に、割込みに
よりこれをＣＰＵ１０に報知することができない。もち
ろん受信バッファの容量を増やし、ライトポインタ１
７、リードポインタ１８、データレングス設定レジスタ
２７などの関連レジスタ群のビット数を受信バッファの
容量にあわせれば、上記実施例の装置により大きな画像
データを伝送することは可能である。

【００３６】しかしながら、受信バッファの容量を増や
すことは、当然装置のコストアップにつながるので、容
易に採用するというわけにはいかない場合もある。本実
施例は、この点に鑑みてなされたものであり、受信バッ
ファの容量を増やさずに、より大きな伝送データを取り
扱えるようにした。

【００３７】本実施例では、画像データのサイズは最大
１６Ｍバイトにまで拡張されている。したがって図８に
示すとおり、画像データストリームのデータレングスフ
ィールドは３バイトに拡張されている。さて、図６およ
び図７のフローチャートを用いて本実施例での全体の動
作を説明する。

【００３８】図６は第１実施例における図３ステップＳ
３７以下に対応する部分のフローチャートである。ステ
ップＳ３０からステップＳ３９まではまったく同一であ
るので省略する。

【００３９】ステップＳ３７において画像データと判定
された場合は、ステップＳ６０で続く３バイトのデータ
レングスを読み込む。そしてステップＳ６１で当該画像
データの残量を計算する。ここではまだ１バイトも受信
バッファから取り込んでいないので残量はデータレング
スの値そのものである。ステップＳ６２で上記残量が受
信バッファがバッファフルになるまでの最大容量すなわ
ちＦ８００ｈ（＝６２Ｋ）より大きいか否かを判定す
る。該最大容量以下である場合はステップＳ６３でデー
タレングス設定レジスタ２６に残量の値を設定する。一
方、上記最大容量を越える場合はステップＳ６３でデー
タレングス設定レジスタ２６に、最大容量の値、すなわ
ちＦ８００ｈを設定する。そしてステップＳ６３コンパ
レータ２７をイネーブルにし、ステップＳ６４でポーリ
ング動作の停止の指示をして、最後にステップＳ６５で
上記第２の割込要求のマスクを解除する。

【００４０】図７は第２実施例における第２割込み要求
に対する割込処理のフローチャートである。割込処理で
は、まずステップＳ７０で第２の割込要求信号をクリア
し、ステップＳ７１でデータレングス設定レジスタ２６
に設定した分だけ受信バッファからデータを取り込む。
そしてステップＳ７２で残量を更新する。具体的には現
在の残量から上記設定していた分を差し引いた値を、新
しい残量とする。

【００４１】次いでステップＳ７３で、更新した残量が
０か否かを判定する。０であればステップＳ７４でコン
パレータ２７をディスエーブルにし、ステップＳ７５で
上記割込要求のマスクを再度設定する。

【００４２】最後にステップＳ７６で上記ポーリング動
作の再開を指示して、割込処理を終了する。

【００４３】一方、更新した残量が０でない場合はステ
ップＳ７７で係る残量と上記最大容量とを比較する。上
記残量が上記最大容量以上である場合は、ステップＳ７
８でデータレングス設定レジスタ２６に最大容量の値を
設定し、割込処理を終了する。また、上記残量が上記最
大容量より小さい場合はステップＳ７９でデータレング
ス設定レジスタ２６に残量の値を設定し、割込処理を終
了する。要するに、伝送される画像データのサイズが最
大容量以下の場合は、第１実施例の場合と同様１回の割
込処理でデータは取り込まれるが、最大容量を越える場
合は最大容量（＝６２Ｋバイト）が受信バッファに溜ま
る毎に第２の割込がかかって、全体を何回かに分割して
画像データの取り込を行うわけである。

【００４４】以上説明してきたように、本実施例によれ
ば具備している受信バッファの容量を越えた画像データ
を受領する場合でも、受信バッファヘのポーリング動作
を省くことが可能となる。

【００４５】すなわち、実施例では、必要であれば受信
バッファへのポーリング動作を省略して伝送データを取
り込むことが可能となる。したがって、その分だけＣＰ
Ｕのオーバヘッドタイムをなくすことができるので、結
果として実質的な通信速度の高速化が実現される。また
実施例のように単一のＣＰＵで装置全体の制御を行う装
置にあっては、ＣＰＵを効率的に使用できるので、装置
全体の動作速度を向上させることができるという優れた
効果を有するものである。なお上記第１及び第２の実施
例では画像データを例に説明を行なったが、本発明はこ
れに限定されるわけではなくデータレングスがわかるの
であれば、文字データやコマンド情報の場合であっても
その効果に変りはない。またパラレルＩ／Ｆでなくシリ
アルＩ／Ｆであっても同様の効果が期待できる。さらに
本発明はプリンタ装置に好適であるが、必ずしもそれに
限定されるわけではなく、他の周辺装置あるいはホスト
装置に応用可能であることは言うまでもない。

【００４６】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【００４７】

【発明の効果】以上説明したように、本発明に係るデー
タ受信装置は、ポーリング動作を行なわないでも伝送デ
ータの取り込みが可能であり、高速のデータ伝送を実現
できるという効果を奏する。

【００４８】

【図面の簡単な説明】

【図１】本発明に係るデータ受信装置を内蔵したプリン
タ装置のブロック図である。

【図２】受信バッファ監視管理部の詳細なブロック図で
ある。

【図３】第１実施例での動作を説明するフローチャート
である。

【図４】第１実施例での動作を説明するフローチャート
である。

【図５】画像データストリームのフォーマットを説明す
る図である。

【図６】第２実施例での動作を説明するフローチャート
である。

【図７】第２実施例での動作を説明するフローチャート
である。

【図８】第２実施例での画像データストリームのフォー
マットを説明する図である。

【図９】従来技術を説明する図である。

【符号の説明】

１０ ＣＰＵ １１ ＲＯＭ／ＲＡＭ １２ 印字部 １３ パラレルＩ／Ｆ １４ ＤＭＡコントローラ １５ 受信バッファ監視回路 １６ ＲＡＭ（受信バッファ） １７ ライトポインタ １８ リードポインタ １９ バッファフル判定回路 ２０ タイマインターバル回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 壮平 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 植村 寛 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 塚田 伸幸 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−58355（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/12

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】 データを受信する受信手段と、 前記受信手段により受信したデータを格納する格納手段
   と、受信したデータの種別を判別する判別手段と、 前記判別手段により受信データが画像データであると判
   別された場合に、 前記受信手段によりデータの受信が終
   了したことを判定する判定手段と、 前記判定手段による判定の結果に基づいて、前記格納手
   段に格納されたデータの転送を要求する要求手段と、 該要求手段による要求に応じて、前記格納手段により格
   納されたデータを所定の記憶領域に転送する転送手段
   と、 前記判別手段により受信データが画像データでないと判
   別された場合には、受信データの有無を判定しつつ前記
   所定の記憶領域に受信データを転送するポーリング手段
   と を備えることを特徴とするデータ受信装置。
2. 【請求項２】 前記判定手段は、前記受信手段により受
   信したデータの長さを示すデータと、受信したデータの
   量とを比較して受信の終了を判定することを特徴とする
   請求項１に記載のデータ受信装置。
3. 【請求項３】 データを受信する受信手段と、 受信しようとするデータ長を設定する設定手段と、 前記受信手段により受信したデータを格納する格納手段
   と、 前記設定手段に設定されたデータ長と、受信したデータ
   の量との一致を判定する判定手段と、 該判定手段による判定の結果に基づいて、前記格納手段
   に格納されたデータの転送を要求する要求手段と、 該要求手段による要求に応じて、前記格納手段により格
   納されたデータを、前記設定手段に設定されたデータ長
   分まとめて所定の記憶領域に転送する転送手段と、 前記設定手段により設定できるデータ長が、受信しよう
   とするデータ長よりも短い場合には、前記設定手段によ
   り設定できるデータ長ずつ分割して転送すべく制御する
   制御手段と を備えることを特徴とするデータ受信装置。
4. 【請求項４】 前記転送手段はＣＰＵにより制御され、
   前記要求手段は前記ＣＰＵに対する割込み要求であるこ
   とを特徴とする請求項１乃至３いずれかに記載のデータ
   受信装置。
5. 【請求項５】 データを受信する受信手段と、 前記受信手段により受信したデータを格納する格納手段
   と、 受信したデータの種別を判別する判別手段と、前記判別手段により受信データが画像データであると判
   別された場合に、受信しようとするデータ長を設定する
   設定手段と、 前記設定手段に設定されたデータ長と、受信したデータ
   の量との一致を判定する判定手段と、 前記判定手段による判定の結果に基づいて、前記格納手
   段に格納されたデータの転送を要求する要求手段と、 前記要求手段による要求に応じて、前記格納手段により
   格納されたデータを、前記設定手段に設定されたデータ
   長分まとめて所定の記憶領域に転送する転送手段と、 前記判別手段により 受信データが画像データでないと判
   別された場合には、受信データの有無を検知しつつ前記
   所定の記憶領域に受信データを転送するポーリング手段
   とを備えることを特徴とするデータ受信装置。
6. 【請求項６】 データを受信する受信手段と、 前記受信手段により受信したデータを格納する格納手段
   と、 受信したデータの種別を判別する判別手段と、 前記判別手段により受信データが画像データであると判
   別された場合に、受信しようとするデータ長を設定する
   設定手段と、 前記設定手段に設定されたデータ長と、受信したデータ
   の量との一致を判定する判定手段と、 前記判定手段による判定の結果に基づいて、前記格納手
   段に格納されたデータの転送を要求する要求手段と、 前記要求手段による要求に応じて、前記格納手段により
   格納されたデータを、前記設定手段に設定されたデータ
   長分まとめて所定の記憶領域に転送する転送手段と、 前記判別手段により受信データが画像データでないと判
   別された場合には、受信データの有無を検知しつつ前記
   所定の記憶領域に受信データを転送するポーリング手段
   と、 前記設定手段により設定できるデータ長が、受信しよう
   とするデータ長よりも短い場合には、前記設定手段によ
   り設定できるデータ長ずつ分割して転送すべく制御する
   制御手段とを備えることを特徴とするデータ受信装置。
7. 【請求項７】 受信しようとするデータ長を設定する設
   定工程と、 受信したデータをメモリに格納する格納工程と、 前記設定工程に設定されたデータ長と、受信したデータ
   の量との一致を判定する判定工程と、 該判定工程による判定の結果に基づいて、前記メモリに
   格納されたデータの転送を要求する要求工程と、 該要求工程による要求に応じて、前記メモリに格納され
   たデータを、前記設定工程に設定されたデータ長分、所
   定の記憶領域に転送する転送工程と、 前記設定工程により設定できるデータ長が、受信しよう
   とするデータ長よりも短い場合には、前記設定工程によ
   り設定できるデータ長ずつ分割して転送すべく制御する
   制御工程と を備えることを特徴とするデータ受信方法。
8. 【請求項８】 前記転送工程はＣＰＵにより制御され、
   前記要求工程は前記ＣＰＵに対する割込み要求であるこ
   とを特徴とする請求項７に記載のデータ受信方法。
9. 【請求項９】 受信しようとするデータ長を設定する設
   定工程と、 受信したデータをメモリに格納する格納工程と、 受信したデータの種別を判別する判別工程と、前記判別工程により受信データが画像データであると判
   別された場合に、前記設定工程に設定されたデータ長
   と、受信したデータの量との一致を判定する判定工程
   と、 該判定工程による判定の結果に基づいて、前記メモリに
   格納されたデータの転送を要求する要求工程と、 該要求工程による要求に応じて、前記メモリに格納され
   たデータを、前記設定工程に設定されたデータ長分、所
   定の記憶領域に転送する転送工程と、 前記判別工程により 受信データが画像データでないと判
   別された場合には、受信データの有無を検知しつつ前記
   所定の記憶領域に受信データを転送するポーリング工程
   とを備えることを特徴とするデータ受信方法。
10. 【請求項１０】 受信しようとするデータ長を設定する
    設定工程と、 受信したデータをメモリに格納する格納工程と、 受信したデータの種別を判別する判別工程と、 前記判別工程により受信データが画像データであると判
    別された場合に、前記設定工程に設定されたデータ長
    と、受信したデータの量との一致を判定する判定工程
    と、 該判定工程による判定の結果に基づいて、前記メモリに
    格納されたデータの転送を要求する要求工程と、 該要求工程による要求に応じて、前記メモリに格納され
    たデータを、前記設定工程に設定されたデータ長分、所
    定の記憶領域に転送する転送工程と、 前記判別工程により受信データが画像データでないと判
    別された場合には、受信データの有無を検知しつつ前記
    所定の記憶領域に受信データを転送するポーリング工程
    と、 前記設定工程により設定できるデータ長が、受信しよう
    とするデータ長よりも短い場合には、前記設定工程によ
    り設定できるデータ長ずつ分割して転送すべく制御する
    制御工程とを備えることを特徴とするデータ受信方法。
11. 【請求項１１】 請求項１乃至６いずれかに記載のデー
    タ受信装置と、 前記データ受信装置により所定領域に転送されたデータ
    を印刷出力する印刷手段とを備えることを特徴とする印
    刷装置。
12. 【請求項１２】制御用のＣＰＵと、 データを受信するインターフェースと、 受信したデータを格納する受信バッファと、 前記受信バッファ中の任意の位置を指示する第１ポイン
    タおよび第２ポインタと、 前記インターフェースを介して受信したデータを、第１
    ポインタの指示する位置に格納するとともに前記第１ポ
    インタを格納したデータ量に相当する値分増加させるデ
    ータ格納手段と、 前記受信バッファからデータが読み出された場合、読み
    出されたデータ量に相当する値分、前記第２ポインタを
    増加させる第２ポインタ加算手段と、 前記第１ポインタの値と第２ポインタの値との差を求め
    る残量算出手段と、 所望の値を設定し得るデータ長設定レジスタと、 該データ長設定レジスタの設定値と前記残量算出手段の
    出力値とを比較し、一致している場合、前記ＣＰＵに対
    して割込を要求する割込み要求手段と、 該割込み要求手段による割込みを契機として、前記受信
    バッファよりデータを読み出して所定の記憶領域に転送
    する読み出し手段と、 を備えることを特徴とするデータ受信装置。
13. 【請求項１３】 前記第１ポインタと第２ポインタとを
    比較することにより前記受信バッファ中のデータの有無
    を調べ、データがあれば受信バッファから伝送データを
    取り込むポーリング手段と、受信データの種類に応じて
    前記ポーリング手段によるデータの取り込み停止するポ
    ーリング停止手段とを更に備え、ポーリングを停止した
    場合には前記割込み要求手段によりデータの読み出しを
    行うべく制御することを特徴とする請求項１２記載のデ
    ータ受信装置。
14. 【請求項１４】 前記データ長設定レジスタに設定する
    値は、伝送データの長さ情報に基づく値であることを特
    徴とする請求項１２または１３に記載のデータ受信装
    置。
15. 【請求項１５】 前記データ長設定レジスタに設定する
    値は、受信バッファの実質的最大容量であることを特徴
    とする請求項１２または１３いずれかに記載のデータ受
    信装置。
16. 【請求項１６】 ＤＭＡ転送を制御するＤＭＡ転送手段
    を更に備え、前記インターフェースを介して受信したデ
    ータは、前記ＤＭＡ転送手段により前記受信バッファに
    転送されることを特徴とする請求項１２乃至１５いずれ
    かに記載のデータ受信装置。
17. 【請求項１７】 前記インターフェースはパラレルＩ／
    Ｆであることを特徴とする請求項１２乃至１６いずれか
    に記載のデータ受信装置。
18. 【請求項１８】 前記インターフェースはシリアルＩ／
    Ｆであることを特徴とする請求項１２乃至１６いずれか
    に記載のデータ受信装置。
19. 【請求項１９】 当該データ受信装置はプリンタ装置に
    内蔵されるものであることを特徴とする請求項１２乃至
    １８いずれかに記載のデータ受信装置。
20. 【請求項２０】 当該データ受信装置はホスト装置に内
    蔵されるものであることを特徴とする請求項１２乃至１
    ８いずれかに記載のデータ受信装置。