JP3360937B2 - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JP3360937B2 JP3360937B2 JP12872094A JP12872094A JP3360937B2 JP 3360937 B2 JP3360937 B2 JP 3360937B2 JP 12872094 A JP12872094 A JP 12872094A JP 12872094 A JP12872094 A JP 12872094A JP 3360937 B2 JP3360937 B2 JP 3360937B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- clad layer
- ingaalp
- carrier concentration
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光情報処理や光計測等の
光源として用いられる半導体レーザに関し、特にＩｎＧ
ａＡｌＰ系材料を用いた半導体レーザ及びその製造方法
に関する。
光源として用いられる半導体レーザに関し、特にＩｎＧ
ａＡｌＰ系材料を用いた半導体レーザ及びその製造方法
に関する。
【０００２】
【従来の技術】近年、０．６μｍ帯に発振波長を持つＩ
ｎＧａＡｌＰ系材料を用いた赤色半導体レーザが製品化
され、その応用分野として高密度ディスク装置、レーザ
ビームスプリンタ用光源、バーコードリーダー及び光計
測器等の光源として期待されている。光情報処理速度の
高速化及び光記録密度の高密度化という点で、この系の
半導体レーザには高出力化が要求されている。また、光
ディスクからの読みとりの際に低ノイズ化をはかるた
め、高周波重畳をした動作が必要である。更に、低消費
電力での動作を実現するために、低い動作電圧が望まれ
る。
ｎＧａＡｌＰ系材料を用いた赤色半導体レーザが製品化
され、その応用分野として高密度ディスク装置、レーザ
ビームスプリンタ用光源、バーコードリーダー及び光計
測器等の光源として期待されている。光情報処理速度の
高速化及び光記録密度の高密度化という点で、この系の
半導体レーザには高出力化が要求されている。また、光
ディスクからの読みとりの際に低ノイズ化をはかるた
め、高周波重畳をした動作が必要である。更に、低消費
電力での動作を実現するために、低い動作電圧が望まれ
る。
【０００３】高出力を得るためには、半導体レ−ザの発
光領域の光閉じこめ係数を小さくすると共に、ストライ
プ幅及び端面反射率の最適化を行えばよい。また、雑音
特性を改善するため、半導体レーザに高周波を重畳す
る。しかし、重畳する信号の周波数が高くなるにつれて
半導体レーザの光出力は低下する。この光出力の低下は
半導体レーザの電流注入部の抵抗と該電流注入部に並列
に存在するヘテロ接合の静電容量の積に起因する。この
積が高ければ高いほど周波数特性は悪くなる。それゆ
え、周波数特性を改善する一方法として、上記電流注入
部のキャリア濃度を高く形成して、上記電流注入部の抵
抗を低減することが提案されている。
光領域の光閉じこめ係数を小さくすると共に、ストライ
プ幅及び端面反射率の最適化を行えばよい。また、雑音
特性を改善するため、半導体レーザに高周波を重畳す
る。しかし、重畳する信号の周波数が高くなるにつれて
半導体レーザの光出力は低下する。この光出力の低下は
半導体レーザの電流注入部の抵抗と該電流注入部に並列
に存在するヘテロ接合の静電容量の積に起因する。この
積が高ければ高いほど周波数特性は悪くなる。それゆ
え、周波数特性を改善する一方法として、上記電流注入
部のキャリア濃度を高く形成して、上記電流注入部の抵
抗を低減することが提案されている。
【０００４】以下、図６を参照して、上記電流注入部つ
まりストライプ状のリッジ部の抵抗を低減させた半導体
レーザを製造方法と併せて説明する。本例はAppl.Phys.
Lett.56(18) P1718-1719 (K,Itaya et al)に報告されて
いるＨＢＢレーザである。
まりストライプ状のリッジ部の抵抗を低減させた半導体
レーザを製造方法と併せて説明する。本例はAppl.Phys.
Lett.56(18) P1718-1719 (K,Itaya et al)に報告されて
いるＨＢＢレーザである。
【０００５】まず、ｎ−ＧａＡｓ基板１０１上に減圧Ｍ
ＯＣＶＤ（Metal Organic chemicalVapor Deposition
）法によりｎ−Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ
クラッド層（厚さ：１．０μｍ）１０２、Ｉｎ0.5 （Ｇ
ａ0.5 Ａｌ0.5 ）0.5 Ｐ光ガイド層（厚さ：０．０５μ
ｍ）１０３、ＭＱＷ活性層１０４、Ｉｎ0.5 （Ｇａ0.5
Ａｌ0.5 ）0.5 Ｐ光ガイド層（厚さ：０．０５μｍ）１
０５、キャリア濃度を５×１０１７ｃｍ−３とするｐ−
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層（厚
さ：０．２μｍ）１０６、Ｉｎ0.5 Ｇａ0.5 Ｐエッチン
グストップ層（厚さ：５ｎｍ）３０９、キャリア濃度を
２×１０１８ｃｍ−３とするｐ−Ｉｎ0.5 （Ｇａ0.3 Ａ
ｌ0.7 ）0.5 Ｐクラッド層（厚さ：１．５μｍ）１０８
及びＩｎ0.5Ｇａ0.5 Ｐ通電容易化層（厚さ：５０ｎ
ｍ）１０９を順次成長形成する。尚、ＭＱＷ活性層１０
４は、Ｉｎ0.5 （Ｇａ0.5 Ａｌ0.5 ）0.5 Ｐ障壁層（厚
さ：４．０ｎｍ）を２つのＩｎ0.62Ｇａ0.38Ｐ井戸層
（厚さ：６．５ｎｍ）で挟んだ形状である。
ＯＣＶＤ（Metal Organic chemicalVapor Deposition
）法によりｎ−Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐ
クラッド層（厚さ：１．０μｍ）１０２、Ｉｎ0.5 （Ｇ
ａ0.5 Ａｌ0.5 ）0.5 Ｐ光ガイド層（厚さ：０．０５μ
ｍ）１０３、ＭＱＷ活性層１０４、Ｉｎ0.5 （Ｇａ0.5
Ａｌ0.5 ）0.5 Ｐ光ガイド層（厚さ：０．０５μｍ）１
０５、キャリア濃度を５×１０１７ｃｍ−３とするｐ−
Ｉｎ0.5 （Ｇａ0.3 Ａｌ0.7 ）0.5 Ｐクラッド層（厚
さ：０．２μｍ）１０６、Ｉｎ0.5 Ｇａ0.5 Ｐエッチン
グストップ層（厚さ：５ｎｍ）３０９、キャリア濃度を
２×１０１８ｃｍ−３とするｐ−Ｉｎ0.5 （Ｇａ0.3 Ａ
ｌ0.7 ）0.5 Ｐクラッド層（厚さ：１．５μｍ）１０８
及びＩｎ0.5Ｇａ0.5 Ｐ通電容易化層（厚さ：５０ｎ
ｍ）１０９を順次成長形成する。尚、ＭＱＷ活性層１０
４は、Ｉｎ0.5 （Ｇａ0.5 Ａｌ0.5 ）0.5 Ｐ障壁層（厚
さ：４．０ｎｍ）を２つのＩｎ0.62Ｇａ0.38Ｐ井戸層
（厚さ：６．５ｎｍ）で挟んだ形状である。
【０００６】次に、ＩｎＧａＰ通電容易化層１０９上に
図示しないＳｉＯ２膜をストライプ状に形成する。上記
ＳｉＯ２膜をマスクに用いて、露出部分のＩｎＧａＰ通
電容易化層１０９、ｐ−ＩｎＧａＡｌＰクラッド層１０
８及びＩｎＧａＰエッチングストップ層１０７をそれぞ
れ選択性エッチング液で順次エッチングし、ストライプ
状のリッジ部を形成する。
図示しないＳｉＯ２膜をストライプ状に形成する。上記
ＳｉＯ２膜をマスクに用いて、露出部分のＩｎＧａＰ通
電容易化層１０９、ｐ−ＩｎＧａＡｌＰクラッド層１０
８及びＩｎＧａＰエッチングストップ層１０７をそれぞ
れ選択性エッチング液で順次エッチングし、ストライプ
状のリッジ部を形成する。
【０００７】次に、上記ＳｉＯ２膜を除去した後、全面
にキャリア濃度を５×１０１８ｃｍ−３とするｐ−Ｇａ
Ａｓコンタクト層（厚さ：３μｍ）１１０を形成する。
そして、ｐ−ＧａＡｓコンタクト層１１０上にｐ側電極
としてＡｕＺｎ／Ａｕ電極１１１、ｎ−ＧａＡｓ基板１
０１上にｎ側電極としてＡｕＧｅ／Ａｕ電極１１２を形
成する。
にキャリア濃度を５×１０１８ｃｍ−３とするｐ−Ｇａ
Ａｓコンタクト層（厚さ：３μｍ）１１０を形成する。
そして、ｐ−ＧａＡｓコンタクト層１１０上にｐ側電極
としてＡｕＺｎ／Ａｕ電極１１１、ｎ−ＧａＡｓ基板１
０１上にｎ側電極としてＡｕＧｅ／Ａｕ電極１１２を形
成する。
【０００８】このような方法でストライプ状のリッジ部
を有する半導体レ−ザを形成する。しかし、リッジ部と
なるｐ−ＩｎＧａＡｌＰクラッド層１０８を高濃度に形
成する際に、ｐ−ＩｎＧａＡｌＰクラッド層１０８の高
濃度ドーパントがエッチングストップ層１０７を通りぬ
け、ｐ−ＩｎＧａＡｌＰクラッド層１０６に拡散してし
まい、ｐ−ＩｎＧａＡｌＰクラッド層１０６にまで高濃
度の領域を形成することになる。その結果、図７に示さ
れる様に、ＩｎＧａＡｌＰクラッド層１０６とＧａＡｓ
コンタクト層１１０とのヘテロ接合によって生じる空乏
層幅が狭くなり、トンネル効果によってリ−ク電流が発
生する。
を有する半導体レ−ザを形成する。しかし、リッジ部と
なるｐ−ＩｎＧａＡｌＰクラッド層１０８を高濃度に形
成する際に、ｐ−ＩｎＧａＡｌＰクラッド層１０８の高
濃度ドーパントがエッチングストップ層１０７を通りぬ
け、ｐ−ＩｎＧａＡｌＰクラッド層１０６に拡散してし
まい、ｐ−ＩｎＧａＡｌＰクラッド層１０６にまで高濃
度の領域を形成することになる。その結果、図７に示さ
れる様に、ＩｎＧａＡｌＰクラッド層１０６とＧａＡｓ
コンタクト層１１０とのヘテロ接合によって生じる空乏
層幅が狭くなり、トンネル効果によってリ−ク電流が発
生する。
【０００９】言い換えれば、リッジ部のｐ−ＩｎＧａＡ
ｌＰクラッド層１０８の抵抗を低減させるため高キャリ
ア濃度に形成すると、一方でｐ−ＩｎＧａＡｌＰクラッ
ド層１０６のキヤリア濃度を高くしてしまい、リッジ部
に並列な部分であるｐ−ＧａＡｓ層１１０とｐ−ＩｎＧ
ａＡｌＰクラッド層１０６との界面でのヘテロスパイク
の効果が弱くなり、該界面においてリーク電流が発生す
る。そのため、発振しきい値が高くなり、素子特性の低
下を招き問題である。
ｌＰクラッド層１０８の抵抗を低減させるため高キャリ
ア濃度に形成すると、一方でｐ−ＩｎＧａＡｌＰクラッ
ド層１０６のキヤリア濃度を高くしてしまい、リッジ部
に並列な部分であるｐ−ＧａＡｓ層１１０とｐ−ＩｎＧ
ａＡｌＰクラッド層１０６との界面でのヘテロスパイク
の効果が弱くなり、該界面においてリーク電流が発生す
る。そのため、発振しきい値が高くなり、素子特性の低
下を招き問題である。
【００１０】
【発明が解決しようとする課題】上述のように、従来の
ＨＢＢ半導体レ−ザ−において、リッジ部の抵抗の低減
化と、リッジに並列な部分でのヘテロ接合によるリ−ク
電流の抑制を同時に達成することは困難である。
ＨＢＢ半導体レ−ザ−において、リッジ部の抵抗の低減
化と、リッジに並列な部分でのヘテロ接合によるリ−ク
電流の抑制を同時に達成することは困難である。
【００１１】それ故に、本発明の目的はストライプ状の
リッジ部の抵抗を低減すると共に、リッジ部に並列な部
分でのリ−ク電流の発生を抑制しうる半導体レ−ザ及び
その製造方法を提供することである。
リッジ部の抵抗を低減すると共に、リッジ部に並列な部
分でのリ−ク電流の発生を抑制しうる半導体レ−ザ及び
その製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明による半導体レ−
ザはｎ−ＧａＡｓ基板と、その上に順次設けられた第１
のｎ−ＩｎＧａＡｌＰクラッド層、活性層及び第２のｐ
−ＩｎＧａＡｌＰクラッド層と、上記第２のｐ−ＩｎＧ
ａＡｌＰクラッド層上にストライプ状に順次設けられた
キャリア濃度を９×１０１７ｃｍ−３未満とする第３の
ｐ−ＩｎＧａＡｌＰクラッド層とキャリア濃度を９×１
０１７ｃｍ−３以上とする第４のｐ−ＩｎＧａＡｌＰク
ラッド層とを少なくとも有するリッジ部と、上記第２の
ｐ−ＩｎＧａＡｌＰクラッド層及びリッジ部上に設けら
れるｐ−ＧａＡｓコンタクト層とを含む。
ザはｎ−ＧａＡｓ基板と、その上に順次設けられた第１
のｎ−ＩｎＧａＡｌＰクラッド層、活性層及び第２のｐ
−ＩｎＧａＡｌＰクラッド層と、上記第２のｐ−ＩｎＧ
ａＡｌＰクラッド層上にストライプ状に順次設けられた
キャリア濃度を９×１０１７ｃｍ−３未満とする第３の
ｐ−ＩｎＧａＡｌＰクラッド層とキャリア濃度を９×１
０１７ｃｍ−３以上とする第４のｐ−ＩｎＧａＡｌＰク
ラッド層とを少なくとも有するリッジ部と、上記第２の
ｐ−ＩｎＧａＡｌＰクラッド層及びリッジ部上に設けら
れるｐ−ＧａＡｓコンタクト層とを含む。
【００１３】また、上記半導体レ−ザの製造方法は、ｎ
−ＧａＡｓ基板上に第１のｎ−ＩｎＧａＡｌＰクラッド
層、活性層、第２のｐ−ＩｎＧａＡｌＰクラッド層と、
キャリア濃度を９×１０１７ｃｍ−３未満とする第３の
ｐ−ＩｎＧａＡｌＰクラッド層及びキャリア濃度を９×
１０１７ｃｍ−３以上とする第４のｐ−ＩｎＧａＡｌＰ
クラッド層とを順次形成する工程と、上記第４のｐ−Ｉ
ｎＧａＡｌＰクラッド層上にストライプ状のマスクを形
成する工程と、上記マスクを用いて第４のｐ−ＩｎＧａ
ＡｌＰクラッド層及び第３のｐ−ＩｎＧａＡｌＰクラッ
ド層を選択的に除去し、第３のｐ−ＩｎＧａＡｌＰクラ
ッド層及び第４のｐ−ＩｎＧａＡｌＰクラッド層からな
るリッジ部を形成する工程と、上記リッジ部を被覆する
ように上記第２のｐ−ＩｎＧａＡｌＰクラッド層上にｐ
−ＧａＡｓコンタクト層とを形成する工程とを含む。
−ＧａＡｓ基板上に第１のｎ−ＩｎＧａＡｌＰクラッド
層、活性層、第２のｐ−ＩｎＧａＡｌＰクラッド層と、
キャリア濃度を９×１０１７ｃｍ−３未満とする第３の
ｐ−ＩｎＧａＡｌＰクラッド層及びキャリア濃度を９×
１０１７ｃｍ−３以上とする第４のｐ−ＩｎＧａＡｌＰ
クラッド層とを順次形成する工程と、上記第４のｐ−Ｉ
ｎＧａＡｌＰクラッド層上にストライプ状のマスクを形
成する工程と、上記マスクを用いて第４のｐ−ＩｎＧａ
ＡｌＰクラッド層及び第３のｐ−ＩｎＧａＡｌＰクラッ
ド層を選択的に除去し、第３のｐ−ＩｎＧａＡｌＰクラ
ッド層及び第４のｐ−ＩｎＧａＡｌＰクラッド層からな
るリッジ部を形成する工程と、上記リッジ部を被覆する
ように上記第２のｐ−ＩｎＧａＡｌＰクラッド層上にｐ
−ＧａＡｓコンタクト層とを形成する工程とを含む。
【００１４】
【作用】上記半導体レ−ザ及びその製造方法によれば、
上記リッジ部を低キャリア濃度の第３のｐ−ＩｎＧａＡ
ｌＰクラッド層と高キャリア濃度の第４のｐ−ＩｎＧａ
ＡｌＰクラッド層との積層構造としている。そのため、
第４のｐ−ＩｎＧａＡｌＰクラッド層を形成する際に、
ド−パントが第２のｐ−ＩｎＧａＡｌＰクラッド層に拡
散することはない。従って、上記リッジ部を高キャリア
濃度に形成すると共に、上記リッジ部に並列な部分にお
ける第２のｐ−ＩｎＧａＡｌＰクラッド層とｐ−ＧａＡ
ｓコンタクト層のヘテロ接合において電流をブロックす
ることができる。
上記リッジ部を低キャリア濃度の第３のｐ−ＩｎＧａＡ
ｌＰクラッド層と高キャリア濃度の第４のｐ−ＩｎＧａ
ＡｌＰクラッド層との積層構造としている。そのため、
第４のｐ−ＩｎＧａＡｌＰクラッド層を形成する際に、
ド−パントが第２のｐ−ＩｎＧａＡｌＰクラッド層に拡
散することはない。従って、上記リッジ部を高キャリア
濃度に形成すると共に、上記リッジ部に並列な部分にお
ける第２のｐ−ＩｎＧａＡｌＰクラッド層とｐ−ＧａＡ
ｓコンタクト層のヘテロ接合において電流をブロックす
ることができる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１６】図１を参照して、第１の実施例に関するＨ
ＢＢ半導体レ−ザを説明する。半導体レ−ザはｎ−Ｇａ
Ａｓ基板１１と、ｎ−ＧａＡｓ基板１１上に順次設けら
れたｎ−ＩｎＧａＡｌＰクラッド層（厚さ：１．７μ
ｍ）１２、ＩｎＧａＡｌＰ光ガイド層（厚さ：０．０５
μｍ）１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガイ
ド層（厚さ：０．０５μｍ）１５、例えばキャリア濃度
を５×１０１７ｃｍ−３とするｐ−ＩｎＧａＡｌＰクラ
ッド層（厚さ：０．２μｍ）１６と、ストライプ状のＩ
ｎＧａＰエッチングストップ層（厚さ：５ｎｍ）１７
と、該ＩｎＧａＰエッチングストップ層１７上に順次設
けられたキャリア濃度を５×１０１７ｃｍ− ３とするｐ
−ＩｎＧａＡｌＰクラッド層（厚さ：０．２μｍ）１８
とキャリア濃度を２×１０１８ｃｍ−３とするｐ−Ｉｎ
ＧａＡｌＰクラッド層（厚さ：１．３μｍ）１９との２
層構造からなるストライプ状のリッジ部と、該ｐ−Ｉｎ
ＧａＡｌＰクラッド層１９上に設けられたＩｎＧａＰ通
電容易化層２０と、ＩｎＧａＰ通電容易化層２０を含む
上記ストライプ状のリッジ部を被覆するようにｐ−Ｉｎ
ＧａＡｌＰクラッド層１６上に設けられたキャリア濃度
を５×１０１８ｃｍ−３とするｐ−ＧａＡｓコンタクト
層（厚さ：３μｍ）２２と、該ｐ−ＧａＡｓコンタクト
層２２上にｐ側電極として設けられたＡｕＺｎ／Ａｕ電
極２３と、ｎ−ＧａＡｓ基板１１上にｎ側電極として設
けられたＡｕＧｅ／Ａｕ電極２４とからなる。
ＢＢ半導体レ−ザを説明する。半導体レ−ザはｎ−Ｇａ
Ａｓ基板１１と、ｎ−ＧａＡｓ基板１１上に順次設けら
れたｎ−ＩｎＧａＡｌＰクラッド層（厚さ：１．７μ
ｍ）１２、ＩｎＧａＡｌＰ光ガイド層（厚さ：０．０５
μｍ）１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガイ
ド層（厚さ：０．０５μｍ）１５、例えばキャリア濃度
を５×１０１７ｃｍ−３とするｐ−ＩｎＧａＡｌＰクラ
ッド層（厚さ：０．２μｍ）１６と、ストライプ状のＩ
ｎＧａＰエッチングストップ層（厚さ：５ｎｍ）１７
と、該ＩｎＧａＰエッチングストップ層１７上に順次設
けられたキャリア濃度を５×１０１７ｃｍ− ３とするｐ
−ＩｎＧａＡｌＰクラッド層（厚さ：０．２μｍ）１８
とキャリア濃度を２×１０１８ｃｍ−３とするｐ−Ｉｎ
ＧａＡｌＰクラッド層（厚さ：１．３μｍ）１９との２
層構造からなるストライプ状のリッジ部と、該ｐ−Ｉｎ
ＧａＡｌＰクラッド層１９上に設けられたＩｎＧａＰ通
電容易化層２０と、ＩｎＧａＰ通電容易化層２０を含む
上記ストライプ状のリッジ部を被覆するようにｐ−Ｉｎ
ＧａＡｌＰクラッド層１６上に設けられたキャリア濃度
を５×１０１８ｃｍ−３とするｐ−ＧａＡｓコンタクト
層（厚さ：３μｍ）２２と、該ｐ−ＧａＡｓコンタクト
層２２上にｐ側電極として設けられたＡｕＺｎ／Ａｕ電
極２３と、ｎ−ＧａＡｓ基板１１上にｎ側電極として設
けられたＡｕＧｅ／Ａｕ電極２４とからなる。
【００１７】ここで、ｐ−ＩｎＧａＡｌＰクラッド層１
６は、３〜９×１０１７ｃｍ−３の範囲のキャリア濃度
とする。また、ｐ−ＩｎＧａＡｌＰクラッド層１８は、
厚さを０．０２５μｍ〜０．３μｍ、キャリア濃度を９
×１０１７ｃｍ−３未満とする。それにより、ｐ−Ｉｎ
ＧａＡｌＰクラッド層１８を形成する際に、ド−パント
がｐ−ＩｎＧａＡｌＰクラッド層１６に拡散することが
ないと共に上記リッジ部のキャリア濃度を高くする効果
を損なうことがない。また、ｐ−ＩｎＧａＡｌＰクラッ
ド層１９は、９×１０１７ｃｍ−３以上のキャリア濃度
とする。
６は、３〜９×１０１７ｃｍ−３の範囲のキャリア濃度
とする。また、ｐ−ＩｎＧａＡｌＰクラッド層１８は、
厚さを０．０２５μｍ〜０．３μｍ、キャリア濃度を９
×１０１７ｃｍ−３未満とする。それにより、ｐ−Ｉｎ
ＧａＡｌＰクラッド層１８を形成する際に、ド−パント
がｐ−ＩｎＧａＡｌＰクラッド層１６に拡散することが
ないと共に上記リッジ部のキャリア濃度を高くする効果
を損なうことがない。また、ｐ−ＩｎＧａＡｌＰクラッ
ド層１９は、９×１０１７ｃｍ−３以上のキャリア濃度
とする。
【００１８】ＭＱＷ活性層１４は、Ｉｎ０．６２Ｇａ
０．３８Ｐ井戸層（厚さ６．５ｎｍ）とＩｎ０．５（Ｇ
ａ０．５Ａｌ０．５）０．５Ｐ障壁層（厚さ４ｎｍ）と
を積層したものである。
０．３８Ｐ井戸層（厚さ６．５ｎｍ）とＩｎ０．５（Ｇ
ａ０．５Ａｌ０．５）０．５Ｐ障壁層（厚さ４ｎｍ）と
を積層したものである。
【００１９】尚、これら各半導体層の組成比は以下の通
りである。 符号１２は、ｎ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）
０．５Ｐ 符号１３，１５は、Ｉｎ０．５（Ｇａ０．５Ａ
ｌ０．５）０．５Ｐ 符号１６，１８，１９は、ｐ−Ｉｎ０．５（Ｇａ０．３
Ａｌ０．７）０．５Ｐ 符号１７，２０は、Ｉｎ０．５Ｇａ０．５Ｐである。
りである。 符号１２は、ｎ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）
０．５Ｐ 符号１３，１５は、Ｉｎ０．５（Ｇａ０．５Ａ
ｌ０．５）０．５Ｐ 符号１６，１８，１９は、ｐ−Ｉｎ０．５（Ｇａ０．３
Ａｌ０．７）０．５Ｐ 符号１７，２０は、Ｉｎ０．５Ｇａ０．５Ｐである。
【００２０】本実施例による半導体レ−ザでは、上記ス
トライプ状のリッジ部をｐ−ＩｎＧａＡｌＰクラッド層
１８とｐ−ＩｎＧａＡｌＰクラッド層１９との２層構造
としている。ｐ−ＩｎＧａＡｌＰクラッド層１８のキャ
リア濃度は、ｐ−ＩｎＧａＡｌＰクラッド層１９よりも
低キャリア濃度であり、ｐ−ＩｎＧａＡｌＰクラッド層
１９中のド−パントがｐ−ＩｎＧａＡｌＰクラッド層１
６へ拡散するのを防止するに十分な濃度である。従っ
て、上記リッジ部を高キャリア濃度に形成すると共に、
低キャリア濃度のｐ−ＩｎＧａＡｌＰクラッド層１６と
ｐ−ＧａＡｓコンタクト層２２との界面でヘテロバリア
により電流をブロックすることができる。
トライプ状のリッジ部をｐ−ＩｎＧａＡｌＰクラッド層
１８とｐ−ＩｎＧａＡｌＰクラッド層１９との２層構造
としている。ｐ−ＩｎＧａＡｌＰクラッド層１８のキャ
リア濃度は、ｐ−ＩｎＧａＡｌＰクラッド層１９よりも
低キャリア濃度であり、ｐ−ＩｎＧａＡｌＰクラッド層
１９中のド−パントがｐ−ＩｎＧａＡｌＰクラッド層１
６へ拡散するのを防止するに十分な濃度である。従っ
て、上記リッジ部を高キャリア濃度に形成すると共に、
低キャリア濃度のｐ−ＩｎＧａＡｌＰクラッド層１６と
ｐ−ＧａＡｓコンタクト層２２との界面でヘテロバリア
により電流をブロックすることができる。
【００２１】つまり、図２に示される様に、ｐ−ＧａＡ
ｓコンタクト層２２からｐ−ＩｎＧａＡｌＰ層１６に流
入する正孔を、上記界面におけるヘテロ障壁により遮断
することができる。それによりリ−ク電流の発生を抑制
することができる。
ｓコンタクト層２２からｐ−ＩｎＧａＡｌＰ層１６に流
入する正孔を、上記界面におけるヘテロ障壁により遮断
することができる。それによりリ−ク電流の発生を抑制
することができる。
【００２２】上記半導体レ−ザによれば、ストライプ状
のリッジ部のキャリア濃度を高くすることにより、スト
ライプ状のリッジ部の抵抗を低減させ高周波動作や低い
動作電圧での駆動を可能にするだけでなく、ヘテロ障壁
により、リーク電流を減少させることができるので、発
振しきい値の上昇を抑えることが可能となる。
のリッジ部のキャリア濃度を高くすることにより、スト
ライプ状のリッジ部の抵抗を低減させ高周波動作や低い
動作電圧での駆動を可能にするだけでなく、ヘテロ障壁
により、リーク電流を減少させることができるので、発
振しきい値の上昇を抑えることが可能となる。
【００２３】次に、上記半導体レ−ザの製造方法を図３
乃至図４及び図１を参照して説明する。但し、各層のキ
ャリア濃度及び層厚は上述と同様である。減圧ＭＯＣＶ
Ｄ法により、ｎ−ＧａＡｓ基板１１上にｎ−ＩｎＧａＡ
ｌＰクラッド層１２、ＩｎＧａＡｌＰ光ガイド層１３、
ＩｎＧａＰ井戸層及びＩｎＧａＡｌＰ障壁層及びＩｎＧ
ａＰ層からなるＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガ
イド層１５、ｐ−ＩｎＧａＡｌＰクラッド層１６、Ｉｎ
ＧａＰエッチングストップ層１７、ｐ−ＩｎＧａＡｌＰ
クラッド層１８、ｐ−ＩｎＧａＡｌＰクラッド層１９、
ＩｎＧａＰ通電容易化層２０を順次形成する（図３）。
乃至図４及び図１を参照して説明する。但し、各層のキ
ャリア濃度及び層厚は上述と同様である。減圧ＭＯＣＶ
Ｄ法により、ｎ−ＧａＡｓ基板１１上にｎ−ＩｎＧａＡ
ｌＰクラッド層１２、ＩｎＧａＡｌＰ光ガイド層１３、
ＩｎＧａＰ井戸層及びＩｎＧａＡｌＰ障壁層及びＩｎＧ
ａＰ層からなるＭＱＷ活性層１４、ＩｎＧａＡｌＰ光ガ
イド層１５、ｐ−ＩｎＧａＡｌＰクラッド層１６、Ｉｎ
ＧａＰエッチングストップ層１７、ｐ−ＩｎＧａＡｌＰ
クラッド層１８、ｐ−ＩｎＧａＡｌＰクラッド層１９、
ＩｎＧａＰ通電容易化層２０を順次形成する（図３）。
【００２４】その後、通電容易化層２０にＣＶＤ法等に
よりＳｉＯ２を推積し、続いて該ＳｉＯ２を選択的にエ
ッチングして、ストライプ状のＳｉＯ２膜２１を形成す
る。ＳｉＯ２膜２１をマスクに用いて、露出部分のＩｎ
ＧａＰ通電容易化層２０、ｐ−ＩｎＧａＡｌＰクラッド
層１９、ｐ−ＩｎＧａＡｌＰクラッド層１８、ＩｎＧａ
Ｐエッチングストップ層１７を順次エッチングし、Ｓｉ
Ｏ２膜２１に覆われたストライプ状のリッジ部以外の部
分のｐ−ＩｎＧａＡｌＰクラッド層１６を露出させる。
尚、ＳｉＯ２膜２１として、ＳｉＮのような他の誘電体
膜を用いてもよい（図４）。
よりＳｉＯ２を推積し、続いて該ＳｉＯ２を選択的にエ
ッチングして、ストライプ状のＳｉＯ２膜２１を形成す
る。ＳｉＯ２膜２１をマスクに用いて、露出部分のＩｎ
ＧａＰ通電容易化層２０、ｐ−ＩｎＧａＡｌＰクラッド
層１９、ｐ−ＩｎＧａＡｌＰクラッド層１８、ＩｎＧａ
Ｐエッチングストップ層１７を順次エッチングし、Ｓｉ
Ｏ２膜２１に覆われたストライプ状のリッジ部以外の部
分のｐ−ＩｎＧａＡｌＰクラッド層１６を露出させる。
尚、ＳｉＯ２膜２１として、ＳｉＮのような他の誘電体
膜を用いてもよい（図４）。
【００２５】次に、ＳｉＯ２膜２１を除去した後、全面
にｐ−ＧａＡｓコンタクト層２２を減圧ＭＯＣＶＤ法に
より形成する。ｐ−ＧａＡｓコンタクト層２２上にｐ側
電極となるＡｕＺｎ／Ａｕ電極２３、ｎ−ＧａＡｓ基板
１１上にｎ側電極となるＡｕＧｅ／Ａｕ電極２４をそれ
ぞれ形成する（図１）。
にｐ−ＧａＡｓコンタクト層２２を減圧ＭＯＣＶＤ法に
より形成する。ｐ−ＧａＡｓコンタクト層２２上にｐ側
電極となるＡｕＺｎ／Ａｕ電極２３、ｎ−ＧａＡｓ基板
１１上にｎ側電極となるＡｕＧｅ／Ａｕ電極２４をそれ
ぞれ形成する（図１）。
【００２６】上記方法によれば、高キャリア濃度のｐ−
ＩｎＧａＡｌＰクラッド層１９を形成する際に、ｐ−Ｉ
ｎＧａＡｌＰクラッド層１９のド−パントはｐ−ＩｎＧ
ａＡｌＰクラッド層１８に拡散するのみであり、ｐ−Ｉ
ｎＧａＡｌＰクラッド層１６のキャリア濃度を高くする
ことを防ぐことができる。
ＩｎＧａＡｌＰクラッド層１９を形成する際に、ｐ−Ｉ
ｎＧａＡｌＰクラッド層１９のド−パントはｐ−ＩｎＧ
ａＡｌＰクラッド層１８に拡散するのみであり、ｐ−Ｉ
ｎＧａＡｌＰクラッド層１６のキャリア濃度を高くする
ことを防ぐことができる。
【００２７】図５を参照して、第２の実施例に関するＨ
ＢＢ半導体レ−ザを説明する。但し第１の実施例と異な
るところのみを説明する。半導体レ−ザは、ｎ−ＧａＡ
ｓ基板１１と、ｎ−ＧａＡｓ基板１１上に順次設けられ
たｎ−ＩｎＧａＡｌＰクラッド層１２、ＩｎＧａＡｌＰ
光ガイド層１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光
ガイド層１５、ｐ−ＩｎＧａＡｌＰクラッド層１６と、
ストライプ状のＩｎＧａＰエッチングストップ層１７
と、該ＩｎＧａＰエッチングストップ層１７の上に順次
設けられたｐ−ＩｎＧａＡｌＰクラッド層１８とｐ−Ｉ
ｎＧａＡｌＰクラッド層１９との２層構造からなるスト
ライプ状のリッジ部と、該ｐ−ＩｎＧａＡｌＰクラッド
層１９上に設けられたＩｎＧａＰ通電容易化層２０と、
上記リッジ部の両側かつｐ−ＩｎＧａＡｌＰクラッド層
１６上に順次設けられたキャリア濃度を５×１０１５ｃ
ｍ−３とするｐ−ＧａＡｓ層３１（厚さ：１．０μｍ）
とキャリア濃度を４×１０１７ｃｍ−３とするｎ−Ｇａ
Ａｓ層３２からなる電流ブロック層３０と、ＩｎＧａＰ
通電容易化層２０及びｎ−ＧａＡｓ層３２上に設けられ
たｐ−ＧａＡｓコンタクト層２２と、該ｐ−ＧａＡｓコ
ンタクト層２２上にｐ側電極として設けられたＡｕＺｎ
／Ａｕ電極２３と、ｎ−ＧａＡｓ基板１１上にｎ側電極
として設けられたＡｕＧｅ／Ａｕ電極２４とからなる。
ＢＢ半導体レ−ザを説明する。但し第１の実施例と異な
るところのみを説明する。半導体レ−ザは、ｎ−ＧａＡ
ｓ基板１１と、ｎ−ＧａＡｓ基板１１上に順次設けられ
たｎ−ＩｎＧａＡｌＰクラッド層１２、ＩｎＧａＡｌＰ
光ガイド層１３、ＭＱＷ活性層１４、ＩｎＧａＡｌＰ光
ガイド層１５、ｐ−ＩｎＧａＡｌＰクラッド層１６と、
ストライプ状のＩｎＧａＰエッチングストップ層１７
と、該ＩｎＧａＰエッチングストップ層１７の上に順次
設けられたｐ−ＩｎＧａＡｌＰクラッド層１８とｐ−Ｉ
ｎＧａＡｌＰクラッド層１９との２層構造からなるスト
ライプ状のリッジ部と、該ｐ−ＩｎＧａＡｌＰクラッド
層１９上に設けられたＩｎＧａＰ通電容易化層２０と、
上記リッジ部の両側かつｐ−ＩｎＧａＡｌＰクラッド層
１６上に順次設けられたキャリア濃度を５×１０１５ｃ
ｍ−３とするｐ−ＧａＡｓ層３１（厚さ：１．０μｍ）
とキャリア濃度を４×１０１７ｃｍ−３とするｎ−Ｇａ
Ａｓ層３２からなる電流ブロック層３０と、ＩｎＧａＰ
通電容易化層２０及びｎ−ＧａＡｓ層３２上に設けられ
たｐ−ＧａＡｓコンタクト層２２と、該ｐ−ＧａＡｓコ
ンタクト層２２上にｐ側電極として設けられたＡｕＺｎ
／Ａｕ電極２３と、ｎ−ＧａＡｓ基板１１上にｎ側電極
として設けられたＡｕＧｅ／Ａｕ電極２４とからなる。
【００２８】本実施例の半導体レ−ザでは、リッジ部の
両側に電流ブロック層３０を設けている。但し、電流ブ
ロック層３０はｐ−ＧａＡｓ層３１とｎ−ＧａＡｓ層３
２とからなるｐｎ接合構造であり、ｐ−ＧａＡｓ層３１
及びｎ−ＧａＡｓ層３２のうち少なくとも一方のキャリ
ア濃度を４×１０１７ｃｍ−３以下とすることが望まし
い。尚、電流ブロック層３０の構造は本例に限らず、種
々の変形が可能であることはいうまでもない。
両側に電流ブロック層３０を設けている。但し、電流ブ
ロック層３０はｐ−ＧａＡｓ層３１とｎ−ＧａＡｓ層３
２とからなるｐｎ接合構造であり、ｐ−ＧａＡｓ層３１
及びｎ−ＧａＡｓ層３２のうち少なくとも一方のキャリ
ア濃度を４×１０１７ｃｍ−３以下とすることが望まし
い。尚、電流ブロック層３０の構造は本例に限らず、種
々の変形が可能であることはいうまでもない。
【００２９】上記半導体レ−ザに順バイアス方向に電圧
を加えると、ｐ−ＧａＡｓ層３１とｎ−ＧａＡｓ層３２
との接合面には逆バイアスの電圧がかかる。このとき、
ｐ−ＧａＡｓ層３１はアクセプタ濃度を５×１０１５ｃ
ｍ−３に形成されており非常に低濃度であるため、上記
接合面の空乏層幅が広がる。
を加えると、ｐ−ＧａＡｓ層３１とｎ−ＧａＡｓ層３２
との接合面には逆バイアスの電圧がかかる。このとき、
ｐ−ＧａＡｓ層３１はアクセプタ濃度を５×１０１５ｃ
ｍ−３に形成されており非常に低濃度であるため、上記
接合面の空乏層幅が広がる。
【００３０】このように、第２の実施例に示されるよう
に、高キャリア濃度のリッジ部と、上記リッジ部の両側
に設けられた電流ブロック層と有する半導体レ−ザで
は、上記リッジ部での抵抗を低減させ、低い動作電圧で
の駆動を可能にし、かつヘテロ界面でのリーク電流を減
少させ発振しきい値の上昇を抑えることができるのは勿
論のこと、電流阻止に利用するｐ−ＧａＡｓ層３１とｎ
−ＧａＡｓ層３２のヘテロ接合容量が小さくなるので、
さらに周波数特性を改善することが可能である。
に、高キャリア濃度のリッジ部と、上記リッジ部の両側
に設けられた電流ブロック層と有する半導体レ−ザで
は、上記リッジ部での抵抗を低減させ、低い動作電圧で
の駆動を可能にし、かつヘテロ界面でのリーク電流を減
少させ発振しきい値の上昇を抑えることができるのは勿
論のこと、電流阻止に利用するｐ−ＧａＡｓ層３１とｎ
−ＧａＡｓ層３２のヘテロ接合容量が小さくなるので、
さらに周波数特性を改善することが可能である。
【００３１】また、第２の実施例に示す半導体レ−ザの
製造方法は、第１の実施例に示す半導体レ−ザと同様に
形成される。
製造方法は、第１の実施例に示す半導体レ−ザと同様に
形成される。
【００３２】尚、本発明の半導体レ−ザにおいて、ｐ−
ＩｎＧａＡｌＰクラッド層１８とｐ−ＩｎＧａＡｌＰク
ラッド層１９の間に、厚さが０．０２５μｍ以上０．３
μｍ以下であり、キャリア濃度がｐ−ＩｎＧａＡｌＰク
ラッド層１８のキャリア濃度からｐ−ＩｎＧａＡｌＰク
ラッド層１９のキャリア濃度まで遷移しているｐ−Ｉｎ
ＧａＡｌＰクラッド層を形成することもできる。また、
他のＭＱＷ構造やダブルヘテロ構造の半導体レーザにも
応用が可能である。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
ＩｎＧａＡｌＰクラッド層１８とｐ−ＩｎＧａＡｌＰク
ラッド層１９の間に、厚さが０．０２５μｍ以上０．３
μｍ以下であり、キャリア濃度がｐ−ＩｎＧａＡｌＰク
ラッド層１８のキャリア濃度からｐ−ＩｎＧａＡｌＰク
ラッド層１９のキャリア濃度まで遷移しているｐ−Ｉｎ
ＧａＡｌＰクラッド層を形成することもできる。また、
他のＭＱＷ構造やダブルヘテロ構造の半導体レーザにも
応用が可能である。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
【００３３】
【発明の効果】本発明によれば、半導体レーザのストラ
イプ状のリッジ部のクラッド層を低キャリア濃度層と高
キャリア濃度層の２層構造にすることによって、高キャ
リア濃度層のドーパントが活性層とエッチングストップ
層の間にあるクラッド層へ拡散することに起因したリー
ク電流を抑制でき、これにより高キャリア濃度のストラ
イプ状のリッジ部を有する半導体レーザの製造歩留り及
び素子特性の向上を実現することができる。
イプ状のリッジ部のクラッド層を低キャリア濃度層と高
キャリア濃度層の２層構造にすることによって、高キャ
リア濃度層のドーパントが活性層とエッチングストップ
層の間にあるクラッド層へ拡散することに起因したリー
ク電流を抑制でき、これにより高キャリア濃度のストラ
イプ状のリッジ部を有する半導体レーザの製造歩留り及
び素子特性の向上を実現することができる。
【図１】本発明による第１の実施例の半導体レ−ザの素
子構造を示す断面図である。
子構造を示す断面図である。
【図２】第１の実施例におけるｐ−ＩｎＧａＡｌＰ１６
とｐ−ＧａＡｓコンタクト層２２とのヘテロ障壁を示す
バンド図である。
とｐ−ＧａＡｓコンタクト層２２とのヘテロ障壁を示す
バンド図である。
【図３】第１の実施例の半導体レ−ザの製造方法を示す
第１の工程断面図である。
第１の工程断面図である。
【図４】第１の実施例の半導体レ−ザの製造方法を示す
第２の工程断面図である。
第２の工程断面図である。
【図５】本発明による第２の実施例の半導体レ−ザの素
子構造を示す断面図である。
子構造を示す断面図である。
【図６】従来の半導体レ−ザの素子構造を示す断面図で
ある。
ある。
【図７】従来の半導体レ−ザにおけるｐ−ＩｎＧａＡｌ
Ｐ１０６とｐ−ＧａＡｓコンタクト層１１０とのヘテロ
障壁を示すバンド図である。
Ｐ１０６とｐ−ＧａＡｓコンタクト層１１０とのヘテロ
障壁を示すバンド図である。
１１…ｎ−ＧａＡｓ基板
１２…ｎ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５
Ｐクラッド層 １３，１５…Ｉｎ０．５（Ｇａ０．５Ａｌ０．５）
０．５Ｐ光ガイド層 １４…ＭＱＷ活性層 １６…ｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５
Ｐクラッド層 １７…Ｉｎ０．５Ｇａ０．５Ｐエッチングストップ層 １８，１９…ｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）
０．５Ｐクラッド層 ２０…Ｉｎ０．５Ｇａ０．５Ｐ通電容易化層 ２１…ＳｉＯ２膜 ２２…ｐ−ＧａＡｓコンタクト層 ２３…ＡｕＺｎ／Ａｕ電極、２４…ＡｕＧｅ／Ａｕ電極 ３０…電流ブロック層、３１…ｐ−ＧａＡｓ層、３２…
ｎ−ＧａＡｓ層
Ｐクラッド層 １３，１５…Ｉｎ０．５（Ｇａ０．５Ａｌ０．５）
０．５Ｐ光ガイド層 １４…ＭＱＷ活性層 １６…ｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５
Ｐクラッド層 １７…Ｉｎ０．５Ｇａ０．５Ｐエッチングストップ層 １８，１９…ｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）
０．５Ｐクラッド層 ２０…Ｉｎ０．５Ｇａ０．５Ｐ通電容易化層 ２１…ＳｉＯ２膜 ２２…ｐ−ＧａＡｓコンタクト層 ２３…ＡｕＺｎ／Ａｕ電極、２４…ＡｕＧｅ／Ａｕ電極 ３０…電流ブロック層、３１…ｐ−ＧａＡｓ層、３２…
ｎ−ＧａＡｓ層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 島田 直弘
神奈川県川崎市幸区堀川町72番地 株式
会社東芝堀川町工場内
(72)発明者 栗原 春樹
神奈川県川崎市幸区堀川町72番地 株式
会社東芝堀川町工場内
(56)参考文献 特開 平４−154184（ＪＰ，Ａ)
特開 平２−152292（ＪＰ，Ａ)
特開 平４−142093（ＪＰ，Ａ)
Ａｐｐｌ．Ｐｈｙｓ．ｌｅｔｔ．56
［18］（1990）ｐ．1718−1719
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 第１導電型の半導体基板と、上記半導体
基板上に順次設けられた第１導電型の第１のクラッド
層、活性層及び第２導電型の第２のクラッド層と、上記
第２のクラッド層上にストライプ状に設けられた少なく
とも２層以上の積層構造からなる第２導電型の積層クラ
ッド層とを具備し、上記積層クラッド層は上記第２のク
ラッド層上に設けられた第３のクラッド層と上記第３の
クラッド層上に設けられた第４のクラッド層とを少なく
とも有し、上記第３のクラッド層のキャリア濃度は９×
１０ １７ ｃｍ −３ 未満であり、上記第４のクラッド層の
キャリア濃度は９×１０ １７ ｃｍ −３ 以上であることを
特徴とする半導体レーザ。 - 【請求項２】 上記積層クラッド層の両側かつ上記第２
のクラッド層上に設けられ、第２導電型の第１の半導体
層と第１導電型の第２の半導体層とからなる少なくとも
１つの接合構造を有する電流阻止層とを具備する請求項
１記載の半導体レーザ。 - 【請求項３】 上記第１の半導体層又は上記第２の半導
体層の少なくとも一方のキャリア濃度は４×１０１６ｃ
ｍ−３以下であることを特徴とする請求項２記載の半導
体レーザ。 - 【請求項４】 基板と、上記基板上に順次設けられた第
１のｎ型クラッド層、活性層、第２のｐ型クラッド層
と、上記第２のクラッド層上にストライプ状に順次設け
られた第３のｐ型ＩｎＧａＡｌＰクラッド層及び第４の
ｐ型ＩｎＧａＡｌＰクラッド層とを具備し、上記第３の
クラッド層のキャリア濃度は９× １０ １７ ｃｍ −３ 未満
であり、上記第４のクラッド層のキャリア濃度は９×１
０ １７ ｃｍ −３ 以上であることを特徴とする半導体レー
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12872094A JP3360937B2 (ja) | 1994-06-10 | 1994-06-10 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12872094A JP3360937B2 (ja) | 1994-06-10 | 1994-06-10 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335972A JPH07335972A (ja) | 1995-12-22 |
| JP3360937B2 true JP3360937B2 (ja) | 2003-01-07 |
Family
ID=14991768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12872094A Expired - Fee Related JP3360937B2 (ja) | 1994-06-10 | 1994-06-10 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010080757A (ja) * | 2008-09-26 | 2010-04-08 | Rohm Co Ltd | 半導体発光素子 |
-
1994
- 1994-06-10 JP JP12872094A patent/JP3360937B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．ｌｅｔｔ．５６［１８］（１９９０）ｐ．１７１８−１７１９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335972A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| JPH05243669A (ja) | 半導体レーザ素子 | |
| JP2003332694A (ja) | 半導体レーザ | |
| JPH10294533A (ja) | 窒化物化合物半導体レーザ及びその製造方法 | |
| KR100277561B1 (ko) | 반도체 레이저 장치 | |
| JPH1187856A (ja) | 窒化ガリウム系化合物半導体レーザ及びその製造方法 | |
| JPH07335972A (ja) | 半導体レーザ及びその製造方法 | |
| JP3876023B2 (ja) | 半導体レーザ素子 | |
| JPH0927651A (ja) | 半導体レーザ | |
| JPH08125281A (ja) | 半導体レーザ | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JP3410959B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH09270563A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH07106687A (ja) | 半導体レ−ザ | |
| JP2685499B2 (ja) | 半導体レーザ素子 | |
| JPH0936484A (ja) | 半導体レーザ及びその製造方法 | |
| JP2794743B2 (ja) | 量子井戸型半導体レーザ素子 | |
| JP3189900B2 (ja) | 半導体レーザ素子 | |
| JP2504372B2 (ja) | 超格子構造体 | |
| JP2000261098A (ja) | 自励発振型半導体レーザ | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH0878789A (ja) | 半導体レーザ装置 | |
| JPH0697589A (ja) | 半導体レーザアレイ素子とその製造方法 | |
| JPH0832171A (ja) | 半導体レーザ | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |