JP3388604B2 - 乗算回路 - Google Patents
乗算回路Info
- Publication number
- JP3388604B2 JP3388604B2 JP5516393A JP5516393A JP3388604B2 JP 3388604 B2 JP3388604 B2 JP 3388604B2 JP 5516393 A JP5516393 A JP 5516393A JP 5516393 A JP5516393 A JP 5516393A JP 3388604 B2 JP3388604 B2 JP 3388604B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- wave
- negative
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、正弦波、否定正弦波、
余弦波、否定余弦波から夫々の２倍波を得ることのでき
る乗算回路に関する。 【０００２】 【従来の技術】この種の乗算回路はアナログ・デジタル
変換器等に用いられるが、図２は従来の乗算回路の回路
図を示してある。正弦波と否定正弦波の２倍波を得る第
１の回路と、余弦波と否定余弦波を得る第２の回路に分
かれているが、いずれも二重平衡型差動増幅回路から構
成されている。第１の回路は、６個のトランジスタＱ５
０、Ｑ５１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、定電流
源Ｓ５０、負荷抵抗Ｒ５０、Ｒ５１からなり、トランジ
スタＱ５０、Ｑ５１、Ｑ５２、Ｑ５３が上側差動対、ト
ランジスタＱ５４、Ｑ５５が下側差動対を形成してい
る。 【０００３】５０と５１が上側差動対の入力端子、５２
と５３が下側差動対の入力端子、５４と５５が出力端子
であり、出力端子５４は抵抗Ｒ５０、出力端子５５は抵
抗Ｒ５１を介して直流電圧ＶCCの加えられる電源端子６
２に夫々接続される。第２の回路は、６個のトランジス
タＱ５６、Ｑ５７、Ｑ５８、Ｑ５９、Ｑ６０、Ｑ６１、
定電流源Ｓ５１、負荷抵抗Ｒ５２、Ｒ５３からなり、ト
ランジスタＱ５６、５７、Ｑ５８、Ｑ５９が上側差動
対、トランジスタＱ６０、Ｑ６１が下側差動対を形成し
ている。 【０００４】５６と５７が上側差動対の入力端子、５８
と５９が下側差動対の入力端子、６０と６１が出力端子
であり、出力端子６０は抵抗Ｒ５２、出力端子Ｒ６１は
抵抗Ｒ５３を介して電源端子６２に夫々接続される。ト
ランジスタＱ５４とトランジスタＱ５５のエミッタは定
電流源Ｓ５０、トランジスタＱ６０とトランジスタＱ６
１のエミッタは定電流源Ｓ５１を介して夫々アースされ
る。 【０００５】このように構成された第１の回路の上側差
動対の入力端子５０に入力Ａとして正弦波sin θ、入力
端子５１に入力NOT Ａとして否定正弦波−sin θ、下側
差動対の入力端子５２に入力Ｂとして余弦波cos θ、入
力端子５３に入力NOT Ｂとして否定余弦波−cos θが加
えられる。二重平衡型差動増幅回路の出力端子５５と出
力端子５４間には、（１）式に示す出力（Ｘ−NOT Ｘ）
が得られる。 Ｇ（Ａ−NOT Ａ）（Ｂ−NOT Ｂ） （１） ただし、Ｇは第１の回路を構成する二重平衡型差動増幅
回路の利得である。 【０００６】出力（Ｘ−NOT Ｘ）は２Ｇsin (2θ) とな
るから、出力端子５４には出力Ｘとして入力の２倍波で
ある正弦波sin (2θ) 、出力端子５５には出力NOT Ｘと
して入力の２倍波である否定正弦波−sin (2θ) が得ら
れる。第２の回路の上側差動対の入力端子５６に入力Ｂ
として余弦波cos θ、入力端子５７に入力NOT Ａとして
否定正弦波−sin θ、下側差動対の入力端子５８に入力
Ｂとして余弦波cos θ、入力端子５９に入力Ａとして正
弦波sin θが加えられる。出力端子６０と出力端子６１
間には、（２）式に示す出力（Ｙ−NOT Ｙ）が得られ
る。 【０００７】 Ｇ（Ｂ−NOT Ａ）（Ｂ−Ａ） （２） 出力（Ｙ−NOT Ｙ）はＧcos (2θ) となるから、出力端
子６０には出力Ｙとして入力の２倍波である余弦波cos
(2θ) 、出力端子６１には出力NOT Ｙとして入力の２倍
波である否定余弦波−cos (2θ) が得られる。第２の回
路の利得Ｇを第１の回路の２倍にすることにより、出力
Ｘ、出力NOT Ｘ、出力Ｙ、出力NOT Ｙの振幅は同じにな
る。なお、NOT Ａ、NOT Ｂ、NOT Ｘ、NOT Ｙは図２では
夫々Ａバー、Ｂバー、Ｘバー、Ｙバーとして表してあ
る。 【０００８】アナログ・デジタル変換器では、この乗算
回路を例えば２段、３段と直列接続することにより４倍
波、８倍波といった信号を得るようにしてある。ところ
がこのような従来の乗算回路は、前記したように第２の
回路の利得Ｇを第１の回路の利得Ｇに比較して２倍にす
る必要がある。無論、乗算回路の出力として得られる正
弦波と余弦波の２倍波の振幅は、同じであることが望ま
しい。従って、第１の回路の負荷抵抗Ｒ５０、Ｒ５１お
よび第２の回路の負荷抵抗Ｒ５２、Ｒ５３の値を主に調
整することによりその振幅を合わせるようにしてある。
例えば、Ｒ５０＝Ｒ５１＝2 ・Ｒ５２＝2 ・Ｒ５３のよ
うに第１の回路の抵抗Ｒ５０、Ｒ５１の値を第２の回路
の抵抗Ｒ５２、Ｒ５３の２倍にすることにより、その振
幅を合わせることができる。しかし、このように負荷抵
抗を異ならせると直流電圧降下が異なるから、第１の回
路と第２の回路の出力端子ではバイアス電圧も異なる。
また、直列接続した場合、次段の入力電流（ベース電
流）により異なった直流オフセット電圧を生ずる。そし
て、このオフセット電圧が次段の第１の回路と第２の回
路の直流動作点を狂わせて利得誤差を生じさせるので、
最終段の乗算回路の出力として得られる正弦波と余弦波
の振幅に大きな差を生じ易い。また、入力NOT Ｂは下側
差動対の入力だけに用いられるので、回路的に接続が難
しい。これは、４つの入力は同じ直流レベルで乗算回路
に加えられるので、入力NOT Ｂの直流レベルだけを変更
する必要があり、回路の整合をとり難いことによる。 【０００９】 【発明が解決しようとする課題】本発明の課題は、従来
の乗算回路の正弦波と否定正弦波の２倍波を得る第１の
回路と、余弦波と否定余弦波の２倍波を得る第２の回路
の利得の差をなくし、夫々の回路の負荷抵抗の調整を必
要とせず、良好な直列接続が可能な乗算回路を提供する
ことにある。また、乗算回路内部の整合性を良くするこ
とにある。 【００１０】 【課題を解決するための手段】本発明は、正弦波、否定
正弦波、余弦波、否定余弦波を入力して、夫々の２倍波
を得る乗算回路において、正弦波及び否定正弦波の２倍
波を得る第１の回路は対数変換回路と、第１と第２の二
重平衡型差動増幅回路からなり、２つの該差動増幅回路
の上側差動対の入力側、下側差動対の入力側、出力側は
互いに並列接続されており、上側差動対の入力を該対数
変換回路によって対数変換された正弦波と否定正弦波、
下側差動対の入力を余弦波と否定余弦波とすることによ
り出力側から正弦波及び否定正弦波の２倍波が得られ、
余弦波及び否定余弦波の２倍波を得る第２の回路は第３
と第４の二重平衡型差動増幅回路からなり、２つの該差
動増幅回路の出力側は並列接続されており、第３の差動
増幅回路の上側差動対の入力を余弦波と否定正弦波、下
側差動対の入力を余弦波と正弦波、第４の差動増幅回路
の上側差動対の入力を正弦波と否定余弦波、下側差動対
の入力を否定正弦波と否定余弦波とすることにより並列
接続された第３と第４の差動増幅回路の出力側から余弦
波及び否定余弦波の２倍波が得られることを特徴とす
る。 【００１１】 【実施例】以下、本発明の乗算回路の実施例を示す図１
の回路図を参照しながら説明する。本発明の乗算回路は
正弦波及び否定正弦波の２倍波を得る第１の回路１０
と、余弦波及び否定余弦波の２倍波を得る第２の回路１
１から構成される。 【００１２】第１の回路１０は、対数変換回路と第１と
第２の二重平衡型差動増幅回路からなり、対数変換回路
は差動対を形成するトランジスタＱ２５、Ｑ２６、ダイ
オードＤ１、Ｄ２から主に形成される。トランジスタＱ
２５、Ｑ２６のエミッタは、定電流源Ｓ２、定電流源Ｓ
３を介して夫々アースされると共に、抵抗Ｒ１０を介し
て互いに接続されている。トランジスタＱ２５、Ｑ２６
のコレクタは、ダイオードＤ１、Ｄ２のカソードに夫々
接続され、ダイオードＤ１、Ｄ２のアノードは抵抗Ｒ１
を介して直流電圧ＶCCの加えられる電源端子４に接続さ
れる。 【００１３】トランジスタＱ２５のベースは定電流源Ｓ
１を介してアースされるが、ダイオード接続されたトラ
ンジスタＱ２１、抵抗Ｒ７を介してトランジスタＱ１の
エミッタに接続される。トランジスタＱ１のベースは、
第１の回路１０の入力端子１に接続されると共に、コレ
クタは電源端子４に接続される。また、トランジスタＱ
２６のベースは定電流源Ｓ６を介してアースされるが、
ダイオード接続されたトランジスタＱ２２、抵抗Ｒ８を
介してトランジスタＱ２のエミッタに接続される。トラ
ンジスタＱ２のベースは、第１の回路１０の他方の入力
端子２に接続されると共に、コレクタは電源端子４に接
続される。 【００１４】第１の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ５、Ｑ６、Ｑ７、
Ｑ８、下側差動対を形成する２つのトランジスタＱ２
７、Ｑ２８からなり、下側差動対の共通接続されたエミ
ッタ部分は定電流源Ｓ４を介してアースされる。上側差
動対は、トランジスタＱ５とトランジスタＱ６、トラン
ジスタＱ７とトランジスタＱ８が夫々１組であり、トラ
ンジスタＱ５とトランジスタＱ６の共通接続されたエミ
ッタにトランジスタＱ２７のコレクタが接続される。 【００１５】第２の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ９、Ｑ１０、Ｑ１
１、Ｑ１２と下側差動対を形成する２つのトランジスタ
Ｑ２９、Ｑ３０からなり、下側差動対の共通接続された
エミッタ部分は定電流源Ｓ５を介してアースされる。上
側差動対は、トランジスタＱ９とトランジスタＱ１０、
トランジスタＱ１１、Ｑ１２が夫々１組であり、トラン
ジスタＱ９とトランジスタＱ１０の共通接続されたエミ
ッタにトランジスタＱ２９のコレクタが接続される。 【００１６】そして、第１の二重平衡型差動増幅回路の
上側差動対の入力端子に相当するトランジスタＱ５、Ｑ
７のベースと、第２の二重平衡型差動増幅回路の上側差
動対の入力端子に相当するトランジスタＱ９、Ｑ１１の
ベースが互いに接続されて、対数変換回路のダイオード
Ｄ２のカソードに接続される。また、第１の二重平衡型
差動増幅回路の上側差動対の他方の入力端子に相当する
トランジスタＱ６、Ｑ８のベースと、第２の二重平衡型
差動増幅回路の上側差動対の他方の入力端子に相当する
トランジスタＱ１０、Ｑ１２が互いに接続されて、対数
変換回路のダイオードＤ１のカソードに接続される。 【００１７】さらに、第１の二重平衡型差動増幅回路の
下側差動対の入力端子に相当するトランジスタＱ２７の
ベースと、第２の二重平衡型差動増幅回路の下側差動対
の入力端子に相当するトランジスタＱ２９のベースが接
続され、第２の回路１１のトランジスタＱ２３のエミッ
タに接続される。トランジスタＱ２３はダイオード接続
され、エミッタは定電流源Ｓ７を介してアースされ、コ
レクタは抵抗Ｒ９を介してトランジスタＱ３のエミッタ
に接続される。 【００１８】また、第１の二重平衡型差動増幅回路の下
側差動対の他方の入力端子に相当するトランジスタＱ２
８のベースと、第２の二重平衡型差動増幅回路の下側差
動対の他方の入力端子に相当するトランジスタＱ３０の
ベースが接続され、第２の回路１１のトランジスタＱ２
４のエミッタに接続される。トランジスタＱ２４はダイ
オード接続されており、エミッタは定電流源Ｓ１０を介
してアースされ、コレクタは抵抗Ｒ６を介してトランジ
スタＱ４のエミッタに接続される。 【００１９】第１の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ５、Ｑ８のコレクタと、第２
の二重平衡型差動増幅回路の出力端子に相当するトラン
ジスタＱ９、Ｑ１２のコレクタが互いに接続され、第１
の回路１０の出力端子７に接続される。出力端子７は負
荷抵抗Ｒ２を介して電源端子４に接続される。また、第
１の二重平衡型差動増幅回路の他方の出力端子に相当す
るトランジスタＱ６、Ｑ７のコレクタと、第２の二重平
衡型差動増幅回路の他方の出力端子に相当するトランジ
スタＱ１０、Ｑ１１のコレクタも互いに接続され、第１
の回路１０の出力端子６に接続される。出力端子６は、
負荷抵抗Ｒ３を介して電源端子４に接続される。 【００２０】第１の回路１０の下側差動対を形成するト
ランジスタのエミッタには、局部負帰還をかけるための
抵抗Ｒ１１〜Ｒ１４が接続されている。結局、第１の回
路１０では、２つの二重平衡型差動増幅回路の上側差動
対の入力側、下側差動対の入力側、出力側が互いに並列
接続されていることになる。そして、第１と第２の二重
平衡型差動増幅回路の上側差動対の入力が対数変換され
て加えられるように構成されている。 【００２１】第２の回路１１は、第３と第４の二重平衡
型差動増幅回路からなる。第３の二重平衡型差動増幅回
路は上側差動対を形成する４つのトランジスタＱ１３、
Ｑ１４、Ｑ１５、Ｑ１６、下側差動対を形成する２つの
トランジスタＱ３１、Ｑ３２からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ８を介してアー
スされる。上側差動対は、トランジスタＱ１３とトラン
ジスタＱ１４、トランジスタＱ１５とトランジスタＱ１
６が夫々１組であり、トランジスタＱ１３とトランジス
タＱ１４の共通接続されたエミッタにトランジスタＱ３
１のコレクタが接続されている。 【００２２】第４の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ１７、Ｑ１８、Ｑ
１９、Ｑ２０と下側差動対を形成する２つのトランジス
タＱ３３、Ｑ３４からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ９を介してアースされる。
上側差動対は、トランジスタＱ１７とトランジスタＱ１
８、トランジスタＱ１９とトランジスタＱ２０が夫々１
組であり、トランジスタＱ１７とトランジスタＱ１８の
共通接続されたエミッタにトランジスタＱ３３のコレク
タが接続される。そして、第３の二重平衡型差動増幅回
路の上側差動対の入力端子に相当するトランジスタＱ１
３、Ｑ１５のベースが抵抗Ｒ９を介してトランジスタＱ
３のエミッタに接続される。トランジスタＱ３のベース
は、第２の回路１１の入力端子３に接続され、コレクタ
は電源端子４に接続される。 【００２３】第３の二重平衡型差動増幅回路の上側差動
対の他方の入力端子に相当するトランジスタＱ１４、Ｑ
１６のベースは、抵抗Ｒ８を介して第１の回路のトラン
ジスタＱ２のエミッタに接続される。さらに、下側差動
対の入力端子に相当するトランジスタＱ３１のベースは
トランジスタＱ２３のエミッタに接続され、他方の入力
端子に相当するトランジスタＱ３２のベースは第１の回
路１０のトランジスタＱ２１のエミッタに接続されてい
る。 【００２４】第４の二重平衡型差動増幅回路の上側差動
対の入力端子に相当するトランジスタＱ１７、Ｑ１９の
ベースが抵抗Ｒ７を介して第１の回路１０のトランジス
タＱ１のエミッタに接続される。第４の二重平衡型差動
増幅回路の上側差動対の他方の入力端子に相当するトラ
ンジスタＱ１８、Ｑ２０のベースは、抵抗Ｒ６を介して
トランジスタＱ４のエミッタに接続される。トランジス
タＱ４のベースは、第２の回路１１の他方の入力端子５
に接続され、コレクタは電源端子４に接続される。さら
に、下側差動対の入力端子に相当するトランジスタＱ３
３のベースは第１の回路１０のトランジスタＱ２２のエ
ミッタに接続され、他方の入力端子に相当するトランジ
スタＱ３４のベースはトランジスタＱ２４のエミッタに
接続されている。 【００２５】第３の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ１３、Ｑ１６のコレクタと、
第４の二重平衡型差動増幅回路の出力端子に相当するト
ランジスタＱ１７、Ｑ２０のコレクタが互いに接続さ
れ、第２の回路１１の出力端子９に接続される。出力端
子９は負荷抵抗Ｒ４を介して電源端子４に接続される。
また、第３の二重平衡型差動増幅回路の他方の出力端子
に相当するトランジスタＱ１４、Ｑ１５のコレクタと、
第４の二重平衡型差動増幅回路の他方の出力端子に相当
するトランジスタＱ１８、Ｑ１９のコレクタも互いに接
続され、第２の回路１１の他方の出力端子８に接続され
る。出力端子８は、負荷抵抗Ｒ５を介して電源端子４に
接続される。結局、第２の回路１１は第３と第４の二重
平衡型差動増幅回路の出力側だけが並列接続されてい
る。 【００２６】このように構成された乗算回路の動作を次
に説明する。第１の回路１０には、入力端子１から入力
Ａとして正弦波sin θ、他方の入力端子２から入力NOT
Ａとして否定正弦波−sin θが加えられる。また、第２
の回路１１の入力端子３から入力Ｂとして余弦波cos
θ、入力端子４から入力NOT Ｂとして否定余弦波−cos
θが加えられる。そして、ダイオードＤ１、Ｄ２のカソ
ード側には対数変換された入力Ａと入力NOT Ａが得ら
れ、第１と第２の二重平衡型差動増幅回路の上側差動対
には対数変換された入力（Ａ−NOT Ａ）が加えられる。
下側差動対の入力は、（Ｂ−NOT Ｂ）である。なお、抵
抗Ｒ１０は、入力Ａ、入力NOT ＡをトランジスタＱ２
５、Ｑ２６の差動電流に線形変換する役割をする。 【００２７】対数変換回路の非線形性と、第１と第２の
二重平衡型差動増幅回路の差動対を形成するトランジス
タのベース・エミッタ接合による非線形性は互いに逆に
なっているので、上側差動対の入力（Ａ−NOT Ａ）と、
下側差動対の入力（Ｂ−NOTＢ）の積が夫々の二重平衡
型差動増幅回路の出力として得られ、しかも対数変換を
解除される。両方の二重平衡型差動増幅回路の出力側は
並列接続されているから、その出力は加算され、第１の
回路１０の出力（Ｘ−NOT Ｘ）は４Ｇsin (2θ) とな
る。そして、出力端子７には出力Ｘとして入力された正
弦波の２倍波である正弦波２Ｇ sin(2θ) 、出力端子６
には出力NOT Ｘとして入力された否定正弦波の２倍波で
ある否定正弦波−２Ｇ sin(2θ) が得られる。 【００２８】第２の回路１１には、入力端子３から入力
Ｂとして余弦波cos θ、入力端子４から入力NOT Ｂとし
て否定余弦波−cos θが加えられる。従って、第３の二
重平衡型差動増幅回路の上側差動対の入力として（Ｂ−
NOTＡ）、下側差動対の入力として（Ｂ−Ａ）が加えら
れ、出力はＧ cos(2θ) となる。第４の二重平衡型差動
増幅回路の上側差動対の入力として（Ａ−NOT Ｂ）、下
側差動対の入力として（NOT Ａ−NOT Ｂ）が加えられる
から、Ｇ cos(2θ) の出力を得る。 【００２９】よって、出力端子９と出力端子８間には、
第３と第４の二重平衡型差動増幅回路の加算された出力
が得られるから、第２の回路１１の出力（Ｙ−NOT Ｙ）
は２Ｇ cos(2θ) となる。そして、出力端子９には出力
Ｙとして入力された余弦波の２倍波である余弦波Ｇcos
(2θ) 、出力端子６には出力NOT Ｙとして入力された否
定余弦波の２倍波である否定余弦波−Ｇ cos(2θ) の出
力が得られる。 【００３０】第１の回路１０の利得Ｇは、抵抗Ｒ１０、
抵抗Ｒ１１〜Ｒ１４の値により調節される。従って、負
荷抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５を全て等しくしても、第
１の回路１０と第２の回路１１の利得Ｇを同じにでき
る。このことにより、乗算回路を複数段直列接続した場
合でも正弦波と余弦波の振幅の差が積み重なることはな
くなり、最終段の乗算回路の出力として振幅の差のない
正弦波と余弦波を得ることができる。また、第１の回路
と第２の回路は、夫々２つの二重平衡型差動増幅回路を
組み合わせてあり、４つの全ての入力が上側差動対の入
力として加えられる。そして、ダイオード接続されたト
ランジスタにより上側差動対の入力の直流レベルが下げ
られて、下側差動対の入力として加えられる。これは、
４つの入力で同じように行われるので、回路の整合性が
良くなる。 【００３１】 【発明の効果】以上述べたように本発明の乗算回路は、
正弦波と否定正弦波の２倍波を得る第１の回路が対数変
換回路と２つの二重平衡型差動増幅回路、余弦波と否定
余弦波の２倍波を得る第２の回路が２つの二重平衡型差
増幅回路で構成されており、第１の回路から得られる正
弦波と否定正弦波の２倍波、第２の回路から得られる余
弦波と否定余弦波の振幅を負荷抵抗を調整することなく
同じにできる。このことにより、乗算回路を複数段直列
接続した場合でも次段の回路が入力電流の影響をうける
ことなく、正弦波と余弦波の振幅の差が積み重なること
はなくなり、最終段の乗算回路の出力として振幅の差の
ない正弦波と余弦波を得ることができる大きな利点があ
る。 【００３２】また、第１の回路と第２の回路は、夫々２
つの二重平衡型差動増幅回路を組み合わせてあるので１
つの二重平衡型差動増幅回路から構成される従来の場合
に比較して乗算回路内部の整合性を改善できる利点があ
る。さらに正弦波と否定正弦波を得る第１の回路は、対
数変換回路を含むので２つの二重平衡型増幅回路の上側
入力の振幅範囲の制限が不必要であり、入力のダイナミ
ックレンジを広くできる利点がある。無論、第１の回路
の二重平衡型増幅回路の上側差動対のトランジスタのエ
ミッタには抵抗が接続されないから、乗算回路の効率は
向上する。
余弦波、否定余弦波から夫々の２倍波を得ることのでき
る乗算回路に関する。 【０００２】 【従来の技術】この種の乗算回路はアナログ・デジタル
変換器等に用いられるが、図２は従来の乗算回路の回路
図を示してある。正弦波と否定正弦波の２倍波を得る第
１の回路と、余弦波と否定余弦波を得る第２の回路に分
かれているが、いずれも二重平衡型差動増幅回路から構
成されている。第１の回路は、６個のトランジスタＱ５
０、Ｑ５１、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、定電流
源Ｓ５０、負荷抵抗Ｒ５０、Ｒ５１からなり、トランジ
スタＱ５０、Ｑ５１、Ｑ５２、Ｑ５３が上側差動対、ト
ランジスタＱ５４、Ｑ５５が下側差動対を形成してい
る。 【０００３】５０と５１が上側差動対の入力端子、５２
と５３が下側差動対の入力端子、５４と５５が出力端子
であり、出力端子５４は抵抗Ｒ５０、出力端子５５は抵
抗Ｒ５１を介して直流電圧ＶCCの加えられる電源端子６
２に夫々接続される。第２の回路は、６個のトランジス
タＱ５６、Ｑ５７、Ｑ５８、Ｑ５９、Ｑ６０、Ｑ６１、
定電流源Ｓ５１、負荷抵抗Ｒ５２、Ｒ５３からなり、ト
ランジスタＱ５６、５７、Ｑ５８、Ｑ５９が上側差動
対、トランジスタＱ６０、Ｑ６１が下側差動対を形成し
ている。 【０００４】５６と５７が上側差動対の入力端子、５８
と５９が下側差動対の入力端子、６０と６１が出力端子
であり、出力端子６０は抵抗Ｒ５２、出力端子Ｒ６１は
抵抗Ｒ５３を介して電源端子６２に夫々接続される。ト
ランジスタＱ５４とトランジスタＱ５５のエミッタは定
電流源Ｓ５０、トランジスタＱ６０とトランジスタＱ６
１のエミッタは定電流源Ｓ５１を介して夫々アースされ
る。 【０００５】このように構成された第１の回路の上側差
動対の入力端子５０に入力Ａとして正弦波sin θ、入力
端子５１に入力NOT Ａとして否定正弦波−sin θ、下側
差動対の入力端子５２に入力Ｂとして余弦波cos θ、入
力端子５３に入力NOT Ｂとして否定余弦波−cos θが加
えられる。二重平衡型差動増幅回路の出力端子５５と出
力端子５４間には、（１）式に示す出力（Ｘ−NOT Ｘ）
が得られる。 Ｇ（Ａ−NOT Ａ）（Ｂ−NOT Ｂ） （１） ただし、Ｇは第１の回路を構成する二重平衡型差動増幅
回路の利得である。 【０００６】出力（Ｘ−NOT Ｘ）は２Ｇsin (2θ) とな
るから、出力端子５４には出力Ｘとして入力の２倍波で
ある正弦波sin (2θ) 、出力端子５５には出力NOT Ｘと
して入力の２倍波である否定正弦波−sin (2θ) が得ら
れる。第２の回路の上側差動対の入力端子５６に入力Ｂ
として余弦波cos θ、入力端子５７に入力NOT Ａとして
否定正弦波−sin θ、下側差動対の入力端子５８に入力
Ｂとして余弦波cos θ、入力端子５９に入力Ａとして正
弦波sin θが加えられる。出力端子６０と出力端子６１
間には、（２）式に示す出力（Ｙ−NOT Ｙ）が得られ
る。 【０００７】 Ｇ（Ｂ−NOT Ａ）（Ｂ−Ａ） （２） 出力（Ｙ−NOT Ｙ）はＧcos (2θ) となるから、出力端
子６０には出力Ｙとして入力の２倍波である余弦波cos
(2θ) 、出力端子６１には出力NOT Ｙとして入力の２倍
波である否定余弦波−cos (2θ) が得られる。第２の回
路の利得Ｇを第１の回路の２倍にすることにより、出力
Ｘ、出力NOT Ｘ、出力Ｙ、出力NOT Ｙの振幅は同じにな
る。なお、NOT Ａ、NOT Ｂ、NOT Ｘ、NOT Ｙは図２では
夫々Ａバー、Ｂバー、Ｘバー、Ｙバーとして表してあ
る。 【０００８】アナログ・デジタル変換器では、この乗算
回路を例えば２段、３段と直列接続することにより４倍
波、８倍波といった信号を得るようにしてある。ところ
がこのような従来の乗算回路は、前記したように第２の
回路の利得Ｇを第１の回路の利得Ｇに比較して２倍にす
る必要がある。無論、乗算回路の出力として得られる正
弦波と余弦波の２倍波の振幅は、同じであることが望ま
しい。従って、第１の回路の負荷抵抗Ｒ５０、Ｒ５１お
よび第２の回路の負荷抵抗Ｒ５２、Ｒ５３の値を主に調
整することによりその振幅を合わせるようにしてある。
例えば、Ｒ５０＝Ｒ５１＝2 ・Ｒ５２＝2 ・Ｒ５３のよ
うに第１の回路の抵抗Ｒ５０、Ｒ５１の値を第２の回路
の抵抗Ｒ５２、Ｒ５３の２倍にすることにより、その振
幅を合わせることができる。しかし、このように負荷抵
抗を異ならせると直流電圧降下が異なるから、第１の回
路と第２の回路の出力端子ではバイアス電圧も異なる。
また、直列接続した場合、次段の入力電流（ベース電
流）により異なった直流オフセット電圧を生ずる。そし
て、このオフセット電圧が次段の第１の回路と第２の回
路の直流動作点を狂わせて利得誤差を生じさせるので、
最終段の乗算回路の出力として得られる正弦波と余弦波
の振幅に大きな差を生じ易い。また、入力NOT Ｂは下側
差動対の入力だけに用いられるので、回路的に接続が難
しい。これは、４つの入力は同じ直流レベルで乗算回路
に加えられるので、入力NOT Ｂの直流レベルだけを変更
する必要があり、回路の整合をとり難いことによる。 【０００９】 【発明が解決しようとする課題】本発明の課題は、従来
の乗算回路の正弦波と否定正弦波の２倍波を得る第１の
回路と、余弦波と否定余弦波の２倍波を得る第２の回路
の利得の差をなくし、夫々の回路の負荷抵抗の調整を必
要とせず、良好な直列接続が可能な乗算回路を提供する
ことにある。また、乗算回路内部の整合性を良くするこ
とにある。 【００１０】 【課題を解決するための手段】本発明は、正弦波、否定
正弦波、余弦波、否定余弦波を入力して、夫々の２倍波
を得る乗算回路において、正弦波及び否定正弦波の２倍
波を得る第１の回路は対数変換回路と、第１と第２の二
重平衡型差動増幅回路からなり、２つの該差動増幅回路
の上側差動対の入力側、下側差動対の入力側、出力側は
互いに並列接続されており、上側差動対の入力を該対数
変換回路によって対数変換された正弦波と否定正弦波、
下側差動対の入力を余弦波と否定余弦波とすることによ
り出力側から正弦波及び否定正弦波の２倍波が得られ、
余弦波及び否定余弦波の２倍波を得る第２の回路は第３
と第４の二重平衡型差動増幅回路からなり、２つの該差
動増幅回路の出力側は並列接続されており、第３の差動
増幅回路の上側差動対の入力を余弦波と否定正弦波、下
側差動対の入力を余弦波と正弦波、第４の差動増幅回路
の上側差動対の入力を正弦波と否定余弦波、下側差動対
の入力を否定正弦波と否定余弦波とすることにより並列
接続された第３と第４の差動増幅回路の出力側から余弦
波及び否定余弦波の２倍波が得られることを特徴とす
る。 【００１１】 【実施例】以下、本発明の乗算回路の実施例を示す図１
の回路図を参照しながら説明する。本発明の乗算回路は
正弦波及び否定正弦波の２倍波を得る第１の回路１０
と、余弦波及び否定余弦波の２倍波を得る第２の回路１
１から構成される。 【００１２】第１の回路１０は、対数変換回路と第１と
第２の二重平衡型差動増幅回路からなり、対数変換回路
は差動対を形成するトランジスタＱ２５、Ｑ２６、ダイ
オードＤ１、Ｄ２から主に形成される。トランジスタＱ
２５、Ｑ２６のエミッタは、定電流源Ｓ２、定電流源Ｓ
３を介して夫々アースされると共に、抵抗Ｒ１０を介し
て互いに接続されている。トランジスタＱ２５、Ｑ２６
のコレクタは、ダイオードＤ１、Ｄ２のカソードに夫々
接続され、ダイオードＤ１、Ｄ２のアノードは抵抗Ｒ１
を介して直流電圧ＶCCの加えられる電源端子４に接続さ
れる。 【００１３】トランジスタＱ２５のベースは定電流源Ｓ
１を介してアースされるが、ダイオード接続されたトラ
ンジスタＱ２１、抵抗Ｒ７を介してトランジスタＱ１の
エミッタに接続される。トランジスタＱ１のベースは、
第１の回路１０の入力端子１に接続されると共に、コレ
クタは電源端子４に接続される。また、トランジスタＱ
２６のベースは定電流源Ｓ６を介してアースされるが、
ダイオード接続されたトランジスタＱ２２、抵抗Ｒ８を
介してトランジスタＱ２のエミッタに接続される。トラ
ンジスタＱ２のベースは、第１の回路１０の他方の入力
端子２に接続されると共に、コレクタは電源端子４に接
続される。 【００１４】第１の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ５、Ｑ６、Ｑ７、
Ｑ８、下側差動対を形成する２つのトランジスタＱ２
７、Ｑ２８からなり、下側差動対の共通接続されたエミ
ッタ部分は定電流源Ｓ４を介してアースされる。上側差
動対は、トランジスタＱ５とトランジスタＱ６、トラン
ジスタＱ７とトランジスタＱ８が夫々１組であり、トラ
ンジスタＱ５とトランジスタＱ６の共通接続されたエミ
ッタにトランジスタＱ２７のコレクタが接続される。 【００１５】第２の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ９、Ｑ１０、Ｑ１
１、Ｑ１２と下側差動対を形成する２つのトランジスタ
Ｑ２９、Ｑ３０からなり、下側差動対の共通接続された
エミッタ部分は定電流源Ｓ５を介してアースされる。上
側差動対は、トランジスタＱ９とトランジスタＱ１０、
トランジスタＱ１１、Ｑ１２が夫々１組であり、トラン
ジスタＱ９とトランジスタＱ１０の共通接続されたエミ
ッタにトランジスタＱ２９のコレクタが接続される。 【００１６】そして、第１の二重平衡型差動増幅回路の
上側差動対の入力端子に相当するトランジスタＱ５、Ｑ
７のベースと、第２の二重平衡型差動増幅回路の上側差
動対の入力端子に相当するトランジスタＱ９、Ｑ１１の
ベースが互いに接続されて、対数変換回路のダイオード
Ｄ２のカソードに接続される。また、第１の二重平衡型
差動増幅回路の上側差動対の他方の入力端子に相当する
トランジスタＱ６、Ｑ８のベースと、第２の二重平衡型
差動増幅回路の上側差動対の他方の入力端子に相当する
トランジスタＱ１０、Ｑ１２が互いに接続されて、対数
変換回路のダイオードＤ１のカソードに接続される。 【００１７】さらに、第１の二重平衡型差動増幅回路の
下側差動対の入力端子に相当するトランジスタＱ２７の
ベースと、第２の二重平衡型差動増幅回路の下側差動対
の入力端子に相当するトランジスタＱ２９のベースが接
続され、第２の回路１１のトランジスタＱ２３のエミッ
タに接続される。トランジスタＱ２３はダイオード接続
され、エミッタは定電流源Ｓ７を介してアースされ、コ
レクタは抵抗Ｒ９を介してトランジスタＱ３のエミッタ
に接続される。 【００１８】また、第１の二重平衡型差動増幅回路の下
側差動対の他方の入力端子に相当するトランジスタＱ２
８のベースと、第２の二重平衡型差動増幅回路の下側差
動対の他方の入力端子に相当するトランジスタＱ３０の
ベースが接続され、第２の回路１１のトランジスタＱ２
４のエミッタに接続される。トランジスタＱ２４はダイ
オード接続されており、エミッタは定電流源Ｓ１０を介
してアースされ、コレクタは抵抗Ｒ６を介してトランジ
スタＱ４のエミッタに接続される。 【００１９】第１の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ５、Ｑ８のコレクタと、第２
の二重平衡型差動増幅回路の出力端子に相当するトラン
ジスタＱ９、Ｑ１２のコレクタが互いに接続され、第１
の回路１０の出力端子７に接続される。出力端子７は負
荷抵抗Ｒ２を介して電源端子４に接続される。また、第
１の二重平衡型差動増幅回路の他方の出力端子に相当す
るトランジスタＱ６、Ｑ７のコレクタと、第２の二重平
衡型差動増幅回路の他方の出力端子に相当するトランジ
スタＱ１０、Ｑ１１のコレクタも互いに接続され、第１
の回路１０の出力端子６に接続される。出力端子６は、
負荷抵抗Ｒ３を介して電源端子４に接続される。 【００２０】第１の回路１０の下側差動対を形成するト
ランジスタのエミッタには、局部負帰還をかけるための
抵抗Ｒ１１〜Ｒ１４が接続されている。結局、第１の回
路１０では、２つの二重平衡型差動増幅回路の上側差動
対の入力側、下側差動対の入力側、出力側が互いに並列
接続されていることになる。そして、第１と第２の二重
平衡型差動増幅回路の上側差動対の入力が対数変換され
て加えられるように構成されている。 【００２１】第２の回路１１は、第３と第４の二重平衡
型差動増幅回路からなる。第３の二重平衡型差動増幅回
路は上側差動対を形成する４つのトランジスタＱ１３、
Ｑ１４、Ｑ１５、Ｑ１６、下側差動対を形成する２つの
トランジスタＱ３１、Ｑ３２からなり、下側差動対の共
通接続されたエミッタ部分は定電流源Ｓ８を介してアー
スされる。上側差動対は、トランジスタＱ１３とトラン
ジスタＱ１４、トランジスタＱ１５とトランジスタＱ１
６が夫々１組であり、トランジスタＱ１３とトランジス
タＱ１４の共通接続されたエミッタにトランジスタＱ３
１のコレクタが接続されている。 【００２２】第４の二重平衡型差動増幅回路は、上側差
動対を形成する４つのトランジスタＱ１７、Ｑ１８、Ｑ
１９、Ｑ２０と下側差動対を形成する２つのトランジス
タＱ３３、Ｑ３４からなり、下側差動対の共通接続され
たエミッタ部分は定電流源Ｓ９を介してアースされる。
上側差動対は、トランジスタＱ１７とトランジスタＱ１
８、トランジスタＱ１９とトランジスタＱ２０が夫々１
組であり、トランジスタＱ１７とトランジスタＱ１８の
共通接続されたエミッタにトランジスタＱ３３のコレク
タが接続される。そして、第３の二重平衡型差動増幅回
路の上側差動対の入力端子に相当するトランジスタＱ１
３、Ｑ１５のベースが抵抗Ｒ９を介してトランジスタＱ
３のエミッタに接続される。トランジスタＱ３のベース
は、第２の回路１１の入力端子３に接続され、コレクタ
は電源端子４に接続される。 【００２３】第３の二重平衡型差動増幅回路の上側差動
対の他方の入力端子に相当するトランジスタＱ１４、Ｑ
１６のベースは、抵抗Ｒ８を介して第１の回路のトラン
ジスタＱ２のエミッタに接続される。さらに、下側差動
対の入力端子に相当するトランジスタＱ３１のベースは
トランジスタＱ２３のエミッタに接続され、他方の入力
端子に相当するトランジスタＱ３２のベースは第１の回
路１０のトランジスタＱ２１のエミッタに接続されてい
る。 【００２４】第４の二重平衡型差動増幅回路の上側差動
対の入力端子に相当するトランジスタＱ１７、Ｑ１９の
ベースが抵抗Ｒ７を介して第１の回路１０のトランジス
タＱ１のエミッタに接続される。第４の二重平衡型差動
増幅回路の上側差動対の他方の入力端子に相当するトラ
ンジスタＱ１８、Ｑ２０のベースは、抵抗Ｒ６を介して
トランジスタＱ４のエミッタに接続される。トランジス
タＱ４のベースは、第２の回路１１の他方の入力端子５
に接続され、コレクタは電源端子４に接続される。さら
に、下側差動対の入力端子に相当するトランジスタＱ３
３のベースは第１の回路１０のトランジスタＱ２２のエ
ミッタに接続され、他方の入力端子に相当するトランジ
スタＱ３４のベースはトランジスタＱ２４のエミッタに
接続されている。 【００２５】第３の二重平衡型差動増幅回路の出力端子
に相当するトランジスタＱ１３、Ｑ１６のコレクタと、
第４の二重平衡型差動増幅回路の出力端子に相当するト
ランジスタＱ１７、Ｑ２０のコレクタが互いに接続さ
れ、第２の回路１１の出力端子９に接続される。出力端
子９は負荷抵抗Ｒ４を介して電源端子４に接続される。
また、第３の二重平衡型差動増幅回路の他方の出力端子
に相当するトランジスタＱ１４、Ｑ１５のコレクタと、
第４の二重平衡型差動増幅回路の他方の出力端子に相当
するトランジスタＱ１８、Ｑ１９のコレクタも互いに接
続され、第２の回路１１の他方の出力端子８に接続され
る。出力端子８は、負荷抵抗Ｒ５を介して電源端子４に
接続される。結局、第２の回路１１は第３と第４の二重
平衡型差動増幅回路の出力側だけが並列接続されてい
る。 【００２６】このように構成された乗算回路の動作を次
に説明する。第１の回路１０には、入力端子１から入力
Ａとして正弦波sin θ、他方の入力端子２から入力NOT
Ａとして否定正弦波−sin θが加えられる。また、第２
の回路１１の入力端子３から入力Ｂとして余弦波cos
θ、入力端子４から入力NOT Ｂとして否定余弦波−cos
θが加えられる。そして、ダイオードＤ１、Ｄ２のカソ
ード側には対数変換された入力Ａと入力NOT Ａが得ら
れ、第１と第２の二重平衡型差動増幅回路の上側差動対
には対数変換された入力（Ａ−NOT Ａ）が加えられる。
下側差動対の入力は、（Ｂ−NOT Ｂ）である。なお、抵
抗Ｒ１０は、入力Ａ、入力NOT ＡをトランジスタＱ２
５、Ｑ２６の差動電流に線形変換する役割をする。 【００２７】対数変換回路の非線形性と、第１と第２の
二重平衡型差動増幅回路の差動対を形成するトランジス
タのベース・エミッタ接合による非線形性は互いに逆に
なっているので、上側差動対の入力（Ａ−NOT Ａ）と、
下側差動対の入力（Ｂ−NOTＢ）の積が夫々の二重平衡
型差動増幅回路の出力として得られ、しかも対数変換を
解除される。両方の二重平衡型差動増幅回路の出力側は
並列接続されているから、その出力は加算され、第１の
回路１０の出力（Ｘ−NOT Ｘ）は４Ｇsin (2θ) とな
る。そして、出力端子７には出力Ｘとして入力された正
弦波の２倍波である正弦波２Ｇ sin(2θ) 、出力端子６
には出力NOT Ｘとして入力された否定正弦波の２倍波で
ある否定正弦波−２Ｇ sin(2θ) が得られる。 【００２８】第２の回路１１には、入力端子３から入力
Ｂとして余弦波cos θ、入力端子４から入力NOT Ｂとし
て否定余弦波−cos θが加えられる。従って、第３の二
重平衡型差動増幅回路の上側差動対の入力として（Ｂ−
NOTＡ）、下側差動対の入力として（Ｂ−Ａ）が加えら
れ、出力はＧ cos(2θ) となる。第４の二重平衡型差動
増幅回路の上側差動対の入力として（Ａ−NOT Ｂ）、下
側差動対の入力として（NOT Ａ−NOT Ｂ）が加えられる
から、Ｇ cos(2θ) の出力を得る。 【００２９】よって、出力端子９と出力端子８間には、
第３と第４の二重平衡型差動増幅回路の加算された出力
が得られるから、第２の回路１１の出力（Ｙ−NOT Ｙ）
は２Ｇ cos(2θ) となる。そして、出力端子９には出力
Ｙとして入力された余弦波の２倍波である余弦波Ｇcos
(2θ) 、出力端子６には出力NOT Ｙとして入力された否
定余弦波の２倍波である否定余弦波−Ｇ cos(2θ) の出
力が得られる。 【００３０】第１の回路１０の利得Ｇは、抵抗Ｒ１０、
抵抗Ｒ１１〜Ｒ１４の値により調節される。従って、負
荷抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５を全て等しくしても、第
１の回路１０と第２の回路１１の利得Ｇを同じにでき
る。このことにより、乗算回路を複数段直列接続した場
合でも正弦波と余弦波の振幅の差が積み重なることはな
くなり、最終段の乗算回路の出力として振幅の差のない
正弦波と余弦波を得ることができる。また、第１の回路
と第２の回路は、夫々２つの二重平衡型差動増幅回路を
組み合わせてあり、４つの全ての入力が上側差動対の入
力として加えられる。そして、ダイオード接続されたト
ランジスタにより上側差動対の入力の直流レベルが下げ
られて、下側差動対の入力として加えられる。これは、
４つの入力で同じように行われるので、回路の整合性が
良くなる。 【００３１】 【発明の効果】以上述べたように本発明の乗算回路は、
正弦波と否定正弦波の２倍波を得る第１の回路が対数変
換回路と２つの二重平衡型差動増幅回路、余弦波と否定
余弦波の２倍波を得る第２の回路が２つの二重平衡型差
増幅回路で構成されており、第１の回路から得られる正
弦波と否定正弦波の２倍波、第２の回路から得られる余
弦波と否定余弦波の振幅を負荷抵抗を調整することなく
同じにできる。このことにより、乗算回路を複数段直列
接続した場合でも次段の回路が入力電流の影響をうける
ことなく、正弦波と余弦波の振幅の差が積み重なること
はなくなり、最終段の乗算回路の出力として振幅の差の
ない正弦波と余弦波を得ることができる大きな利点があ
る。 【００３２】また、第１の回路と第２の回路は、夫々２
つの二重平衡型差動増幅回路を組み合わせてあるので１
つの二重平衡型差動増幅回路から構成される従来の場合
に比較して乗算回路内部の整合性を改善できる利点があ
る。さらに正弦波と否定正弦波を得る第１の回路は、対
数変換回路を含むので２つの二重平衡型増幅回路の上側
入力の振幅範囲の制限が不必要であり、入力のダイナミ
ックレンジを広くできる利点がある。無論、第１の回路
の二重平衡型増幅回路の上側差動対のトランジスタのエ
ミッタには抵抗が接続されないから、乗算回路の効率は
向上する。
【図面の簡単な説明】
【図１】本発明の乗算回路の実施例を示す回路図であ
る。 【図２】従来の乗算回路の回路図である。 【符号の説明】 １０ 第１の回路 １１ 第２の回路 ６ 出力端子 ７ 出力端子
る。 【図２】従来の乗算回路の回路図である。 【符号の説明】 １０ 第１の回路 １１ 第２の回路 ６ 出力端子 ７ 出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06G 7/163,7/16
G06G 7/22
H03F 3/45
H03G 3/10 - 3/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 正弦波、否定正弦波、余弦波、否定余弦
波を入力して、夫々の２倍波を得る乗算回路において、
正弦波及び否定正弦波の２倍波を得る第１の回路は対数
変換回路と、第１と第２の二重平衡型差動増幅回路から
なり、２つの該差動増幅回路の上側差動対の入力側、下
側差動対の入力側、出力側は互いに並列接続されてお
り、上側差動対の入力を該対数変換回路によって対数変
換された正弦波と否定正弦波、下側差動対の入力を余弦
波と否定余弦波とすることにより出力側から正弦波及び
否定正弦波の２倍波が得られ、余弦波及び否定余弦波の
２倍波を得る第２の回路は第３と第４の二重平衡型差動
増幅回路からなり、２つの該差動増幅回路の出力側は並
列接続されており、第３の差動増幅回路の上側差動対の
入力を余弦波と否定正弦波、下側差動対の入力を余弦波
と正弦波、第４の差動増幅回路の上側差動対の入力を正
弦波と否定余弦波、下側差動対の入力を否定正弦波と否
定余弦波とすることにより並列接続された第３と第４の
差動増幅回路の出力側から余弦波及び否定余弦波の２倍
波が得られることを特徴とする乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5516393A JP3388604B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5516393A JP3388604B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06243272A JPH06243272A (ja) | 1994-09-02 |
| JP3388604B2 true JP3388604B2 (ja) | 2003-03-24 |
Family
ID=12991079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5516393A Expired - Fee Related JP3388604B2 (ja) | 1993-02-19 | 1993-02-19 | 乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388604B2 (ja) |
-
1993
- 1993-02-19 JP JP5516393A patent/JP3388604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06243272A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019118A (en) | Third harmonic signal generator | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4572975A (en) | Analog multiplier with improved linearity | |
| US4331929A (en) | Gain-controlled amplifier | |
| US4288707A (en) | Electrically variable impedance circuit | |
| US5561392A (en) | Logarithmic amplifier employing cascaded full-wave rectifiers including emitter-coupled pairs with unbalanced emitter degeneration as logarithmic elements | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4458211A (en) | Integrable signal-processing semiconductor circuit | |
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| JPS59218036A (ja) | 位相比較回路 | |
| US5703509A (en) | Frequency multiplier circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US5640121A (en) | Quadrupler with two cross-coupled, emitter-coupled pairs of transistors | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| US3917991A (en) | Differential circuit with improved signal balance | |
| JP3388604B2 (ja) | 乗算回路 | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JP3388603B2 (ja) | 乗算回路 | |
| US4689580A (en) | Active filter circuit | |
| US4385364A (en) | Electronic gain control circuit | |
| US4395642A (en) | Sine-shaping circuit | |
| JPH04227306A (ja) | 歪み補償付き差動回路 | |
| US3566247A (en) | Frequency multiplier circuit with low temperature dependence | |
| US2832846A (en) | Phase-inverter complementary transistor amplifier | |
| JP2569497B2 (ja) | 掛算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |