JP3394875B2 - 半導体装置用チップ支持基板 - Google Patents
半導体装置用チップ支持基板Info
- Publication number
- JP3394875B2 JP3394875B2 JP32011796A JP32011796A JP3394875B2 JP 3394875 B2 JP3394875 B2 JP 3394875B2 JP 32011796 A JP32011796 A JP 32011796A JP 32011796 A JP32011796 A JP 32011796A JP 3394875 B2 JP3394875 B2 JP 3394875B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- semiconductor chip
- support substrate
- insulating adhesive
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置用チッ
プ支持基板に関する。
プ支持基板に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。一方、後者のアレイタイプは比較的大きなピッ
チで端子配列が可能なため、多ピン化に適している。従
来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との
接続は挿入型となり、表面実装には適していない。この
ため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）と称するパッケージが開発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。一方、後者のアレイタイプは比較的大きなピッ
チで端子配列が可能なため、多ピン化に適している。従
来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との
接続は挿入型となり、表面実装には適していない。この
ため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。しかしな
がら小型で高集積度化への対応を目的とした従来提案の
半導体パッケージは、このパッケージをプリント配線基
板にはんだ接続する時の熱によりパッケージにクラック
が発生すると言う問題があった。この原因は以下のよう
に考えられている。即ちパッケージを構成する種々の材
料界面に吸着した水分がはんだ付け（はんだリフロー）
する時の温度（約２４０度）で水蒸気化し、密閉された
水蒸気が体積膨張するとともに逃げ場がないため内部圧
力が上昇し、ついにはパッケージにクラックが生じると
いうものである。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。しかしな
がら小型で高集積度化への対応を目的とした従来提案の
半導体パッケージは、このパッケージをプリント配線基
板にはんだ接続する時の熱によりパッケージにクラック
が発生すると言う問題があった。この原因は以下のよう
に考えられている。即ちパッケージを構成する種々の材
料界面に吸着した水分がはんだ付け（はんだリフロー）
する時の温度（約２４０度）で水蒸気化し、密閉された
水蒸気が体積膨張するとともに逃げ場がないため内部圧
力が上昇し、ついにはパッケージにクラックが生じると
いうものである。
【０００４】
【発明が解決しようとする課題】本発明は、パッケージ
クラックを防止し信頼性に優れる小型の半導体装置の製
造を可能とする半導体装置用チップ支持基板を提供する
ものである。
クラックを防止し信頼性に優れる小型の半導体装置の製
造を可能とする半導体装置用チップ支持基板を提供する
ものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置用チ
ップ支持基板は、 Ａ．絶縁性支持基板の一表面には２以上の配線が形成さ
れており、前記配線は少なくとも半導体チップ搭載領域
を有するものであり、 Ｂ．前記配線は、前記２以上の配線の半導体チップ搭載
領域に半導体チップが搭載されるように配置されている
ものであり、 Ｃ．前記半導体チップが搭載される半導体チップ搭載領
域部の前記絶縁性支持基板に少なくとも１個以上の穴径
が０．０５ｍｍ以上１．０００ｍｍ以下の貫通孔が設け
られており、 Ｄ．前記半導体チップ搭載領域部において、前記絶縁性
支持基板の前記貫通孔以外の箇所に絶縁性接着材が形成
されていることを特徴とする。 本発明によれば絶縁性支持基板、配線および絶縁性接着
材の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通できるように、貫通孔の少な
くとも１つが絶縁性接着材で塞がれないようにすること
ができる。従ってはんだリフロー時の水蒸気は内部に密
封されない。この結果パッケージの内圧は上昇しないた
めパッケージクラックは発生せず、極めて信頼性が高く
しかも小形の半導体パッケージを提供することが出来
る。
ップ支持基板は、 Ａ．絶縁性支持基板の一表面には２以上の配線が形成さ
れており、前記配線は少なくとも半導体チップ搭載領域
を有するものであり、 Ｂ．前記配線は、前記２以上の配線の半導体チップ搭載
領域に半導体チップが搭載されるように配置されている
ものであり、 Ｃ．前記半導体チップが搭載される半導体チップ搭載領
域部の前記絶縁性支持基板に少なくとも１個以上の穴径
が０．０５ｍｍ以上１．０００ｍｍ以下の貫通孔が設け
られており、 Ｄ．前記半導体チップ搭載領域部において、前記絶縁性
支持基板の前記貫通孔以外の箇所に絶縁性接着材が形成
されていることを特徴とする。 本発明によれば絶縁性支持基板、配線および絶縁性接着
材の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通できるように、貫通孔の少な
くとも１つが絶縁性接着材で塞がれないようにすること
ができる。従ってはんだリフロー時の水蒸気は内部に密
封されない。この結果パッケージの内圧は上昇しないた
めパッケージクラックは発生せず、極めて信頼性が高く
しかも小形の半導体パッケージを提供することが出来
る。
【０００６】
【発明の実施の形態】本発明の半導体パッケージ用チッ
プ支持基板の好ましい実施形態は、 Ａ’．絶縁性支持基板の一表面には２以上の配線が形成
されており、前記配線は少なくとも半導体チップ搭載領
域とインナ−接続部を有するものであり、 Ｂ’．前記配線は、前記２以上の配線の半導体チップ搭
載領域に半導体チップが搭載されるように配置されてい
るものであり、 Ｃ’．前記半導体チップが搭載される半導体チップ搭載
領域部の前記絶縁性支持基板に少なくとも１個以上の貫
通孔が設けられおり、 Ｄ’．前記絶縁性支持基板には、前記絶縁性支持基板の
前記配線が形成されている箇所であって前記インナ−接
続部と導通するアウタ−接続部が設けらる箇所に、開口
が設けられており、 Ｅ’．前記半導体チップ搭載領域部において、前記貫通
孔以外の箇所に絶縁性接着材が形成されている半導体装
置用チップ支持基板である。
プ支持基板の好ましい実施形態は、 Ａ’．絶縁性支持基板の一表面には２以上の配線が形成
されており、前記配線は少なくとも半導体チップ搭載領
域とインナ−接続部を有するものであり、 Ｂ’．前記配線は、前記２以上の配線の半導体チップ搭
載領域に半導体チップが搭載されるように配置されてい
るものであり、 Ｃ’．前記半導体チップが搭載される半導体チップ搭載
領域部の前記絶縁性支持基板に少なくとも１個以上の貫
通孔が設けられおり、 Ｄ’．前記絶縁性支持基板には、前記絶縁性支持基板の
前記配線が形成されている箇所であって前記インナ−接
続部と導通するアウタ−接続部が設けらる箇所に、開口
が設けられており、 Ｅ’．前記半導体チップ搭載領域部において、前記貫通
孔以外の箇所に絶縁性接着材が形成されている半導体装
置用チップ支持基板である。
【０００７】絶縁性支持基板としては、ポリイミド、エ
ポキシ樹脂、ポリイミド等のプラスチックフィルム、ポ
リイミド、エポキシ樹脂、ポリイミド等のプラスチック
をガラス不織布等基材に含浸・硬化したもの等が使用で
きる。絶縁性支持基板の一表面に２以上の配線を形成す
には、銅箔をエッチングする方法、所定の箇所に銅めっ
きをする方法、それらを併用する方法等が使用できる。
絶縁性支持基板に外部接続部、貫通穴などの開口を設け
るには、ドリル加工やパンチングなどの機械加工、エキ
シマレーザや炭酸ガスレーザなどのレーザ加工等により
行うことができる。また、接着性のある絶縁基材等に開
口部をあらかじめ設け、それを銅箔等の配線形成用金属
箔と張り合わせる方法、銅箔付きまたはあらかじめ配線
が形成された絶縁基材に開口部を設ける方法、それらを
併用する等が可能である。インナ−接続部と導通するア
ウタ−接続部は、絶縁性支持基板開口部にハンダボー
ル、めっき等によりバンプ等を形成することにより作成
することができる。これは、外部の基板等に接続され
る。
ポキシ樹脂、ポリイミド等のプラスチックフィルム、ポ
リイミド、エポキシ樹脂、ポリイミド等のプラスチック
をガラス不織布等基材に含浸・硬化したもの等が使用で
きる。絶縁性支持基板の一表面に２以上の配線を形成す
には、銅箔をエッチングする方法、所定の箇所に銅めっ
きをする方法、それらを併用する方法等が使用できる。
絶縁性支持基板に外部接続部、貫通穴などの開口を設け
るには、ドリル加工やパンチングなどの機械加工、エキ
シマレーザや炭酸ガスレーザなどのレーザ加工等により
行うことができる。また、接着性のある絶縁基材等に開
口部をあらかじめ設け、それを銅箔等の配線形成用金属
箔と張り合わせる方法、銅箔付きまたはあらかじめ配線
が形成された絶縁基材に開口部を設ける方法、それらを
併用する等が可能である。インナ−接続部と導通するア
ウタ−接続部は、絶縁性支持基板開口部にハンダボー
ル、めっき等によりバンプ等を形成することにより作成
することができる。これは、外部の基板等に接続され
る。
【０００８】このような絶縁性支持基板に対して、半導
体チップ搭載領域部の貫通孔以外の箇所に絶縁性接着材
が形成される。この絶縁性接着材としては、チップ配線
との絶縁機能及びチップとの接着機能を有することが必
要であり、その形成形態としては例えば（１）チップと
直接接着できる接着材を所定箇所に形成する方法、
（２）所定領域に絶縁膜を形成し、さらにチップを接着
できる接着材を所定箇所に形成する方法、等がある。絶
縁性接着材を所定箇所に形成するには、具体的には次の
方法が使用される。 （ａ）絶縁性接着ペ−ストを印刷法で形成する。 （ｂ）絶縁材（絶縁ペ−スト）を印刷法で形成し、絶縁
材（絶縁ペ−スト）上に更に接着材（接着ペ−スト）を
印刷法で形成する。絶縁材（絶縁ペ−スト）と接着材
（接着ペ−スト）は同種のものでも、異なったものでの
良い。 （ｃ）フィルム状ソルダ−レジストを貼付、露光・現像
して絶縁材を形成し、絶縁材上に更に接着材（接着ペ−
スト）を印刷法で形成する。ソルダ−レジストは液状の
ものでも良い。 （ｄ）フィルム状接着材を所定の形状に打ち抜き貼り付
ける。 （ｅ）フィルム状絶縁材を所定の形状に打ち抜き貼り付
ける、接着材（接着ペ−スト）を印刷法で形成する。 以上の場合絶縁性接着材は、配線パタ−ンの端縁部を被
覆するように形成されていても良い。貫通穴は、半導体
チップ搭載領域部に少なくとも１個以上形成される。穴
径は特に問わないが、例えば、０．０５ｍｍ以上かつ
１．０００ｍｍ以下が好ましい。配置も特に問わない
が、なるべく均等に複数個配置されていることが好まし
く、これらの穴径および配置は、配線パターンに応じて
選択される。
体チップ搭載領域部の貫通孔以外の箇所に絶縁性接着材
が形成される。この絶縁性接着材としては、チップ配線
との絶縁機能及びチップとの接着機能を有することが必
要であり、その形成形態としては例えば（１）チップと
直接接着できる接着材を所定箇所に形成する方法、
（２）所定領域に絶縁膜を形成し、さらにチップを接着
できる接着材を所定箇所に形成する方法、等がある。絶
縁性接着材を所定箇所に形成するには、具体的には次の
方法が使用される。 （ａ）絶縁性接着ペ−ストを印刷法で形成する。 （ｂ）絶縁材（絶縁ペ−スト）を印刷法で形成し、絶縁
材（絶縁ペ−スト）上に更に接着材（接着ペ−スト）を
印刷法で形成する。絶縁材（絶縁ペ−スト）と接着材
（接着ペ−スト）は同種のものでも、異なったものでの
良い。 （ｃ）フィルム状ソルダ−レジストを貼付、露光・現像
して絶縁材を形成し、絶縁材上に更に接着材（接着ペ−
スト）を印刷法で形成する。ソルダ−レジストは液状の
ものでも良い。 （ｄ）フィルム状接着材を所定の形状に打ち抜き貼り付
ける。 （ｅ）フィルム状絶縁材を所定の形状に打ち抜き貼り付
ける、接着材（接着ペ−スト）を印刷法で形成する。 以上の場合絶縁性接着材は、配線パタ−ンの端縁部を被
覆するように形成されていても良い。貫通穴は、半導体
チップ搭載領域部に少なくとも１個以上形成される。穴
径は特に問わないが、例えば、０．０５ｍｍ以上かつ
１．０００ｍｍ以下が好ましい。配置も特に問わない
が、なるべく均等に複数個配置されていることが好まし
く、これらの穴径および配置は、配線パターンに応じて
選択される。
【０００９】本発明の半導体パッケ−ジ用チップ支持基
板を使用して半導体パッケ−ジを製造する方法の１つと
しては、まず本発明の半導体パッケ−ジ用チップ支持基
板の絶縁性接着材の面に半導体チップを接着し、半導体
チップ電極を支持基板の配線（インナ−接続部）とワイ
ヤーボンディング等により接続する。さらに半導体チッ
プの少なくとも半導体チップ電極面を樹脂封止し、アウ
ター接続部にはんだボールを搭載することにより半導体
パッケ−ジを製造することが出来る。
板を使用して半導体パッケ−ジを製造する方法の１つと
しては、まず本発明の半導体パッケ−ジ用チップ支持基
板の絶縁性接着材の面に半導体チップを接着し、半導体
チップ電極を支持基板の配線（インナ−接続部）とワイ
ヤーボンディング等により接続する。さらに半導体チッ
プの少なくとも半導体チップ電極面を樹脂封止し、アウ
ター接続部にはんだボールを搭載することにより半導体
パッケ−ジを製造することが出来る。
【００１０】
実施例１
図１により、本発明の一実施例を説明する。ポリイミド
接着剤をポリイミドフィルムの両面に塗布した厚さ０．
０７ｍｍのポリイミドボンディングシート１に、アウタ
ー接続部２及び貫通孔３を形成する。次に厚さ０．０１
８ｍｍの銅箔を接着後、インナー接続部４とアウター接
続部２までの展開配線５を通常のエッチング法で形成す
る。さらに、露出している配線に無電解ニッケルめっき
（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μ
ｍ）を順次施す（不図示）。次に打ち抜き金型を用いて
フレーム状に打ち抜き、複数組のインナー接続部、展開
配線、アウター接続部を形成した支持基板を準備する
（図１ａ）。次にスクリーン印刷法により、半導体チッ
プの内側周辺部と（０．５ｍｍ幅）および支持基板の半
導体チップ搭載領域の配線上に１６５メシュのスクリー
ンマスクを用いてフィラー入り絶縁性ペーストをスクリ
ーン印刷する。これを温度１２０℃の乾燥炉に５分間放
置して約２０μｍの絶縁性接着材６をもつ半導体装置用
チップ支持基板を形成する。用いた絶縁ペーストは当社
製ダイボンディングペーストＥＮ−４３２２の樹脂成分
をベースとし、これに最大粒経１０μｍのガラス粉末を
７０重量％含み、室温での粘度は２０００ｐｓである。
この乾燥条件では印刷された絶縁ペーストは未だ半硬化
の状態であり、この絶縁性接着材６は接着性を保有して
いるとともに、チップ８を搭載しても絶縁性接着材がパ
ターン変形して貫通孔を塞ぐことはない。このあと乾燥
して支持基板上に半導体チップを固着する。印刷後ある
いはチップ搭載後の絶縁性接着材は貫通孔以外であれば
配線端部側壁に亘って形成されていても良い。さらに半
導体チップ電極とインナー接続部４を金ワイヤ９をボン
ディングして電気的に接続する（図１ｃ）。このように
して形成した物をトランスファモールド金型に装填し、
半導体封止用エポキシ樹脂１０（日立化成工業（株）
製、ＣＬ−７７００）を用いて封止する（図１ｄ）。上
述したようにチップ内周辺部には絶縁性接着材６（絶縁
ペースト膜）が印刷されている。このため半導体チップ
は絶縁性接着材を介して絶縁性支持基板に接着しており
ながら、封止用エポキシ樹脂がチップ搭載領域に流入し
貫通孔を塞ぐことはない。その後アウター接続部にはん
だボール１１を配置し熔融させ（図１ｅ）、最後にパン
チにより個々のパッケージに分離させる（図１ｆ）。本
実施例で作成した試料を３０℃、６０％ＲＨ、１９２ｈ
ｒｓの条件で吸湿させ、温度２３０℃でリフロー試験を
行ない、リフロークラックした試料数は皆無であった
（試料数１０個）。
接着剤をポリイミドフィルムの両面に塗布した厚さ０．
０７ｍｍのポリイミドボンディングシート１に、アウタ
ー接続部２及び貫通孔３を形成する。次に厚さ０．０１
８ｍｍの銅箔を接着後、インナー接続部４とアウター接
続部２までの展開配線５を通常のエッチング法で形成す
る。さらに、露出している配線に無電解ニッケルめっき
（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μ
ｍ）を順次施す（不図示）。次に打ち抜き金型を用いて
フレーム状に打ち抜き、複数組のインナー接続部、展開
配線、アウター接続部を形成した支持基板を準備する
（図１ａ）。次にスクリーン印刷法により、半導体チッ
プの内側周辺部と（０．５ｍｍ幅）および支持基板の半
導体チップ搭載領域の配線上に１６５メシュのスクリー
ンマスクを用いてフィラー入り絶縁性ペーストをスクリ
ーン印刷する。これを温度１２０℃の乾燥炉に５分間放
置して約２０μｍの絶縁性接着材６をもつ半導体装置用
チップ支持基板を形成する。用いた絶縁ペーストは当社
製ダイボンディングペーストＥＮ−４３２２の樹脂成分
をベースとし、これに最大粒経１０μｍのガラス粉末を
７０重量％含み、室温での粘度は２０００ｐｓである。
この乾燥条件では印刷された絶縁ペーストは未だ半硬化
の状態であり、この絶縁性接着材６は接着性を保有して
いるとともに、チップ８を搭載しても絶縁性接着材がパ
ターン変形して貫通孔を塞ぐことはない。このあと乾燥
して支持基板上に半導体チップを固着する。印刷後ある
いはチップ搭載後の絶縁性接着材は貫通孔以外であれば
配線端部側壁に亘って形成されていても良い。さらに半
導体チップ電極とインナー接続部４を金ワイヤ９をボン
ディングして電気的に接続する（図１ｃ）。このように
して形成した物をトランスファモールド金型に装填し、
半導体封止用エポキシ樹脂１０（日立化成工業（株）
製、ＣＬ−７７００）を用いて封止する（図１ｄ）。上
述したようにチップ内周辺部には絶縁性接着材６（絶縁
ペースト膜）が印刷されている。このため半導体チップ
は絶縁性接着材を介して絶縁性支持基板に接着しており
ながら、封止用エポキシ樹脂がチップ搭載領域に流入し
貫通孔を塞ぐことはない。その後アウター接続部にはん
だボール１１を配置し熔融させ（図１ｅ）、最後にパン
チにより個々のパッケージに分離させる（図１ｆ）。本
実施例で作成した試料を３０℃、６０％ＲＨ、１９２ｈ
ｒｓの条件で吸湿させ、温度２３０℃でリフロー試験を
行ない、リフロークラックした試料数は皆無であった
（試料数１０個）。
【００１１】実施例２
図２により説明する。絶縁性接着材膜を形成際、印刷し
たパターンの寸法精度を上げるため２回分けてスクリー
ン印刷した。実施例１と同一スクリーンマスクを用いて
フィラー入り絶縁性ペースト６を印刷する。これを温度
１２０℃の乾燥炉に２０分間放置して約１５μｍの絶縁
層膜（絶縁性接着材６）をもつ半導体装置用チップ支持
基板を形成する。用いた絶縁ペーストは当社製ダイボン
ディングペーストＥＮ−４３２２の樹脂成分をベースと
し、これに最大粒経１０μｍの酸化硅素を６５重量％含
んでおり、室温での粘度は１５００ｐｓである。この後
乾燥済みの絶縁ペースト膜上に同一スクリーンマスクを
用いて前述のフィラー入り絶縁ペーストを再度スクリー
ン印刷する（図１ｂ）。印刷後この絶縁性接着材７が乾
燥しない時間内にチップ８を搭載、乾燥して支持基板上
に半導体チップを固着する。乾燥済みの絶縁層膜（絶縁
性接着材６）は絶縁ペースト（絶縁性接着材７）の有機
バインダを極めてよく吸収するため、チップ搭載時に絶
縁性接着材７はパターンずれが殆ど無く貫通孔を塞ぐこ
とは発生しない。このように絶縁層膜（絶縁性接着材
６）中には粒経１０μｍの酸化硅素があるため、絶縁層
膜６は所定の絶縁膜厚、および半導体チップと金属パタ
ーン間の絶縁性を確保することが出来ると同時に絶縁ペ
ースト膜（絶縁性接着材７）により半導体チップを固着
することが出来た。絶縁性接着材６と絶縁性接着材７は
同じ絶縁ペーストをスクリーン印刷したが、絶縁性接着
材７は絶縁性接着材６と異なる絶縁ペーストを用いても
よい。絶縁性接着材７の絶縁ペーストとして粒経３μｍ
のフィラー入り絶縁ペーストを用いた実験でも絶縁性、
リフロー試験結果は良好であった。
たパターンの寸法精度を上げるため２回分けてスクリー
ン印刷した。実施例１と同一スクリーンマスクを用いて
フィラー入り絶縁性ペースト６を印刷する。これを温度
１２０℃の乾燥炉に２０分間放置して約１５μｍの絶縁
層膜（絶縁性接着材６）をもつ半導体装置用チップ支持
基板を形成する。用いた絶縁ペーストは当社製ダイボン
ディングペーストＥＮ−４３２２の樹脂成分をベースと
し、これに最大粒経１０μｍの酸化硅素を６５重量％含
んでおり、室温での粘度は１５００ｐｓである。この後
乾燥済みの絶縁ペースト膜上に同一スクリーンマスクを
用いて前述のフィラー入り絶縁ペーストを再度スクリー
ン印刷する（図１ｂ）。印刷後この絶縁性接着材７が乾
燥しない時間内にチップ８を搭載、乾燥して支持基板上
に半導体チップを固着する。乾燥済みの絶縁層膜（絶縁
性接着材６）は絶縁ペースト（絶縁性接着材７）の有機
バインダを極めてよく吸収するため、チップ搭載時に絶
縁性接着材７はパターンずれが殆ど無く貫通孔を塞ぐこ
とは発生しない。このように絶縁層膜（絶縁性接着材
６）中には粒経１０μｍの酸化硅素があるため、絶縁層
膜６は所定の絶縁膜厚、および半導体チップと金属パタ
ーン間の絶縁性を確保することが出来ると同時に絶縁ペ
ースト膜（絶縁性接着材７）により半導体チップを固着
することが出来た。絶縁性接着材６と絶縁性接着材７は
同じ絶縁ペーストをスクリーン印刷したが、絶縁性接着
材７は絶縁性接着材６と異なる絶縁ペーストを用いても
よい。絶縁性接着材７の絶縁ペーストとして粒経３μｍ
のフィラー入り絶縁ペーストを用いた実験でも絶縁性、
リフロー試験結果は良好であった。
【００１２】実施例３
絶縁性接着材６は半導体チップと金属パターン間の絶縁
性を確保する事が重要であり、ピンホールのない所定の
膜厚が必要である。絶縁性接着材６として感光性ソルダ
レジストフィルム（日立化成工業（株）製、ＳＲ２３０
０Ｇ）をラミネートし、露光・現像により所望のソルダ
レジストパターンを半導体チップ搭載領域に形成した。
ラミネート条件はロール圧力２．０ｋｇｆ／ｃｍ２、ロ
ール温度１００℃であり、露光量は６００ｍＪ／ｃｍ２
である。また現像には炭酸ナトリウム溶液（液温３８
℃、液濃度１．０ｗｔ％）を使用し、スプレーを行っ
た。このあと印刷法により絶縁性接着材７を形成しチッ
プを固着した。貫通孔を塞がないためこの実験において
もリフロー結果は良好であった。
性を確保する事が重要であり、ピンホールのない所定の
膜厚が必要である。絶縁性接着材６として感光性ソルダ
レジストフィルム（日立化成工業（株）製、ＳＲ２３０
０Ｇ）をラミネートし、露光・現像により所望のソルダ
レジストパターンを半導体チップ搭載領域に形成した。
ラミネート条件はロール圧力２．０ｋｇｆ／ｃｍ２、ロ
ール温度１００℃であり、露光量は６００ｍＪ／ｃｍ２
である。また現像には炭酸ナトリウム溶液（液温３８
℃、液濃度１．０ｗｔ％）を使用し、スプレーを行っ
た。このあと印刷法により絶縁性接着材７を形成しチッ
プを固着した。貫通孔を塞がないためこの実験において
もリフロー結果は良好であった。
【００１３】実施例４
実施例１では絶縁性接着材６あるいは絶縁性接着材７は
半導体チップ搭載領域の配線パターン上に形成されてい
たが、絶縁性接着材は貫通孔を塞がない事が必要条件で
あり、絶縁性接着材パターンは配線パターンとは限らな
い。図３〜６に示す様に、配線パターンおよび絶縁性支
持基板の一部を股がるライン状のパターンを印刷して試
料を作成した。絶縁性支持基板、配線および絶縁性接着
材の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通できるように、貫通孔の少な
くとも１つが絶縁性接着材で塞がれないようにすること
ができる。したがって半導体チップ搭載領域部が格子状
パターンなど、複数の直線パターンおよび曲線パターン
の組み合わせにより複数の空隙に分割されていても（図
４は１０箇所に分割、図５は３箇所に分割、図３ｃ；１
箇所に分割）各空隙内の少なくとも１つの貫通孔は絶縁
性接着材で塞がれていないため、いずれのパターンを用
いても、リフロー試験結果は良好であった。尚図７（平
面図）は絶縁性ペーストをスクリーン印刷する前の状態
を示す。８’は半導体チップ搭載領域部、１０’は樹脂
封止領域部である。
半導体チップ搭載領域の配線パターン上に形成されてい
たが、絶縁性接着材は貫通孔を塞がない事が必要条件で
あり、絶縁性接着材パターンは配線パターンとは限らな
い。図３〜６に示す様に、配線パターンおよび絶縁性支
持基板の一部を股がるライン状のパターンを印刷して試
料を作成した。絶縁性支持基板、配線および絶縁性接着
材の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通できるように、貫通孔の少な
くとも１つが絶縁性接着材で塞がれないようにすること
ができる。したがって半導体チップ搭載領域部が格子状
パターンなど、複数の直線パターンおよび曲線パターン
の組み合わせにより複数の空隙に分割されていても（図
４は１０箇所に分割、図５は３箇所に分割、図３ｃ；１
箇所に分割）各空隙内の少なくとも１つの貫通孔は絶縁
性接着材で塞がれていないため、いずれのパターンを用
いても、リフロー試験結果は良好であった。尚図７（平
面図）は絶縁性ペーストをスクリーン印刷する前の状態
を示す。８’は半導体チップ搭載領域部、１０’は樹脂
封止領域部である。
【００１４】実施例５
実施例１〜４では絶縁性接着材として絶縁ペーストを用
い、これをスクリーン印刷してパターンを形成した。し
かし図４、図５に示す格子状パターン等、互いに繋がっ
ているパターンの場合にはチップ接続用のダイボンドフ
ィルムを打ち抜き金型により成形し、これを絶縁性接着
フィルムとして用いる事もできる。ポリイミドとエポキ
シを主成分とするダイボンドフィルム（日立化成工業
（株）製、厚さ３０μｍ）を金型を用いて成型し、つい
で仮圧着する。仮圧着の条件は温度１６０度、時間５
秒、圧力３ｋｇｆ／ｃｍ２である。このダイボンドフィ
ルムの所定の位置に半導体チップ８を搭載し、温度２２
０度、時間５秒、圧力３００ｇｆ／ｃｍ２でチップを本
圧着した。このプロセスにより作成したサンプルにおい
てもリフロー試験結果は良好であった。
い、これをスクリーン印刷してパターンを形成した。し
かし図４、図５に示す格子状パターン等、互いに繋がっ
ているパターンの場合にはチップ接続用のダイボンドフ
ィルムを打ち抜き金型により成形し、これを絶縁性接着
フィルムとして用いる事もできる。ポリイミドとエポキ
シを主成分とするダイボンドフィルム（日立化成工業
（株）製、厚さ３０μｍ）を金型を用いて成型し、つい
で仮圧着する。仮圧着の条件は温度１６０度、時間５
秒、圧力３ｋｇｆ／ｃｍ２である。このダイボンドフィ
ルムの所定の位置に半導体チップ８を搭載し、温度２２
０度、時間５秒、圧力３００ｇｆ／ｃｍ２でチップを本
圧着した。このプロセスにより作成したサンプルにおい
てもリフロー試験結果は良好であった。
【００１５】
【発明の効果】絶縁性接着材は半導体チップと配線パタ
ーン間の絶縁性を確保すると同時に半導体チップ搭載の
ためのダイボンド材であり、半導体チップ、絶縁層膜お
よび配線との接着力が強く、かつリフロー時に発生する
内部圧力で絶縁性支持基板や半導体チップの変形を防ぐ
事が必要である。このためには半導体チップと絶縁性接
着材の界面、絶縁性接着材と配線パターンの界面に密閉
された空隙が存在してはならない。半導体チップを基板
に固着させる材料としてはダイボンドペーストさらに最
近ではダイボンドフィルムも使われ始めた。両材料に対
して半導体チップと絶縁性接着材の界面に密閉された空
隙が存在しないようにすることは従来技術によりできる
が、絶縁性接着材と配線パターンの界面の空隙を皆無に
することは難しい。その理由は、配線パターンは銅箔を
エッチングして形成するため絶縁性支持基板上には通常
１５μｍ前後の段差が生じこの段差近傍に空隙が発生し
やすいためである。本発明は、たとえ配線段差近傍に空
隙があっても密閉系にならない様に絶縁層膜が貫通孔を
塞がないことを特長としており、絶縁性接着材の形成、
半導体チップ搭載時に貫通孔が絶縁性接着材で覆われな
いようにすることができる。
ーン間の絶縁性を確保すると同時に半導体チップ搭載の
ためのダイボンド材であり、半導体チップ、絶縁層膜お
よび配線との接着力が強く、かつリフロー時に発生する
内部圧力で絶縁性支持基板や半導体チップの変形を防ぐ
事が必要である。このためには半導体チップと絶縁性接
着材の界面、絶縁性接着材と配線パターンの界面に密閉
された空隙が存在してはならない。半導体チップを基板
に固着させる材料としてはダイボンドペーストさらに最
近ではダイボンドフィルムも使われ始めた。両材料に対
して半導体チップと絶縁性接着材の界面に密閉された空
隙が存在しないようにすることは従来技術によりできる
が、絶縁性接着材と配線パターンの界面の空隙を皆無に
することは難しい。その理由は、配線パターンは銅箔を
エッチングして形成するため絶縁性支持基板上には通常
１５μｍ前後の段差が生じこの段差近傍に空隙が発生し
やすいためである。本発明は、たとえ配線段差近傍に空
隙があっても密閉系にならない様に絶縁層膜が貫通孔を
塞がないことを特長としており、絶縁性接着材の形成、
半導体チップ搭載時に貫通孔が絶縁性接着材で覆われな
いようにすることができる。
【００１６】本発明の半導体パッケ−ジ用チップ支持基
板を用いて ａ．半導体チップを、支持基板のインナ−接続部が設け
られている面に絶縁性接着材を用いて接着し、 ｂ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｃ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する半導体パッケージでは、半導体チッ
プと配線間の絶縁性は十分有る。 また本発明によれば絶縁性支持基板、配線および絶縁層
膜の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通しているためはんだリフロー
時の水蒸気は内部に密閉されない。この結果パッケージ
の内圧は上昇しないためパッケージクラックは発生せ
ず、極めて信頼性が高くしかも小形の半導体パッケージ
を提供することが出来る。また本発明の半導体搭載用チ
ップ支持基板は基板構造が簡単であるため、製造プロセ
ス数が少なくこの結果パッケージを低コストで製造する
ことが可能である。
板を用いて ａ．半導体チップを、支持基板のインナ−接続部が設け
られている面に絶縁性接着材を用いて接着し、 ｂ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｃ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する半導体パッケージでは、半導体チッ
プと配線間の絶縁性は十分有る。 また本発明によれば絶縁性支持基板、配線および絶縁層
膜の端面、半導体チップで構成される空隙が貫通孔を介
してパッケージ外部と連通しているためはんだリフロー
時の水蒸気は内部に密閉されない。この結果パッケージ
の内圧は上昇しないためパッケージクラックは発生せ
ず、極めて信頼性が高くしかも小形の半導体パッケージ
を提供することが出来る。また本発明の半導体搭載用チ
ップ支持基板は基板構造が簡単であるため、製造プロセ
ス数が少なくこの結果パッケージを低コストで製造する
ことが可能である。
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。
ッケージ製造工程を示す断面図である。
【図２】本発明の他の一実施例を説明するための、半導
体パッケージ製造工程を示す断面図である。
体パッケージ製造工程を示す断面図である。
【図３】本発明の一実施例を説明するための、絶縁性接
着材が形成されたインナー接続部及び展開配線を示す平
面図である。
着材が形成されたインナー接続部及び展開配線を示す平
面図である。
【図４】本発明の他の一実施例を説明するための、絶縁
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
【図５】本発明の他の一実施例を説明するための、絶縁
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
【図６】本発明の他の一実施例を説明するための、絶縁
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
性接着材が形成されたインナー接続部及び展開配線を示
す平面図である。
【図７】絶縁性接着材が形成される前のインナー接続部
及び展開配線を示す平面図である。
及び展開配線を示す平面図である。
１ ポリイミドボンディングシート
２ アウター接続部
３ 貫通孔
４ インナー接続部
５ 展開配線
６ 絶縁性接着材
７ 絶縁性接着材
８ 半導体チップ
９ 金ワイヤ
１０ 半導体封止用エポキシ樹脂
１１ はんだボール
８’半導体チップ搭載領域部
１０’樹脂封止領域部
フロントページの続き
(72)発明者 山崎 聡夫
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 大畑 洋人
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 市村 茂樹
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 坪松 良明
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(56)参考文献 特開 平10−144723（ＪＰ，Ａ)
特開 平４−335540（ＪＰ，Ａ)
特開 平８−167678（ＪＰ，Ａ)
特開 平７−307411（ＪＰ，Ａ)
特開 平８−153824（ＪＰ，Ａ)
特開 平９−148475（ＪＰ，Ａ)
特開 平９−148481（ＪＰ，Ａ)
特開 平10−74861（ＪＰ，Ａ)
実開 平１−139429（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/60
H01L 23/28
Claims (2)
- 【請求項１】Ａ．絶縁性支持基板の一表面には２以上の
配線が形成されており、前記配線は少なくとも半導体チ
ップ搭載領域を有するものであり、 Ｂ．前記配線は、前記２以上の配線の半導体チップ搭載
領域に半導体チップが搭載されるように配置されている
ものであり、 Ｃ．前記半導体チップが搭載される半導体チップ搭載領
域部の前記絶縁性支持基板に少なくとも１個以上の穴径
が０．０５ｍｍ以上１．０００ｍｍ以下の貫通孔が設け
られており、 Ｄ．前記半導体チップ搭載領域部において、前記絶縁性
支持基板の前記貫通孔以外の箇所に絶縁性接着材が形成
されていることを特徴とする半導体装置用チップ支持基
板。 - 【請求項２】 絶縁性接着材が印刷法で形成される請求
項１記載の半導体装置用チップ支持基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32011796A JP3394875B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置用チップ支持基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32011796A JP3394875B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置用チップ支持基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163256A JPH10163256A (ja) | 1998-06-19 |
| JP3394875B2 true JP3394875B2 (ja) | 2003-04-07 |
Family
ID=18117893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32011796A Expired - Fee Related JP3394875B2 (ja) | 1996-11-29 | 1996-11-29 | 半導体装置用チップ支持基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3394875B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610787B2 (ja) * | 1998-03-24 | 2005-01-19 | セイコーエプソン株式会社 | 半導体チップの実装構造体、液晶装置及び電子機器 |
| CN104766805A (zh) * | 2013-12-06 | 2015-07-08 | 毅宝力科技有限公司 | 制造装配载体的系统和方法 |
| JP6884595B2 (ja) * | 2017-02-28 | 2021-06-09 | キヤノン株式会社 | 電子部品、電子機器及び電子部品の製造方法 |
| JP7346372B2 (ja) * | 2020-09-08 | 2023-09-19 | 株式会社東芝 | 半導体装置 |
-
1996
- 1996-11-29 JP JP32011796A patent/JP3394875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163256A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064111A (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US7138724B2 (en) | Thick solder mask for confining encapsulant material over selected locations of a substrate and assemblies including the solder mask | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US7253022B2 (en) | Method for fabricating semiconductor package with multi-layer metal bumps | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| US6433440B1 (en) | Semiconductor device having a porous buffer layer for semiconductor device | |
| JP4176961B2 (ja) | 半導体装置 | |
| JPWO1999065075A1 (ja) | 半導体装置及びその製造方法 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3386967B2 (ja) | 基板の検査法 | |
| JP3393026B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP2000114414A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH1056097A (ja) | 半導体装置及びその製造方法 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100498175B1 (ko) | 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |