JP3406702B2 - 電子部品を樹脂封止する方法 - Google Patents

電子部品を樹脂封止する方法

Info

Publication number
JP3406702B2
JP3406702B2 JP22256994A JP22256994A JP3406702B2 JP 3406702 B2 JP3406702 B2 JP 3406702B2 JP 22256994 A JP22256994 A JP 22256994A JP 22256994 A JP22256994 A JP 22256994A JP 3406702 B2 JP3406702 B2 JP 3406702B2
Authority
JP
Japan
Prior art keywords
resin
addition reaction
electronic component
composition
curable silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22256994A
Other languages
English (en)
Other versions
JPH0864622A (ja
Inventor
君男 山川
明 粕谷
孝恵 石川
勝利 峰
Original Assignee
東レ・ダウコーニング・シリコーン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レ・ダウコーニング・シリコーン株式会社 filed Critical 東レ・ダウコーニング・シリコーン株式会社
Priority to JP22256994A priority Critical patent/JP3406702B2/ja
Publication of JPH0864622A publication Critical patent/JPH0864622A/ja
Application granted granted Critical
Publication of JP3406702B2 publication Critical patent/JP3406702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子部品を樹脂封止する
方法に関し、詳しくは、特定の硬化性を有する付加反応
硬化型シリコーン組成物を100〜200℃に加熱し
て、比較的気泡が少なく、かつ、外観が良好であるシリ
コーン硬化物により電子部品を生産性良く樹脂封止する
方法に関する。
【0002】
【従来の技術およびその問題点】セラミック、ガラス−
エポキシ樹脂等の電気回路基板上に登載された半導体素
子、コンデンサー、電気抵抗器等の電子部品は、防湿性
および電気絶縁性を向上し、さらに、外部からの機械的
応力から該電子部品を保護するために、シリコーン硬化
物により樹脂封止される。電子部品をシリコーン硬化物
により樹脂封止するため、一般に、一分子中に少なくと
も2個のアルケニル基を有するオルガノポリシロキサ
ン、一分子中に少なくとも2個のケイ素原子結合水素原
子を有するオルガノポリシロキサンおよび白金もしくは
白金系化合物からなる付加反応硬化型シリコーン組成物
(特開平4−239563号公報参照)が用いられてい
る。
【0003】しかし、付加反応硬化型シリコーン組成物
を100〜200℃に加熱して電子部品を樹脂封止する
際、該電子部品の形状が複雑であったり、該電子部品を
搭載した電気回路基板の表面に凹凸や隙間が多くある場
合には、該組成物の硬化途上で該組成物と該電子部品と
の界面に生じた気泡により、シリコーン硬化物中に気泡
が多く残存したり、該硬化物の表面に該気泡の痕跡が残
るなどして、電子部品の外観を著しく損なうという問題
があった。
【0004】上記の問題を解決する方法としては、例え
ば、付加反応硬化型シリコーン組成物を電子部品上に塗
布した後、十分な時間放置する方法、低温で加熱する方
法、減圧下で脱泡する方法が挙げられるが、該電子部品
の形状が複雑であったり、該電子部品を搭載した電気回
路基板の表面に凹凸や隙間が多くある場合には効果が十
分でなく、また、シリコーン硬化物により電子部品を生
産性良く樹脂封止できないという問題があった。
【0005】
【発明が解決しようとする課題】本発明者らは、上記の
課題を解決するため鋭意検討した結果、本発明に到達し
た。すなわち、本発明の目的は、特定の硬化性を有する
付加反応硬化型シリコーン組成物を100〜200℃に
加熱して、比較的気泡が少なく、かつ、外観が良好であ
るシリコーン硬化物により電子部品を生産性良く樹脂封
止する方法を提供することにある。
【0006】
【課題を解決するための手段およびその作用】本発明
は、25℃における調製直後から24時間後の粘度の変
化率が20%以下であり、かつ、加硫試験機により求め
られる、120℃における誘導時間が200秒以下であ
り、さらに好ましくは、加硫温度T(℃)における誘導時
間(t1)および90%加硫度となる時間(t2)が式:
【式2】 (但し、Tは100〜200℃の範囲内である。)を満
たす付加反応硬化型シリコーン組成物を100〜200
℃に加熱して電子部品を樹脂封止する方法に関する。以
下、本発明の方法について詳細に説明する。
【0007】本発明の方法は、付加反応硬化型シリコー
ン組成物を100〜200℃に加熱して電子部品を樹脂
封止する方法に関するが、該電子部品は特に限定され
ず、例えば、セラミック、ガラス、ポリフェニレンスル
フィド、ガラス−エポキシ樹脂等の電気回路基板上に登
載された、半導体素子、コンデンサー、電気抵抗器、ダ
イオード等の電子部品が挙げられる。本発明の方法は、
電子部品の形状が複雑であったり、該電子部品を搭載し
た電気回路基板の表面に凹凸や隙間が多くある場合に特
に有効である。
【0008】本発明の方法において、付加反応硬化型シ
リコーン組成物の組成は特に限定されず、例えば、一分
子中に少なくとも2個のアルケニル基を有するオルガノ
ポリシロキサン、一分子中に少なくとも2個のケイ素原
子結合水素原子を有するオルガノポリシロキサンおよび
白金もしくは白金系化合物からなり(特開平4−239
563号公報参照)、その他任意の成分として、例え
ば、3−メチル−1−ブチン−3−オール、3,5−ジ
メチル−1−ヘキシン−3−オール、フェニルブチノー
ル、3−メチル−3−ペンテン−1−イン、3,5−ジ
メチル−3−ヘキセン−1−イン、1,3,5,7−テ
トラメチル−1,3,5,7−テトラビニルシクロテト
ラシロキサン、1,3,5,7−テトラメチル−1,
3,5,7−テトラヘキセニルシクロテトラシロキサ
ン、ベンゾトリアゾール等の硬化抑制剤;ヒュームドシ
リカ、沈降性シリカ微粉末、溶融シリカ微粉末、石英粉
末、けいそう土、タルク、炭酸カルシウム、酸化チタ
ン、酸化亜鉛、カーボンブラック、酸化鉄、ガラスビー
ズ、ガラス繊維等の無機質充填剤、およびこれらの無機
質充填剤をオルガノアルコキシシラン、オルガノクロロ
シラン、オルガノシラザン、オルガノポリシロキサンに
より表面処理してなる無機質充填剤;耐熱添加剤;接着
付与剤;顔料が挙げられる。本発明の方法において、上
記の付加反応硬化型シリコーン組成物を加熱して得られ
るシリコーン硬化物の形状は特に限定されず、例えば、
ゲル状、ゴム状、レジン状である。本発明の方法におい
て、上記の付加反応硬化型シリコーン組成物は、25℃
における調製直後から24時間後の粘度の変化率が20
%以下であることが必要である。これは、25℃におけ
る調製直後から24時間後の粘度の変化率が20%をこ
える付加反応硬化型シリコーン組成物により電子部品を
樹脂封止する場合には、該組成物の使用可能時間(ポッ
トライフ)が短いため、該組成物を電子部品上に塗布す
る作業性が悪く、本発明の目的を達成できないためであ
る。この調製直後とは、一分子中に少なくとも2個のア
ルケニル基を有するオルガノポリシロキサン、一分子中
に少なくとも2個のケイ素原子結合水素原子を有するオ
ルガノポリシロキサンおよび白金もしくは白金系化合物
を均一に混合した直後の状態であり、一液型の付加反応
硬化型シリコーン組成物においては、該組成物を調製し
た直後の状態であり、二液型以上の付加反応硬化型シリ
コーン組成物においては、各成分を均一に混合した直後
の状態である。
【0009】また、本発明の方法において、上記の付加
反応硬化型シリコーン組成物は、加硫試験機により求め
られる、120℃における誘導時間が200秒以下であ
ることが必要である。これは、付加反応硬化型シリコー
ン組成物の使用可能時間が長くなればなるほど、該組成
物を電子部品上に塗布する作業性が良好であるが、10
0〜200℃に加熱した場合の硬化時間が長くなり、該
組成物の硬化途上で該組成物と電子部品との界面に生じ
た気泡により、シリコーン硬化物中に気泡が多く残存し
たり、該硬化物の表面に気泡の痕跡が残るなどして、電
子部品の外観を著しく損なうからである。ここで、付加
反応硬化型シリコーン組成物の誘導時間とは、加硫試験
機により一定の温度で該組成物に微少な一定振幅の振動
変形または応力を与えることにより、発生した応力また
は変形の時間的変化を加熱初期から該組成物が完全に硬
化するまで測定することにより、その応力または変形が
生じはじめた時間である。この誘導時間を求めるための
加硫試験機としては、例えば、バルカメーター、レオメ
ーター、ビスキュロメータ、キュラストメータが挙げら
れる。
【0010】また、本発明の方法において、上記の付加
反応硬化型シリコーン組成物は、加硫試験機により求め
られる、加硫温度T(℃)における誘導時間(t1)および
90%加硫度となる時間(t2)が式:
【式3】 (但し、Tは100〜200℃の範囲内である。)を満
たすことが好ましい。ここで、付加反応硬化型シリコー
ン組成物の誘導時間(t1)とは、加硫試験機により一定
の温度[T(℃)]で該組成物に微少な一定振幅の振動変
形または応力を与えることにより、発生した応力または
変形の時間的変化を加熱初期から該組成物が完全に硬化
するまで測定し、その応力または変形が生じはじめた時
間であり、90%加硫度となる時間(t2)は、該組成物
が完全に硬化した際に発生した応力または変形を100
%加硫度とした場合に相対的に求められる時間である。
加硫試験機により求められる、加硫温度T(℃)における
誘導時間(t1)および90%加硫度となる時間(t2)が上
式を満たさない付加反応硬化型シリコーン組成物を10
0〜200℃に加熱して電子部品を樹脂封止すると、該
組成物の硬化途上で該組成物と電子部品との界面に気泡
が生じやすくなったり、得られたシリコーン硬化物中に
気泡が残存するようになるためである。
【0011】本発明の方法において、上記の付加反応硬
化型シリコーン組成物を電子部品上に塗布する方法は特
に限定されず、例えば、ディスペンサーによる塗布、ス
プレーによる塗布が挙げられる。本発明の方法におい
て、上記の付加反応硬化型シリコーン組成物を電子部品
に塗布した後、該組成物を100〜200℃に加熱する
ことにより硬化させることができる。付加反応硬化型シ
リコーン組成物を100〜200℃に加熱する方法は特
に限定されず、例えば、熱風循環式オーブン、赤外線照
射装置が挙げられる。本発明の方法において、上記の付
加反応硬化型シリコーン組成物を加熱する際の雰囲気は
特に限定されず、例えば、空気中ないしは不活性ガス中
が挙げられる。
【0012】本発明の方法によると、電子部品の形状が
複雑であったり、該電子部品を搭載した電気回路基板の
表面に凹凸や隙間が多くある場合においても、比較的気
泡が少なく、かつ、外観が良好であるシリコーン硬化物
により電子部品を生産性良く樹脂封止することができる
ので、特に、複雑に表面実装してなる電気回路基板上の
電子部品を樹脂封止する方法や電気回路基板上のフリッ
プチップ型半導体装置を樹脂封止する方法として好まし
い。
【0013】
【実施例】本発明の電子部品を樹脂封止する方法につい
て実施例により詳細に説明する。なお、実施例中、粘度
は25℃において測定した値である。25℃における調
製直後から24時間後までの付加反応硬化型シリコーン
組成物の粘度は回転粘度計により測定した。また、付加
反応硬化型シリコーン組成物の誘導時間および90%加
硫度になる時間は、加硫試験機(株式会社オリエンテッ
ク製;JSRキュラストメータIII型)により求めた。
また、シリコーン硬化物中の気泡の有無は光学顕微鏡に
より観察した。
【0014】図1は本発明の実施例で用いた電子部品A
の断面図である。この電子部品Aは、セラミック製の電
気回路基板1の表面に電気回路が形成され、該基板の外
周辺に該電気回路の外部端子である外部リード2が設け
られ、該電気回路上に半導体素子3が導電性バンプ4に
より電気的に接続されている。そして、半導体素子3を
樹脂封止するため、電気回路基板1上の該半導体素子3
の外周部に枠材5が形成されている。
【0015】図2は本発明の実施例で用いた電子部品B
の断面図である。この電子部品Bは、ガラス−エポキシ
樹脂製の電気回路基板1の表面に電気回路が形成され、
該基板外周辺に該電気回路の外部端子である外部リード
2が設けられ、該電気回路基板上に半導体素子3が接着
剤7により固定され、該半導体素子3と該電気回路とを
ボンディングワイヤ8により電気的に接続されている。
そして、半導体素子3を樹脂封止するため、電気回路基
板1上の該半導体素子3の外周部に枠材5が形成されて
いる。
【0016】[実施例1] 次の特性を有する透明な付加反応硬化型シリコーン組成
物をディスペンサーにより電子部品A上に塗布した後、
これを150℃の熱風循環式オーブン中で30分間加熱
して、ゴムのシリコーン硬化物により樹脂封止した電
子部品を10個作製した。次いで、これらの電子部品を
観察することにより、シリコーン硬化物中の気泡の平均
値を求めた。 ○付加反応硬化型シリコーン組成物の特性: 調製直後の粘度(25℃) :1,500センチポイズ 調製直後から24時間後の粘度(25℃) :1,550センチポイズ (調製直後から24時間後の粘度の変化率は3.3%である。) 加硫試験機による誘導時間(120℃) :100秒 90%加硫度になる時間(120℃) :160秒
【0017】[実施例2] 実施例1で用いた付加反応硬化型シリコーン組成物をデ
ィスペンサーにより電子部品B上に塗布した後、これを
150℃の熱風循環式オーブン中で30分間加熱して、
ゴムのシリコーン硬化物により樹脂封止した電子部品
を10個作製した。次いで、これらの樹脂封止した電子
部品を観察することにより、シリコーン硬化物中の気泡
の平均値を求めた。
【0018】[比較例1]実施例1において、付加反応
硬化型シリコーン組成物をディスペンサーにより電子部
品A上に塗布した後、これを90℃の熱風循環式オーブ
ン中で1時間加熱した以外は実施例1と同様にして、ゴ
ム状のシリコーン硬化物により樹脂封止した電子部品を
10個作製した。次いで、これらの電子部品を観察する
ことにより、シリコーン硬化物中の気泡の平均値を求め
た。
【0019】[比較例2]次の特性を有する透明な付加
反応硬化型シリコーン組成物をディスペンサーにより電
子部品A上に塗布した後、これを150℃の熱風循環式
オーブン中で30分間加熱して、ゴム状のシリコーン硬
化物ににより樹脂封止した電子部品を10個作製した。
次いで、これらの電子部品を観察することにより、シリ
コーン硬化物中の気泡の平均値を求めた。 ○付加反応硬化型シリコーン組成物の特性: 調製直後の粘度(25℃) :1,500センチポイズ 調製直後から24時間後の粘度(25℃) :1,520センチポイズ (調製直後から24時間後の粘度の変化率は1.3%である。) 加硫試験機による誘導時間(120℃) :220秒 90%加硫度になる時間(120℃) :550秒
【0020】[比較例3]次の特性を有する透明な付加
反応硬化型シリコーン組成物をディスペンサーにより電
子部品A上に塗布した後、これを150℃の熱風循環式
オーブン中で30分間加熱して、ゴム状のシリコーン硬
化物により樹脂封止した電子部品を10個作製した。次
いで、これらの電子部品を観察することにより、シリコ
ーン硬化物中の気泡の平均値を求めた。 ○付加反応硬化型シリコーン組成物の特性: 調製直後の粘度(25℃) :3,500センチポイズ 調製直後から24時間後の粘度(25℃) :4,500センチポイズ (調製直後から24時間後の粘度の変化率は28.6%である。) 加硫試験機による誘導時間(120℃) :220秒 90%加硫度になる時間(120℃) :540秒
【0021】
【表1】
【0022】
【発明の効果】本発明の電子部品を樹脂封止する方法
は、特定の硬化性を有する付加反応硬化型シリコーン組
成物を100〜200℃に加熱することにより、比較的
気泡が少なく、かつ、外観が良好であるシリコーン硬化
物により電子部品を生産性良く樹脂封止できるという特
徴を有する。
【図面の簡単な説明】
【図1】図1は実施例で用いた電子部品Aの断面図であ
る。
【図2】図2は実施例で用いた電子部品Bの断面図であ
る。
【符号の説明】
1 電気回路基板 2 外部リード 3 半導体素子 4 導電性バンプ 5 枠材 6 シリコーン硬化物 7 接着剤 8 ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 孝恵 千葉県市原市千種海岸2番2 東レ・ダ ウコーニング・シリコーン株式会社 研 究開発本部内 (72)発明者 峰 勝利 千葉県市原市千種海岸2番2 東レ・ダ ウコーニング・シリコーン株式会社 研 究開発本部内 (56)参考文献 特開 平4−91448(JP,A) 特開 平6−226753(JP,A) 特開 平4−239563(JP,A) 特開 昭60−219239(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 C08L 83/04 H01L 23/29 H01L 23/31

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】25℃における調製直後から24時間後の
    粘度の変化率が20%以下であり、かつ、加硫試験機に
    より求められる、120℃における誘導時間が200秒
    以下である付加反応硬化型シリコーン組成物を100〜
    200℃に加熱して電子部品を樹脂封止する方法。
  2. 【請求項2】25℃における調製直後から24時間後の
    粘度の変化率が20%以下であり、加硫試験機により求
    められる、120℃における誘導時間が200秒以下で
    あり、かつ、加硫温度T(℃)における誘導時間(t1)お
    よび90%加硫度となる時間(t2)が式: 【式1】 (但し、Tは100〜200℃の範囲内である。)を満
    たす付加反応硬化型シリコーン組成物を100〜200
    ℃に加熱して電子部品を樹脂封止する方法。
JP22256994A 1994-08-24 1994-08-24 電子部品を樹脂封止する方法 Expired - Fee Related JP3406702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22256994A JP3406702B2 (ja) 1994-08-24 1994-08-24 電子部品を樹脂封止する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22256994A JP3406702B2 (ja) 1994-08-24 1994-08-24 電子部品を樹脂封止する方法

Publications (2)

Publication Number Publication Date
JPH0864622A JPH0864622A (ja) 1996-03-08
JP3406702B2 true JP3406702B2 (ja) 2003-05-12

Family

ID=16784524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22256994A Expired - Fee Related JP3406702B2 (ja) 1994-08-24 1994-08-24 電子部品を樹脂封止する方法

Country Status (1)

Country Link
JP (1) JP3406702B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766222B2 (ja) * 2003-03-12 2011-09-07 信越化学工業株式会社 発光半導体被覆保護材及び発光半導体装置
JP6138629B2 (ja) * 2013-08-23 2017-05-31 国立大学法人 東京大学 電気機器の製造方法

Also Published As

Publication number Publication date
JPH0864622A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
US5804631A (en) Curable organosiloxane compositions and semiconductor devices
US6225433B1 (en) Curable silicone composition and electronic components
JP3950493B2 (ja) 導電性シリコーンゴム組成物、半導体装置の製造方法およびその半導体装置
US6235862B1 (en) Adhesive silicone sheet, method for the preparation thereof and semiconductor devices
JP3663120B2 (ja) 自動車用エンジンコントロールユニットの実装構造及び実装方法
US6410642B1 (en) Adhesive and semiconductor devices
KR20010049739A (ko) 실리콘 접착 시트 및 이의 제조 방법
JP5559688B2 (ja) 樹脂組成物
JP3950490B2 (ja) 導電性シリコーンゴム組成物および半導体装置
KR20080045685A (ko) 절연성 액상 다이 결합제 및 반도체 디바이스
JP2003213134A (ja) 半導体封止用シリコーン組成物および半導体装置
JP3207929B2 (ja) 半導体素子被覆剤および半導体装置
KR100490186B1 (ko) 전기전도성실리콘조성물,이를사용하는반도체장치의제조방법및반도체장치
EP1067163B1 (en) Adhesive and semiconductor devices
JP3519779B2 (ja) 接着剤および半導体装置
JP4393817B2 (ja) 熱伝導性充填剤、熱伝導性シリコーンエラストマー組成物および半導体装置
JP3406702B2 (ja) 電子部品を樹脂封止する方法
JP3691587B2 (ja) 硬化性オルガノポリシロキサン組成物および半導体装置
JP2002265786A (ja) 硬化性オルガノポリシロキサン組成物、および半導体装置の製造方法
JP2000080335A (ja) シリコーン系接着性シート、その製造方法、および半導体装置
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP2591365B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
JPS63107150A (ja) 半導体装置

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees