JP3422706B2 - 基準電圧発生回路のスタートアップ回路 - Google Patents

基準電圧発生回路のスタートアップ回路

Info

Publication number
JP3422706B2
JP3422706B2 JP35557398A JP35557398A JP3422706B2 JP 3422706 B2 JP3422706 B2 JP 3422706B2 JP 35557398 A JP35557398 A JP 35557398A JP 35557398 A JP35557398 A JP 35557398A JP 3422706 B2 JP3422706 B2 JP 3422706B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
current
output
voltage generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35557398A
Other languages
English (en)
Other versions
JP2000181554A (ja
Inventor
勝治 里見
史朗 崎山
雅善 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35557398A priority Critical patent/JP3422706B2/ja
Publication of JP2000181554A publication Critical patent/JP2000181554A/ja
Application granted granted Critical
Publication of JP3422706B2 publication Critical patent/JP3422706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、供給される電源電
圧や温度の変動の大きな影響を受けないで、一定のDC電
位を出力する基準電圧発生回路において、その安定動作
を補償するスタートアップ回路に関するものである。
【０００２】
【従来の技術】一定のDC電位を発生する基準電圧発生回
路は、安定した特性を実現するために様々な半導体回路
装置、とりわけアナログ回路によく用いられる。その中
でも図５に示すフィードバック制御されたバンドギャッ
プ基準電圧発生回路は、電源電圧の変動や温度による出
力DC電位の変動を抑えることができ、良好な基準電圧を
得られることが知られている。
【０００３】このバンドギャップ基準電圧発生回路は、
フィードバック制御によって所要のDC電位が得られる正
常動作安定点と、所要の電位よりも低いDC電位を出力す
る異常動作点を持つ。このためこうした基準電圧発生回
路では、異常動作点を示す出力電位となった際に動作点
を正常に戻すための回路を別途設けている。この回路
は、電源投入の直後に入りやすい異常動作点を回避する
役割を持つことからスタートアップ回路と呼ばれてい
る。
【０００４】以下に図５を用いて、バンドギャップ基準
電圧発生回路と、従来のスタートアップ回路の動作につ
いて説明する。
【０００５】図５において、カレントミラー回路１１０
とカレントミラー回路１１０の電流を決めるNchMOSトラ
ンジスタ１１３から電流源が構成されており、NchMOSト
ランジスタ１１３によって決まる電流値に対してPchMOS
トランジスタ１１２とPchMOSトランジスタ１１１とのト
ランジスタサイズ比に比例した一定電流を、第１の電圧
発生回路２１０と第2の電圧発生回路２２０に供給する
構成となっている。
【０００６】第１の電圧発生回路２１０は基準電圧発生
端子２３０に一端が接続された抵抗素子２１１と、抵抗
素子２１１の他端とGND との間に介設されたダイオード
素子２１３からなり、抵抗素子２１１とダイオード素子
２１３の接続部を出力端子２１４としている。第２の電
圧発生回路２２０は基準電圧発生端子２３０に一端が接
続された抵抗素子２２１と、抵抗素子２１１の他端と一
端を接続された抵抗素子２２２と、この抵抗素子２２２
の他端とGND との間に介設されたダイオード素子２１３
のｎ倍の素子サイズを有するダイオード素子２２３から
なり、抵抗素子２２１と２２２の間の接続点を出力端子
２２４としている。
【０００７】３３０は差動増幅回路を示しており、PchM
OSトランジスタによる定電流源３３１と、この定電流源
３３１から電流を供給され差動入力信号を増幅するPchM
OSトランジスタ３３２、３３３と、このPchMOSトランジ
スタから増幅差動信号が入力されこの入力信号に応じた
電流を引き抜くNchMOSトランジスタ３３４、３３５から
なるカレントミラー回路とを備えている。PchMOSトラン
ジスタ３３２、３３３のゲート入力はそれぞれ第２、第
１の電圧発生回路２２０、２１０の出力信号を受けて差
動増幅し、出力端子３３６に増幅信号を出力する構成と
なっている。
【０００８】３４０は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源３４１と、定電流源３４１からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ３４２からなる。反転増幅回路３４０は差
動増幅回路３３０からの信号を受けて、反転増幅信号を
出力端子３４３に出力する。この反転増幅回路３４０の
出力端子３４３は、カレントミラー回路１１０の電流を
決めるNchMOSトランジスタ１１３のゲート入力に接続さ
れている。
【０００９】１２１はPchMOSトランジスタの電流源であ
り、差動増幅回路３３０の定電流源３３１及び反転増幅
回路３４０の定電流源３４１とゲート入力ノードを共有
しカレントミラー回路を構成している。各電流源は負荷
回路２４０の抵抗素子２４１によって決まる電流を基準
に、電流源１２１のトランジスタサイズに対する定電流
源３３１、３４１のトランジスタサイズに比例した電流
をそれぞれ流す構成としている。
【００１０】４００はスタートアップ回路であり、イン
バータ回路３７０と制御回路４２０からなる。インバー
タ回路３７０はPchMOSトランジスタ３７１とNchMOSトラ
ンジスタ３７２からなり、基準電圧発生端子２３０を入
力とし、出力３７３は制御回路４２０の入力へ接続され
ている。制御回路４２０は制御入力信号を反転するイン
バータ回路４２２とこのインバータ回路出力がゲート入
力に接続されたPchMOSスイッチ４２１からなり、出力は
NchMOSトランジスタ１１３のゲート入力に接続されてい
る。
【００１１】このような回路構成での第１及び第２の電
圧発生回路２１０、２２０の動作を図３を用いて説明す
る。図３の横軸は基準電圧発生端子２３０の電圧Voutを
示し、縦軸は第１及び第２の電圧発生回路の出力２１
４、２２４の電圧Ｖ１、Ｖ２を示している。基準電圧発
生端子２３０の電位を０Ｖより上げていくと、０．７Ｖ
近傍まではダイオード素子のオン抵抗は大きくいわゆる
オフ状態であり、第１および第２の電圧発生回路２１
０、２２０ともにほぼ基準電圧発生端子２３０と同じ電
圧を出力する。基準電圧出力の電圧Voutが０．７Ｖを超
えるとダイオード素子２１３がオンして電流が流れ、
０．７Ｖ以上の基準電圧出力の電圧は抵抗素子２１１に
かかり、第１の電圧発生回路２１０の出力Ｑ１はほぼ
０．７Ｖの一定電圧となる。第２の電圧発生回路２２０
はダイオード素子２２３がダイオード素子２１３のｎ倍
と大きいため第１の電圧発生回路２１０のダイオード素
子２１３よりも小さい基準電圧出力でオンしはじめて電
流が流れ、０．７Ｖ以上の基準電圧出力の電圧は抵抗素
子２２１と２２２にかかり、出力電圧Ｑ２はこの２つの
抵抗素子２２１、２２２の抵抗値に応じて分圧されて抵
抗素子２２２にかかる電圧とダイオード素子２２３のオ
ン電圧を加えた出力電圧となる。図３に示す通り、０．
７Ｖ以上の基準電圧出力で第１と第２の電圧発生回路２
１０、２２０のそれぞれの出力はクロスポイントＰを持
つ。
【００１２】差動増幅回路３３０と反転増幅回路３４０
は合わせて演算増幅回路として動作する。この演算増幅
回路の出力は第１および第２の電圧発生回路２１０、２
２０の第１の電流源１１１の電流を決めるNchMOSトラン
ジスタ１１３を制御する構成となっており、また一般的
に演算増幅回路はゲインが大きく第１及び第２の電圧発
生回路２１０、２２０からの差動入力はほぼ等しくなる
ようにフィードバック制御される。第１の電圧発生回路
２１０の出力が第２の電圧発生回路２２０の出力よりも
低い場合は、定電流源３３１からの電流はPchMOSトラン
ジスタ３３３側に多く流れPchMOSトランジスタ３３２側
は減少する方向へ動作ポイントを移そうとする。しかし
ながら、NchMOSトランジスタ３３４、３３５からなるカ
レントミラー回路は同じ電流を流そうとするため、PchM
OSトランジスタ３３２、３３３のソース−ドレイン間電
圧が変わることで平衡が保たれ、この場合はPchMOSトラ
ンジスタ３３３にかかる電圧が小さくなる。この結果、
差動増幅回路出力３３６の電位レベルは上がり、反転増
幅回路出力３４３は電位レベルが下がる。これによっ
て、NchMOSトランジスタ１１３の電流は小さくなりカレ
ントミラー回路１１０の電流を減らす方向へ動作点を移
行させる。これは、基準電圧出力Voutの電位レベルを下
げることになる。図３のグラフ上では、クロスポイント
Ｐより右側の状態（第１の電圧発生回路出力が第２の電
圧発生回路出力より低い状態）からクロスポイントＰの
方へ状態変化することを示している。一方、第１の電圧
発生回路２１０の出力が第２の電圧発生回路２２０の出
力より高い場合は逆の動作となって、図３のグラフ上で
クロスポイントＰより左側の状態からクロスポイントＰ
の方へ状態変化する。従って、図３上のクロスポイント
Ｐは安定動作点となる。
【００１３】電源電圧が変動しても、常に演算増幅回路
のフィードバック制御によってクロスポイントＰは維持
され、この時の電圧は第１と第２の電圧発生回路２１
０、２２０の抵抗素子とダイオード素子の特性だけで決
まるため、電源電圧に依存しない基準電圧が得られるこ
とになる。
【００１４】また、この回路では温度に対する基準電圧
の変動も、ダイオードのオン電圧の温度特性に対して、
第１および第２の電圧発生回路２１０、２２０の抵抗素
子を適当な値に選ぶことによって温度依存の小さい基準
電圧が得られることが知られている。
【００１５】一方図３に示す通り、クロスポイントＰ以
外に基準電圧出力が小さいところで第１と第２の電圧発
生回路出力の電位差が殆どなく、この若干の電位差が演
算増幅回路のオフセット電圧とつりあうポイントすなわ
ち異常動作点がある。この場合には正常な基準電圧が得
られない。
【００１６】こうした動作点に入らないようにするため
に、従来の基準電圧発生回路では図５に示すようなスタ
ートアップ回路４００を設けていた。
【００１７】基準電圧出力を入力信号とするインバータ
回路は、基準電圧が低い場合Ｈレベルを出力する。イン
バータ回路出力３７３がＨレベルになると、制御回路４
２０内のインバータ回路４２２は反転しPchMOSトランジ
スタスイッチ４２１はゲート入力にＬレベル信号を受け
てオンし制御出力をＨレベルの方へ持ち上げる。制御回
路出力はNchMOSトランジスタ１１３に接続されており、
この動作によってカレントミラー回路の電流が増え、第
１及び第２の電圧発生回路の各内部点の電位レベルは持
ち上げられる。この結果基準電圧発生回路の動作点は、
基準電圧出力が小さいところでの第１と第２の電圧発生
回路出力が同電位となるポイントから高い基準電圧出力
へと移行する。
【００１８】基準電圧が高い電位レベルに移ると、PchM
OSトランジスタ４２１はオフして制御回路４２０の出力
はハイインピーダンス状態になり基準電圧出力を持ち上
げる効果が止まる。この後、基準電圧発生回路は、安定
点に移行し正常動作に入る。
【００１９】
【発明が解決しようとする課題】しかしながら、このス
タートアップ回路４００では、インバータ回路３７０の
スイッチングレベルの設定に注意を要した。スイッチン
グレベルが正常動作の基準電圧値よりも高いレベルにあ
ると、安定点を超えても制御回路４２０が基準電圧を高
いレベルに持ち上げようとし、設計値と異なる基準電圧
となってしまう。
【００２０】またスイッチングレベルは電源電圧によっ
ても変動する。昨今、半導体MOS プロセスでは微細化に
伴ない電源電圧がスケーリングされてきている一方で、
集積度の増大からLSI 設計は設計済みの回路ブロックを
再利用することで開発期間の短縮が図られている。こう
した状況の下では、幅広い電源電圧範囲で安定して動作
できる回路が要望される。従来のスタートアップ回路で
は、電源電圧に依存しない基準電圧に対して、電源電圧
に依存するスイッチングレベルを有するインバータ回路
を用いているため、幅広い電圧範囲に対応させることが
難しい。
【００２１】本発明は、以上の点に鑑みてなされたもの
で、幅広い電源電圧範囲でも安定して異常動作点から正
常動作安定点に移行できる基準電圧発生回路のスタート
アップ回路を提供することを目的としている。
【００２２】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の基準電圧発生回路のスタートアップ回路
は、抵抗素子とダイオード素子からなる第１と第２の電
圧発生回路の両出力が演算増幅回路によってフィードバ
ック制御されて基準電圧を発生させる回路において、第
３の電圧発生回路からの出力と基準電圧発生回路からの
出力をコンパレータ回路により比較し、基準電圧出力レ
ベルの方が低い場合にコンパレータ回路出力信号によっ
て動作する制御回路で基準電圧発生端子への供給電流を
増大させ、これにより異常動作点から正常安定動作点に
移行させる構成を備え、且つ第３の電圧発生回路の出力
にダイオードのオン電圧を利用した構成としている。
【００２３】請求項１記載の基準電圧発生回路のスター
トアップ回路は、基準電圧発生端子を有し、基準電圧発
生端子に一端が接続された第１の抵抗素子と、この第１
の抵抗素子の他端に陽極が接続され陰極が低電圧源に接
続された第１のダイオード素子とを有し、第１の抵抗素
子と第１のダイオード素子との接続点が第１の内部点で
ある第１の電圧発生回路と、第１の電圧発生回路と同じ
基準電圧発生端子を有し、基準電圧発生端子に一端が接
続された第２の抵抗素子と、この第２の抵抗素子の他端
に一端が接続された第３の抵抗素子と、この第３の抵抗
素子の他端に陽極が接続され陰極が低電圧源に接続され
た第２のダイオード素子とを有し、第２の抵抗素子と第
３の抵抗素子との接続点が第２の内部点である第２の電
圧発生回路とを備え、第１の内部点と第２の内部点の両
電圧が同電位になるように基準電圧発生端子への供給電
流をフィードバック制御することで一定の電圧を発生し
第１の内部点の電圧値と第２の内部点の電圧値とが一致
する正常動作点及びこの正常動作点以外の他の動作点を
有する基準電圧発生回路のスタートアップ回路であっ
て、第３の内部点を有し、この第３の内部点と低電圧源
との間に介設されたダイオード素子を有する構成を持つ
第３の電圧発生回路と、２個の入力端子を有し、２個の
入力端子が第３の電圧発生回路の第３の内部点と第１と
第２の電圧発生回路の基準電圧発生端子とに各々接続さ
れ両電圧の電位レベルを比較するコンパレータ回路と、
制御入力端子と制御出力端子を有し、制御入力端子がコ
ンパレータ回路の出力に接続され、コンパレータ回路の
比較結果信号を受けて制御出力端子からの信号が、基準
電圧発生端子への供給電流を更に制御することで基準電
圧出力を正常動作とは異なる安定点から正常動作点へ移
行させる制御回路を備え、第３の内部点を有し、第３の
内部点と低電圧源との間に介設されたダイオード素子の
特性と、第１のダイオード素子および第２のダイオード
素子の特性が同じであるものである。
【００２４】請求項１記載の基準電圧発生回路のスター
トアップ回路によれば、基準電圧発生端子の基準電圧出
力の電位レベルを予め設定した電位レベルと比較して、
Lowレベルとなっているときに基準電圧の電位レベルを
決める供給電流を制御することで基準電圧出力レベルを
持ち上げ、電源投入時などに所望の基準電圧が得られる
正常動作安定点以外の異常動作点に陥るのを確実に防ぐ
ことが可能となる。また電位レベルの判定にコンパレー
タ回路を用いることで、レベル判定は予め設定した比較
対象電位レベルにのみ依存し、コンパレータ回路の判定
結果は電源電圧に依存しないため幅広い電源電圧範囲で
安定して動作することが可能となる。また、予め設定さ
れた比較対象電位レベルは陰極をGND に接地したダイオ
ードのオン電圧を利用しているため、更に電源電圧の影
響を受けない電位レベルとすることができる。更に、基
準電圧発生回路内の２つの電圧発生回路のダイオード素
子と同様の特性を持つダイオード素子を用いているた
め、異常動作点と正常安定動作点の間の電位レベルに確
実に設定でき、またオン電圧の温度特性が同じであるこ
とから温度の変動に対しても安定した動作が可能とな
る。
【００２５】請求項２記載の基準電圧発生回路のスター
トアップ回路は、請求項１において、制御回路が、基準
電圧発生端子と第３の内部点をコンパレータ回路により
比較した結果で第３の内部点の電位より基準電圧出力が
低い場合に、基準電圧発生端子への供給電流を増大させ
ることで基準電圧出力を正常動作とは異なる安定点から
正常動作点へ移行させる請求項１記載の基準電圧発生回
路のスタートアップ回路。
【００２６】請求項２記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００２７】請求項３記載の基準電圧発生回路のスター
トアップ回路は、請求項１において、フィードバック制
御が、２個の入力端子を有し、この２個の入力端子が第
１の内部点と第２の内部点に各々接続された演算増幅回
路によって行われるものである。
【００２８】請求項３記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００２９】請求項４記載の基準電圧発生回路のスター
トアップ回路は、請求項３において、演算増幅回路が差
動増幅回路を有し、この差動増幅回路は、定電流源と、
この定電流源から電流が供給されると共に、第１および
第２の電圧発生回路の第１の内部点及び第２の内部点の
両電圧が差動信号として入力され、この差動信号を増幅
する差動増幅部と、この差動増幅部の増幅差動信号が入
力される第１および第２の電流入力端子を有し、第１の
電流入力端子に入力される信号の値に比例した値で且つ
この信号と同極性の電流を第２の電流入力端子から引き
抜くカレントミラー回路とを備え、第２の電流入力端子
が差動増幅回路の出力端子となるものである。
【００３０】請求項４記載の基準電圧発生回路のスター
トアップ回路によれば、請求項３と同様な効果がある。
【００３１】請求項５記載の基準電圧発生回路のスター
トアップ回路は、請求項４において、演算増幅回路は更
に反転増幅回路を備え、この反転増幅回路は、定電流源
を有すると共に、差動増幅回路の出力端子の電圧を反転
増幅するものである。
【００３２】請求項５記載の基準電圧発生回路のスター
トアップ回路によれば、請求項４と同様な効果がある。
【００３３】請求項６記載の基準電圧発生回路のスター
トアップ回路は、請求項１において、コンパレータ回路
が差動増幅回路を有し、この差動増幅回路は、定電流源
と、定電流源から電流が供給されると共に、基準電圧発
生端子の基準電圧と第３の内部点が差動信号として入力
され、この差動信号を増幅する差動増幅部と、この差動
増幅部の増幅差動信号が入力される第１および第２の電
流入力端子を有し、第１の電流入力端子に入力される信
号の値に比例した値で且つこの信号と同極性の電流を第
２の電流入力端子から引き抜くカレントミラー回路とを
備え、第２の電流入力端子が差動増幅回路の出力端子と
なるものである。
【００３４】請求項６記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００３５】請求項７記載の基準電圧発生回路のスター
トアップ回路は、請求項６において、コンパレータ回路
が更に反転増幅回路を備え、この反転増幅回路は、定電
流源を有すると共に、差動増幅回路の出力端子の電圧を
反転増幅するものである。
【００３６】請求項７記載の基準電圧発生回路のスター
トアップ回路によれば、請求項６と同様な効果がある。
【００３７】請求項８記載の基準電圧発生回路のスター
トアップ回路は、請求項１において、制御回路が、定電
圧源と制御出力端子との間に介設されたスイッチ回路で
あって制御入力端子をスイッチのオン／オフ制御端子と
し、基準電圧発生端子と第３の内部点をコンパレータ回
路により比較した結果で第３の内部点の電位より基準電
圧出力が低い場合にコンパレータ回路からの出力信号に
よりオンし、オン直前の制御出力端子の電位レベルと定
電圧源電位レベルとの中間の一定電圧に到達した際に供
給電流を減少させ少なくとも基準電圧発生回路の正常動
作点への移行動作を完了する時間範囲においては一定電
圧を維持するものである。
【００３８】請求項８記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項１と同様な効果の
ほか、正常動作点への移行の際に基準電圧出力が正常動
作点での電位レベルより大きくなりすぎてしまうのを防
ぐことができる。このため、この基準電圧を利用する回
路側で、所望の基準電圧より大きな異常電圧が入力され
た場合の誤動作対策を考慮する必要がなくなる。
【００３９】請求項９記載の基準電圧発生回路のスター
トアップ回路は、請求項６または請求項７において、コ
ンパレータ回路内の差動増幅回路及び反転増幅回路の各
々の定電流源は、第３の電圧発生回路に流れる電流値に
比例した値で且つ同極性の電流を引き抜く２個のカレン
トミラー回路を備え、各々のカレントミラー回路出力を
定電流源出力とし、第３の電圧発生回路が２個のカレン
トミラー回路の負荷回路として共用されているものであ
る。
【００４０】請求項９記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項６または請求項７
と同様な効果のほか、回路を構成するのに必要なカレン
トミラー回路の負荷回路と比較対象電位レベルを発生す
る回路を共用することで、レイアウト面積とDC電流を削
減することができる。
【００４１】請求項１０記載の基準電圧発生回路のスタ
ートアップ回路は、請求項４、請求項５または請求項９
において、演算増幅回路内の差動増幅回路及び反転増幅
回路の各々の定電流源は、第３の電圧発生回路に流れる
電流値に比例した値で且つ同極性の電流を引き抜く２個
のカレントミラー回路を備え、各々のカレントミラー回
路出力を定電流源出力とし、第３の電圧発生回路が２個
のカレントミラー回路の負荷回路として共用されている
ものである。
【００４２】請求項１０記載の発明の基準電圧発生回路
のスタートアップ回路によれば、請求項４または請求項
５ならびに請求項９と同様な効果がある。
【００４３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００４４】（第１の実施の形態）図１は、本発明の第
１の実施の形態における基準電圧発生回路である。
【００４５】図１において、カレントミラー回路１１０
とカレントミラー回路の電流を決めるNchMOSトランジス
タ１１３から電流源が構成されており、NchMOSトランジ
スタ１１３によって決まる電流値に対してPchMOSトラン
ジスタ１１２とPchMOSトランジスタ１１１とのトランジ
スタサイズ比に比例した一定電流を、第１の電圧発生回
路２１０と第2の電圧発生回路２２０に供給する構成と
なっている。
【００４６】第１の電圧発生回路２１０は基準電圧発生
端子２３０に一端が接続された抵抗素子２１１と、抵抗
素子２１１の他端とGND との間に介設されたダイオード
素子２１３からなり、抵抗素子２１１とダイオード素子
２１３の接続部を出力端子２１４としている。第２の電
圧発生回路２２０は基準電圧発生端子２３０に一端が接
続された抵抗素子２２１と、抵抗素子２１１の他端と一
端を接続された抵抗素子２２２と、この抵抗素子２２２
の他端とGND との間に介設されたダイオード素子２１３
のｎ倍の素子サイズを有するダイオード素子２２３から
なり、抵抗素子２２１と２２２の間の接続点を出力端子
２２４としている。
【００４７】３３０は差動増幅回路を示しており、PchM
OSトランジスタによる定電流源３３１と、この定電流源
から電流を供給され差動入力信号を増幅するPchMOSトラ
ンジスタ３３２、３３３と、このPchMOSトランジスタか
ら増幅差動信号が入力されこの入力信号に応じた電流を
引き抜くNchMOSトランジスタ３３４、３３５からなるカ
レントミラー回路とを備えている。PchMOSトランジスタ
３３２、３３３のゲート入力はそれぞれ第２、第１の電
圧発生回路２２０、２１０の出力信号を受けて差動増幅
し、出力端子３３６に増幅信号を出力する構成となって
いる。
【００４８】３４０は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源３４１と、定電流源３４１からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ３４２からなる。反転増幅回路３４０は差
動増幅回路３３０からの信号を受けて、反転増幅信号を
出力端子３４３に出力する。この反転増幅回路出力３４
３は、カレントミラー回路の電流を決めるNchMOSトラン
ジスタ１１３のゲート入力に接続されている。
【００４９】４００はスタートアップ回路であり、第３
の電圧発生回路２５０とコンパレータ回路３８０と制御
回路であるNchMOSトランジスタスイッチ４１１からな
る。第３の電圧発生回路２５０は、電流源１２２に一端
が接続された抵抗素子２５１と、抵抗素子２５１の他端
とGND の間に介設されたダイオード素子２５２からな
り、抵抗素子２５１とダイオード素子２５２の接続部を
出力端子２５３としている。NchMOSトランジスタスイッ
チ４１１は電源端子と基準電圧発生端子２３０との間に
介設されている。
【００５０】コンパレータ回路３８０は更に差動増幅回
路３５０と反転増幅回路３６０からなる。差動増幅回路
３５０は、PchMOSトランジスタによる定電流源３５１
と、この定電流源３５１から電流を供給され差動入力信
号を増幅するPchMOSトランジスタ３５２、３５３と、こ
れらのPchMOSトランジスタ３５２、３５３から増幅差動
信号が入力されこの入力信号に応じた電流を引き抜くNc
hMOSトランジスタ３５４、３５５からなるカレントミラ
ー回路とを備えている。差動増幅回路３５０の入力すな
わちコンパレータ回路３８０の入力ともなるPchMOSトラ
ンジスタ３５２、３５３のゲート入力はそれぞれ基準電
圧発生端子２３０および第３の電圧発生回路２５０の出
力端子２５３が接続され、それらの出力信号を受けて差
動増幅し、出力端子３５６に増幅信号を出力する構成と
なっている。３６０は反転増幅回路であり、PchMOSトラ
ンジスタの定電流源３６１と、定電流源３６１からの電
流を受けてゲート入力からの信号を反転増幅するNchMOS
トランジスタ３６２からなる。反転増幅回路３６０は差
動増幅回路３５０からの信号を受けて、反転増幅信号を
出力端子３６３に出力する。コンパレータ回路３８０の
出力ともなる反転増幅回路出力３６３は、NchMOSトラン
ジスタスイッチ４１１のゲート入力へ接続されている。
１２１はPchMOSトランジスタの電流源であり、差動増幅
回路３３０の定電流源３３１、反転増幅回路３４０の定
電流源３４１と更にコンパレータ回路３８０内の差動増
幅回路３５０の定電流源３５１、反転増幅回路３６０の
定電流源３６１とゲート入力ノードを共有しカレントミ
ラー回路を構成している。カレントミラーの負荷回路２
４０は、電流源１２１に一端が接続された抵抗素子２４
１からなる。各定電流源３３１、３４１、３５１及び３
６１は抵抗素子２４１に流れる電流を基準に、電流源１
２１のトランジスタサイズに対するぞれぞれの定電流源
トランジスタのサイズに比例した電流をそれぞれ流す構
成としている。
【００５１】このような回路構成において、カレントミ
ラー回路１１０とNchMOSトランジスタ１１３で構成され
ている電流源、第１と第２の電圧発生回路２１０、２２
０、差動増幅回路３３０及び反転増幅回路３４０からな
る基準電圧発生回路の動作については図５の従来回路の
動作と同様である。ここでは基準電圧を発生させる動作
についての説明は省略し、スタートアップ回路４００に
関わる動作について説明する。
【００５２】この基準電圧発生回路は従来例と同様に、
先に示した第１の電流源から電流が供給されて第１及び
第２の電圧発生回路２１０、２２０の両出力２１４、２
２４が同電位となる正常動作点以外に別の動作点を有す
る。これは、第１の電流源から殆ど電流が供給されない
場合であり、この時第１及び第２の電圧発生回路２１
０、２２０の両出力とも正常動作点よりもGNDレベルよ
りの電位となり、この場合も両出力はほぼ同じ電位レベ
ルとなる。基準電圧発生端子（基準電圧出力）２３０が
こうした正常動作点以外の低い電位レベルの動作点とな
ったとき、スタートアップ回路４００は以下に示すよう
に動作する。
【００５３】第３の電圧発生回路２５０の出力２５３に
比べて基準電圧出力２３０の電位が低い場合、コンパレ
ータ回路３８０内の差動増幅回路３５０のPchMOSトラン
ジスタ３５２に流れる電流は増える方向へ、PchMOSトラ
ンジスタ３５３に流れる電流は減る方向へ動作点を移そ
うとする。一方、２つのNchMOSトランジスタ３５４、３
５５で構成されているカレントミラー回路はPchMOSトラ
ンジスタ３５２、３５３に同じ電流を流そうとするた
め、PchMOSトランジスタ３５２のソース−ドレイン間電
圧は小さくなり、PchMOSトランジスタ３５３のソース−
ドレイン間電圧は大きくなって平衡を保とうとする。こ
の結果、差動回路出力３５６は電位が下がりLowレベル
となる。反転増幅回路３６０は差動増幅回路出力３５６
の変化に対してNchMOSトランジスタ３６２に流れる電流
は減る方向へ動作点を移そうとするが、定電流源３６１
は一定電流を保とうとするため、NchMOSトランジスタ３
６２のソース−ドレイン間電圧が大きくなり、出力３６
３はHighレベルへと移行する。
【００５４】このコンパレータ回路３８０の動作によっ
てNchMOSトランジスタスイッチ４１１はオンし、第１及
び第２の電圧発生回路２１０、２２０に電流を流し込
む。この動作によって、電圧発生回路２１０、２２０内
の各素子にかかる電圧は大きくなり、基準電圧出力２３
０はHighレベルへと持ち上げられる。基準電圧出力２３
０が持ち上がると所望の基準電圧が得られる正常動作安
定点へと動作ポイントが移行していく。この移行の際に
基準電圧出力２３０が第３の電圧発生回路２５０の出力
２５３より高いレベルになると、コンパレータ回路３８
０は前述の動作とは逆の動作を行って出力３６３はLow
レベルとなる。この結果NchMOSトランジスタスイッチ４
１１はオフし制御回路出力はハイインピーダンス状態と
なって、第１及び第２の電圧発生回路２１０、２２０に
電流を流し込む動作をストップする。
【００５５】以上のような動作により、電源立上げ時等
に陥りやすい異常動作を回避し正常動作点へ移行するこ
とが可能となる。
【００５６】本発明の第１の実施の形態によれば、コン
パレータ回路３８０の出力反転は、２入力信号レベルの
大小によって決まり、供給される電源電圧によって判定
レベルが変わるといったことがないため幅広い電源電圧
範囲においてこうした異常動作点を回避する動作が可能
となる。
【００５７】また、第３の電圧発生回路２５０の出力２
５３の電圧はダイオードのオン電圧で決まっていること
から電源電圧の変動に伴う出力電位レベルの変動を抑制
することができる。第３の電圧発生回路２５０の構成は
GNDに陰極が接続されたダイオード素子を用いている点
で第１及び第２の電圧発生回路２１０、２２０と同様で
ある。従って、第１及び第２の電圧発生回路が異常動作
点にある場合は、第１及び第２の電圧発生回路２１０、
２２０内のダイオード素子２１３、２２３はオフ状態に
あって基準電圧出力が低い電位レベルにあるのに対し
て、第３の電圧発生回路２５０内のダイオード素子２５
２は常にオン状態であり、この時第３の電圧発生回路２
５０の出力２５３は常に基準電圧出力より高い電位とな
る。これは図３上では、第３の電圧発生回路２５０の出
力電位Ｖ３は基準電圧出力電位Voutによらず一定であ
り、必ず異常動作点の右側に位置することを示してい
る。この結果、コンパレータ回路３８０は確実に異常動
作点から正常動作安定点へ移行させるための信号を発生
する。
【００５８】一方第１及び第２の電圧発生回路２１０、
２２０が正常動作点にある場合は、第１及び第２の電圧
発生回路２１０、２２０内のダイオード素子２１３、２
２３はオン状態になり基準電圧出力はダイオードのオン
電圧に更に抵抗素子にかかる電圧を加えた電位レベルと
なり、この時第３の電圧発生回路２５０の出力２５３は
常に基準電圧出力より低い電位となる。これは図３上で
は、第３の電圧発生回路２５０の出力電位Ｖ３は必ず正
常動作点Ｐの左側に位置することを示している。この結
果、ダイオードのオン電圧だけで決まる第３の電圧発生
回路２５０の出力を判定レベルとするコンパレータ回路
３８０は正常動作点Ｐへの移行後には確実に出力反転し
てスタートアップ動作を止めることができる。
【００５９】更に、温度の変動に伴ってダイオードのオ
ン電圧が変動した場合においても第１及び第２の電圧発
生回路からの基準電圧出力と第３の電圧発生回路の出力
は同様の温度特性を持つため、温度変動に対する動作マ
ージンが確保できる。
【００６０】（第２の実施の形態）次に、第２の実施の
形態について、図２を参照しながら説明する。図２は本
発明の第２の実施の形態における基準電圧発生回路の回
路図である。
【００６１】第２の実施の形態の基準電圧発生回路で
は、図１の第１の実施の形態の基準電圧発生回路とは、
第３の電圧発生回路２５０の構成方法と制御回路４１０
の構成が異なる。すなわち第３の電圧発生回路２５０
は、差動増幅回路３３０の定電流源３３１、反転増幅回
路３４０の定電流源３４１、更にコンパレータ回路３８
０内の差動増幅回路３５０の定電流源３５１、および反
転増幅回路３６０の定電流源３６１で構成されるカレン
トミラー回路の負荷回路として共用されている。代わり
に、図１の基準電圧発生回路の電流源１２１とその負荷
回路２４０が削除されている。また制御回路４１０は、
一端が電源端子に接続されたゲート入力を制御入力端子
とするNchMOSトランジスタスイッチ４１１と、このNchM
OSトランジスタスイッチ４１１の他端と制御出力端子と
の間に介設されゲート入力をNchMOSトランジスタスイッ
チ４１１の他端に接続しダイオード接続されたNchMOSト
ランジスタ４１２からなり、制御出力端子はNchMOSトラ
ンジスタ１１３のゲート入力に接続されている。
【００６２】その他の構成は、図１に示す基準電圧発生
回路の構成と同様であり、図１と同様の機能を有する部
分に同一の符号を付けて、その詳細な説明を省略する。
【００６３】このような回路構成において、カレントミ
ラー回路１１０とNchMOSトランジスタ１１３で構成され
ている電流源、第１と第２の電圧発生回路２１０、２２
０、差動増幅回路３３０及び反転増幅回路３４０からな
る基準電圧発生回路の動作については、図５の従来回路
の動作と同様である。ここでは基準電圧を発生させる動
作についての説明は省略し、スタートアップ回路４００
に関わる動作について説明する。
【００６４】この基準電圧発生回路は第１の実施の形態
と同様に、先に示した第１の電流源から電流が供給され
て第１及び第２の電圧発生回路２１０、２２０の両出力
が同電位となる正常動作点以外に別の動作点を有する。
基準電圧出力２３０がこうした正常動作点以外の低い電
位レベルの動作点となったとき、スタートアップ回路４
００は以下に示すように動作する。
【００６５】第３の電圧発生回路２５０の出力２５３に
比べて基準電圧出力２３０の電位が低い場合第１の実施
の形態と同様にコンパレータ回路出力３６３はHighレベ
ルへと移行する。
【００６６】このコンパレータ回路３８０の動作によっ
て、制御回路４１０内のNchMOSスイッチ４１１はオン
し、ダイオード接続のNchMOSトランジスタ４１２を介し
て、NchMOSトランジスタ１１３のゲート入力をHighレベ
ルへと持ち上げる。これにより、NchMOSトランジスタ１
１３を流れる電流は増え、これに比例して定電流源１１
１の電流は増える。この動作によって、電圧発生回路２
１０、２２０内の各素子にかかる電圧は大きくなり、基
準電圧出力２３０はHighレベルへと持ち上げられる。基
準電圧出力２３０が持ち上がると所望の基準電圧が得ら
れる正常動作安定点へと動作ポイントが移行していく。
この移行の際に基準電圧出力２３０が第３の電圧発生回
路２５０の出力２５３より高いレベルになると、コンパ
レータ回路３８０は前述の動作とは逆の動作を行って出
力３６３はLow レベルとなる。この結果制御回路４１０
のNchMOSトランジスタスイッチ４１１はオフし制御回路
出力はハイインピーダンス状態となって、NchMOSトラン
ジスタ１１３のゲート入力をHighレベルに持ち上げる動
作をストップする。
【００６７】また、制御回路４１０内のスイッチにはNc
ｈMOS トランジスタスイッチ４１１を用いており、更に
ダイオード接続のNchMOSトランジスタ４１２が出力端子
との間に介設されていることで、スイッチがオンして電
流が供給されVDD −２Vtに達した時点で電流の供給が止
まり、出力電位はこの電位レベルにクリップされる。こ
の動作は、NchMOSトランジスタ１１３のオン抵抗の急激
な低下、すなわち第１の電流源の電流の急激な増大を抑
えることになる。このため、基準電圧発生端子２３０の
電位レベルが正常動作点で得られる電圧より大きくなり
すぎるのを防ぐことができる。
【００６８】図４（ａ）に基準電圧出力が異常動作点か
ら正常動作点Ｐへ移行する際の動作波形を示す。図５の
従来回路の場合では、制御回路４２０によって基準電圧
出力が電源電圧に近いレベルまで一端持ち上げられる。
基準電圧出力は図３に示す正常動作点（クロスポイン
ト）Ｐよりかなり大きくなって、フィードバック制御に
よりクロスポイントＰの方へ戻す効果が差動増幅回路３
３０において大きく働く。この結果、クロスポイントＰ
を行き過ぎてしまうといった動作となり、これを繰り返
すかたちで図４（ｂ）に示すように基準電圧出力が発振
するという動作に陥りやすい。一方、図２の本発明の第
２の実施の形態の回路の場合では、正常動作点Ｐでの電
位レベルより大きくなり過ぎず、むしろ図３に示すクロ
スポイントＰより左側から近づいていくため発振動作も
起こさずスムーズに正常動作点へ移行する。
【００６９】第２の実施の形態の回路では、正常動作時
の基準電圧より大きな出力電圧を発生することがないた
め、この基準電圧発生回路を用いている回路の動作への
悪影響を未然に回避することができる。
【００７０】更に第２の実施の形態では、コンパレータ
回路３８０内の差動増幅回路３５０及び反転増幅回路３
６０の定電流源を構成するカレントミラー回路の負荷回
路とフィードバック制御を行なう差動増幅回路３３０及
び反転増幅回路３４０の定電流源を構成するカレントミ
ラー回路の負荷回路を第3の電圧発生回路２５０と共用
しているため、別途負荷回路を設けた場合に比べてレイ
アウト面積とDC電流を削減することができる。
【００７１】
【発明の効果】請求項１記載の基準電圧発生回路のスタ
ートアップ回路によれば、基準電圧発生端子の基準電圧
出力の電位レベルを予め設定した電位レベルと比較し
て、Lowレベルとなっているときに基準電圧の電位レベ
ルを決める供給電流を制御することで基準電圧出力レベ
ルを持ち上げ、電源投入時などに所望の基準電圧が得ら
れる正常動作安定点以外の異常動作点に陥るのを確実に
防ぐことが可能となる。また電位レベルの判定にコンパ
レータ回路を用いることで、レベル判定は予め設定した
比較対象電位レベルにのみ依存し、コンパレータ回路の
判定結果は電源電圧に依存しないため幅広い電源電圧範
囲で安定して動作することが可能となる。また、予め設
定された比較対象電位レベルは陰極をGND に接地したダ
イオードのオン電圧を利用しているため、更に電源電圧
の影響を受けない電位レベルとすることができる。更
に、基準電圧発生回路内の２つの電圧発生回路のダイオ
ード素子と同様の特性を持つダイオード素子を用いてい
るため、異常動作点と正常安定動作点の間の電位レベル
に確実に設定でき、またオン電圧の温度特性が同じであ
ることから温度の変動に対しても安定した動作が可能と
なる。
【００７２】請求項２記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００７３】請求項３記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００７４】請求項４記載の基準電圧発生回路のスター
トアップ回路によれば、請求項３と同様な効果がある。
【００７５】請求項５記載の基準電圧発生回路のスター
トアップ回路によれば、請求項４と同様な効果がある。
【００７６】請求項６記載の基準電圧発生回路のスター
トアップ回路によれば、請求項１と同様な効果がある。
【００７７】請求項７記載の基準電圧発生回路のスター
トアップ回路によれば、請求項６と同様な効果がある。
【００７８】請求項８記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項１と同様な効果の
ほか、正常動作点への移行の際に基準電圧出力が正常動
作点での電位レベルより大きくなりすぎてしまうのを防
ぐことができる。このため、この基準電圧を利用する回
路側で、所望の基準電圧より大きな異常電圧が入力され
た場合の誤動作対策を考慮する必要がなくなる。
【００７９】請求項９記載の発明の基準電圧発生回路の
スタートアップ回路によれば、請求項６または請求項７
と同様な効果のほか、回路を構成するのに必要なカレン
トミラー回路の負荷回路と比較対象電位レベルを発生す
る回路を共用することで、レイアウト面積とDC電流を削
減することができる。
【００８０】請求項１０記載の発明の基準電圧発生回路
のスタートアップ回路によれば、請求項４または請求項
５ならびに請求項９と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基準電圧発生回路
の全体構成図である。
【図２】本発明の第２の実施の形態の基準電圧発生回路
の全体構成図である。
【図３】基準電圧出力電位に対する第１及び第２の電圧
発生回路の出力電位を示したグラフである。
【図４】異常動作点から正常動作点へ移行する際の基準
電圧出力の波形を示した図であり、（ａ）は図２の第２
の実施の形態の場合、（ｂ）は図５の従来例の場合であ
る。
【図５】従来例の基準電圧発生回路の全体構成図であ
る。
【符号の説明】
１１０ カレントミラー回路 １１１ 定電流源 １１２ PchMOSトランジスタ（電流源） １１３ NchMOSトランジスタ ２１０ 第１の電圧発生回路 ２２０ 第２の電圧発生回路 ２１１、２２１、２２２ 抵抗素子 ２１３、２２３ ダイオード素子 ２１４ 第１の電圧発生回路出力 ２２４ 第２の電圧発生回路出力 ２３０ 基準電圧発生端子（基準電圧出力） ３３０ 差動増幅回路 ３３１ 定電流源 ３３２、３３３ 差動増幅部PchMOSトランジスタ ３３４、３３５ カレントミラー回路部NchMOSトランジ
スタ ３３６ 差動増幅回路出力 ３４０ 反転増幅回路 ３４１ 定電流源 ３４２ 反転増幅部NchMOSトランジスタ ３４３ 反転増幅回路出力 １２１ 電流源 ２４０ 負荷回路 ２４１ 抵抗素子 １２２ 電流源 ２５０ 第３の電圧発生回路 ２５１ 抵抗素子 ２５２ ダイオード素子 ２５３ 第３の電圧発生回路出力 ４００ スタートアップ回路 ４１０ 制御回路 ４１１ NchMOSトランジスタスイッチ ４１２ ダイオード接続NchMOSトランジスタ ４２０ 制御回路 ４２１ PchMOSトランジスタスイッチ ４２２ インバータ回路 ３８０ コンパレータ回路 ３５０ 差動増幅回路 ３５１ 定電流源 ３５２、３５３ 差動増幅部PchMOSトランジスタ ３５４、３５５ カレントミラー回路部NchMOSトランジ
スタ ３５６ 差動増幅回路出力 ３６０ 反転増幅回路 ３６１ 定電流源 ３６２ 反転増幅部NchMOSトランジスタ ３６３ コンパレータ回路出力（反転増幅回路出力） ３７０ インバータ回路 ３７１ PchMOSトランジスタ ３７２ NchMOSトランジスタ ３７３ インバータ回路出力 Vout 基準電圧出力 V1 第１の電圧発生回路出力電位 V2 第２の電圧発生回路出力電位 V3 第３の電圧発生回路出力電位
フロントページの続き (56)参考文献 特開 平９−297626（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H03F 3/45

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 基準電圧発生端子を有し、前記基準電圧
    発生端子に一端が接続された第１の抵抗素子と、この第
    １の抵抗素子の他端に陽極が接続され陰極が低電圧源に
    接続された第１のダイオード素子とを有し、前記第１の
    抵抗素子と前記第１のダイオード素子との接続点が第１
    の内部点である第１の電圧発生回路と、 前記第１の電圧発生回路と同じ基準電圧発生端子を有
    し、前記基準電圧発生端子に一端が接続された第２の抵
    抗素子と、この第２の抵抗素子の他端に一端が接続され
    た第３の抵抗素子と、この第３の抵抗素子の他端に陽極
    が接続され陰極が低電圧源に接続された第２のダイオー
    ド素子とを有し、前記第２の抵抗素子と前記第３の抵抗
    素子との接続点が第２の内部点である第２の電圧発生回
    路とを備え、 前記第１の内部点と前記第２の内部点の両電圧が同電位
    になるように前記基準電圧発生端子への供給電流をフィ
    ードバック制御することで一定の電圧を発生し前記第１
    の内部点の電圧値と前記第２の内部点の電圧値とが一致
    する正常動作点及びこの正常動作点以外の他の動作点を
    有する基準電圧発生回路のスタートアップ回路であっ
    て、 第３の内部点を有し、この第３の内部点と低電圧源との
    間に介設されたダイオード素子を有する構成を持つ第３
    の電圧発生回路と、 ２個の入力端子を有し、前記２個の入力端子が前記第３
    の電圧発生回路の前記第３の内部点と前記第１と第２の
    電圧発生回路の前記基準電圧発生端子とに各々接続され
    両電圧の電位レベルを比較するコンパレータ回路と、 制御入力端子と制御出力端子を有し、前記制御入力端子
    が前記コンパレータ回路の出力に接続され、前記コンパ
    レータ回路の比較結果信号を受けて制御出力端子からの
    信号が、前記基準電圧発生端子への供給電流を更に制御
    することで前記基準電圧出力を正常動作とは異なる安定
    点から前記正常動作点へ移行させる制御回路を備え、前記第３の内部点を有し、前記第３の内部点と前記低電
    圧源との間に介設された前記ダイオード素子の特性と、
    前記第１のダイオード素子および前記第２のダイオード
    素子の特性が同じである 基準電圧発生回路のスタートア
    ップ回路。
  2. 【請求項２】 制御回路は、基準電圧発生端子と第３の
    内部点をコンパレータ回路により比較した結果で前記第
    ３の内部点の電位より基準電圧出力が低い場合に、前記
    基準電圧発生端子への供給電流を増大させることで前記
    基準電圧出力を正常動作とは異なる安定点から正常動作
    点へ移行させる請求項１記載の基準電圧発生回路のスタ
    ートアップ回路。
  3. 【請求項３】 フィードバック制御は、２個の入力端子
    を有し、この２個の入力端子が第１の内部点と第２の内
    部点に各々接続された演算増幅回路によって行われる請
    求項１記載の基準電圧発生回路のスタートアップ回路。
  4. 【請求項４】 演算増幅回路は差動増幅回路を有し、 この差動増幅回路は、定電流源と、 この定電流源から電流が供給されると共に、前記第１お
    よび第２の電圧発生回路の第１の内部点及び第２の内部
    点の両電圧が差動信号として入力され、この差動信号を
    増幅する差動増幅部と、 この差動増幅部の増幅差動信号が入力される第１および
    第２の電流入力端子を有し、前記第１の電流入力端子に
    入力される信号の値に比例した値で且つこの信号と同極
    性の電流を前記第２の電流入力端子から引き抜くカレン
    トミラー回路とを備え、 前記第２の電流入力端子が差動増幅回路の出力端子とな
    る請求項３記載の基準電圧発生回路のスタートアップ回
    路。
  5. 【請求項５】 演算増幅回路は更に反転増幅回路を備
    え、この反転増幅回路は、定電流源を有すると共に、差
    動増幅回路の出力端子の電圧を反転増幅する請求項４記
    載の基準電圧発生回路のスタートアップ回路。
  6. 【請求項６】 コンパレータ回路は差動増幅回路を有
    し、 この差動増幅回路は、定電流源と、 前記定電流源から電流が供給されると共に、前記基準電
    圧発生端子の基準電圧と前記第３の内部点が差動信号と
    して入力され、この差動信号を増幅する差動増幅部と、 この差動増幅部の増幅差動信号が入力される第１および
    第２の電流入力端子を有し、前記第１の電流入力端子に
    入力される信号の値に比例した値で且つこの信号と同極
    性の電流を前記第２の電流入力端子から引き抜くカレン
    トミラー回路とを備え、 前記第２の電流入力端子が差動増幅回路の出力端子とな
    る請求項１記載の基準電圧発生回路のスタートアップ回
    路。
  7. 【請求項７】 コンパレータ回路は更に反転増幅回路を
    備え、この反転増幅回路は、定電流源を有すると共に、
    差動増幅回路の出力端子の電圧を反転増幅する請求項６
    記載の基準電圧発生回路のスタートアップ回路。
  8. 【請求項８】 制御回路は、定電圧源と制御出力端子と
    の間に介設されたスイッチ回路であって制御入力端子を
    スイッチのオン／オフ制御端子とし、基準電圧発生端子
    と第３の内部点をコンパレータ回路により比較した結果
    で第３の内部点の電位より前記基準電圧出力が低い場合
    にコンパレータ回路からの出力信号によりオンし、オン
    直前の制御出力端子の電位レベルと定電圧源電位レベル
    との中間の一定電圧に到達した際に供給電流を減少させ
    少なくとも基準電圧発生回路の正常動作点への移行動作
    を完了する時間範囲においては前記一定電圧を維持する
    請求項１記載の基準電圧発生回路のスタートアップ回
    路。
  9. 【請求項９】 コンパレータ回路内の差動増幅回路及び
    反転増幅回路の各々の定電流源は、第３の電圧発生回路
    に流れる電流値に比例した値で且つ同極性の電流を引き
    抜く２個のカレントミラー回路を備え、前記各々のカレ
    ントミラー回路出力を定電流源出力とし、前記第３の電
    圧発生回路が前記２個のカレントミラー回路の負荷回路
    として共用されている請求項６または請求項７記載の基
    準電圧発生回路のスタートアップ回路。
  10. 【請求項１０】 演算増幅回路内の差動増幅回路及び反
    転増幅回路の各々の定電流源は、第３の電圧発生回路に
    流れる電流値に比例した値で且つ同極性の電流を引き抜
    く２個のカレントミラー回路を備え、前記各々のカレン
    トミラー回路出力を定電流源出力とし、前記第３の電圧
    発生回路が前記２個のカレントミラー回路の負荷回路と
    して共用されている請求項４、請求項５または請求項９
    記載の基準電圧発生回路のスタートアップ回路。
JP35557398A 1998-12-15 1998-12-15 基準電圧発生回路のスタートアップ回路 Expired - Fee Related JP3422706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35557398A JP3422706B2 (ja) 1998-12-15 1998-12-15 基準電圧発生回路のスタートアップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35557398A JP3422706B2 (ja) 1998-12-15 1998-12-15 基準電圧発生回路のスタートアップ回路

Publications (2)

Publication Number Publication Date
JP2000181554A JP2000181554A (ja) 2000-06-30
JP3422706B2 true JP3422706B2 (ja) 2003-06-30

Family

ID=18444683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35557398A Expired - Fee Related JP3422706B2 (ja) 1998-12-15 1998-12-15 基準電圧発生回路のスタートアップ回路

Country Status (1)

Country Link
JP (1) JP3422706B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267548A (zh) * 2013-04-03 2013-08-28 上海晨思电子科技有限公司 一种电压装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519361B2 (ja) 2000-11-07 2004-04-12 Ｎｅｃエレクトロニクス株式会社 バンドギャップレファレンス回路
JP3678692B2 (ja) * 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
JP4268890B2 (ja) 2004-02-27 2009-05-27 富士通マイクロエレクトロニクス株式会社 基準電圧発生回路
CN1926491A (zh) 2004-04-16 2007-03-07 松下电器产业株式会社 基准电压产生电路
GB2442493A (en) * 2006-10-04 2008-04-09 Iti Scotland Ltd Start-up circuit for bandgap circuit
JP5040397B2 (ja) * 2007-03-28 2012-10-03 富士電機株式会社 基準電圧回路
KR101531881B1 (ko) * 2008-12-30 2015-06-29 주식회사 동부하이텍 기준 전압 발생 회로
US8324944B2 (en) 2009-05-29 2012-12-04 Stmicroelectronics Design And Application S.R.O. Startup circuitry and corresponding method for providing a startup correction to a main circuit connected to a startup circuitry
US8704504B2 (en) * 2010-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
JP5728415B2 (ja) 2012-03-05 2015-06-03 株式会社東芝 動作制御回路、ｄｃ−ｄｃコンバータ制御回路及びｄｃ−ｄｃコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103267548A (zh) * 2013-04-03 2013-08-28 上海晨思电子科技有限公司 一种电压装置
CN103267548B (zh) * 2013-04-03 2016-02-24 上海晨思电子科技有限公司 一种电压装置

Also Published As

Publication number Publication date
JP2000181554A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
CN113359931B (zh) 线性稳压器及软启动方法
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
US7521971B2 (en) Buffer circuit
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
JP3120795B2 (ja) 内部電圧発生回路
US6768370B2 (en) Internal voltage step-down circuit
KR101248338B1 (ko) 전압 조정기
JP2003015750A (ja) 低静止電流増幅器のための動的入力段バイアス
JPH0629761A (ja) 同相モード安定性が強化された差動増幅器
KR20040030242A (ko) 전압 레귤레이터
CN102331806A (zh) 差动放大电路以及串联稳压器
JP3422706B2 (ja) 基準電圧発生回路のスタートアップ回路
CN112684841B (zh) 高电源抑制比的低压差线性稳压器
JP2001216035A (ja) 内部電圧発生回路
US7750723B2 (en) Voltage generation circuit provided in a semiconductor integrated device
CN112860002A (zh) 一种瞬时响应线性稳压器
US7262662B2 (en) Operational amplifier
CN114995564B (zh) 启动电路、启动方法及电子设备
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
JPH05114291A (ja) 基準電圧発生回路
JP2001042830A (ja) 電源装置、及びこれを用いた液晶表示装置
JP4175303B2 (ja) 電力変換回路および電力変換方法
KR100243336B1 (ko) 차동 증폭기
US7002413B2 (en) Voltage amplification circuit
JPH1141041A (ja) 定電圧発生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees