JP3438986B2 - 多重化コンピュータシステムおよび障害回復方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重化コンピュータシ
ステムに関し、特に、多重化されたコンピュータシステ
ムのいずれかに障害が発生した場合に、発生した障害か
らの回復を迅速に行う多重化コンピュータシステムおよ
び障害回復方法に関する。

【０００２】

【従来の技術】複数の演算処理装置が同一の演算を同期
して実行する、従来の多重化コンピュータシステムで
は、各演算処理装置が、システムによって与えられるク
ロックに同期した状態で多重化動作を行なう構成になっ
ているため、起動時あるいは動作中における同期化が必
要な場合に、全ての演算処理装置を一斉に同期させる手
段を備えることが必要であった。

【０００３】なお、動作中における同期化は、障害が発
生したために、ある演算処理装置が動作不能となった
り、ある演算処理装置の定期点検を行なったりした後
に、再度多重化動作を行なわせるための再同期を行なう
ために必要となる。

【０００４】そして、例えば２重化動作している全演算
処理装置を同期させる１つの方式として、以下の方式が
一般的に採用されている。

【０００５】すなわち、２重化動作しているコンピュー
タシステムにおいて、動作している演算処理装置（正常
系）が備えるメモリ装置の記憶内容と、動作している演
算処理装置が備えるメモリ装置によって受け取られた全
てのデータとを、動作していない演算処理装置（異常
系）が備えるメモリ装置へ転送し、正常系のメモリ装置
の記憶内容が完全に転送された時点で、両演算処理装置
を同一状態となるように一時的にリセット処理し、両演
算処理装置内において、オペレーティングシステムを再
起動することによって両系の同期化を行う。これに関連
する技術を開示した特許公報例として、特開平３−１８
２９５８号公報等が挙げられる。

【０００６】

【発明が解決しようとする課題】ところで、多重化され
耐障害性機能を有するコンピュータシステムは、たとえ
そのダウン時間（故障発生から、再度多重化動作を行な
うようになるまでの時間）がいかに短くとも極めて弊害
が大きく、プラント運営コスト等のコストを増大させて
しまうようなシステム、例えば、航空交通管制システム
や核処理プラントの制御等の各種の分野に使用される。
したがって、ダウン時間が長期化すればするほど、シス
テムダウンによってもたらされる実際の弊害や該弊害が
他のシステムの運営に与える潜在的な弊害は増大してし
まうことになる。

【０００７】しかしながら、上述した従来方式によれ
ば、同期化を行うために全演算処理装置をリセットし、
さらに、起動に時間を要するオペレーティングシステム
を再起動する処理を行なう必要があるために、システム
全体が長時間動作不能となる事態が発生してしまい、弊
害の増大を招いてしまうという問題があった。

【０００８】そこで、本発明の目的は、複数の演算処理
装置で構成された多重化コンピュータシステムにおい
て、障害から復旧した演算処理装置を再同期させる際
に、極力短時間内の動作停止で同期化させることを可能
とする多重化コンピュータシステムおよび障害回復方法
を提供することにある。

【０００９】

【課題を解決するための手段】前記目的を達成するため
に、以下のようなシステムが考えられる。

【００１０】すなわち、多重化コンピュータシステム
は、同一の演算処理を同期して行なう複数の演算処理装
置と、前記各演算処理装置に接続され再同期の処理を行
なう同期処理装置と、を備え、前記各演算処理装置は、
他の演算処理装置の、故障からの回復を検出する故障回
復検出手段と、前記故障回復検出手段が他の演算処理装
置の、故障からの回復を検出した場合および自演算処理
装置が故障から回復した場合に、それぞれ、予め定めら
れたアドレスに対するアクセス要求を、自演算処理装置
の同期処理装置に行なう手段と、前記アドレス要求に対
するアクセス許可に応じて、前記アドレスに対するアク
セスを行なうアクセス手段と、を備える。

【００１１】そして、同期処理装置は、前記正常動作す
る演算処理装置による前記アクセス要求と前記故障から
回復した演算処理装置による前記アクセス要求との時間
差が、予め定めた時間差以内である場合には、前記正常
動作する演算処理装置および前記故障から回復した演算
処理装置の双方のアクセス手段に、同時に、前記アクセ
ス許可を与える同期化手段を備える。

【００１２】

【００１３】

【００１４】

【００１５】また、以下のような障害回復方法も考えら
れる。

【００１６】すなわち、同一演算処理を同期して行なう
演算処理装置のいずれかが故障した場合、故障から回復
した演算処理装置を、他の演算処理装置の演算処理動作
に再同期させる障害回復方法であって、正常動作するい
ずれかの演算処理装置が、他の演算処理装置の故障及び
当該故障からの回復を検出した場合に、予め定められた
アドレスに対するアクセス要求を行なう処理と、故障か
ら回復した演算処理装置が、前記アドレスに対するアク
セス要求を行なう処理と、前記正常動作する演算処理装
置による前記アクセス要求と前記故障から回復した演算
処理装置によるアクセス要求との時間差が、予め定めた
時間差以内である場合には、前記正常動作する演算処理
装置及び前記故障から回復した演算処理装置に接続され
た同期処理装置が、前記正常動作する演算処理装置及び
前記故障から回復した演算処理装置に、同時に、前記ア
ドレス要求に対するアクセス許可を与える処理と、 を含
む。

【００１７】

【００１８】

【００１９】

【００２０】

【作用】複数の演算処理装置は、同一演算処理を同期し
て行なっており、各演算処理装置に接続された同期処理
装置は、再同期の処理を行なう。

【００２１】演算処理装置が備える故障検出手段は、他
演算処理装置の故障を検出する。

【００２２】なお、演算処理装置は、故障検出手段が他
の演算処理装置の故障及び当該故障からの回復を検出し
た場合に、予め定められたアドレスに対するアクセス要
求を、例えば、所定時間間隔で行なう。

【００２３】また、演算処理装置は、自演算処理装置が
故障から回復した場合、前記アドレスに対するアクセス
要求を行なう。

【００２４】さらに、演算処理装置が備えるアクセス手
段は、処理装置からのアクセス許可に対して、前記アド
レスに対するアクセスを行なう。

【００２５】そして、前記同期処理装置は、前記正常動
作する演算処理装置による前記アクセス要求と前記故障
から回復した演算処理装置による前記アクセス要求との
時間差が、予め定めた時間差以内である場合には、前記
正常動作する演算処理装置および前記故障から回復した
演算処理装置の双方のアクセス手段に、同時に、前記ア
クセス許可を与える。

【００２６】すなわち、両演算処理装置の動作タイミン
グを調整する。

【００２７】

【００２８】すなわち、再同期手段は、正常動作する演
算処理装置および故障から回復した演算処理装置が備え
るアクセス手段からのアクセスを同期化のための基準信
号とし、両演算処理装置の動作を再同期する。

【００２９】

【実施例】以下、本発明にかかる実施例を図面を参照し
て説明する。

【００３０】図１に、本発明にかかる多重化コンピュー
タシステム１０の構成図を示す。

【００３１】この多重化コンピュータシステム１０は、
クロック装置１９０とＡ系サブシステム２０ａとＢ系サ
ブシステム２０ｂとを有して構成され、さらに、両系サ
ブシステムと端末装置１７０とは、端末接続装置１８０
を介して接続されている。

【００３２】また、Ａ系サブシステム２０ａは、予め定
められた所定の演算処理を行なう演算処理装置３０ａ
と、複数の多重化バス制御装置１００ａ、１１０ａと複
数のＩ／Ｏ装置１６０ａとを少なくとも備えた構成を有
し、同様に、Ｂ系サブシステム２０ｂは、予め定められ
た所定の演算処理を行なう演算処理装置３０ｂと、複数
の多重化バス制御装置１００ｂ、１１０ｂと、複数のＩ
／Ｏ装置１６０ｂとを少なくとも備えた構成を有してい
る。

【００３３】両系の対応（同一の番号が付された）する
構成要素は、同一の機能を有しており、両系は、同一の
構成となっている。

【００３４】クロック装置１９０は、同一周波数、か
つ、同一位相を有するクロックを、Ａ系サブシステム２
０ａおよびＢ系サブシステム２０ｂに供給する装置であ
る。

【００３５】Ａ系サブシステム２０ａとＢ系サブシステ
ム２０ｂは、上述したように同一の構成であって、クロ
ック装置１９０によって供給されるクロックの周期にし
たがって、同一動作、即ち、同期動作を行っている。つ
まり、Ａ系サブシステム２０ａとＢ系サブシステム２０
ｂとは、同一の演算処理を行なう２重系動作を行なって
いる。

【００３６】端末装置１７０は、本装置をオペレータが
操作することによって、例えば、多重化コンピュータシ
ステム１０の保守操作を行なえる。

【００３７】ユーザーが、端末装置１７０を操作するこ
とによって、多重化コンピュータシステム１０に、予め
定められた処理を行なうように要求すると、多重化コン
ピュータシステム１０は、要求された処理をＡ系サブシ
ステム２０ａとＢ系サブシステム２０ｂの双方で同時に
実行する。このため、一方のサブシステムに故障が発生
して処理が停止したとしても、他方のサブシステムによ
り、処理が継続して実行され、要求した処理が行なわれ
ることになる。

【００３８】さらに詳細な構成を述べると、Ａ系サブシ
ステム２０ａは、さらに、複数のＩ／Ｏ装置１６０ａを
接続するＩ／Ｏバス１４０ａと、Ｉ／Ｏ装置１６０ａや
端末接続装置１８０をＩ／Ｏバス１４０ａに接続するＩ
／Ｏインターフェース１５０ａと、複数のＩ／Ｏ装置１
６０ａによるＤＭＡアクセス（Direct Memory Access)
を調停する機能を有するＩ／Ｏバス制御装置１３０ａ
と、Ｉ／Ｏバス制御装置１３０ａとＡ系の多重化バス制
御装置１００ａとＢ系の多重化バス制御装置１００ｂと
を接続する多重化バス１２０ａと、Ｉ／Ｏバス制御装置
１３０ｂとＡ系の多重化バス制御装置１１０ａとＢ系の
多重化バス制御装置１１０ｂとを接続する多重化バス１
２０ｂと、Ｉ／Ｏ装置１６０ａのＤＭＡアクセスと演算
処理装置３０ａのＰＩＯアクセスとを調停する多重化バ
ス制御装置１００ａと、Ｉ／Ｏ装置１６０ｂのＤＭＡア
クセスと演算処理装置３０ａのＰＩＯアクセスとを調停
する多重化バス制御装置１１０ａと、演算処理装置３０
ａと多重化バス制御装置１００ａと多重化バス制御装置
１１０ａを接続するシステムバス９０ａとを備えてい
る。

【００３９】なお、図を見れば分かるように、Ｂ系サブ
システム２０ｂもＡ系サブシステム２０ａと同一の構成
であるので、Ａ系サブシステム２０ａ側のみについて、
その構成を説明する。

【００４０】また、信号線１０５は、多重化バス制御装
置１００ａと多重化バス制御装置１００ｂとの間で、多
重化バス制御装置に与える制御信号を互いに送受信する
ための信号線であり、信号線１１５は、多重化バス制御
装置１１０ａと多重化バス制御装置１１０ｂとの間で、
多重化バス制御装置に与える制御信号を互いに送受信す
るための信号線である。

【００４１】また、演算処理装置３０ａは、供給される
クロックの同期にしたがって同一処理を行う２台のプロ
セッサ４０ａと５０ａと、メモリ装置６０ａと、系間イ
ンターフェイス８０ａと、所定のプログラムが内蔵され
ているＲＯＭ８８ａとを有して構成され、さらに、コン
トロールユニット７０ａには、システムバス９０ａが、
また、系間インターフェイス８０ａには、系間バス８５
が接続されている。

【００４２】コントロールユニット７０ａは、２台のプ
ロセッサ４０ａとプロセッサ４０５０ａとから出力され
る出力データを比較して、それらのデータが不一致なら
ばプロセッサ４０ａまたはプロセッサ５０ａにおいて、
エラーが発生したと判断するエラー検出機能、メモリ装
置６０ａのエラーをＥＣＣコードにより検出する機能、
および、システムバス９０ａの故障（エラー）をパリテ
ィチェックにより検出する機能を備えている。演算処理
装置３０ｂは、演算処理装置３０ａと同一の構成要素を
有しているため、演算処理装置３０ａと同様な機能を有
する。なお、本発明においては、エラー検出機能は本質
的なものではないので、その詳細な説明は省略すること
にする。

【００４３】また、演算処理装置３０ａと演算処理装置
３０ｂとが備える系間インターフェース８０ａと８０ｂ
は、サブシステムの動作状態等の情報を互いに交換する
ためのインターフェースとして機能する。系間インター
フェース８０ａと８０ｂとの間の情報の伝送は、系間バ
ス８５を介して行なわれる。

【００４４】信号線８８０ａは、系間インターフェース
８０ａがサブシステムの動作状態を、多重化バス制御装
置１００ａおよび多重化バス制御装置１１０ａに通知す
るための信号線であり、信号線８８０ｂは、系間インタ
ーフェース８０ｂがサブシステムの動作状態を、多重化
バス制御装置１００ｂおよび多重化バス制御装置１１０
ｂに通知するための信号線であり、両信号線は、同一の
役目を行なう。

【００４５】系間インターフェース８０ａ、８０ｂに
は、それぞれ、立ち上げ処理プログラムおよび障害回復
処理プログラムとを少なくとも、予め内蔵するＲＯＭ８
８ａ、８８ｂが備えられている。前記立ち上げ処理プロ
グラムは、サブシステムを起動するためのプログラムで
あり、サブシステムの起動時に実行される。また、前記
障害回復処理プログラムは、例えば、一方のサブシステ
ムに故障が発生したために動作が停止した場合、サブシ
ステムの故障部分を、システムの保守者であるユーザ等
が交換した後、処理を継続している他方のサブシステム
と再び同期動作を行わせる（これを「同期化」あるいは
「再同期」と称する）ために実行させるプログラムであ
る。なお、前記立ち上げ処理プログラム、障害回復処理
プログラムの実行開始は、例えば、端末装置１７０の操
作により指示すれば行なわれるように、システム構成を
行なっておけば良い。

【００４６】次に、図２を参照して、特に本発明の主要
部である系間インターフェース８０ａおよび系間インタ
ーフェース８０ｂ、さらには、その付随構成要素構成の
構成および動作を説明する。

【００４７】系間インターフェース８０ａは、Ａ系演算
処理装置３０ａおよびＢ系演算処理装置３０ｂの双方が
同期動作中であることを示すフラグである同期フラグ８
１ａと、Ｂ系の演算処理装置３０ｂがＡ系の演算処理装
置３０ａに対して同期化を要求していることを示すフラ
グである同期化要求フラグ８２ａと、Ａ系の演算処理装
置３０ａがＢ系の演算処理装置３０ｂに対して同期化を
要求していることを示すフラグである同期待ちフラグ８
３ａと、Ａ系の演算処理装置３０ａが故障したことを示
すフラグである故障フラグ８４ａと、Ａ系の演算処理装
置３０ａが障害からの復旧中であることを示すフラグで
ある復旧フラグ８９ａと、各種の論理演算素子とを有し
て構成される。

【００４８】信号線７３ａは、コントロールユニット７
０ａが、Ａ系の演算処理装置３０ａで発生したエラーを
検出したことを系間インターフェース８０ａに通知する
エラー検出信号を伝送する信号線であり、信号線８６ａ
は、Ａ系の演算処理装置３０ａおよびＢ系の演算処理装
置３０ｂの双方が同期化を試みる状態であることを、系
間インターフェース８０ａが多重化バス制御装置１００
ａと１１０ａに通知する同期化モード信号を送信する信
号線であり、さらに、信号線１０８ａは、多重化バス制
御装置１００ａまたは１１０ａが、系間インターフェー
ス８０ａに、同期化の成功を通知する同期化成功信号を
伝送する信号線である。

【００４９】系間インターフェース８０ｂも同様な構成
である。

【００５０】故障フラグ８４ａは、信号線７３ａ上のエ
ラー検出信号７３ａがアサートされるとセットされ、プ
ロセッサ４０ａ、５０ａによるレジスタライト動作によ
ってリセットされる。

【００５１】同様に、故障フラグ８４ｂは、信号線７３
ｂ上のエラー検出信号がアサートされるとセットされ、
プロセッサ４０ｂ、５０ｂによるレジスタライト動作に
よって、リセットされる。

【００５２】同期フラグ８１ａは、同期化要求フラグ８
２ａと同期待ちフラグ８３ａがセットされている場合で
あって、同期化成功信号１０８ａがアサートされるとセ
ットされる。ここで各種フラグのセットとは、各フラグ
の内容として、例えば、デジタル信号「１」が格納され
た状態、また、リセットとは、各フラグの内容として、
デジタル信号「０」が格納された状態に対応すると考え
れば良い。また、そのように、セット、リセット動作が
行なわれる。

【００５３】本実施例では、ＯＲゲートは、リセットス
イッチとして機能する、即ち、ＯＲゲート出力（出力
「１」の状態）によってリセット動作が行なわれ、ＡＮ
Ｄゲートは、セットスイッチとして機能する、即ち、Ａ
ＮＤゲート出力（出力「１」の状態）によってリセット
動作が行なわれるものとする。

【００５４】同様に、同期フラグ８１ｂは、同期化要求
フラグ８２ｂと同期待ちフラグ８３ｂがセットされてい
る場合であって、同期化成功信号１０８ｂがアサートさ
れるとセットされる。

【００５５】故障フラグ８４ａまたは８４ｂがセットさ
れると、同期フラグ８１ａと８１ｂの双方ともがリセッ
トされる。同期化要求フラグ８２ｂと同期待ちフラグ８
３ａと復旧フラグ８９ａとは、プロセッサ４０ａ、５０
ａによるレジスタライト動作によって、セット／リセッ
トされる。

【００５６】同様に、同期化要求フラグ８２ａと同期待
ちフラグ８３ｂと復旧フラグ８９ｂとは、プロセッサ４
０ｂ、５０ｂによるレジスタライト動作でセット／リセ
ットされる。

【００５７】プロセッサ４０ａ、５０ａと４０ｂ、５０
ｂは、図２に示す総てのフラグの状態をレジスタリード
動作により調べることが可能である。

【００５８】同期化モード信号８６ａは、同期化要求フ
ラグ８２ａと同期待ちフラグ８３ａとがセットさるとア
サートされ、同期化要求フラグ８２ａ、または、同期待
ちフラグ８３ａがリセットされるとネゲートされる。同
様に、同期化モード信号８６ｂは、同期化要求フラグ８
２ｂと同期待ちフラグ８３ｂとがセットさるとアサート
され、同期化要求フラグ８２ｂ、または、同期待ちフラ
グ８３ｂがリセットされるとネゲートされる。

【００５９】このような動作によって、故障の検出を行
ない、同期化を行なうために多重化制御装置側に同期化
モード信号を出力し、同期化が成功した場合には、多重
化制御装置側から同期化成功信号を受信する処理を行な
うことができる。

【００６０】次に、図３に、本発明にかかる多重化バス
制御装置１００ａおよび１００ｂ、さらに、その周辺構
成要素の構成図を示す。

【００６１】多重化バス制御装置１００ａは、アドレス
／データバッファ１０１ａと、演算処理装置３０ａおよ
びＩ／Ｏバス制御装置１３０ａ間のアクセスを調停する
調停手段１０２ａと、演算処理装置３０ａと演算処理装
置３０ｂの同期化を行う同期化手段１０３ａとを有して
構成される。

【００６２】同期化手段１０３ａと系間インターフェイ
ス８０ａとは、前述した、信号線８６ａ、信号線１０８
ａによって接続されており、それぞれの信号線に対応す
る信号が送受信されている。

【００６３】また、図３に示す信号線９１ａと信号線９
２ａと信号線９３ａは、それぞれシステムバス９０ａを
構成する信号線であり、信号線９１ａは、アドレス／デ
ータ情報を伝送する信号線であるアドレス／データ線、
信号線９２ａは、演算処理装置３０ａから多重化バス制
御装置１００ａへのアクセス要求信号を伝送する信号
線、信号線９３ａは、多重化バス制御装置１００ａから
演算処理装置３０ａへのアクセス許可信号を伝送する信
号線である。

【００６４】また、信号線１２１ａと信号線１２２ａと
信号線１２３ａは、それぞれシステムバス９０ａを構成
する信号線であり、信号線１２１ａは、アドレス／デー
タ情報を伝送する信号線であるアドレス／データ線と、
信号線１２２ａは、Ｉ／Ｏバス制御装置１３０ａから多
重化バス制御装置１００ａへのアクセス要求信号を伝送
する信号線、信号線１２３ａは、多重化バス制御装置１
００ａからＩ／Ｏバス制御装置１３０ａへのアクセス許
可信号を伝送する信号線である。

【００６５】信号線１０６ａは、調停手段１０２ａが演
算処理装置３０ａにアクセス権を与えることを決定した
ことを示すアクセス可能信号を、Ｂ系に伝送する信号線
である。多重化バス制御装置１００ａは、演算処理装置
３０ａおよびＩ／Ｏバス制御装置１３０ａから、アクセ
ス要求を行なうためにアクセス要求信号が出力される
と、調停手段１０２ａによって、アクセス要求の調停を
行う。

【００６６】調停手段１０２ａが、演算処理装置３０ａ
にアクセス権を与えることを決定した場合、調停手段１
０２ａは、アクセス可能信号（１０６ａ）をアサートす
る。

【００６７】アクセス可能信号（１０６ａ）がアサート
されると、同期化手段１０３ａは、後に説明する制御動
作によって、アクセス許可信号（信号線９３ａ）をアサ
ートする。そして、調停手段１０２ａは、アクセス許可
信号９３ａがアサートされると、アクセス可能信号１０
６ａをネゲートする。

【００６８】一方、調停手段１０２ａがＩ／Ｏバス制御
装置１３０ａにアクセス権を与えることを決定した場
合、調停手段１０２ａは、アクセス許可信号（１２３
ａ）をアサートする。

【００６９】なお、多重化バス制御装置１００ｂ、１１
０ａおよび１１ｂも、上述したような、多重化バス制御
装置１００ａと同様の動作を行なう。

【００７０】また、演算処理装置３０ａと演算処理装置
３０ｂとが同期動作中であれば、多重化バス制御装置１
００ａと多重化バス制御装置１００ｂの動作も同期して
行なわれる。多重化バス制御装置１００ａと多重化バス
制御装置１００ｂは、システムの立ち上げ時に、それぞ
れ、プライマリ・モードとセカンダリ・モードに設定さ
れる。プライマリ・モードでは、多重化バス１２０ａに
よる信号の入出力が可能な状態である。また、セカンダ
リ・モードは、多重化バス１２０ａからの、信号の入力
のみが可能状態であり、多重化バス１２０ａへの、信号
の出力は不可能である。

【００７１】すなわち、演算処理装置３０ａと演算処理
装置３０ｂの双方の装置から、同時にＩ／Ｏバス制御装
置１３０ａへアクセスを行なう場合、実際には、演算処
理装置３０ａのみがアクセス動作を行ない、Ｉ／Ｏバス
制御装置１３０ａから、演算処理装置３０ａと演算処理
装置３０ｂへのアクセスは同時に行われる。

【００７２】以上のように、多重化バス制御装置は、演
算装置およびＩ／Ｏバス制御装置からのアクセス要求の
調停、調停手段が自系の演算処理装置にアクセス権を与
えることを、他系に伝える動作、演算処理装置へのアク
セス許可信号を伝送する動作等を行なう。

【００７３】次に図４に、同期化手段１０３ａの構成を
示す。同期化手段１０３ａは、コントロール部１０３１
ａとタイマー部１０３２ａとを有して構成される。

【００７４】タイマー部１０３２ａは、調停手段１０２
ａがアクセス可能信号１０６ａをアサートしてから、予
めユーザーが設定したタイムアウト時間内に、調停手段
１０２ｂがアクセス可能信号１０６ｂをアサートしなか
ったことをコントロール部１０３１ａに通知する機能を
有する。

【００７５】すなわち、タイマー部１０３２ａは、アク
セス可能信号１０６ａがアサートされると内蔵する、時
間を計測する機能を有する時間計測手段（図示せず）を
起動し、起動時から予め定めたタイムアウト時間が経過
するとタイムアウト信号（１０３３ａ）をアサートし、
また、アクセス可能信号１０６ｂがアサートされると、
前記時間計測手段がリセットされる。タイムアウト時間
の設定は、タイマー部１０３２ａが備えるレジスタへの
書き込み操作によって行うことができるようにしておけ
ばよい。

【００７６】コントロール部１０３１ａは、同期化モー
ド信号（８６ａ）、アクセス可能信号（１０６ａ）、ア
クセス可能信号（１０６ｂ）、および、タイマー部１０
３２ａからのタイムアウト信号（１０３３ａ）を入力
し、これらの入力信号に基いて、アクセス許可信号（９
３ａ）と同期化成功信号（１０８ａ）を出力する処理を
行なう。

【００７７】コントロール部１０３１ａは、各種の論理
素子の組み合わせ回路で実現でき、コントロール部１０
３１ａにおける具体的な制御動作の態様は、以下に示す
ものがある。

【００７８】（１）第１のケース：同期化モード信号８
６ａがアサートされていない場合には、アクセス可能信
号（１０６ａ）がアサートされると、コントロール部１
０３１ａは、アクセス許可信号９３ａのみをアサートす
る。

【００７９】（２）第２のケース：同期化モード信号
（８６ａ）がアサートされ、かつ、アクセス可能信号
（１０６ａ）とアクセス可能信号（１０６ｂ）がアサー
トされた場合、コントロール部（１０３１ａ）は、アク
セス許可信号（９３ａ）と同期化成功信号（１０８ａ）
をアサートする。

【００８０】（３）第３のケース：同期化モード信号
（８６ａ）がアサートされ、かつ、アクセス可能信号
（１０６ａ）とタイムアウト信号（１０３３ａ）がアサ
ートされた場合、コントロール部（１０３１ａ）は、ア
クセス許可信号９３ａのみをアサートする。

【００８１】以上のように、同期化手段は、各種の信号
に基づいて同期化成功信号（１０８ａ）をアサートし、
該信号を系間インターフェイスに伝える機能を有する。

【００８２】次に、図５に、Ｂ系演算処理装置３０ｂに
エラーが発生した場合の、障害回復処理プログラムの実
行による障害回復動作を説明するためのフローチャート
を示す。

【００８３】図中、左側には、Ａ系演算処理装置におけ
る動作、右側には、Ｂ系演算処理装置における動作を示
す。

【００８４】まず、Ｂ系演算処理装置３０ｂにおいてエ
ラー（故障の発生）が検出されると（ステップ５０１
０）、エラー検出信号（７３ｂ）がアサートされ、故障
フラグ８４ｂがセットされる（ステップ５０２０）。

【００８５】さらに、ステップ５０３０において、同期
フラグ８１ａと８１ｂがリセットされる。

【００８６】そして、Ｂ系演算処理装置３０ｂは、処理
を停止し（ステップ５０４０）、Ａ系演算処理装置３０
ａが、単独で処理を継続することになる。この時点で、
２重系動作が行なわれなくなる。

【００８７】システムの保守管理を行なうユーザーは、
Ｂ系演算処理装置３０ｂの故障部分、例えば、故障した
プロセッサやメモリ等を、正常動作する同一の機能を有
するデバイスと交換する作業を行ない（ステップ５０５
０）、作業完了後に、端末装置１７０の操作等によっ
て、Ｂ系演算処理装置３０ｂを起動する（ステップ５０
６０）。

【００８８】なお、Ｂ系演算処理装置３０ｂの起動は、
端末装置１７０の操作により行なえるようにシステムを
構成してもよいし、Ｂ系演算処理装置３０ｂに起動スイ
ッチを設け、この起動スイッチの操作によって、起動操
作に対応した処理を行なうプログラムを実行するように
しておいてもよい。

【００８９】さて、Ｂ系演算処理装置３０ｂは、起動操
作が行なわれると、ＲＯＭ８８ｂに内蔵してある、初期
化プログラムの実行により、プロセッサ４０ｂ、５０ｂ
が備えるキャッシュメモリやメモリ装置６０ｂの記憶内
容等をクリアするとともに、故障フラグ８４ｂをリセッ
トし、復旧フラグ８９ａをセットする（ステップ５０７
０）。

【００９０】一方、Ａ系演算処理装置３０ａのプロセッ
サ４０ａ、５０ａは、例えば、通常行なっている処理の
合間をみて、Ｂ系の故障フラグ８４ｂの内容を適宜リー
ドして監視する動作を行なっている（ステップ５０８
０）。もちろん、所定時間間隔で故障フラグ８４ｂの内
容をリードして監視する動作を行なうようにしても良
い。

【００９１】そして、故障フラグ８４ｂがリセットされ
た場合（５０９０）、メモリ装置６０ａの内容を、メモ
リ装置６０ｂにコピーするメモリコピー処理を行う（ス
テップ５１００）。

【００９２】メモリコピー処理とは、プロセッサ４０
ａ、５０ａが、メモリ装置６０ａを一定領域単位に所定
時間間隔でリードし、リードした内容を、コントロール
ユニット７０ａ、システムバス９０ａ、多重化バス制御
装置１００ａと１１０ａ、多重化バス１２０ａと１２０
ｂを介し、さらに、多重化バス制御装置１００ｂと１１
０ｂ、システムバス９０ｂ、コントロールユニット７０
ｂを介して、メモリ装置６０ｂにライトする処理であ
る。

【００９３】このような処理によって、両系の同期化の
ための準備が行なわれる。

【００９４】また、コントロールユニット７０ａは、メ
モリコピーを開始してから、Ａ系演算処理装置３０ａと
Ｂ系演算処理装置３０ｂの同期化が成功するまで、プロ
セッサ４０ａ、５０ａまたはＩ／Ｏ装置１６０ａから、
メモリ装置６０ａへのライトデータも上記の経路によっ
て、メモリ装置６０ｂにライトする機能を有する。

【００９５】以上の処理により、メモリ装置６０ｂの記
憶内容と、メモリ装置６０ａの記憶内容とが一致する。

【００９６】次に、プロセッサ４０ａ、５０ａが、メモ
リ装置６０ａの全記憶領域のリード動作を完了すると、
即ち、メモリ装置６０ａの全記憶内容をメモリ装置６０
ｂにライトすると、プロセッサ４０ａ、５０ａは、同期
化タスクを実行する（ステップ５１１０）。

【００９７】同期化タスクは、Ａ系演算処理装置３０ａ
とＢ系演算処理装置３０ｂを再同期させるための処理で
ある。プロセッサ４０ａ、５０ａは、故障していないた
め、通常処理の合間をみて同期化タスクを実行すればよ
いが、１回目の同期化タスク実行で同期化を実現できる
とは限られないため、２回以上、同期化タスクを実行す
る場合もある（ステップ５１２０等）。このような、リ
トライ処理を行なうようにプログラミングしておけばよ
い。

【００９８】例えば、予め定めた所定時間内に同期化が
実現しない場合、自動的にリトライ処理を行なうように
してもよい。

【００９９】この２回目以降の同期化タスクは、連続し
て実行する必要はなく、通常処理の合間に実行すればよ
い。上記の同期化タスクは、後述するように、他系の同
期要求フラグをセットする処理を含んでおり、この処理
によって、プロセッサ４０ａ、５０ａは、同期化タスク
の実行時に、同期要求フラグ８２ｂをセットする。

【０１００】また、Ｂ系のプロセッサ４０ｂ、５０ｂ
は、同期要求フラグ８２ｂの内容を定期的にリードして
おり（ステップ５１３０）、同期要求フラグ８２ｂがセ
ットされると（５１４０）、プロセッサ４０ｂ、５０ｂ
も同期化タスクを実行する（ステップ５１５０）。

【０１０１】同期化タスクによってＡ系演算処理装置３
０ａとＢ系演算処理装置３０ｂが同期化すると、Ａ系プ
ロセッサ４０ａ、５０ａおよびＢ系プロセッサ４０ｂ、
５０ｂは同期化タスクを終了し（ステップ５１６０）、
通常処理を開始する。

【０１０２】このような一連の処理によって、一方の系
に障害が発生しても、他系に障害回復動作のための過大
な処理時間を要求しないで障害回復を行ない、再同期を
行なうことができる。

【０１０３】図６は、同期化タスクの動作内容を表わす
フローチャートである。

【０１０４】まず、Ａ系の演算処理装置３０ａにおいて
同期化タスクが実行されると、プロセッサ４０ａ、５０
ａによって、（他系）同期化要求フラグ８２ｂおよび
（自系）同期化待ちフラグ８３ａをセットする（ステッ
プ６０１０）。

【０１０５】さらに、Ｂ系の演算処理装置３０ｂが同期
化タスクを実行することによって、同期化要求フラグ８
２ａがセットされたならば、系間インターフェース８０
ａは、同期化モード信号８６ａをアサートする。次に、
特定のアドレスに対するアクセスである、ＰＩＯアクセ
スを発行する（ステップ６０２０）。

【０１０６】ここで、特定のアドレスとは、同期化タス
クのプログラムにおいて、予め指定した多重化バス制御
装置の内部レジスタのアドレスやＩ／Ｏ装置におけるア
ドレス等である。

【０１０７】アクセス先を指定しておく理由は、Ａ系の
演算処理装置３０ａによるＰＩＯアクセスと、Ｂ系の演
算処理装置３０ｂによるＰＩＯアクセスとの、アクセス
時間を等しくするためである。

【０１０８】なお、Ａ系およびＢ系が、アクセスするア
ドレスは、完全に一致させるのが好ましいが、例えば、
所定のエリアが有するアドレス（アドレスの値に幅があ
る）をアクセスするようにしてもよい。

【０１０９】また、演算処理装置以外のシステム構成部
を、複数に分割し、各分割部分に前記特定アドレスを格
納しておき、いずれかの特定アドレスを用いて本発明に
かかる処理を行なうようにしてもよい。

【０１１０】ＰＩＯアクセスにおいて、Ａ系の演算処理
装置３０ａは、アクセス要求信号９２ａをアサートす
る。そして、調停手段１０２ａは、アクセス要求信号９
２ａに対し、アクセス可能信号１０６ａをアサートす
る。同期化手段１０３ａは、前述したように、アクセス
許可信号９３ａをアサートと、条件が満足すれば同期化
成功信号１０８ａもアサートする。

【０１１１】そして、同期化成功信号１０８ａがアサー
トされると同期フラグ８１ａが、セットされる。プロセ
ッサ４０ａ、５０ａは、ＰＩＯアクセスが完了した後
に、同期フラグ８１ａの内容を調べる（ステップ６０３
０）。

【０１１２】そして、同期フラグ８１ａがセットされて
いれば（Ｙｅｓ）、（他系）同期化要求フラグ８２ｂ
と、（自系）同期待ちフラグ８３ａと、（自系）復旧フ
ラグ８９ａをリセットして（ステップ６０４０）、同期
化タスクの処理を終了する。

【０１１３】一方、同期フラグ８１ａがセットされてい
なければ（Ｎｏ）、復旧フラグ８９ａの内容を調べ（ス
テップ６０５０）、復旧フラグ８９ａがセットされてい
れば（Ｙｅｓ）、再び、ＰＩＯアクセスを発行し（６０
２０）、復旧フラグ８９ａがセットされていなければ
（Ｎｏ）、（他系）同期化要求フラグ８２ｂと、（自
系）同期待ちフラグ８３ａと、（自系）復旧フラグ８９
ａをリセットして（ステップ６０４０）同期化タスクの
処理を終了する。

【０１１４】なお、上記動作例では、特定アドレスに対
する（ＰＩＯ）アクセス動作が許可されて、ＰＩＯアク
セスが実際に行なわれることによって、両演算装置の再
同期を行なうもの、すなわち、実際のＰＩＯアクセスを
基準信号として、同期化を行なっているが、特定のアド
レスに対するアクセス許可信号９３ａ、９３ｂが生成さ
れる際、これらの許可信号を、両演算装置の再同期を行
なうための基準信号として、両演算装置の動作のタイミ
ング調整を行なっても良い。

【０１１５】以上に説明してきた動作により、同期化タ
スクの処理が実行される。

【０１１６】図７は、同期化タスクによって、Ａ系の演
算処理装置３０ａとＢ系の演算処理装置３０ｂが行なう
同期化までの動作の変化状態を示した図である。

【０１１７】図中、左側は、Ａ系のプロセッサ４０ａ、
５０ａ、多重化バス制御装置１００ａ、系間インターフ
ェイス８０ａの動作状態の変化を示し、右側は、Ｂ系の
系間インターフェイス８０ｂ、多重化バス制御装置１０
０ｂ、プロセッサ４０ｂ、５０ｂの動作状態の変化を示
す。

【０１１８】Ａ系のプロセッサ４０ａ、５０ａが、同期
化タスクを起動すると（７０１０）、同期化要求フラグ
８２ｂおよび同期待ちフラグ８３ａをセットする（７０
２０）。

【０１１９】Ｂ系のプロセッサ４０ｂ、５０ｂは、定期
的に同期化要求フラグ８２ｂの内容をリードしており
（７０３０）、同期化要求フラグ８２ｂがセットされて
いると同期化タスクを起動する（７０４０）。

【０１２０】Ａ系のプロセッサ４０ａ、５０ａは、多重
化バス制御装置１００ａにＰＩＯアクセスを要求するが
（７０５０）、Ｂ系のプロセッサ４０ｂ、５０ｂによる
同期化要求フラグ８２ａおよび同期待ちフラグ８３ｂの
セット（７０６０）が遅れると、系間インターフェース
８０ａは同期化モード信号８６ａをアサートしないの
で、多重化バス制御装置１００ａは、アクセス許可信号
９３ａだけをアサートする（７０７０）。

【０１２１】また、Ａ系のプロセッサ４０ａ、５０ａ
は、アクセス許可信号９３ａがアサートされるとＰＩＯ
アクセスを実行する（７０８０）。

【０１２２】Ｂ系の系間インターフェース８０ｂの同期
化要求フラグ８２ｂと同期待ちフラグ８３ｂはセットさ
れているので、Ｂ系の系間インターフェース８０ｂは、
同期化モード信号８６ｂをアサートする（７０９０）。

【０１２３】Ｂ系のプロセッサ４０ｂ、５０ｂは、多重
化バス制御装置１００ｂにＰＩＯアクセスを要求するが
（７１００）、同期化モード信号８６ｂがアサートされ
ているので、多重化バス制御装置１００ｂは、多重化バ
ス制御装置１００ａがアクセス可能信号１０６ａをアサ
ートするか、系間インターフェース８０ｂが同期化モー
ド信号８６ｂをネゲートするか、同期化手段１０３ｂの
タイマー部１０３２ｂがタイムアウトを通知するまで、
アクセス許可信号９３ｂおよび同期化成功信号１０８ｂ
のいずれもアサートしない（７１１０）。

【０１２４】Ａ系のプロセッサ４０ａ、５０ａは、ＰＩ
Ｏアクセス終了後、同期フラグ８１ａの内容をリード
し、同期フラグ８１ａがセットされていないと、同期化
要求フラグ８２ｂおよび同期待ちフラグ８３ａをリセッ
トして（７１２０）、同期化タスクを終了し（７１３
０）、通常処理のタスクを起動する（７１４０）。

【０１２５】また、系間インターフェース８０ｂは、同
期化要求フラグ８２ｂがリセットされると同期化モード
信号８６ｂをネゲートする（７１５０）。多重化バス制
御装置１００ｂは、同期化モード信号８６ｂがネゲート
されると、アクセス許可信号９３ｂだけをアサートする
（７１６０）。

【０１２６】Ｂ系のプロセッサ４０ｂ、５０ｂは、アク
セス許可信号９３ｂがアサートされると、ＰＩＯアクセ
スを実行する（７１７０）。プロセッサ４０ｂ、５０ｂ
は、ＰＩＯアクセス終了後に同期フラグ８１ｂの内容を
リードし、同期フラグ８１ｂがセットされていなけれ
ば、再度ＰＩＯアクセス要求を試みる（７１８０）。

【０１２７】Ａ系のプロセッサ４０ａ、５０ａは、切り
の良い時に（例えば、１つのサブルーチンに対する処理
の終了後等）通常処理のタスクを終了させ（７１９
０）、再度同期化タスクを起動する（７２００）。

【０１２８】以下、再度の同期化タスクの起動処理に対
する、各構成要素の動作について説明する。

【０１２９】Ａ系のプロセッサ４０ａ、５０ａが、同期
化要求フラグ８２ｂおよび同期待ちフラグ８３ａをセッ
トすると（７２１０）、同期化要求フラグ８２ａおよび
同期待ちフラグ８３ｂは、既にセットされているので、
系間インターフェース８０ａと８０ｂは、同期化モード
信号（８６ａ）と同期化モード信号（８６ｂ）をアサー
トする（７２２０）。

【０１３０】そして、Ａ系のプロセッサ４０ａ、５０ａ
が、多重化バス制御装置１００ａに対し、ＰＩＯアクセ
スを要求すると（７２３０）、多重化バス制御装置１０
０ａは、アクセスの調停結果として、アクセス可能信号
（１０６ａ９をアサートする（７２４０）。

【０１３１】この時、多重化バス制御装置１００ａの同
期化手段１０３ａは、多重化バス制御装置１００ｂがア
クセス可能信号（１０６ｂ）をアサートするか、タイマ
ー部１０３２ａがタイムアウトを通知するまで、アクセ
ス許可信号（９３ａ）および同期化成功信号（１０８
ａ）のいづれもアサートしない。

【０１３２】さて、Ｂ系のプロセッサ４０ｂ、５０ｂ
が、多重化バス制御装置１００ｂに対し、ＰＩＯアクセ
スを要求すると（７２５０）、多重化バス制御装置１０
０ｂは、アクセスの調停結果として、アクセス可能信号
（１０６ｂ）をアサートする（７２６０）。

【０１３３】この時、多重化バス制御装置１００ａの同
期化手段１０３ａと多重化バス制御装置１００ｂの同期
化手段１０３ｂとは、アクセス許可信号（９３ａ）とア
クセス許可信号（９３ｂ）、および、同期化成功信号
（１０８ａ）と同期化成功信号（１０８ｂ）のすべてを
同時にアサートする（７２７０）。

【０１３４】そして、アクセス許可信号（９３ａ）とア
クセス許可信号（９３ｂ）が同時にアサートされると、
Ａ系のプロセッサ４０ａ、５０ａとＢ系のプロセッサ４
０ｂ、５０ｂは、同時にＰＩＯアクセスを実行する（７
２８０）。

【０１３５】さらに、同期化成功信号（１０８ａ）と同
期化成功信号（１０８ｂ）とがアサートされると、系間
インターフェース８０ａと系間インターフェース８０ｂ
は、同期フラグ８１ａと同期フラグ８１ｂとをセットす
る（７２９０）。

【０１３６】次に、Ａ系のプロセッサ４０ａ、５０ａ
と、Ｂ系のプロセッサ４０ｂ、５０ｂとは、ＰＩＯアク
セス終了後に、それぞれ自系の同期フラグ８１ａ、同期
フラグ８１ｂの内容をリードし、同期フラグ８１ａ、８
１ｂがセットされていると、同期化要求フラグ８２ａ、
同期化要求フラグ８２ｂ、同期待ちフラグ８３ａ、同期
待ちフラグ８３ａ、および、復旧フラグ８９ａ、復旧フ
ラグ８９ｂをリセットして（７３００）、同期化タスク
の処理を終了し（７３１０）、通常処理のタスクを起動
する（７３２０）。以後、Ａ系の演算処理装置３０ａと
Ｂ系の演算処理装置３０ｂは同期動作を行うことにな
る。

【０１３７】なお、以上の説明においては、主として２
重系の動作にを行なうシステムについて説明してきた
が、３重系以上の多重化コンピュータシステムについて
も本発明を適用できることは、いうまでもない。

【０１３８】以上説明してきたように、ＰＩＯアクセス
を行なう際に、演算処理装置は、アクセス要求に対する
信号であるアクセス許可信号を受け取るまでアクセス許
可待ち状態であることを利用し、さらに、演算処理装置
３０ａ、３０ｂに、ＰＩＯアクセスのアクセス許可信号
９３ａ、９３ｂを同時にアサートすることにより、演算
処理装置３０ａ、３０ｂにＰＩＯアクセスを同時に実行
させて、演算処理装置３０ａ、３０ｂの同期化を実現す
ることを可能にする。

【０１３９】このため、従来のように同期化のためのリ
セット動作等を不要とし、極めて短時間内のの通常動作
の停止で、両装置の同期化を実現できることになる。さ
らに、本発明によれば、従来のように、複数の演算処理
装置を同期化するための特別なリセット手段を設ける必
要ななく、通常のシステム構成に、複数種類のフラグと
単純な組み合わせ回路を有した手段を備えることにより
簡単に構成でき、同期化を行なうための手段を設ける際
のコスト増加も低減できる。

【０１４０】

【発明の効果】本発明によれば、複数の演算処理装置で
構成された耐障害性機能を有するコンピュータシステム
において、所定のアドレスをアクセスした応答信号を複
数の演算処理装置に同時に送信することにより、障害か
ら復旧した演算処理装置の再同期化を行なう構成にする
ことによって、同期化を行なうためのシステムリセット
を不要とし、極めて短時間内の動作停止によって再同期
化を行なえ、迅速な再同期処理を行なうことを可能にす
る。

【０１４１】また、同期化を行なうための手段を設ける
際のコスト増加も低減できる。

【図面の簡単な説明】

【図１】本発明にかかる実施例の構成図である。

【図２】本発明にかかる実施例の構成図である。

【図３】本発明にかかる実施例の構成図である。

【図４】本発明にかかる実施例の構成図である。

【図５】障害回復処理を示すフローチャート図である。

【図６】同期化タスクを示すフローチャート図である。

【図７】同期化処理を示すフローチャート図である。

【符号の説明】

４０ａ…プロセッサ、４０ｂ…プロセッサ、５０ａ…プ
ロセッサ、５０ｂ…プロセッサ、６０ａ…メモリ装置、
６０ｂ…メモリ装置、７０ａ…コントロールユニット、
７０ｂ…コントロールユニット、８０ａ…系間インター
フェース、８０ｂ…系間インターフェース、８８ａ…障
害回復プログラム格納用ＲＯＭ、８８ｂ…障害回復プロ
グラム格納用ＲＯＭ、９０ａ…システムバス、９０ｂ…
システムバス、１００ａ…多重化バス制御装置、１１０
ａ…多重化バス制御装置、１００ｂ…多重化バス制御装
置、１１０ｂ…多重化バス制御装置、１２０ａ…多重化
バス、１２０ｂ…多重化バス、１３０ａ…Ｉ／Ｏバスア
ダプタ、１３０ｂ…Ｉ／Ｏバスアダプタ、１４０ａ…Ｉ
／Ｏバス、１４０ｂ…Ｉ／Ｏバス、１５０ａ…Ｉ／Ｏイ
ンターフェース、１５０ｂ…Ｉ／Ｏインターフェース、
１５２ａ…Ｉ／Ｏインターフェース、１５２ｂ…Ｉ／Ｏ
インターフェース、１６０ａ…Ｉ／Ｏ装置、１６０ｂ…
Ｉ／Ｏ装置、１７０…端末装置

フロントページの続き (72)発明者 宮崎 直人 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 高谷 壮一 茨城県日立市大みか町五丁目２番１号 株式会社 日立製作所 大みか工場内 (56)参考文献 特開 平６−324901（ＪＰ，Ａ) 特開 昭63−196901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/16 - 15/177 G06F 11/16 - 11/20

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】同一の演算処理を同期して行なう複数の演
   算処理装置と、 前記各演算処理装置に接続され再同期の処理を行なう同
   期処理装置と、 を備え、 前記各演算処理装置は、 他の演算処理装置の、故障からの回復を検出する故障回
   復検出手段と、 前記故障回復検出手段が他の演算処理装置の、故障から
   の回復を検出した場合および自演算処理装置が故障から
   回復した場合に、それぞれ、予め定められたアドレスに
   対するアクセス要求を行なう手段と、 前記アドレス要求に対するアクセス許可に応じて、前記
   アドレスに対するアクセスを行なうアクセス手段と、 を備え、 前記同期処理装置は、 前記正常動作する演算処理装置による前記アクセス要求
   と前記故障から回復した演算処理装置による前記アクセ
   ス要求との時間差が、予め定めた時間差以内である場合
   には、前記正常動作する演算処理装置および前記故障か
   ら回復した演算処理装置の双方のアクセス手段に、同時
   に、前記アクセス許可を与える同期化手段を備える、 ことを特徴とする多重化コンピュータシステム。
2. 【請求項２】同一演算処理を同期して行なう演算処理装
   置のいずれかが故障した場合、故障から回復した演算処
   理装置を、他の演算処理装置の演算処理動作に再同期さ
   せる障害回復方法であって、 正常動作するいずれかの演算処理装置が、他の演算処理
   装置の、故障からの回復を検出した場合に、予め定めら
   れたアドレスに対するアクセス要求を行なう処理と、 故障から回復した演算処理装置が、前記アドレスに対す
   るアクセス要求を行なう処理と、 前記正常動作する演算処理装置による前記アクセス要求
   と前記故障から回復した演算処理装置によるアクセス要
   求との時間差が、予め定めた時間差以内である場合に
   は、前記正常動作する演算処理装置及び前記故障から回
   復した演算処理装置に接続された同期処理装置が、前記
   正常動作する演算処理装置及び前記故障から回復した演
   算処理装置に、同時に、前記アドレス要求に対するアク
   セス許可を与える処理と、 を含むことを特徴とする障害回復方法。
3. 【請求項３】請求項１記載の多重化コンピュータシステ
   ムにおいて、 前記各演算処理装置は、 前記複数の演算処理装置のいずれかの演算処理装置が故
   障した場合には、同期フラグをリセットし、前記正常動
   作する演算処理装置による前記アクセス要求と前記故障
   から回復した演算処理装置によるアクセス要求との時間
   差が前記予め定めた時間差以内である場合には、前記同
   期フラグをセットする同期フラグ設定部を備えることを
   特徴とする多重化コンピュータシステム。
4. 【請求項４】請求項１記載の多重化コンピュータシステ
   ムにおいて、 前記各演算処理装置は、 他の演算処理装置から同期化を行なうことを要求されて
   いることを示すフラグである同期化要求フラグを設定す
   る同期化要求フラグ設定部と、 自演算処理装置が前記他の演算処理装置に同期化を行な
   うことを要求することを示すフラグである同期化待ちフ
   ラグを設定する同期化待ちフラグ設定部と、 を備え、 前記各演算処理装置の、前記アクセス要求を行う手段
   は、 前記同期化要求フラグ設定部および前記同期化待ちフラ
   グ設定部の双方にフラグが設定されている場合に、前記
   アドレスに対するアクセス要求を行うことを特徴とする
   多重化コンピュータシステム。
5. 【請求項５】請求項４記載の多重化コンピュータシステ
   ムにおいて、 前記同期処理装置は、 前記同期化要求フラグ設定部および前記同期化待ちフラ
   グ設定部の双方にフラグが設定されている場合であっ
   て、全演算処理装置に対してアクセス許可を与える際
   に、全演算処理装置に同期化が成功した旨を報告する手
   段を備えることを特徴とする多重化コンピュータシステ
   ム。
6. 【請求項６】請求項１記載の多重化コンピュータシステ
   ムにおいて、 前記各演算処理装置は、 予め定めた所定時間内に、前記アドレスに対するアクセ
   ス許可を受け取れない場合に、前記アドレスに対するア
   クセス要求を再度行うリトライ手段を備えることを特徴
   とする多重化コンピュータシステム。