JP3552622B2 - Ｐｌｄを用いた無限移相器およびその調整方法 - Google Patents
Ｐｌｄを用いた無限移相器およびその調整方法 Download PDFInfo
- Publication number
- JP3552622B2 JP3552622B2 JP36813599A JP36813599A JP3552622B2 JP 3552622 B2 JP3552622 B2 JP 3552622B2 JP 36813599 A JP36813599 A JP 36813599A JP 36813599 A JP36813599 A JP 36813599A JP 3552622 B2 JP3552622 B2 JP 3552622B2
- Authority
- JP
- Japan
- Prior art keywords
- pld
- data
- phase shifter
- input
- infinite phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000005259 measurement Methods 0.000 claims description 19
- 238000012937 correction Methods 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 108090000553 Phospholipase D Proteins 0.000 description 39
- 102100032983 Phospholipase D2 Human genes 0.000 description 17
- 108010002267 phospholipase D2 Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 101000730670 Homo sapiens Phospholipase D2 Proteins 0.000 description 4
- 101000761444 Loxosceles laeta Dermonecrotic toxin Proteins 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101710142108 5'-3' exonuclease PLD3 Proteins 0.000 description 1
- 102100036184 5'-3' exonuclease PLD3 Human genes 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Read Only Memory (AREA)
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＤおよび無限移相器に関し、特にＰＬＤにてＲＯＭ機能を実現する技術およびこれを用いた無限移相器とその製造時調整方法に関する。
【０００２】
【従来の技術】
各種電子機器にはＲＯＭを利用しているものも数多くある。ＲＯＭの用途には、プログラムの格納の他に動作用データの格納がある。例えば、無限移相器（ＥＰＳ）では、その移相調整にＲＯＭが用いられている。特開平５−５５８７３号公報には、無限移相器が記載されており、その周波数シンセサイザ部が基準発振器と、移相データを入力するためのアキュムレータと、このアキュムレータのアドレス信号で読みだされるＲＯＭと、Ｄ／Ａコンバータとから構成され、位相変化をデジタル回路で構成された局部発振信号源の位相を制御するようにして、精度の向上及び高速化・広帯域化を図った無限位相器が開示されている。
【０００３】
図５はこの無限位相器の構成を示す概略ブロック図である（特開平５−５５８７３号公報図１相当）。同図において、入力信号はミキサ１Ａにより周波数変換される。またミキサ１Ａの局部発振信号はＤ／Ａコンバータ４Ａ、ＲＯＭ５Ａ、アキュムレータ６Ａ及び基準発振器７Ａから構成される周波数シンセサイザ１７Ａから出力される。
【０００４】
ＲＯＭ５Ａには、正弦波信号が数値データとして書き込まれており、アキュムレータ６Ａの出力信号をアドレス信号としてＲＯＭ５Ａから数値データが読み出される。この数値データを電圧コンバータでアナログ量に変換して正弦波信号を得ている。従っていま位相データをアキュムレータ６Ａに１回加えたときに、位相データ値に応じた位相変化が生じる。このように位相データを加える事により、Ｄ／Ａコンバータ４Ａの出力の位相制御が行われる。この出力信号をミキサ１Ａの局部発振信号として使用しているので、局部発振信号の位相が制御されてミキサ１Ａの出力信号の位相を制御することができる。
【０００５】
ミキサ１Ａの出力信号をフィルタ２Ａに加えてスプリアスを取り除き、ミキサ２Ａと局部発振器８Ａにより、周波数変換を行い、入力信号周波数にもどして移相された所望の出力信号を取り出すことができる。
【０００６】
上記無限移相器ではＲＯＭには正弦波信号が数値データとして書込まれており、アキュムレータの出力信号をアドレス信号としてＲＯＭから数値データが読み出され、この数値データをＤ／Ａコンバータでアナログ量に変換して正弦波信号を得ている。このように、ＥＰＳの移相調整には、一般的に非線形変換用としてＲＯＭを用いている。なお、ＥＰＳの移相調整で、一般的に非線形変換用としてＲＯＭを用いた手法は、電子通信学会発行の「通信用マイクロ波回路」などに示されている。
【０００７】
一方、特開平１−１３３４５２号公報には、多層タイミングチャート変調装置装置の静特性を測定すると共に調整しての補正データを作成する装置が開示されており、多層タイミングチャート変調装置の補正データは最終的にはＲＯＭに書き込まれ装置に入れて使用される。このように調整分野においては、データを測定し補正用データを作成してその内容をＲＯＭライターで書込んで製品に取付けるということが要求されている。
【０００８】
このため、従来は調整工程の後作業としてＲＯＭの書込み、取付け。次ぎに書込まれたデータの結果が正しいかどうかの確認をするという過程が必要となりコスト高につながる。なお、ＲＯＭ取付け用に大きいスペースを空けなけれならないというというスペース的な難点もある。
【０００９】
これとは別に、上述した様な用途の場合には容量的には比較的小容量のＲＯＭで移相調整させる事が出来るが、近年技術進歩と商業上の理由からＲＯＭの生産は大容量化に進み小容量は生産中止となっている。必然的に大容量のＲＯＭを採用した設計とせざるを得ないが価格の高い大容量のデバイスを使わなければならず不合理にコスト高となってしまうという問題点もある。
【００１０】
なお、上述したような場合に限らず、一般に電子回路・機器等の設計をする上で小容量のＲＯＭ機能が必要とされる場合には、上述した問題点は等しく当てはまる。また、ＲＯＭの用途のうちで調整過程・書込み過程が必要となる用途には既述したように調整工程が後作業を伴い煩雑であるとの問題点は等しく当てはまる。
【００１１】
【発明が解決しようとする課題】
本発明は、上述したようなＲＯＭに関連してその小容量用途における不都合、また所定のＲＯＭ用途に関連した回路調整工程上の不都合に鑑みて創案されたもので、その目的のひとつは、現実に即して小容量ＲＯＭ機能代替を実現すること（デバイスの低価格化）である。
【００１２】
また、他の目的は、上記技術の好適な用途として小容量ＲＯＭ機能代替技術を適用したＥＰＳを提案すること、併せて、ＥＳＰ等におけるＲＯＭに関連した調整手順の簡略化・短縮化の提案することである。
【００１３】
上記課題を解決するために、本発明のＰＬＤを用いた無限移相器は、入力信号を分配する第１ハイブリッドと、分配された信号を夫々移相させる平衡変調器と、前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第２ハイブリッドと、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤと、前記ＰＬＤの別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器に個々に入力する２つのＤ／Ａコンバータとから構成されるＰＬＤを用いた無限移相器であって、ＩＳＰに必要な大きさの穴が開けられていることを特徴とする。
【００１４】
本発明による、非線形変換用素子としてＰＬＤを用いた無限移相器の調整方法は、前記無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、前記ネットワークアナライザと接続された前記無限移相器の前記ＰＬＤに制御装置の出力を接続しておき、前記ネットワークアナライザが、前記無限移相器の振幅、移相の特性を測定する第１ステップと、前記ネットワークアナライザが、測定した測定結果を前記制御装置へ送信する第２ステップと、前記制御装置が、前記測定結果と予め定められた規格値に基づいて、予め定められたアルゴリズムに基づいて、前記差分を補正するための前記ＰＬＤの書き込みデータを生成する第３ステップと、前記制御装置が、前記無限移相器の前記ＰＬＤへ前記書き込みデータを書き込む第４ステップと、を含むことを特徴とする。
【００１５】
上記無限移相器の調整のために、本発明では無限移相器の入力と出力にそれぞれネットワークアナライザ６の出力と入力とを個々に接続し、ネットワークアナライザ６と接続された制御装置の出力を前記無限移相器のＰＬＤ２に接続しておき、スルーデータをＰＬＤ２に書込み（ステップＡ１）、測定ポイントのデータをＰＬＤに入力し（ステップＡ２、Ａ３）、ネットワークアナライザにより移相、振幅を測定し（ステップＡ４）、制御装置で当該データを受信して処理し現調整値が規格に入っているか判断し（ステップＡ５）、もし入っていない場合は誤差ベクトルを演算し再度制御装置からＰＬＤ２にデータを送り（ステップＡ５、Ａ３、Ａ４、Ａ５）、ステップＡ５で規格内であれば補正データを演算し蓄積し（ステップＡ６）次ぎのポイントに移動させ（ステップＡ７）、もし設定されていたポイントが最終ポイントでないならばステップＡ３乃至ステップＡ７を繰り返し、もし設定されていたポイントが最終ポイントならば測定ルーチンを終了し（ステップＡ２）、次いで、測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成し（ステップＡ８）、生成されたプログラムファイルに従ってＰＬＤにデータを書込む（ステップＡ９）。
【００１６】
上記調整過程において、前記測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成するステップ（ステップＡ８）を、測定が終了した必要なポイントのデータをＰＬＤに書込ませるためのＶＨＤＬで組まれたソースリストを自動的に編集し作成した後、このソースリストをコンパイルして書込みプログラムファイルを生成するようにしても良い。 また、前記補正データを演算し蓄積する（ステップＡ６）に当たって実際に測定するポイントを所定間隔で決定して対応データを得て補正データを演算し、残るポイントについては実測したポイントの補正データに基づいて演算式で予測させて決定して全ポイントの補正データを得るようにしても良い。前記演算式による予測は、直線近似とテイラー展開にて予測させることができる。
【００１７】
【発明の実施の形態】
本発明によれば、ＰＬＤを使用して小容量ＲＯＭの代用をさせる。このために、ＰＬＤ内にあるＡＮＤ Ａｒｒａｙを利用して小規模のマトリックスを構成させる。即ち、ＡＮＤ Ａｒｒａｙ の部分においてある条件の時希望する出力を書込ませる事によってアドレスを設定して内容を出力するとのＲＯＭ機能と同等の機能を実現する。デバイス価格が現状のＲＯＭデバイスより低価格であるために低コスト化が図れる。
【００１８】
なお、用途によっては通常のＲＯＭの代用としてＰＬＤを使うことは容量的に無理が生じる。ＰＬＤのフリップフロップ（以後ＦＦ）の数は例えば３２個程度であるが、これに対してＲＯＭは例えば約６５，０００個の容量を持つ。然しながら、以下に例示するように用途によってはＰＬＤで充分通常ＲＯＭの代用ができる。
【００１９】
更に、他の本発明では、無限移相器（ｅｎｄｌｅｓｓ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ 以下、ＥＰＳと呼ぶ）調整システムにおいて従来使われている非線形型変換用ＲＯＭの部分にＰＬＤを代用し、新調整手法により従来と同等の機能を有するＥＰＳを構成するものである。即ち、本発明によれば、従来の移相調整用の小容量ＲＯＭ相当部にＰＬＤを採用してＥＰＳを構成する。
【００２０】
ＰＬＤ採用による上記理由の低コスト化効果に加え、ＥＰＳシステム全体の品質を向上させることができる。その理由は、ＲＯＭを使った場合に必要となる取付け用の大きな穴が不要となるためである。この種のシステムは、高周波を扱う為この穴（スペース）は品質にかなり影響していた。本発明によればＩＳＰ用の小さい穴（スペース）を空けるだけで良く特性に与える影響が少ない。
【００２１】
更に、本発明によればＰＬＤ採用に合わせてＥＳＰ等の装置の製造時の調整工程にＶＨＤＬ用のプログラムリストを自動生成させる。これにより調整過程が簡略となり調整工数を従来のシステムより少なくすることができ、この点でも低コスト化に寄与できる。
【００２２】
〔実施例〕以下、図面を参照して本発明の一実施例について詳細に説明する。図１は、本発明を適用したＰＬＤ、本発明を適用したＥＳＰを含むＥＳＰの調整システムのブロック図である。
【００２３】
図１中のＥＳＰ：１００は、入力信号を分配する第１ハイブリッド１ａと、分配された信号を夫々移相させる平衡変調器１ｂ，１ｃと、両平衡変調器の出力を合成して移相信号を出力する第２ハイブリッド１ｄとによって構成される移相回路部１と、更に、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤ２と、このＰＬＤ２の別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器１ｂ，１ｃに個々に入力する２つのＤ／Ａコンバータ３，４とからなる制御部５とにより構成されている。
【００２４】
本発明のＥＳＰでは、従来装置の非線型特性の補正用としてＲＯＭを利用し制御していたという構成に代えて、ＰＬＤ２にて制御させている。ＥＰＳ自体の細部の構成及び動作は、当業者にとってよく知られており、その詳細な説明は省略する。
【００２５】
そして、図示の本発明の調整システムは、上記移相器１００に測定器（ネットワークアナライザ）６、パソコン：ＰＣ７を相互に接続して構成されている。ＥＰＳ装置１００からの信号はネットワークアナライザ６に供給され 移相と振幅が測定される。またその測定出力は、ＧＰ−ＩＢ接続線を介してパソコン：ＰＣ７に送られて必要なデータ処理がなされ、あるポイントに対応する補正データが決定される。この時ＥＰＳ１００への入力端子にはネットワークアナライザ６からの基準信号を入力させる。ＰＣ：７から測定するポイントの情報（アドレス）をＰＬＤ２に送りデータを分解して、両Ｄ／Ａコンバータ３，４それぞれに送る。両Ｄ／ＡコンバータからはＳＩＮ、ＣＯＳのデータとして平衡変調器１ａ，１ｂそれぞれの入力端子Ｘ、Ｙに送られる。そしてそれぞれを合成することで移相を変化させる。
【００２６】
即ち、パソコン：ＰＣ７からはＩ／Ｏを経由してＰＬＤ２にデータを送る。ＰＬＤ２ではＸ軸（ＣＯＳ）Ｙ軸（ＳＩＮ）のデジタル信号を生成しこの信号はそれぞれＤ／Ａコンバータ３，４に送られる。Ｄ／Ａコンバータで変換されたアナログ値は両Ｄ／Ａコンバータ３，４の入力端子Ｘ、およびＹに送られる。ここに送られる電圧によりＸ、Ｙに流がれる電流が変化して、最終的にはＥＰＳ１００の出力の移相が変わる。
【００２７】
ネットワークアナライザ６は、出力した基準信号とＥＰＳ１００から送られてくる合成された信号とを比較することにより移相と振幅が測定されそのポイントの補正データが作成される。各ポイントの補正データが作成されたらば、結果をＩＳＰ（図示せず）からＰＬＤ２に書込む。上述のようにしてＰＬＤを利用したＥＰＳのシステムを構成する事ができる。
【００２８】
図２はＰＬＤの内部構造の一部分を示す。ＡＮＤ Ａｒｒａｙの部分で、ある条件の時に希望する出力を書込ませる事によって、従来のアドレスを設定して内容を出力するＲＯＭの機能と同等の事が可能である。もちろん容量的には同レベルには達しないが、この手法により小容量のＲＯＭの代用は充分可能である。
【００２９】
なお、実施例ではフリップフロップ（以後ＦＦ）の数が３２個のＰＬＤを用いており、この用途には充分な容量が確保できるが他の大容量用途のＲＯＭの代用としては場合容量的に無理がありＰＬＤを使うのには適していない（ＲＯＭであれば例えば６５０００ 個の容量を持つ）。
【００３０】
続いて、本実施例装置の動作、従って本発明方法の実施例について詳細に説明する。まず、ＥＰＳ調整システムの動作ついて図３のフローチャート図を用いて説明する。まず始めに調整する為のスルーデータをＰＬＤに書込む（ステップＡ１）。これによりＰＬＤ２は制御装置としてのＰＣ７から送られてきたデータをＤ／Ａコンバータに送るデータとして変換させることが出来る。
【００３１】
次ぎに測定ポイントのデータを制御装置７からＩ／Ｏを経由してＰＬＤ２に送られる。この時制御装置（ＰＣ）から送られてくるデータはシリアル信号であり実施例ではシリアル／パラレル変換の機能がＰＬＤ内に組込まれている。
【００３２】
ネットワークアナライザ６により移相、振幅を測定する。制御装置７はその測定値データをＧＰ−ＩＢを介して受信して処理し規格に入っているか判断する。もし規格に入っていない場合は誤差ベクトルを演算しこれを反映させたデータを再度ＰＬＤ２にデータを送る（ステップＡ３、Ａ４、Ａ５）。
【００３３】
なお、実施例では全ポイントを測定すると時間がかかる為ある間隔で測定し、その間は演算式で予測させるようにしている。この演算方法にはいろいろあるが、直線近似とテイラー展開にて予測させることができ実用上充分な結果が得られる。このデータは後にＰＬＤに書込ませるデータベースとなる（ステップＡ６）。
【００３４】
ステップＡ６までの作業が終了したならば次ぎのポイントに移動させる（ステップＡ７）。設定したポイントが最終ポイントならば測定ルーチンを終了させる。（ステップＡ２）
ステップＡ２で必要なポイントの測定が終了した後、ＰＬＤ２に書込ませるプログラムを作成する。このプログラムはＶＨＤＬで組まれて自動的に編集される。
【００３５】
本調整方法ではこの部分に特徴がありプログラム（ＶＨＤＬソース）を自動編集可能にしてシステムを構築するしている。図４は自動編集されたプログラムリストの一部を示している。このソースリストをコンパイルして書込みファイルを生成する。これらの作業は全てＰＣ７とアセンブルされているＰＬＤ２間で行われ、従来（ＲＯＭを使った場合）より時間が短縮され、品質もかなり向上する。ちなみに、従来のＲＯＭを使った場合はステップＡ６でデータを求めたあとで、このデータをＲＯＭライターに送りＲＯＭに書込む作業、また書込まれたＲＯＭを取付けるという作業が必要であった。
【００３６】
本実施例では続いて、ＩＳＰ部よりステップ８で生成されたファイルをダウンロードする（プログラムファイルに従ってＰＬＤ２にデータを書込む；ステップＡ９）。最後にＰＬＤ２に書込まれたデータが正しいかどうかの再確認の為にて動作確認をする（ステップＡ１０）。
【００３７】
なお、以上説明した無限移相器、及び調整システムにおいてはシステム全体の品質が向上する。これは、従来のＲＯＭを使った場合には、このＲＯＭを取付ける為に大きな穴が必要となるが、無限移相器やその他の高周波を扱うこの種のシステムではこの穴（スペース）が高周波特性したがって装置品質にかなり影響していたが、本発明ではＩＳＰ用の小さい穴（スペース）を空けるだけいい為である。
【００３８】
以上、実施例を挙げて本発明を説明したが、実施例におけるＲＯＭ機能の代用としてＰＬＤを利用する技術は、ＲＯＭを利用している全ての場面で応用可能であって、その適用はＥＳＰに限られるものではない。
【００３９】
【発明の効果】
以上説明したように本発明によれば、ＰＬＤ内にあるＡＮＤＡｒｒａｙを利用して小規模のマトリックスを構成させることにより、代用品としてのＰＬＤにて従来のＲＯＭというデバイスの機能を実現させることができる。そしてこれは現状に即せばデバイスの低価格化従ってこれを用いた装置・システムの低コスト化につながる効果がある。また、本発明の無限移相器においても上記した理由により低価格化が達成される。
【００４０】
更に本発明のＰＬＤを用いた無限移相器の調整方法によれば、従前のＲＯＭを使用した場合に比べて調整手順の簡略化・短縮化がはかれ、この面でも無限移相器の低価格化も併せて達成される。
【００４１】
更には、従前は使用されているＲＯＭを取付ける為に大きな穴が必要であったが本発明によればスペース的により少ないＩＳＰ用の小さい穴を空けるだけで良く、高周波特性に与える影響が軽減され従って無限移相器等の品質が向上する効果がある。
【図面の簡単な説明】
【図１】本発明を適用したＰＬＤ、本発明を適用したＥＳＰを含むＥＳＰの調整システムのブロック図である。
【図２】図２はＰＬＤの内部構造の一部分を示す説明図である。
【図３】実施例のＥＰＳ調整システムの動作を説明するフローチャート図である。
【図４】本発明方法に係る自動編集されたプログラムリストの一部を示す図である。
【図５】従来のＥＳＰの構造の一例をブロック図である。
【符号の説明】
１…移相回路部
１ａ…第１ハイブリッド
１ｂ…平衡変調器
１ｃ…平衡変調器
１ｄ…第２ハイブリッド
２…ＰＬＤ
３…Ｄ／Ａコンバータ
４…Ｄ／Ａコンバータ
５…制御部５
６…ネットワークアナライザ（測定器）
７…パソコン：ＰＣ
１００…無限移相器（ＥＳＰ）
【発明の属する技術分野】
本発明は、ＰＬＤおよび無限移相器に関し、特にＰＬＤにてＲＯＭ機能を実現する技術およびこれを用いた無限移相器とその製造時調整方法に関する。
【０００２】
【従来の技術】
各種電子機器にはＲＯＭを利用しているものも数多くある。ＲＯＭの用途には、プログラムの格納の他に動作用データの格納がある。例えば、無限移相器（ＥＰＳ）では、その移相調整にＲＯＭが用いられている。特開平５−５５８７３号公報には、無限移相器が記載されており、その周波数シンセサイザ部が基準発振器と、移相データを入力するためのアキュムレータと、このアキュムレータのアドレス信号で読みだされるＲＯＭと、Ｄ／Ａコンバータとから構成され、位相変化をデジタル回路で構成された局部発振信号源の位相を制御するようにして、精度の向上及び高速化・広帯域化を図った無限位相器が開示されている。
【０００３】
図５はこの無限位相器の構成を示す概略ブロック図である（特開平５−５５８７３号公報図１相当）。同図において、入力信号はミキサ１Ａにより周波数変換される。またミキサ１Ａの局部発振信号はＤ／Ａコンバータ４Ａ、ＲＯＭ５Ａ、アキュムレータ６Ａ及び基準発振器７Ａから構成される周波数シンセサイザ１７Ａから出力される。
【０００４】
ＲＯＭ５Ａには、正弦波信号が数値データとして書き込まれており、アキュムレータ６Ａの出力信号をアドレス信号としてＲＯＭ５Ａから数値データが読み出される。この数値データを電圧コンバータでアナログ量に変換して正弦波信号を得ている。従っていま位相データをアキュムレータ６Ａに１回加えたときに、位相データ値に応じた位相変化が生じる。このように位相データを加える事により、Ｄ／Ａコンバータ４Ａの出力の位相制御が行われる。この出力信号をミキサ１Ａの局部発振信号として使用しているので、局部発振信号の位相が制御されてミキサ１Ａの出力信号の位相を制御することができる。
【０００５】
ミキサ１Ａの出力信号をフィルタ２Ａに加えてスプリアスを取り除き、ミキサ２Ａと局部発振器８Ａにより、周波数変換を行い、入力信号周波数にもどして移相された所望の出力信号を取り出すことができる。
【０００６】
上記無限移相器ではＲＯＭには正弦波信号が数値データとして書込まれており、アキュムレータの出力信号をアドレス信号としてＲＯＭから数値データが読み出され、この数値データをＤ／Ａコンバータでアナログ量に変換して正弦波信号を得ている。このように、ＥＰＳの移相調整には、一般的に非線形変換用としてＲＯＭを用いている。なお、ＥＰＳの移相調整で、一般的に非線形変換用としてＲＯＭを用いた手法は、電子通信学会発行の「通信用マイクロ波回路」などに示されている。
【０００７】
一方、特開平１−１３３４５２号公報には、多層タイミングチャート変調装置装置の静特性を測定すると共に調整しての補正データを作成する装置が開示されており、多層タイミングチャート変調装置の補正データは最終的にはＲＯＭに書き込まれ装置に入れて使用される。このように調整分野においては、データを測定し補正用データを作成してその内容をＲＯＭライターで書込んで製品に取付けるということが要求されている。
【０００８】
このため、従来は調整工程の後作業としてＲＯＭの書込み、取付け。次ぎに書込まれたデータの結果が正しいかどうかの確認をするという過程が必要となりコスト高につながる。なお、ＲＯＭ取付け用に大きいスペースを空けなけれならないというというスペース的な難点もある。
【０００９】
これとは別に、上述した様な用途の場合には容量的には比較的小容量のＲＯＭで移相調整させる事が出来るが、近年技術進歩と商業上の理由からＲＯＭの生産は大容量化に進み小容量は生産中止となっている。必然的に大容量のＲＯＭを採用した設計とせざるを得ないが価格の高い大容量のデバイスを使わなければならず不合理にコスト高となってしまうという問題点もある。
【００１０】
なお、上述したような場合に限らず、一般に電子回路・機器等の設計をする上で小容量のＲＯＭ機能が必要とされる場合には、上述した問題点は等しく当てはまる。また、ＲＯＭの用途のうちで調整過程・書込み過程が必要となる用途には既述したように調整工程が後作業を伴い煩雑であるとの問題点は等しく当てはまる。
【００１１】
【発明が解決しようとする課題】
本発明は、上述したようなＲＯＭに関連してその小容量用途における不都合、また所定のＲＯＭ用途に関連した回路調整工程上の不都合に鑑みて創案されたもので、その目的のひとつは、現実に即して小容量ＲＯＭ機能代替を実現すること（デバイスの低価格化）である。
【００１２】
また、他の目的は、上記技術の好適な用途として小容量ＲＯＭ機能代替技術を適用したＥＰＳを提案すること、併せて、ＥＳＰ等におけるＲＯＭに関連した調整手順の簡略化・短縮化の提案することである。
【００１３】
上記課題を解決するために、本発明のＰＬＤを用いた無限移相器は、入力信号を分配する第１ハイブリッドと、分配された信号を夫々移相させる平衡変調器と、前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第２ハイブリッドと、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤと、前記ＰＬＤの別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器に個々に入力する２つのＤ／Ａコンバータとから構成されるＰＬＤを用いた無限移相器であって、ＩＳＰに必要な大きさの穴が開けられていることを特徴とする。
【００１４】
本発明による、非線形変換用素子としてＰＬＤを用いた無限移相器の調整方法は、前記無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、前記ネットワークアナライザと接続された前記無限移相器の前記ＰＬＤに制御装置の出力を接続しておき、前記ネットワークアナライザが、前記無限移相器の振幅、移相の特性を測定する第１ステップと、前記ネットワークアナライザが、測定した測定結果を前記制御装置へ送信する第２ステップと、前記制御装置が、前記測定結果と予め定められた規格値に基づいて、予め定められたアルゴリズムに基づいて、前記差分を補正するための前記ＰＬＤの書き込みデータを生成する第３ステップと、前記制御装置が、前記無限移相器の前記ＰＬＤへ前記書き込みデータを書き込む第４ステップと、を含むことを特徴とする。
【００１５】
上記無限移相器の調整のために、本発明では無限移相器の入力と出力にそれぞれネットワークアナライザ６の出力と入力とを個々に接続し、ネットワークアナライザ６と接続された制御装置の出力を前記無限移相器のＰＬＤ２に接続しておき、スルーデータをＰＬＤ２に書込み（ステップＡ１）、測定ポイントのデータをＰＬＤに入力し（ステップＡ２、Ａ３）、ネットワークアナライザにより移相、振幅を測定し（ステップＡ４）、制御装置で当該データを受信して処理し現調整値が規格に入っているか判断し（ステップＡ５）、もし入っていない場合は誤差ベクトルを演算し再度制御装置からＰＬＤ２にデータを送り（ステップＡ５、Ａ３、Ａ４、Ａ５）、ステップＡ５で規格内であれば補正データを演算し蓄積し（ステップＡ６）次ぎのポイントに移動させ（ステップＡ７）、もし設定されていたポイントが最終ポイントでないならばステップＡ３乃至ステップＡ７を繰り返し、もし設定されていたポイントが最終ポイントならば測定ルーチンを終了し（ステップＡ２）、次いで、測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成し（ステップＡ８）、生成されたプログラムファイルに従ってＰＬＤにデータを書込む（ステップＡ９）。
【００１６】
上記調整過程において、前記測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成するステップ（ステップＡ８）を、測定が終了した必要なポイントのデータをＰＬＤに書込ませるためのＶＨＤＬで組まれたソースリストを自動的に編集し作成した後、このソースリストをコンパイルして書込みプログラムファイルを生成するようにしても良い。 また、前記補正データを演算し蓄積する（ステップＡ６）に当たって実際に測定するポイントを所定間隔で決定して対応データを得て補正データを演算し、残るポイントについては実測したポイントの補正データに基づいて演算式で予測させて決定して全ポイントの補正データを得るようにしても良い。前記演算式による予測は、直線近似とテイラー展開にて予測させることができる。
【００１７】
【発明の実施の形態】
本発明によれば、ＰＬＤを使用して小容量ＲＯＭの代用をさせる。このために、ＰＬＤ内にあるＡＮＤ Ａｒｒａｙを利用して小規模のマトリックスを構成させる。即ち、ＡＮＤ Ａｒｒａｙ の部分においてある条件の時希望する出力を書込ませる事によってアドレスを設定して内容を出力するとのＲＯＭ機能と同等の機能を実現する。デバイス価格が現状のＲＯＭデバイスより低価格であるために低コスト化が図れる。
【００１８】
なお、用途によっては通常のＲＯＭの代用としてＰＬＤを使うことは容量的に無理が生じる。ＰＬＤのフリップフロップ（以後ＦＦ）の数は例えば３２個程度であるが、これに対してＲＯＭは例えば約６５，０００個の容量を持つ。然しながら、以下に例示するように用途によってはＰＬＤで充分通常ＲＯＭの代用ができる。
【００１９】
更に、他の本発明では、無限移相器（ｅｎｄｌｅｓｓ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ 以下、ＥＰＳと呼ぶ）調整システムにおいて従来使われている非線形型変換用ＲＯＭの部分にＰＬＤを代用し、新調整手法により従来と同等の機能を有するＥＰＳを構成するものである。即ち、本発明によれば、従来の移相調整用の小容量ＲＯＭ相当部にＰＬＤを採用してＥＰＳを構成する。
【００２０】
ＰＬＤ採用による上記理由の低コスト化効果に加え、ＥＰＳシステム全体の品質を向上させることができる。その理由は、ＲＯＭを使った場合に必要となる取付け用の大きな穴が不要となるためである。この種のシステムは、高周波を扱う為この穴（スペース）は品質にかなり影響していた。本発明によればＩＳＰ用の小さい穴（スペース）を空けるだけで良く特性に与える影響が少ない。
【００２１】
更に、本発明によればＰＬＤ採用に合わせてＥＳＰ等の装置の製造時の調整工程にＶＨＤＬ用のプログラムリストを自動生成させる。これにより調整過程が簡略となり調整工数を従来のシステムより少なくすることができ、この点でも低コスト化に寄与できる。
【００２２】
〔実施例〕以下、図面を参照して本発明の一実施例について詳細に説明する。図１は、本発明を適用したＰＬＤ、本発明を適用したＥＳＰを含むＥＳＰの調整システムのブロック図である。
【００２３】
図１中のＥＳＰ：１００は、入力信号を分配する第１ハイブリッド１ａと、分配された信号を夫々移相させる平衡変調器１ｂ，１ｃと、両平衡変調器の出力を合成して移相信号を出力する第２ハイブリッド１ｄとによって構成される移相回路部１と、更に、所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤ２と、このＰＬＤ２の別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器１ｂ，１ｃに個々に入力する２つのＤ／Ａコンバータ３，４とからなる制御部５とにより構成されている。
【００２４】
本発明のＥＳＰでは、従来装置の非線型特性の補正用としてＲＯＭを利用し制御していたという構成に代えて、ＰＬＤ２にて制御させている。ＥＰＳ自体の細部の構成及び動作は、当業者にとってよく知られており、その詳細な説明は省略する。
【００２５】
そして、図示の本発明の調整システムは、上記移相器１００に測定器（ネットワークアナライザ）６、パソコン：ＰＣ７を相互に接続して構成されている。ＥＰＳ装置１００からの信号はネットワークアナライザ６に供給され 移相と振幅が測定される。またその測定出力は、ＧＰ−ＩＢ接続線を介してパソコン：ＰＣ７に送られて必要なデータ処理がなされ、あるポイントに対応する補正データが決定される。この時ＥＰＳ１００への入力端子にはネットワークアナライザ６からの基準信号を入力させる。ＰＣ：７から測定するポイントの情報（アドレス）をＰＬＤ２に送りデータを分解して、両Ｄ／Ａコンバータ３，４それぞれに送る。両Ｄ／ＡコンバータからはＳＩＮ、ＣＯＳのデータとして平衡変調器１ａ，１ｂそれぞれの入力端子Ｘ、Ｙに送られる。そしてそれぞれを合成することで移相を変化させる。
【００２６】
即ち、パソコン：ＰＣ７からはＩ／Ｏを経由してＰＬＤ２にデータを送る。ＰＬＤ２ではＸ軸（ＣＯＳ）Ｙ軸（ＳＩＮ）のデジタル信号を生成しこの信号はそれぞれＤ／Ａコンバータ３，４に送られる。Ｄ／Ａコンバータで変換されたアナログ値は両Ｄ／Ａコンバータ３，４の入力端子Ｘ、およびＹに送られる。ここに送られる電圧によりＸ、Ｙに流がれる電流が変化して、最終的にはＥＰＳ１００の出力の移相が変わる。
【００２７】
ネットワークアナライザ６は、出力した基準信号とＥＰＳ１００から送られてくる合成された信号とを比較することにより移相と振幅が測定されそのポイントの補正データが作成される。各ポイントの補正データが作成されたらば、結果をＩＳＰ（図示せず）からＰＬＤ２に書込む。上述のようにしてＰＬＤを利用したＥＰＳのシステムを構成する事ができる。
【００２８】
図２はＰＬＤの内部構造の一部分を示す。ＡＮＤ Ａｒｒａｙの部分で、ある条件の時に希望する出力を書込ませる事によって、従来のアドレスを設定して内容を出力するＲＯＭの機能と同等の事が可能である。もちろん容量的には同レベルには達しないが、この手法により小容量のＲＯＭの代用は充分可能である。
【００２９】
なお、実施例ではフリップフロップ（以後ＦＦ）の数が３２個のＰＬＤを用いており、この用途には充分な容量が確保できるが他の大容量用途のＲＯＭの代用としては場合容量的に無理がありＰＬＤを使うのには適していない（ＲＯＭであれば例えば６５０００ 個の容量を持つ）。
【００３０】
続いて、本実施例装置の動作、従って本発明方法の実施例について詳細に説明する。まず、ＥＰＳ調整システムの動作ついて図３のフローチャート図を用いて説明する。まず始めに調整する為のスルーデータをＰＬＤに書込む（ステップＡ１）。これによりＰＬＤ２は制御装置としてのＰＣ７から送られてきたデータをＤ／Ａコンバータに送るデータとして変換させることが出来る。
【００３１】
次ぎに測定ポイントのデータを制御装置７からＩ／Ｏを経由してＰＬＤ２に送られる。この時制御装置（ＰＣ）から送られてくるデータはシリアル信号であり実施例ではシリアル／パラレル変換の機能がＰＬＤ内に組込まれている。
【００３２】
ネットワークアナライザ６により移相、振幅を測定する。制御装置７はその測定値データをＧＰ−ＩＢを介して受信して処理し規格に入っているか判断する。もし規格に入っていない場合は誤差ベクトルを演算しこれを反映させたデータを再度ＰＬＤ２にデータを送る（ステップＡ３、Ａ４、Ａ５）。
【００３３】
なお、実施例では全ポイントを測定すると時間がかかる為ある間隔で測定し、その間は演算式で予測させるようにしている。この演算方法にはいろいろあるが、直線近似とテイラー展開にて予測させることができ実用上充分な結果が得られる。このデータは後にＰＬＤに書込ませるデータベースとなる（ステップＡ６）。
【００３４】
ステップＡ６までの作業が終了したならば次ぎのポイントに移動させる（ステップＡ７）。設定したポイントが最終ポイントならば測定ルーチンを終了させる。（ステップＡ２）
ステップＡ２で必要なポイントの測定が終了した後、ＰＬＤ２に書込ませるプログラムを作成する。このプログラムはＶＨＤＬで組まれて自動的に編集される。
【００３５】
本調整方法ではこの部分に特徴がありプログラム（ＶＨＤＬソース）を自動編集可能にしてシステムを構築するしている。図４は自動編集されたプログラムリストの一部を示している。このソースリストをコンパイルして書込みファイルを生成する。これらの作業は全てＰＣ７とアセンブルされているＰＬＤ２間で行われ、従来（ＲＯＭを使った場合）より時間が短縮され、品質もかなり向上する。ちなみに、従来のＲＯＭを使った場合はステップＡ６でデータを求めたあとで、このデータをＲＯＭライターに送りＲＯＭに書込む作業、また書込まれたＲＯＭを取付けるという作業が必要であった。
【００３６】
本実施例では続いて、ＩＳＰ部よりステップ８で生成されたファイルをダウンロードする（プログラムファイルに従ってＰＬＤ２にデータを書込む；ステップＡ９）。最後にＰＬＤ２に書込まれたデータが正しいかどうかの再確認の為にて動作確認をする（ステップＡ１０）。
【００３７】
なお、以上説明した無限移相器、及び調整システムにおいてはシステム全体の品質が向上する。これは、従来のＲＯＭを使った場合には、このＲＯＭを取付ける為に大きな穴が必要となるが、無限移相器やその他の高周波を扱うこの種のシステムではこの穴（スペース）が高周波特性したがって装置品質にかなり影響していたが、本発明ではＩＳＰ用の小さい穴（スペース）を空けるだけいい為である。
【００３８】
以上、実施例を挙げて本発明を説明したが、実施例におけるＲＯＭ機能の代用としてＰＬＤを利用する技術は、ＲＯＭを利用している全ての場面で応用可能であって、その適用はＥＳＰに限られるものではない。
【００３９】
【発明の効果】
以上説明したように本発明によれば、ＰＬＤ内にあるＡＮＤＡｒｒａｙを利用して小規模のマトリックスを構成させることにより、代用品としてのＰＬＤにて従来のＲＯＭというデバイスの機能を実現させることができる。そしてこれは現状に即せばデバイスの低価格化従ってこれを用いた装置・システムの低コスト化につながる効果がある。また、本発明の無限移相器においても上記した理由により低価格化が達成される。
【００４０】
更に本発明のＰＬＤを用いた無限移相器の調整方法によれば、従前のＲＯＭを使用した場合に比べて調整手順の簡略化・短縮化がはかれ、この面でも無限移相器の低価格化も併せて達成される。
【００４１】
更には、従前は使用されているＲＯＭを取付ける為に大きな穴が必要であったが本発明によればスペース的により少ないＩＳＰ用の小さい穴を空けるだけで良く、高周波特性に与える影響が軽減され従って無限移相器等の品質が向上する効果がある。
【図面の簡単な説明】
【図１】本発明を適用したＰＬＤ、本発明を適用したＥＳＰを含むＥＳＰの調整システムのブロック図である。
【図２】図２はＰＬＤの内部構造の一部分を示す説明図である。
【図３】実施例のＥＰＳ調整システムの動作を説明するフローチャート図である。
【図４】本発明方法に係る自動編集されたプログラムリストの一部を示す図である。
【図５】従来のＥＳＰの構造の一例をブロック図である。
【符号の説明】
１…移相回路部
１ａ…第１ハイブリッド
１ｂ…平衡変調器
１ｃ…平衡変調器
１ｄ…第２ハイブリッド
２…ＰＬＤ
３…Ｄ／Ａコンバータ
４…Ｄ／Ａコンバータ
５…制御部５
６…ネットワークアナライザ（測定器）
７…パソコン：ＰＣ
１００…無限移相器（ＥＳＰ）
Claims (7)
- 入力信号を分配する第１ハイブリッドと、
分配された信号を夫々移相させる平衡変調器と、
前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第２ハイブリッドと、
所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤと、
前記ＰＬＤの別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器に個々に入力する２つのＤ／Ａコンバータとから構成されるＰＬＤを用いた無限移相器であって、
ＩＳＰに必要な大きさの穴が開けられていることを特徴とするＰＬＤを用いた無限移相器。 - 非線形変換用素子としてＰＬＤを用いた無限移相器の調整方法であって、
前記無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、前記ネットワークアナライザと接続された前記無限移相器の前記ＰＬＤに制御装置の出力を接続しておき、
前記ネットワークアナライザが、前記無限移相器の振幅、移相の特性を測定する第１ステップと、
前記ネットワークアナライザが、測定した測定結果を前記制御装置へ送信する第２ステップと、
前記制御装置が、前記測定結果と予め定められた規格値に基づいて、予め定められたアルゴリズムに基づいて、前記差分を補正するための前記ＰＬＤの書き込みデータを生成する第３ステップと、
前記制御装置が、前記無限移相器の前記ＰＬＤへ前記書き込みデータを書き込む第４ステップと、
を含むことを特徴とするＰＬＤを用いた無限移相器の調整方法。 - 前記第３ステップにおける予め定められたアルゴリズムとは、特定数の測定結果に基づいて、残りの測定結果を予測する演算を含むことを特徴とする請求項２に記載の無限移相器の調整方法。
- 入力信号を分配する第１ハイブリッドと、
分配された信号を夫々移相させる平衡変調器と、
前記平衡変調器のそれぞれの出力を合成して移相信号を出力する第２ハイブリッドと、
所定数の入力端子に制御部から入力された所定アドレス信号に対応して所定データを出力するＲＯＭ機能を有したＰＬＤと、
前記ＰＬＤの別個の２つの出力端子群にそれぞれ接続されそれぞれの出力が前記２つの平衡変調器に個々に入力する２つのＤ／Ａコンバータと、
から構成されるＰＬＤを用いた無限移相器の調整方法であって、
無限移相器の入力と出力にそれぞれネットワークアナライザの出力と入力とを個々に接続し、ネットワークアナライザと接続された無限移相器の前記ＰＬＤに制御部の出力を接続しておき、
スルーデータをＰＬＤに書込み（ステップＡ１）、
測定ポイントのデータをＰＬＤに入力し（ステップＡ２、Ａ３）、
ネットワークアナライザにより移相、振幅を測定し（ステップＡ４）、
制御装置で当該データを受信して処理し現調整値が規格に入っているか判断し（ステップＡ５）、もし入っていない場合は誤差ベクトルを演算し再度制御装置からＰＬＤにデータを送り（ステップＡ５、Ａ３、Ａ４、Ａ５）、
ステップＡ５で規格内であれば補正データを演算し蓄積し（ステップＡ６）次ぎのポイントに移動させ（ステップＡ７）、
もし設定されていたポイントが最終ポイントでないならばステップＡ３乃至ステップＡ７を繰り返し、
もし設定されていたポイントが最終ポイントならば測定ルーチンを終了し（ステップＡ２）、
次いで、測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成し（ステップＡ８）、
生成されたプログラムファイルに従ってＰＬＤにデータを書込む（ステップＡ９）、
との過程を含むＲＯＭ機能を持たせたＰＬＤを使用した無限移相器の調整方法。 - 前記測定が終了した必要なポイントのデータをＰＬＤに書込ませるための書込みプログラムファイルを生成するステップ（ステップＡ８）が、測定が終了した必要なポイントのデータをＰＬＤに書込ませるためのＶＨＤＬで組まれたソースリストを自動的に編集し作成した後、このソースリストをコンパイルして書込みプログラムファイルを生成するステップであることを特徴とする請求項４に記載の無限移相器の調整方法。
- 前記補正データを演算し蓄積する（ステップＡ６）に当たって実際に測定するポイントを所定間隔で決定して対応データを得て補正データを演算し、残るポイントについては実測したポイントの補正データに基づいて演算式で予測させて決定して全ポイントの補正データを得るようにした請求項４または５に記載の無限移相器の調整方法。
- 前記演算式による予測が、直線近似とテイラー展開にて予測させることを特徴とする請求項６に記載の無限移相器の調整方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36813599A JP3552622B2 (ja) | 1999-12-24 | 1999-12-24 | Ｐｌｄを用いた無限移相器およびその調整方法 |
| US09/745,518 US6433604B2 (en) | 1999-12-24 | 2000-12-22 | Phase adjustment technique |
| CN00136106.6A CN1307404A (zh) | 1999-12-24 | 2000-12-22 | 相位调整系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36813599A JP3552622B2 (ja) | 1999-12-24 | 1999-12-24 | Ｐｌｄを用いた無限移相器およびその調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001184888A JP2001184888A (ja) | 2001-07-06 |
| JP3552622B2 true JP3552622B2 (ja) | 2004-08-11 |
Family
ID=18491053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36813599A Expired - Fee Related JP3552622B2 (ja) | 1999-12-24 | 1999-12-24 | Ｐｌｄを用いた無限移相器およびその調整方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6433604B2 (ja) |
| JP (1) | JP3552622B2 (ja) |
| CN (1) | CN1307404A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2273950C2 (ru) * | 2003-11-19 | 2006-04-10 | Новочеркасский военный институт связи | Устройство управления фазой колебаний |
| EP1646142A1 (en) * | 2004-10-07 | 2006-04-12 | Infineon Technologies AG | Digital frequency conversion using Taylor approximation |
| PE20131090A1 (es) | 2010-12-10 | 2013-10-16 | Panasonic Ip Corp America | Metodo y dispositivo de generacion de senales |
| CN107612597B (zh) * | 2011-02-18 | 2021-01-05 | 太阳专利托管公司 | 信号生成方法及信号生成装置 |
| WO2014174748A1 (ja) * | 2013-04-25 | 2014-10-30 | パナソニックＩｐマネジメント株式会社 | 無線通信機および無線通信機の制御方法 |
| CN104184432B (zh) * | 2014-08-20 | 2016-10-05 | 高玉琴 | 一种移相电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59230334A (ja) * | 1983-06-13 | 1984-12-24 | Fujitsu Ltd | 空間ダイバ−シチ受信方式 |
| JPH01133452A (ja) | 1987-11-18 | 1989-05-25 | Nec Corp | 多相多値変調装置の補正データ作成装置 |
| JPH0555873A (ja) | 1991-08-23 | 1993-03-05 | Nec Corp | 無限移相器 |
-
1999
- 1999-12-24 JP JP36813599A patent/JP3552622B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-22 CN CN00136106.6A patent/CN1307404A/zh active Pending
- 2000-12-22 US US09/745,518 patent/US6433604B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6433604B2 (en) | 2002-08-13 |
| JP2001184888A (ja) | 2001-07-06 |
| US20010006543A1 (en) | 2001-07-05 |
| CN1307404A (zh) | 2001-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556156B1 (en) | Circuit and method for calibrating the phase shift between a plurality of digitizers in a data acquisition system | |
| US20080122496A1 (en) | Generation of an Oscillation Signal | |
| EP1664807B1 (en) | A measuring circuit and a method for determining a characteristic of the impedance of a complex impedance element for facilitating characterisation of the impedance thereof | |
| JP3552622B2 (ja) | Ｐｌｄを用いた無限移相器およびその調整方法 | |
| JP2002014600A (ja) | 相関関数測定方法及び装置 | |
| JP3510279B2 (ja) | アナログ−ディジタル・コンバータ較正システムおよび方法 | |
| US10637486B2 (en) | Oscillating circuitry | |
| US7173554B2 (en) | Method and a digital-to-analog converter for converting a time varying digital input signal | |
| JP2001272446A (ja) | ダイレクトディジタル周波数合成（ｄｄｓ）を用いたｎｍｒ応用装置用の周波数発生器 | |
| WO2004030219A1 (en) | System and method for digital compensation of digital to analog and analog to digital converters | |
| CN112671494B (zh) | 自动调整时钟频偏的方法及装置 | |
| JP2999468B2 (ja) | リアクタンスの離散時間的測定のための方法及び装置 | |
| US20050010625A1 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| CN101300734A (zh) | 动态计算压控晶体振荡器的调谐值的方法和系统 | |
| US6353348B1 (en) | Phase locked loops including analog multiplier networks that can provide constant loop bandwidth | |
| JP2005295014A (ja) | 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器 | |
| JP7379057B2 (ja) | 発振装置 | |
| CN121704648B (zh) | 一种信号生成系统及方法 | |
| Sarson et al. | A distortion shaping technique to equalize intermodulation distortion performance of interpolating arbitrary waveform generators in automated test equipment | |
| JP2008288866A (ja) | 周波数掃引発振回路 | |
| JP3472333B2 (ja) | 信号発生装置および歪み測定装置 | |
| CN101741451B (zh) | 极化发射器,相位调变器以及相位调变方法 | |
| JP3716150B2 (ja) | ダイレクトディジタルシンセサイザ | |
| JPH0686337A (ja) | ディジタル・トーン発生回路 | |
| JP2000324092A (ja) | クロック供給装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |