JP3553334B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3553334B2 JP3553334B2 JP27307497A JP27307497A JP3553334B2 JP 3553334 B2 JP3553334 B2 JP 3553334B2 JP 27307497 A JP27307497 A JP 27307497A JP 27307497 A JP27307497 A JP 27307497A JP 3553334 B2 JP3553334 B2 JP 3553334B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- substrate
- diffusion region
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/901—MOSFET substrate bias
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関し、特にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのメモリ回路とロジック回路とを同一基板上に形成して半導体装置を形成する場合において好適な改良に関するものである。
【０００２】
【従来の技術】
図７は従来の半導体装置のセル構造を示す正面図であり、図において、１はＰ型にドープされた基板であり、２は基板１の一側面内に形成されたドレイン用Ｎ＋拡散領域であり、３はドレイン用Ｎ＋拡散領域２に隣接して基板１内に形成されたＮウェルであり、４はＮウェル３内に形成されたソース用Ｐ＋拡散領域であり、５はソース用Ｐ＋拡散領域４とドレイン用Ｎ＋拡散領域２との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域である。また、６は基板１上に絶縁層などを介して積層されるとともに、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５と接続された高圧側電源ラインであり、７は基板１上に絶縁層などを介して積層されるとともに、ドレイン用Ｎ＋拡散領域２と接続された低圧側電源ラインであり、８はソース用Ｐ＋拡散領域４およびドレイン用Ｎ＋拡散領域２に接続された出力用信号線であり、９は高圧側電源ライン６と出力用信号線８との間のソース用Ｐ＋拡散領域４上に積層されるとともに、低圧側電源ライン７と出力用信号線８との間のドレイン用Ｎ＋拡散領域２上に積層された入力用信号線である。なお、基板１にはＧＮＤ電位よりも低いＶＢＢ電位が供給されている。
【０００３】
図８は当該セルを複数有する半導体装置のレイアウトを示す正面図であり、図において、１０はそれぞれ上記セルであり、１６はそれぞれ各セルに対して信号を授受する信号線である。また、各セルは、Ｎウェル３が同一側に配設されていることからもわかるように、オートルータなどによる設計能率などを考慮して同一の向きに配設されている。
【０００４】
次に動作について説明する。
高圧側電源ライン６はＶｃｃ電位、低圧側電源ライン７はＧＮＤに接続されているものとする。そして、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、出力用信号線８からはＶｃｃレベルの信号が出力される。
【０００５】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
従って上図に示した例のセルはインバータ動作をする。
【０００６】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されているので、各セルにサイリスタ構造が形成されてしまい、その結果、ラッチアップが発生してしまうという問題があった。
以下、当該問題について詳細に説明する。
【０００７】
図９（ａ）は図７に示した半導体装置のセルのＥ−Ｅ’断面を示す断面図であり、図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３と基板１との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとして基板１とＮウェル３との間に形成される第二トランジスタであり、Ｒ２は基板１にて形成される第二抵抗である。また、図９（ｂ）は図９（ａ）に示したトランジスタの回路構造を示す図である。
【０００８】
次に動作について説明する。
例えば、何らかの原因で第一抵抗Ｒ１に電流が流れると、第一抵抗Ｒ１に発生する電圧にて第一トランジスタＴｒ１がオンする。そして、第一トランジスタＴｒ１がオンすると、第一トランジスタＴｒ１のエミッタ−コレクタ間に流れる電流で第二抵抗Ｒ２に電圧が発生する。その結果、第二抵抗Ｒ２に発生する電圧により第二トランジスタＴｒ２のベース−エミッタ間の電圧が増加し、第一抵抗Ｒ１に流れる電流が増加する。従って、第一トランジスタＴｒ１の増幅率と第二トランジスタＴｒ２の増幅率との積が１以上となる場合に、このような動作が一端開始されると各トランジスタＴｒ１，Ｔｒ２に流れる電流は増幅し続け、極端な場合には基板などが破壊されてしまう。以上の動作がラッチアップ動作である。
【０００９】
なお、図９に示した半導体装置では、このようなラッチアップ動作を抑制するために、ソース用Ｐ＋拡散領域４とドレイン用Ｎ＋拡散領域２との間のＮウェル３内にソース用Ｎ＋拡散領域５を設けている。これにより、Ｎウェル３による第一抵抗Ｒ１の抵抗値を下げることができ、第一トランジスタＴｒ１がオンし難いように構成している。
【００１０】
しかしながら、このように構成したとしても、基板１による第二抵抗Ｒ２に発生した場合などにおいて、第二トランジスタＴｒ２のベース電位が変動してオンとなってしまうような場合には、やはりラッチアップの問題が生じてしまう。そして、特にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのメモリ回路とロジック回路とを同一基板上に形成して半導体装置を形成しようとした場合には、当該ロジック回路から基板１に流れ込む電流にて基板電位ＶＢＢが変動してしまい、当該ラッチアップが頻発してしまうという問題があった。
【００１１】
また、図９に示す半導体装置において、第二トランジスタＴｒ２のオン動作を抑制するためには、第二抵抗Ｒ２を小さくすることは極めて困難であるので、Ｎウェル３とドレイン用Ｎ＋拡散領域２との間隔（Ａ）を広げて、第二トランジスタＴｒ２がオン状態となる時のＶＢＥ電圧を高くすることが考えられるが、そのように構成した場合には上記セルの幅Ｗ１が増加してしまい、半導体装置を高い集積度に形成することが困難となってしまう。
【００１２】
そこで、特開昭６１−１４７５６４号公報、特開平３−２３９３５９号公報、特開平８−４６０５４号公報、特開平６−９７３７４号公報などに開示される技術を利用してラッチアップ対策を行なうことが考えられる。図１０はこのような従来のラッチアップ対策を施した場合の半導体装置の構造を示す断面図であり、図において、１３はドレイン用Ｎ＋拡散領域２の下に配設されたＮ型埋め込み拡散層であり、１２は基板１の上面とＮ型埋め込み拡散層１３との間においてドレイン用Ｎ＋拡散領域２を囲うように配設された分離用Ｎ型拡散領域であり、１１はドレイン用Ｎ＋拡散領域２および分離用Ｎ型拡散領域１２により基板１と分離されたＰウェルである。これ以外の構成は図７に示す従来の半導体装置と同一の構成なので説明を省略する。また、以下において、Ｎ型埋め込み拡散層１３および分離用Ｎ型拡散領域１２を総称してアイソレーション層ともよぶ。
【００１３】
このように半導体装置を構成すると、同図にも示すように、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されるため、図９（ｂ）に示すようなサイリスタ構造が各セルに形成されなくなる。その結果、上記ラッチアップの問題は根本的に解決される。
【００１４】
しかしながら、このように半導体装置の各セルを構成した場合、各セルごとにアイソレーション層１２，１３を設ける必要があって、各セルの幅Ｗ２が大きくなる要因となり、高集積化を望むことができなくなってしまう。
【００１５】
この発明は上記のような課題を解決するためになされたもので、ラッチアップを防止しつつ、高集積化を図ることが可能な半導体装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る半導体装置は、隣接して配置された１つのＮウェルと１つのＰウェルとの組を１組のセルとした場合、当該ウェルの配列方向において隣接する２組のセルを、ＮウェルとＰウェルとの配列が互いに逆向きとなるように配設するとともに、アイソレーション層を、上記基板から分離されるウェルが隣接される２つのセルに股がって形成して、当該２つのウェル全体を基板から分離させるように配設するものである。
【００１７】
この発明に係る半導体装置は、基板をＰ型にドープするとともに、グランド電位以下の電位に設定するものである。
【００１８】
この発明に係る半導体装置は、基板をＮ型にドープするとともに、電源電圧の高圧側電位以上の電位に設定するものである。
【００１９】
この発明に係る半導体装置は、基板の電位がグランド電位以下の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルが、ウェルの配列方向において隣接する他のセルに対してＮウェルとＰウェルとの配列が逆向きとなるように配設されるとともに、アイソレーション層は、上記基板から分離されるウェルが隣接される２つのセルに股がって形成されて、当該２つのウェル全体を基板から分離させるように配設されたものである。
【００２０】
この発明に係る半導体装置は、基板の電位が電源電圧の高圧側電位以上の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルが、ウェルの配列方向において隣接する他のセルに対してＮウェルとＰウェルとの配列が逆向きとなるように配設されるとともに、アイソレーション層は、上記基板から分離されるウェルが隣接される２つのセルに股がって形成されて、当該２つのウェル全体を基板から分離させるように配設されたものである。
【００２１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。当該半導体装置は、ＤＲＡＭとロジック回路とを同一基板上に配設したものであり、同図は当該ロジック回路用のセルを示している。図において、１０は半導体装置の一側面内にマトリックス状に配列されたセルであり、１６は各セルの間の上記側面上に配設されて各セルに対して信号を授受する信号線である。また、３は各セル１０内に形成されたＮウェル、１１はＮウェル３と隣接して各セル１０内に形成されたＰウェルであり、これらから明らかなように各セル１０は、同図の縦の並びごとに異なる向きに配設されている。
【００２２】
図２は上記の１つのセル１０およびその関連部分を示す正面図である。また、図３（ａ）はセル１０およびその周辺部分を示す図２のＡ−Ａ’断面図である。これらの図において、１はＰ型にドープされた基板であり、１１は基板１の一側面内に形成されたＰウェルであり、３はＰウェル１１に隣接して基板１内に形成されたＮウェルであり、９はＮウェル３に隣接する位置からセル１０に対して信号を入力する入力用信号線であり、８はセル１０からの出力信号をＰウェル１１に隣接する位置から出力する出力用信号線であり、４はＮウェル３内のＰウェル１１寄りの位置に形成されたソース用Ｐ＋拡散領域（Ｐ型拡散領域）であり、５はソース用Ｐ＋拡散領域４と入力用信号線９との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域であり、２はＰウェル１１内のＮウェル３寄りの位置に形成されたドレイン用Ｎ＋拡散領域（Ｎ型拡散領域）であり、１４はドレイン用Ｎ＋拡散領域２と出力用信号線８との間のＰウェル１１内に形成されたドレイン用Ｐ＋拡散領域であり、１３は隣接する２つのセル１０にまたがって２つのドレイン用Ｎ＋拡散領域２の下に配設されたＮ型埋め込み拡散層であり、１２は基板１の上面とＮ型埋め込み拡散層１３との間において各ドレイン用Ｎ＋拡散領域２を囲うように配設された分離用Ｎ型拡散領域であり、１５はＮウェル３同士およびＮウェル３と分離用Ｎ型拡散領域１２とを分離する分離用Ｐ型拡散領域であり、６は図１において信号線１６と垂直に配設されたメイン電源ライン６ａ、およびソース用Ｎ＋拡散領域５上を通過するように配設されたセル供給ライン６ｂとを有し、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５に接続された高圧側電源ラインであり、７は図１において信号線１６と垂直に配設されたメイン電源ライン７ａ、およびドレイン用Ｐ＋拡散領域１４を通過するように配設されたセル供給ライン７ｂとを有し、ドレイン用Ｎ＋拡散領域２およびドレイン用Ｐ＋拡散領域１４に接続された低圧側電源ラインである。また、メイン電源ライン６ａは分離用Ｎ型拡散領域１２に接続され、分離用Ｎ型拡散領域１２とＮ型埋め込み拡散層１３とで構成されるアイソレーション層に対して高圧電圧を供給している。
【００２３】
そして、このような構成であれば図３（ａ）に示すようにトランジスタ構造が形成される。同図は、高圧側電源ライン６にはＶｃｃ電位（＞ＧＮＤ電位）が、低圧側電源ライン７にはＧＮＤ電位が、Ｐ型基板１にはＶＢＢ電位（＜ＧＮＤ電位）が、更に、上記Ｎ型埋め込み拡散層１３には上記Ｖｃｃ電位が供給されているものとする。図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３とＰ型基板１との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとしてＰ型基板１とＮウェル３との間に形成される第二トランジスタであり、Ｒ２はＰ型基板１にて形成される第二抵抗であり、Ｒ３はＮ型埋め込み拡散層１３にて形成される第三抵抗である。
【００２４】
図３（ｂ）は図３（ａ）に示したトランジスタなどによるトランジスタ構造を示す図であり、このようにこの実施の形態１による半導体装置の各セル１０では、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されており、サイリスタ構造を形成しない。従って、ラッチアップの問題は根本的に解決されている。
【００２５】
次に動作について説明する。
まず、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、出力用信号線８からはＶｃｃレベルの信号が出力される。
【００２６】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
【００２７】
従って上図に示した例のセルはインバータ動作をする。また、このセル１０を複数組み合わせたりすることによって各種の論理回路を実現することができる。
【００２８】
以上のように、この実施の形態１によれば、Ｐウェル１１とＮウェル３との配列方向において隣接する２組のセル１０を、Ｎウェル３とＰウェル１１との配列が互いに逆向きとなるように配設するとともに、アイソレーション層１２，１３を、基板１から分離されるＰウェル１１が隣接される２つのセル１０，１０に股がって形成して、当該２つのＰウェル１１，１１全体を基板１から一括して分離させるように配設したので、Ｎウェル３に形成される第一トランジスタＴｒ１とＰウェル１１に形成される第二トランジスタＴｒ２との接続を切断することができ、サイリスタ構造が形成されない。
【００２９】
従って、ＤＲＡＭとロジック回路とを同一基板１上に配設して、その基板１に対する電源を電流容量が小さい半導体装置内で生成しているにもかかわらず、上記ロジック回路などから基板１に対して多量の電流が流入することなく、ラッチアップを防止することができるという効果が得られる。
【００３０】
換言すれば、ＤＲＡＭとロジック回路とを混載した半導体装置において、基板１の電位をグランド電位以下の電位に設定したとしても、上記ロジック用のセルが上記のように構成されているので、ラッチアップの問題を生ずることが無いとも言うことができる。
【００３１】
また、当該構成では、２つのセル１０，１０毎に１つのアイソレーション層１２，１３を形成しているので、アイソレーション層１２，１３によるセル幅Ｗ３の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができる。
【００３２】
実施の形態２．
図４はこの発明の実施の形態２による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）であり、当該半導体装置は、ＤＲＡＭとロジック回路とを同一基板上に配設したものであり、同図は当該ロジック回路用のセルを示している。図において、１０は半導体装置の一側面内にマトリックス状に配列されたセルであり、１６は各セルの間の上記側面上に配設されて各セルに対して信号を授受する信号線である。また、３は各セル１０内に形成されたＮウェル、１１はＮウェル３と隣接して各セル１０内に形成されたＰウェルであり、これらから明らかなように各セル１０は、同図の縦の並びごとに異なる向きに配設されている。
【００３３】
図５は上記の１つのセル１０およびその関連部分を示す正面図である。また、図６（ａ）はセル１０およびその周辺部分を示す図５のＣ−Ｃ’断面図である。これらの図において、１’はＮ型にドープされた基板であり、１１はＮ型基板１’の一側面内に形成されたＰウェルであり、３はＰウェル１１に隣接してＮ型基板１’内に形成されたＮウェルであり、９はＰウェル１１に隣接する位置からセル１０に対して信号を入力する入力用信号線であり、８はセル１０からの出力信号をＮウェル３に隣接する位置から出力する出力用信号線であり、４はＮウェル３内のＰウェル１１寄りの位置に形成されたソース用Ｐ＋拡散領域であり、５はソース用Ｐ＋拡散領域４と出力用信号線８との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域であり、２はＰウェル１１内のＮウェル３寄りの位置に形成されたドレイン用Ｎ＋拡散領域であり、１４はドレイン用Ｎ＋拡散領域２と入力用信号線９との間のＰウェル１１内に形成されたドレイン用Ｐ＋拡散領域であり、１８は隣接する２つのセル１０にまたがって２つのＮウェル３の下に配設されたＰ型埋め込み拡散層であり、１７はＮ型基板１’の上面とＰ型埋め込み拡散層１８との間において各Ｎウェル３を囲うように配設された分離用Ｐ型拡散領域であり、２１はＰウェル１１同士およびＰウェル１１と分離用Ｐ型拡散領域１７とを分離する分離用Ｎ型拡散領域であり、６は図４において信号線１６と垂直に配設されたメイン電源ライン６ａ、およびソース用Ｎ＋拡散領域５上を通過するように配設されたセル供給ライン６ｂを有し、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５に接続された高圧側電源ラインであり、７は図４において信号線１６と垂直に配設されたメイン電源ライン７ａ、およびドレイン用Ｐ＋拡散領域１４を通過するように配設されたセル供給ライン７ｂとを有し、ドレイン用Ｎ＋拡散領域２およびドレイン用Ｐ＋拡散領域１４に接続された低圧側電源ラインである。また、メイン電源ライン７ａは分離用Ｐ型拡散領域１７に接続され、分離用Ｐ型拡散領域１７とＰ型埋め込み拡散層１８とで構成されるアイソレーション層に対して高圧電圧を供給している。
【００３４】
そして、このような構成であれば図６（ａ）に示すようにトランジスタ構造が形成される。同図は、高圧側電源ライン６にはＶｃｃ電位（＞ＧＮＤ電位）が、低圧側電源ライン７にはＧＮＤ電位が、Ｎ型基板１’にはＶｃｃ電位（＞ＧＮＤ電位）が、更に、Ｐ型埋め込み拡散層１８には上記ＧＮＤ電位が供給されているものとする。図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３とＰ型のアイソレーション層１７，１８との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとしてＮ型基板１とＰウェル１１との間に形成される第二トランジスタであり、Ｒ２はＰウェル１１にて形成される第二抵抗であり、Ｒ３はＮ型基板１にて形成される第三の抵抗である。
【００３５】
図６（ｂ）は図６（ａ）に示したトランジスタなどによるトランジスタ構造を示す図であり、このように、実施の形態２による半導体装置の各セル１０では、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されており、サイリスタ構造を形成しない。従って、ラッチアップの問題は根本的に解決されている。
【００３６】
次に動作について説明する。
まず、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、上記出力用信号線８からはＶｃｃレベルの信号が出力される。
【００３７】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
【００３８】
従って上図に示した例のセルはインバータ動作をする。また、このセル１０を複数組み合わせたりすることによって各種の論理回路を実現することができる。
【００３９】
以上のように、この実施の形態２によれば、Ｐウェル１１とＮウェル３との配列方向において隣接する２組のセル１０を、Ｎウェル３とＰウェル１１との配列が互いに逆向きとなるように配設するとともに、アイソレーション層１７，１８を、Ｎ型基板１’から分離されるＮウェル３が隣接される２つのセル１０，１０に股がって形成して、当該２つのＰウェル１１，１１全体をＮ型基板１’から一括して分離させるように配設したので、Ｎウェル３に形成される第一トランジスタＴｒ１とＰウェル１１に形成される第二トランジスタＴｒ２との接続を切断することができ、サイリスタ構造が形成されない。
【００４０】
従って、ＤＲＡＭとロジック回路とを同一基板１上に配設して、そのＮ型基板１’に対する電源を電流容量が小さい半導体装置内で生成しているにもかかわらず、Ｎ型基板１’から上記ロジック回路などへ多量の電流を流入させる必要がなく、ラッチアップを防止することができるという効果が得られる。
【００４１】
換言すれば、ＤＲＡＭとロジック回路とを混載した半導体装置において、Ｎ型基板１’の電位を高圧電位以上に設定したとしても、上記ロジック用のセルが上記のように構成されているので、ラッチアップの問題を生ずることが無いとも言うことができる。
【００４２】
また、当該構成では、２つのセル１０，１０毎に１つのアイソレーション層１７，１８を形成しているので、アイソレーション層１７，１８によるセル幅Ｗ３の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができる。
【００４３】
【発明の効果】
以上のように、この発明によれば、隣接して配置された１つのＮウェルと１つのＰウェルとの組を１組のセルとした場合、当該ウェルの配列方向において隣接する２組のセルを、ＮウェルとＰウェルとの配列が互いに逆向きとなるように配設するとともに、アイソレーション層を、上記基板から分離されるウェルが隣接される２つのセルに股がって形成して、当該２つのウェル全体を基板から分離させるように配設したので、Ｎウェルに形成されるトランジスタとＰウェルに形成されるトランジスタとの接続を切断することができ、サイリスタ構造が形成されない。従って、ラッチアップを防止することができるという効果がある。
【００４４】
また、当該構成では、２つのセル毎に１つのアイソレーション層を形成しているので、当該アイソレーション層によるセル幅の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができるという効果がある。
【００４５】
そして、このような半導体装置の構成は、例えばＤＲＡＭとロジック回路とを同一基板上に配設する場合のように、Ｐ型基板をグランド電位以下の電位に設定する場合や、Ｎ型基板を電源電圧の高圧側電位以上の電位に設定する場合において特に好適である。なぜなら、このように基板電位を電源電圧の高圧側電位やグランド電位以外の電位に設定する場合などにおいては、一般的には当該電位を半導体装置にて生成することになるが、このような半導体装置上の電源装置では上記ロジック回路などからの多量の電流流入などにより電位変動が生じやすいという問題があり、この発明のようにセルを構成することで基板に対する多量の電流流入を抑制することが可能だからである。つまり、本発明を採用することにより、容易にＤＲＡＭとロジック回路とを同一基板上に配設することができる。
【００４６】
また、異なる見方をすれば、このような半導体装置の構成は、基板の電位がグランド電位以下の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置や、基板の電位が電源電圧の高圧側電位以上の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルを上記のセル構造にて形成するとよいとも言うことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。
【図２】この発明の実施の形態１による半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図３】この発明の実施の形態１による半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図４】この発明の実施の形態２による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。
【図５】この発明の実施の形態２による半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図６】この発明の実施の形態２による半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図７】従来の半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図８】従来の半導体装置のレイアウトを示す正面図である。
【図９】従来の半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図１０】従来の他の半導体装置の１つのセルを示す断面図である。
【符号の説明】
１ Ｐ型基板（基板）、１’ Ｎ型基板（基板）、２ ドレイン用Ｎ＋拡散領域（Ｎ型拡散領域）、３ Ｎウェル、４ ソース用Ｐ＋拡散領域（Ｐ型拡散領域）、１１ Ｐウェル、１２ 分離用Ｎ型拡散領域（アイソレーション層）、１３Ｎ型埋め込み拡散層（アイソレーション層）、１７ 分離用Ｐ型拡散領域（アイソレーション層）、１８ Ｐ型埋め込み拡散層（アイソレーション層）。
【発明の属する技術分野】
この発明は半導体装置に関し、特にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのメモリ回路とロジック回路とを同一基板上に形成して半導体装置を形成する場合において好適な改良に関するものである。
【０００２】
【従来の技術】
図７は従来の半導体装置のセル構造を示す正面図であり、図において、１はＰ型にドープされた基板であり、２は基板１の一側面内に形成されたドレイン用Ｎ＋拡散領域であり、３はドレイン用Ｎ＋拡散領域２に隣接して基板１内に形成されたＮウェルであり、４はＮウェル３内に形成されたソース用Ｐ＋拡散領域であり、５はソース用Ｐ＋拡散領域４とドレイン用Ｎ＋拡散領域２との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域である。また、６は基板１上に絶縁層などを介して積層されるとともに、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５と接続された高圧側電源ラインであり、７は基板１上に絶縁層などを介して積層されるとともに、ドレイン用Ｎ＋拡散領域２と接続された低圧側電源ラインであり、８はソース用Ｐ＋拡散領域４およびドレイン用Ｎ＋拡散領域２に接続された出力用信号線であり、９は高圧側電源ライン６と出力用信号線８との間のソース用Ｐ＋拡散領域４上に積層されるとともに、低圧側電源ライン７と出力用信号線８との間のドレイン用Ｎ＋拡散領域２上に積層された入力用信号線である。なお、基板１にはＧＮＤ電位よりも低いＶＢＢ電位が供給されている。
【０００３】
図８は当該セルを複数有する半導体装置のレイアウトを示す正面図であり、図において、１０はそれぞれ上記セルであり、１６はそれぞれ各セルに対して信号を授受する信号線である。また、各セルは、Ｎウェル３が同一側に配設されていることからもわかるように、オートルータなどによる設計能率などを考慮して同一の向きに配設されている。
【０００４】
次に動作について説明する。
高圧側電源ライン６はＶｃｃ電位、低圧側電源ライン７はＧＮＤに接続されているものとする。そして、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、出力用信号線８からはＶｃｃレベルの信号が出力される。
【０００５】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
従って上図に示した例のセルはインバータ動作をする。
【０００６】
【発明が解決しようとする課題】
従来の半導体装置は以上のように構成されているので、各セルにサイリスタ構造が形成されてしまい、その結果、ラッチアップが発生してしまうという問題があった。
以下、当該問題について詳細に説明する。
【０００７】
図９（ａ）は図７に示した半導体装置のセルのＥ−Ｅ’断面を示す断面図であり、図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３と基板１との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとして基板１とＮウェル３との間に形成される第二トランジスタであり、Ｒ２は基板１にて形成される第二抵抗である。また、図９（ｂ）は図９（ａ）に示したトランジスタの回路構造を示す図である。
【０００８】
次に動作について説明する。
例えば、何らかの原因で第一抵抗Ｒ１に電流が流れると、第一抵抗Ｒ１に発生する電圧にて第一トランジスタＴｒ１がオンする。そして、第一トランジスタＴｒ１がオンすると、第一トランジスタＴｒ１のエミッタ−コレクタ間に流れる電流で第二抵抗Ｒ２に電圧が発生する。その結果、第二抵抗Ｒ２に発生する電圧により第二トランジスタＴｒ２のベース−エミッタ間の電圧が増加し、第一抵抗Ｒ１に流れる電流が増加する。従って、第一トランジスタＴｒ１の増幅率と第二トランジスタＴｒ２の増幅率との積が１以上となる場合に、このような動作が一端開始されると各トランジスタＴｒ１，Ｔｒ２に流れる電流は増幅し続け、極端な場合には基板などが破壊されてしまう。以上の動作がラッチアップ動作である。
【０００９】
なお、図９に示した半導体装置では、このようなラッチアップ動作を抑制するために、ソース用Ｐ＋拡散領域４とドレイン用Ｎ＋拡散領域２との間のＮウェル３内にソース用Ｎ＋拡散領域５を設けている。これにより、Ｎウェル３による第一抵抗Ｒ１の抵抗値を下げることができ、第一トランジスタＴｒ１がオンし難いように構成している。
【００１０】
しかしながら、このように構成したとしても、基板１による第二抵抗Ｒ２に発生した場合などにおいて、第二トランジスタＴｒ２のベース電位が変動してオンとなってしまうような場合には、やはりラッチアップの問題が生じてしまう。そして、特にダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのメモリ回路とロジック回路とを同一基板上に形成して半導体装置を形成しようとした場合には、当該ロジック回路から基板１に流れ込む電流にて基板電位ＶＢＢが変動してしまい、当該ラッチアップが頻発してしまうという問題があった。
【００１１】
また、図９に示す半導体装置において、第二トランジスタＴｒ２のオン動作を抑制するためには、第二抵抗Ｒ２を小さくすることは極めて困難であるので、Ｎウェル３とドレイン用Ｎ＋拡散領域２との間隔（Ａ）を広げて、第二トランジスタＴｒ２がオン状態となる時のＶＢＥ電圧を高くすることが考えられるが、そのように構成した場合には上記セルの幅Ｗ１が増加してしまい、半導体装置を高い集積度に形成することが困難となってしまう。
【００１２】
そこで、特開昭６１−１４７５６４号公報、特開平３−２３９３５９号公報、特開平８−４６０５４号公報、特開平６−９７３７４号公報などに開示される技術を利用してラッチアップ対策を行なうことが考えられる。図１０はこのような従来のラッチアップ対策を施した場合の半導体装置の構造を示す断面図であり、図において、１３はドレイン用Ｎ＋拡散領域２の下に配設されたＮ型埋め込み拡散層であり、１２は基板１の上面とＮ型埋め込み拡散層１３との間においてドレイン用Ｎ＋拡散領域２を囲うように配設された分離用Ｎ型拡散領域であり、１１はドレイン用Ｎ＋拡散領域２および分離用Ｎ型拡散領域１２により基板１と分離されたＰウェルである。これ以外の構成は図７に示す従来の半導体装置と同一の構成なので説明を省略する。また、以下において、Ｎ型埋め込み拡散層１３および分離用Ｎ型拡散領域１２を総称してアイソレーション層ともよぶ。
【００１３】
このように半導体装置を構成すると、同図にも示すように、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されるため、図９（ｂ）に示すようなサイリスタ構造が各セルに形成されなくなる。その結果、上記ラッチアップの問題は根本的に解決される。
【００１４】
しかしながら、このように半導体装置の各セルを構成した場合、各セルごとにアイソレーション層１２，１３を設ける必要があって、各セルの幅Ｗ２が大きくなる要因となり、高集積化を望むことができなくなってしまう。
【００１５】
この発明は上記のような課題を解決するためになされたもので、ラッチアップを防止しつつ、高集積化を図ることが可能な半導体装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る半導体装置は、隣接して配置された１つのＮウェルと１つのＰウェルとの組を１組のセルとした場合、当該ウェルの配列方向において隣接する２組のセルを、ＮウェルとＰウェルとの配列が互いに逆向きとなるように配設するとともに、アイソレーション層を、上記基板から分離されるウェルが隣接される２つのセルに股がって形成して、当該２つのウェル全体を基板から分離させるように配設するものである。
【００１７】
この発明に係る半導体装置は、基板をＰ型にドープするとともに、グランド電位以下の電位に設定するものである。
【００１８】
この発明に係る半導体装置は、基板をＮ型にドープするとともに、電源電圧の高圧側電位以上の電位に設定するものである。
【００１９】
この発明に係る半導体装置は、基板の電位がグランド電位以下の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルが、ウェルの配列方向において隣接する他のセルに対してＮウェルとＰウェルとの配列が逆向きとなるように配設されるとともに、アイソレーション層は、上記基板から分離されるウェルが隣接される２つのセルに股がって形成されて、当該２つのウェル全体を基板から分離させるように配設されたものである。
【００２０】
この発明に係る半導体装置は、基板の電位が電源電圧の高圧側電位以上の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルが、ウェルの配列方向において隣接する他のセルに対してＮウェルとＰウェルとの配列が逆向きとなるように配設されるとともに、アイソレーション層は、上記基板から分離されるウェルが隣接される２つのセルに股がって形成されて、当該２つのウェル全体を基板から分離させるように配設されたものである。
【００２１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。当該半導体装置は、ＤＲＡＭとロジック回路とを同一基板上に配設したものであり、同図は当該ロジック回路用のセルを示している。図において、１０は半導体装置の一側面内にマトリックス状に配列されたセルであり、１６は各セルの間の上記側面上に配設されて各セルに対して信号を授受する信号線である。また、３は各セル１０内に形成されたＮウェル、１１はＮウェル３と隣接して各セル１０内に形成されたＰウェルであり、これらから明らかなように各セル１０は、同図の縦の並びごとに異なる向きに配設されている。
【００２２】
図２は上記の１つのセル１０およびその関連部分を示す正面図である。また、図３（ａ）はセル１０およびその周辺部分を示す図２のＡ−Ａ’断面図である。これらの図において、１はＰ型にドープされた基板であり、１１は基板１の一側面内に形成されたＰウェルであり、３はＰウェル１１に隣接して基板１内に形成されたＮウェルであり、９はＮウェル３に隣接する位置からセル１０に対して信号を入力する入力用信号線であり、８はセル１０からの出力信号をＰウェル１１に隣接する位置から出力する出力用信号線であり、４はＮウェル３内のＰウェル１１寄りの位置に形成されたソース用Ｐ＋拡散領域（Ｐ型拡散領域）であり、５はソース用Ｐ＋拡散領域４と入力用信号線９との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域であり、２はＰウェル１１内のＮウェル３寄りの位置に形成されたドレイン用Ｎ＋拡散領域（Ｎ型拡散領域）であり、１４はドレイン用Ｎ＋拡散領域２と出力用信号線８との間のＰウェル１１内に形成されたドレイン用Ｐ＋拡散領域であり、１３は隣接する２つのセル１０にまたがって２つのドレイン用Ｎ＋拡散領域２の下に配設されたＮ型埋め込み拡散層であり、１２は基板１の上面とＮ型埋め込み拡散層１３との間において各ドレイン用Ｎ＋拡散領域２を囲うように配設された分離用Ｎ型拡散領域であり、１５はＮウェル３同士およびＮウェル３と分離用Ｎ型拡散領域１２とを分離する分離用Ｐ型拡散領域であり、６は図１において信号線１６と垂直に配設されたメイン電源ライン６ａ、およびソース用Ｎ＋拡散領域５上を通過するように配設されたセル供給ライン６ｂとを有し、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５に接続された高圧側電源ラインであり、７は図１において信号線１６と垂直に配設されたメイン電源ライン７ａ、およびドレイン用Ｐ＋拡散領域１４を通過するように配設されたセル供給ライン７ｂとを有し、ドレイン用Ｎ＋拡散領域２およびドレイン用Ｐ＋拡散領域１４に接続された低圧側電源ラインである。また、メイン電源ライン６ａは分離用Ｎ型拡散領域１２に接続され、分離用Ｎ型拡散領域１２とＮ型埋め込み拡散層１３とで構成されるアイソレーション層に対して高圧電圧を供給している。
【００２３】
そして、このような構成であれば図３（ａ）に示すようにトランジスタ構造が形成される。同図は、高圧側電源ライン６にはＶｃｃ電位（＞ＧＮＤ電位）が、低圧側電源ライン７にはＧＮＤ電位が、Ｐ型基板１にはＶＢＢ電位（＜ＧＮＤ電位）が、更に、上記Ｎ型埋め込み拡散層１３には上記Ｖｃｃ電位が供給されているものとする。図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３とＰ型基板１との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとしてＰ型基板１とＮウェル３との間に形成される第二トランジスタであり、Ｒ２はＰ型基板１にて形成される第二抵抗であり、Ｒ３はＮ型埋め込み拡散層１３にて形成される第三抵抗である。
【００２４】
図３（ｂ）は図３（ａ）に示したトランジスタなどによるトランジスタ構造を示す図であり、このようにこの実施の形態１による半導体装置の各セル１０では、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されており、サイリスタ構造を形成しない。従って、ラッチアップの問題は根本的に解決されている。
【００２５】
次に動作について説明する。
まず、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、出力用信号線８からはＶｃｃレベルの信号が出力される。
【００２６】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
【００２７】
従って上図に示した例のセルはインバータ動作をする。また、このセル１０を複数組み合わせたりすることによって各種の論理回路を実現することができる。
【００２８】
以上のように、この実施の形態１によれば、Ｐウェル１１とＮウェル３との配列方向において隣接する２組のセル１０を、Ｎウェル３とＰウェル１１との配列が互いに逆向きとなるように配設するとともに、アイソレーション層１２，１３を、基板１から分離されるＰウェル１１が隣接される２つのセル１０，１０に股がって形成して、当該２つのＰウェル１１，１１全体を基板１から一括して分離させるように配設したので、Ｎウェル３に形成される第一トランジスタＴｒ１とＰウェル１１に形成される第二トランジスタＴｒ２との接続を切断することができ、サイリスタ構造が形成されない。
【００２９】
従って、ＤＲＡＭとロジック回路とを同一基板１上に配設して、その基板１に対する電源を電流容量が小さい半導体装置内で生成しているにもかかわらず、上記ロジック回路などから基板１に対して多量の電流が流入することなく、ラッチアップを防止することができるという効果が得られる。
【００３０】
換言すれば、ＤＲＡＭとロジック回路とを混載した半導体装置において、基板１の電位をグランド電位以下の電位に設定したとしても、上記ロジック用のセルが上記のように構成されているので、ラッチアップの問題を生ずることが無いとも言うことができる。
【００３１】
また、当該構成では、２つのセル１０，１０毎に１つのアイソレーション層１２，１３を形成しているので、アイソレーション層１２，１３によるセル幅Ｗ３の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができる。
【００３２】
実施の形態２．
図４はこの発明の実施の形態２による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）であり、当該半導体装置は、ＤＲＡＭとロジック回路とを同一基板上に配設したものであり、同図は当該ロジック回路用のセルを示している。図において、１０は半導体装置の一側面内にマトリックス状に配列されたセルであり、１６は各セルの間の上記側面上に配設されて各セルに対して信号を授受する信号線である。また、３は各セル１０内に形成されたＮウェル、１１はＮウェル３と隣接して各セル１０内に形成されたＰウェルであり、これらから明らかなように各セル１０は、同図の縦の並びごとに異なる向きに配設されている。
【００３３】
図５は上記の１つのセル１０およびその関連部分を示す正面図である。また、図６（ａ）はセル１０およびその周辺部分を示す図５のＣ−Ｃ’断面図である。これらの図において、１’はＮ型にドープされた基板であり、１１はＮ型基板１’の一側面内に形成されたＰウェルであり、３はＰウェル１１に隣接してＮ型基板１’内に形成されたＮウェルであり、９はＰウェル１１に隣接する位置からセル１０に対して信号を入力する入力用信号線であり、８はセル１０からの出力信号をＮウェル３に隣接する位置から出力する出力用信号線であり、４はＮウェル３内のＰウェル１１寄りの位置に形成されたソース用Ｐ＋拡散領域であり、５はソース用Ｐ＋拡散領域４と出力用信号線８との間のＮウェル３内に形成されたソース用Ｎ＋拡散領域であり、２はＰウェル１１内のＮウェル３寄りの位置に形成されたドレイン用Ｎ＋拡散領域であり、１４はドレイン用Ｎ＋拡散領域２と入力用信号線９との間のＰウェル１１内に形成されたドレイン用Ｐ＋拡散領域であり、１８は隣接する２つのセル１０にまたがって２つのＮウェル３の下に配設されたＰ型埋め込み拡散層であり、１７はＮ型基板１’の上面とＰ型埋め込み拡散層１８との間において各Ｎウェル３を囲うように配設された分離用Ｐ型拡散領域であり、２１はＰウェル１１同士およびＰウェル１１と分離用Ｐ型拡散領域１７とを分離する分離用Ｎ型拡散領域であり、６は図４において信号線１６と垂直に配設されたメイン電源ライン６ａ、およびソース用Ｎ＋拡散領域５上を通過するように配設されたセル供給ライン６ｂを有し、ソース用Ｐ＋拡散領域４およびソース用Ｎ＋拡散領域５に接続された高圧側電源ラインであり、７は図４において信号線１６と垂直に配設されたメイン電源ライン７ａ、およびドレイン用Ｐ＋拡散領域１４を通過するように配設されたセル供給ライン７ｂとを有し、ドレイン用Ｎ＋拡散領域２およびドレイン用Ｐ＋拡散領域１４に接続された低圧側電源ラインである。また、メイン電源ライン７ａは分離用Ｐ型拡散領域１７に接続され、分離用Ｐ型拡散領域１７とＰ型埋め込み拡散層１８とで構成されるアイソレーション層に対して高圧電圧を供給している。
【００３４】
そして、このような構成であれば図６（ａ）に示すようにトランジスタ構造が形成される。同図は、高圧側電源ライン６にはＶｃｃ電位（＞ＧＮＤ電位）が、低圧側電源ライン７にはＧＮＤ電位が、Ｎ型基板１’にはＶｃｃ電位（＞ＧＮＤ電位）が、更に、Ｐ型埋め込み拡散層１８には上記ＧＮＤ電位が供給されているものとする。図において、Ｔｒ１はソース用Ｐ＋拡散領域４をエミッタとしてＮウェル３とＰ型のアイソレーション層１７，１８との間に形成される第一トランジスタであり、Ｒ１はＮウェル３にて構成される第一抵抗であり、Ｔｒ２はドレイン用Ｎ＋拡散領域２をエミッタとしてＮ型基板１とＰウェル１１との間に形成される第二トランジスタであり、Ｒ２はＰウェル１１にて形成される第二抵抗であり、Ｒ３はＮ型基板１にて形成される第三の抵抗である。
【００３５】
図６（ｂ）は図６（ａ）に示したトランジスタなどによるトランジスタ構造を示す図であり、このように、実施の形態２による半導体装置の各セル１０では、第二トランジスタＴｒ２のコレクタ端子と第一トランジスタＴｒ１のベース端子との接続が切断されるとともに、第二トランジスタＴｒ２のベース端子と第一トランジスタＴｒ１のコレクタ端子との接続が切断されており、サイリスタ構造を形成しない。従って、ラッチアップの問題は根本的に解決されている。
【００３６】
次に動作について説明する。
まず、例えば入力用信号線９からＶｃｃレベルの信号が入力されると、ドレイン用Ｎ＋拡散領域２はカットオフ動作状態に制御される一方で、ソース用Ｐ＋拡散領域４は線形動作状態に制御される。その結果、上記出力用信号線８からはＶｃｃレベルの信号が出力される。
【００３７】
逆に、入力用信号線９からＧＮＤレベルの信号が入力されると、ソース用Ｐ＋拡散領域４はカットオフ動作状態に制御される一方で、ドレイン用Ｎ＋拡散領域２は線形動作状態に制御される。その結果、出力用信号線８からはＧＮＤレベルの信号が出力される。
【００３８】
従って上図に示した例のセルはインバータ動作をする。また、このセル１０を複数組み合わせたりすることによって各種の論理回路を実現することができる。
【００３９】
以上のように、この実施の形態２によれば、Ｐウェル１１とＮウェル３との配列方向において隣接する２組のセル１０を、Ｎウェル３とＰウェル１１との配列が互いに逆向きとなるように配設するとともに、アイソレーション層１７，１８を、Ｎ型基板１’から分離されるＮウェル３が隣接される２つのセル１０，１０に股がって形成して、当該２つのＰウェル１１，１１全体をＮ型基板１’から一括して分離させるように配設したので、Ｎウェル３に形成される第一トランジスタＴｒ１とＰウェル１１に形成される第二トランジスタＴｒ２との接続を切断することができ、サイリスタ構造が形成されない。
【００４０】
従って、ＤＲＡＭとロジック回路とを同一基板１上に配設して、そのＮ型基板１’に対する電源を電流容量が小さい半導体装置内で生成しているにもかかわらず、Ｎ型基板１’から上記ロジック回路などへ多量の電流を流入させる必要がなく、ラッチアップを防止することができるという効果が得られる。
【００４１】
換言すれば、ＤＲＡＭとロジック回路とを混載した半導体装置において、Ｎ型基板１’の電位を高圧電位以上に設定したとしても、上記ロジック用のセルが上記のように構成されているので、ラッチアップの問題を生ずることが無いとも言うことができる。
【００４２】
また、当該構成では、２つのセル１０，１０毎に１つのアイソレーション層１７，１８を形成しているので、アイソレーション層１７，１８によるセル幅Ｗ３の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができる。
【００４３】
【発明の効果】
以上のように、この発明によれば、隣接して配置された１つのＮウェルと１つのＰウェルとの組を１組のセルとした場合、当該ウェルの配列方向において隣接する２組のセルを、ＮウェルとＰウェルとの配列が互いに逆向きとなるように配設するとともに、アイソレーション層を、上記基板から分離されるウェルが隣接される２つのセルに股がって形成して、当該２つのウェル全体を基板から分離させるように配設したので、Ｎウェルに形成されるトランジスタとＰウェルに形成されるトランジスタとの接続を切断することができ、サイリスタ構造が形成されない。従って、ラッチアップを防止することができるという効果がある。
【００４４】
また、当該構成では、２つのセル毎に１つのアイソレーション層を形成しているので、当該アイソレーション層によるセル幅の増大を抑制することができ、ラッチアップを防止しつつも高集積化を図ることができるという効果がある。
【００４５】
そして、このような半導体装置の構成は、例えばＤＲＡＭとロジック回路とを同一基板上に配設する場合のように、Ｐ型基板をグランド電位以下の電位に設定する場合や、Ｎ型基板を電源電圧の高圧側電位以上の電位に設定する場合において特に好適である。なぜなら、このように基板電位を電源電圧の高圧側電位やグランド電位以外の電位に設定する場合などにおいては、一般的には当該電位を半導体装置にて生成することになるが、このような半導体装置上の電源装置では上記ロジック回路などからの多量の電流流入などにより電位変動が生じやすいという問題があり、この発明のようにセルを構成することで基板に対する多量の電流流入を抑制することが可能だからである。つまり、本発明を採用することにより、容易にＤＲＡＭとロジック回路とを同一基板上に配設することができる。
【００４６】
また、異なる見方をすれば、このような半導体装置の構成は、基板の電位がグランド電位以下の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置や、基板の電位が電源電圧の高圧側電位以上の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、上記ロジック用のセルを上記のセル構造にて形成するとよいとも言うことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。
【図２】この発明の実施の形態１による半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図３】この発明の実施の形態１による半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図４】この発明の実施の形態２による半導体装置のレイアウトを示す正面図（ａ）および断面図（ｂ）である。
【図５】この発明の実施の形態２による半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図６】この発明の実施の形態２による半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図７】従来の半導体装置の１つのセルおよびその関連部分を示す正面図である。
【図８】従来の半導体装置のレイアウトを示す正面図である。
【図９】従来の半導体装置の１つのセルを示す断面図（ａ）およびトランジスタ構造を示す図（ｂ）である。
【図１０】従来の他の半導体装置の１つのセルを示す断面図である。
【符号の説明】
１ Ｐ型基板（基板）、１’ Ｎ型基板（基板）、２ ドレイン用Ｎ＋拡散領域（Ｎ型拡散領域）、３ Ｎウェル、４ ソース用Ｐ＋拡散領域（Ｐ型拡散領域）、１１ Ｐウェル、１２ 分離用Ｎ型拡散領域（アイソレーション層）、１３Ｎ型埋め込み拡散層（アイソレーション層）、１７ 分離用Ｐ型拡散領域（アイソレーション層）、１８ Ｐ型埋め込み拡散層（アイソレーション層）。
Claims (5)
- Ｐ型あるいはＮ型にドープされた基板と、当該基板に形成されたＮウェルおよびＰウェルと、当該Ｎウェル内に形成されたＰ型拡散領域と、上記Ｐウェル内に形成されたＮ型拡散領域と、上記基板と同一型のウェルの周囲に当該基板と当該ウェルとを分離するように配設されたアイソレーション層とを有する半導体装置において、
隣接して配置された１つのＮウェルと１つのＰウェルとの組を１組のセルとした場合、当該ウェルの配列方向において隣接する２組のセルは、ＮウェルとＰウェルとの配列が互いに逆向きとなるように配設されるとともに、
上記アイソレーション層は、上記基板から分離されるウェルが隣接される２つのセルに股がって形成され、当該２つのウェル全体を基板から分離するように配設されていることを特徴とする半導体装置。 - 基板はＰ型にドープされるとともに、グランド電位以下の電位に設定されることを特徴とする請求項１記載の半導体装置。
- 基板はＮ型にドープされるとともに、電源電圧の高圧側電位以上の電位に設定されることを特徴とする請求項１記載の半導体装置。
- 基板の電位はグランド電位以下の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、
上記ロジック用のセルは、Ｐ型あるいはＮ型にドープされた基板と、当該基板に形成されたＮウェルおよびＰウェルと、当該Ｎウェル内に形成されたＰ型拡散領域と、上記Ｐウェル内に形成されたＮ型拡散領域と、上記基板と同一型のウェルの周囲に当該基板と当該ウェルとを分離するように配設されたアイソレーション層とを有し、上記ウェルの配列方向において隣接する他のセルとはＮウェルとＰウェルとの配列が逆向きとなるように配設され、更に、上記アイソレーション層が、上記基板から分離されるウェルが隣接される２つのセルに股がって形成され、当該２つのウェル全体を基板から分離するように配設されていることを特徴とする半導体装置。 - 基板の電位は電源電圧の高圧側電位以上の電位に設定されるとともに、複数のメモリ用のセルと複数のロジック用のセルとを有する半導体装置において、
上記ロジック用のセルはＰ型あるいはＮ型にドープされた基板と、当該基板に形成されたＮウェルおよびＰウェルと、当該Ｎウェル内に形成されたＰ型拡散領域と、上記Ｐウェル内に形成されたＮ型拡散領域と、上記基板と同一型のウェルの周囲に当該基板と当該ウェルとを分離するように配設されたアイソレーション層とを有し、上記ウェルの配列方向において隣接する他のセルとはＮウェルとＰウェルとの配列が逆向きとなるように配設され、更に、上記アイソレーション層が、上記基板から分離されるウェルが隣接される２つのセルに股がって形成され、当該２つのウェル全体を基板から分離するように配設されていることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27307497A JP3553334B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体装置 |
| TW087105676A TW430978B (en) | 1997-10-06 | 1998-04-14 | Semiconductor device |
| US09/061,090 US6043522A (en) | 1997-10-06 | 1998-04-16 | Field effect transistor array including doped two-cell isolation region for preventing latchup |
| KR1019980022700A KR100271845B1 (ko) | 1997-10-06 | 1998-06-17 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27307497A JP3553334B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111937A JPH11111937A (ja) | 1999-04-23 |
| JP3553334B2 true JP3553334B2 (ja) | 2004-08-11 |
Family
ID=17522791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27307497A Expired - Fee Related JP3553334B2 (ja) | 1997-10-06 | 1997-10-06 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6043522A (ja) |
| JP (1) | JP3553334B2 (ja) |
| KR (1) | KR100271845B1 (ja) |
| TW (1) | TW430978B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468787B1 (ko) * | 2003-05-02 | 2005-01-29 | 삼성전자주식회사 | 래치-업(Ｌａｔｃｈ-ｕｐ)에 의한 전류 흐름을 방지할 수있는 반도체 장치 |
| US7102867B2 (en) | 2003-06-30 | 2006-09-05 | International Business Machines Corporation | Method, apparatus and circuit for latchup suppression in a gate-array ASIC environment |
| US8080832B1 (en) | 2008-09-30 | 2011-12-20 | Pmc-Sierra Us, Inc. | Semiconductor device for electrostatic discharge protection |
| US7777248B1 (en) | 2008-09-30 | 2010-08-17 | Pmc-Sierra, Inc. | Semiconductor device for latch-up prevention |
| JP5433437B2 (ja) * | 2010-01-21 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659675A (en) * | 1969-06-30 | 1972-05-02 | Transportation Specialists Inc | Lubrication system and reservoir therefor |
| EP0177336B1 (en) * | 1984-10-03 | 1992-07-22 | Fujitsu Limited | Gate array integrated device |
| JPS61147564A (ja) * | 1984-12-21 | 1986-07-05 | Iwatsu Electric Co Ltd | 相補型電界効果トランジスタを有する集積回路 |
| JPH03239359A (ja) * | 1990-02-16 | 1991-10-24 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0697374A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 半導体集積回路 |
| JPH0846054A (ja) * | 1994-07-28 | 1996-02-16 | Victor Co Of Japan Ltd | 半導体装置 |
| JP3473218B2 (ja) * | 1995-10-24 | 2003-12-02 | 日産自動車株式会社 | 半導体集積回路 |
-
1997
- 1997-10-06 JP JP27307497A patent/JP3553334B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-14 TW TW087105676A patent/TW430978B/zh not_active IP Right Cessation
- 1998-04-16 US US09/061,090 patent/US6043522A/en not_active Expired - Fee Related
- 1998-06-17 KR KR1019980022700A patent/KR100271845B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100271845B1 (ko) | 2000-11-15 |
| KR19990036528A (ko) | 1999-05-25 |
| US6043522A (en) | 2000-03-28 |
| TW430978B (en) | 2001-04-21 |
| JPH11111937A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039899B2 (en) | Electrostatic discharge protection device | |
| KR950007573B1 (ko) | 회로를 웰로 분리한 반도체장치 | |
| US7525779B2 (en) | Diode strings and electrostatic discharge protection circuits | |
| US6642588B1 (en) | Latch-up prevention for memory cells | |
| US7495265B2 (en) | ESD protection circuit with SCR structure for semiconductor device | |
| US7875904B2 (en) | Protection circuit | |
| HK1003586B (en) | Semiconductor device | |
| US5898206A (en) | Semiconductor device | |
| KR100336154B1 (ko) | 반도체장치 | |
| JP3553334B2 (ja) | 半導体装置 | |
| KR100226508B1 (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치 | |
| JP2007281178A (ja) | 半導体装置 | |
| US20070132008A1 (en) | High voltage integration circuit with freewheeling diode embedded in transistor | |
| JP5041760B2 (ja) | 半導体集積回路装置 | |
| JPS6197858A (ja) | 半導体装置 | |
| US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
| JPH09298277A (ja) | 半導体装置 | |
| JP3182288B2 (ja) | 半導体集積回路 | |
| US6355948B2 (en) | Semiconductor integrated circuit device | |
| JP4555578B2 (ja) | 集積回路 | |
| JPH01106464A (ja) | ラッチアップおよび静電放電保護構造 | |
| JP3036752B2 (ja) | 半導体装置 | |
| KR950007575B1 (ko) | 회로를 웰로 분리한 반도체장치 | |
| JP2901542B2 (ja) | 半導体集積回路 | |
| JP2525142B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |