JP3556833B2 - 半導体パッケージケース - Google Patents
半導体パッケージケース Download PDFInfo
- Publication number
- JP3556833B2 JP3556833B2 JP14942498A JP14942498A JP3556833B2 JP 3556833 B2 JP3556833 B2 JP 3556833B2 JP 14942498 A JP14942498 A JP 14942498A JP 14942498 A JP14942498 A JP 14942498A JP 3556833 B2 JP3556833 B2 JP 3556833B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- case
- lead
- external
- mold portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リードレスとした半導体パッケージを収納して実装基板に実装することを特徴とする半導体パッケージケースに関する。
【０００２】
【従来の技術】
従来の外部接続端子用リードを有する半導体パッケージの製造方法を、図７を用いて説明する。
【０００３】
図７のａ１は連結リードフレームであり、連結リードフレームａ１は、各単体用リードフレームａ２を長手方向に一連に連結して形成され、半導体素子載置部に半導体素子を載置し、同半導体素子とリードとをワイヤーボンディングにより電気的導通をとり、モールド工程ａにてモールド樹脂により封止されることにより、モールド封止部ａ３を形成する。
【０００４】
次いで、タイバーカット工程ｂにて、タイバーをカットするとともに、連結リードフレームａ１における各単体用リードフレームａ２の連結部をカットすることにより、単体パッケージｂ１が得られる。
【０００５】
前記タイバーカット工程ｂでは、上下にタイバーカット用切断金型を配設し、下金型上面に連結リードフレームａ１を載置し、上下金型に狭圧されることにより切断が行われる。
【０００６】
次いで、リードフォーミング工程ｃにて、リードのガルウィング形状等の整形を行う。
【０００７】
同リードフォーミング工程ｃでは、上下にリードフォーミング用整形金型を配設し、下金型上面に単体パッケージｂ１を載置し、上下金型にて狭圧することにより、リードの整形が行われる。
【０００８】
次いで、リードカット工程ｄにて、リードが所定の長さにカットされる。
【０００９】
同リードカット工程ｄでは、上下にリードカット用切断金型を配設し、下金型上面にリード整形のなされた単体パッケージｂ１を載置し、上下金型にて狭圧することにより、余分なリードが切断される。
【００１０】
そして、リード端部にめっきや半田のディッピング等により、実装基板ｅ１に接続するための加工を行い、規格測定し、標印後、梱包され、出荷される。
【００１１】
ｅは実装基板ｅ１への実装例の側面図である。
【００１２】
【発明が解決しようとする課題】
このような製造方法では、タイバーカット工程、リードフォーミング工程、リードカット工程において、それぞれ専用の金型を準備しなければならず、製造コスト低減の最大の障害となっていた。
【００１３】
特に、昨今では少量多品種生産の傾向があり、製造コストに占める金型代の割合が、より一層高まってきており、市場要求の価格での生産が困難となっていた。
【００１４】
【課題を解決するための手段】
本発明では、半導体素子を封止する上側モールド部と下側モールド部のうち、上側モールド部の外周縁寸法を下側モールド部の外周縁寸法よりも大きくして、上側モールド部周縁に張出部を形成し、この張出部に内部リードとそれぞれ連続した外部リードの端部を配設して半導体パッケージを構成している。
【００１５】
そして、この半導体パッケージをケーシングする半導体パッケージケースを、上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、上下ケースを一体組立して内部に半導体パッケージを収納可能とするとともに、下ケースには前記半導体パッケージの外部リードと導通した外部接続端子を設け、同外部接続端子を介して上下ケースごと実装基板 (B) へ実装可能としているものである。
【００１６】
【発明の実施の形態】
本発明の半導体パッケージケースにケーシングされる半導体パッケージは、半導体パッケージの製造コストを低減させるため、外部リードの加工用金型の使用を避け、半導体パッケージをリードレスタイプとした半導体パッケージである。
【００１７】
その製造工程は以下のようになっている。
【００１８】
半導体パッケージは、半導体素子と、複数の内部リードと、同半導体素子と内部リードとをワイヤーボンディングのワイヤーにより接続し、これら半導体素子、内部リード、ワイヤーとを、一体にモールド樹脂により密封封止して形成されている。
【００１９】
モールド工程において使用される上下部モールド金型には、モールド部を形成すべく、開口部の形状を略矩形とした凹部が形成されており、上側モールド部を形成する上部モールド金型の凹部開口寸法は、下側モールド部を形成する下部モールド金型の凹部開口寸法よりも大きくしている。
【００２０】
従って、上側モールド部周縁には、モールド部が下側モールド部周縁より張り出した、張出部が形成される。
【００２１】
同張出部には、内部リードと連続した外部リードが、モールド部の外周方向に向かって引き出されており、リードカット金型によって、上側モールド部の外周縁に沿って外部リードを切断することにより、外部リードは前記張出部にのみ存在するように形成される。
【００２２】
このように形成された半導体パッケージでは、下側モールド部の厚みにより、半導体パッケージの外部リードを、直接的に実装基板の接続端子に接合させることができない。
【００２３】
そこで、実装基板において、下側モールド部の外周寸法に合わせた挿嵌孔を実装基板に穿設しておき、同挿嵌孔に半導体パッケージの下側モールド部を嵌合させることにより、半導体パッケージの外部リードを実装基板の接続端子に接合させてもよい。
【００２４】
特に、本発明の半導体パッケージケースでは、前記半導体パッケージの上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、同上下ケースを一体組立して、ケース内部に半導体パッケージを収納可能とする。
【００２５】
下ケースには、半導体パッケージの外部リードと当接する部分に電気的接続部を形成し、さらに、下ケースの実装基板との対向する面に、外部接続端子を形成し、前記電気的接続部と外部接続端子とを内部配線により導通させておく。
【００２６】
従って、実装基板への実装に際しては、下ケースに配設した外部接続端子を介して実装され、導通がとられるとともに、上下ケースによって半導体パッケージを外部衝撃等から保護することができる。
【００２７】
【実施例】
本発明の実施例を図面を用いて詳説する。
【００２８】
従来技術としても説明したように、リードフレームタイプの半導体パッケージの製造は、図７に示すように、単体用リードフレームａ２が長手方向に一連に連結された連結リードフレームａ１において、同連結リードフレームａ１の半導体素子載置部に載置された半導体素子２０（図１参照）と、内部リード４０とをワイヤーボンディングのワイヤー３０により電気的接続し、モールド工程ａにおいて、前記連結リードフレームａ１をモールド樹脂にて密封封止することにより行われる。
【００２９】
モールド封止部ａ３を形成するには、下部モールド金型上面（図示せず）に連結リードフレームａ１を載置し、下部モールド金型に合わせて上部モールド金型（図示せず）を重ね合わせ、押圧し、溶融したモールド樹脂を圧入してモールド封止部ａ３を形成する。
【００３０】
本発明では、モールド封止部ａ３を形成する際に使用する上下部モールド金型において、連結リードフレームａ１のモールド封止部ａ３に対応する部位に、それぞれ開口部を略矩形状とした凹部を形成するとともに、上部モールド金型に形成された凹部の開口寸法を、下部モールド金型に形成された凹部の開口寸法よりも大きくしておく。
【００３１】
従って、図１及び２に示すように、上側モールド部１の周縁には、上下部モールド金型に配設された凹部の開口寸法差によって、下側モールド部２周縁より外周方向に張り出した張出部３が形成される。
【００３２】
このモールド工程ａにおいて、内部リード４０と連続した外部リード４は、前記上下部モールド金型により狭持されるため、上側モールド部１周縁に形成された張出部３において、モールド部から露出するとともに、さらに、外周方向に引き出された形状となる。
【００３３】
その後、リードカット金型によって、上側モールド部１の外周縁に沿って外部リード４を切断することにより、各単体半導体パッケージＡは連結リードフレームａ１から切離され、上側モールド部１周縁に形成された張出部３のみに、外部リード４による接続端子が存在する半導体パッケージＡが得られる。
【００３４】
しかし、このように形成された半導体パッケージＡでは、下側モールド部２による厚みのため、外部リード４を、直接、実装基板Ｂへ接続するのは不可能である。
【００３５】
そこで、図３に示すように、実装基板Ｂにおいて、下側モールド部２の外周寸法に合わせた挿嵌孔Ｃを実装基板Ｂに穿設しておき、同挿嵌孔Ｃに半導体パッケージＡの下側モールド部２を嵌合させることにより、半導体パッケージＡの外部リード４を実装基板Ｂの接続端子に接合させてもよい。
【００３６】
特に、本発明の半導体パッケージケースでは、まず、半導体パッケージＡの上側モールド部１をケーシングする上ケース９と、下側モールド部２をケーシングする下ケース８とを用い、上下ケース９、８を一体に組立したケース内に、半導体パッケージＡを収納する。
【００３７】
下ケース８には、半導体パッケージＡの外部リード４と当接する部分に電気的接続部６を形成し、さらに、下ケース８の実装基板と対向する面に、接続ピンによる外部接続端子７を配設し、同外部接続端子７と前記電気的接続部６とを内部配線（図示せず）によって導通しておく。
【００３８】
従って、上下ケース９、８によるケース内に収納された導体パッケージＡは、外部接続端子７を介在させることにより、実装基板Ｂ に実装、導通される。
【００３９】
下ケース８において、半導体パッケージＡの底面と接触する部分には、密着防止のための突起部８０が形成され、また、上ケース９にも同様に、密着防止のための突起部９０が形成され、これら突起部８０，９０を介して、半導体パッケージＡは下ケース８及び上ケース９とに保持されている。
【００４０】
前記各突起部８０，９０によって、半導体パッケージＡと下ケース８及び上ケース９との間に空隙１１が形成されることにより、同空隙１１が、半導体素子２０の発する熱をよりよく放熱するとともに、同半導体素子２０の発した熱によって生起される半導体パッケージＡの変形を吸収し、半導体パッケージＡの外部リード４と下ケース８の電気的接続部６との接合が破壊され、断線が生起されることを防止している。
【００４１】
実装基板Ｂへの実装に際しては、下ケース８に配設された外部接続端子である外部接続端子７を介して行われ、実装基板Ｂには同外部接続端子７が挿嵌でき、かつ、電気に接続可能となるべく配設した挿嵌孔１０を形成しておき、同挿嵌孔１０に前記外部接続端子７を挿嵌することによって実装がなされる。
【００４２】
また、他の実施例として、図示していないが、外部接続端子７の代わりに、外部接続用端子として半田ボールを用いてもよいし、外部接続用端子をコネクター形状としておき、対応するコネクター受部を実装基板Ｂ上面に配設しておいてもよく、下ケース８の実装基板Ｂへの実装形態は、必要に応じて任意に選択してよい。
【００４３】
さらに、半導体パッケージＡを複数個上下に積み重ねた状態で収納すべく、下ケース８及び上ケース９を形成してもよい。
【００４４】
以上のような半導体パッケージＡとすることにより、半導体パッケージＡ製造時に必要となる金型を、リードカット用の一種類とすることができるので、製造コストを大幅に削減することができるとともに、図６に示すように、タイバーカット工程及びリードフォーミング工程を省くことができるので、製造に要する時間を短縮することができ、より効率的に製造することができる。
【００４５】
さらに、半導体パッケージＡを下ケース８に収納して搬送及び使用するため、半導体パッケージＡが外部衝撃等により破損することがなく、また、実装基板Ｂへの実装形態に合わせて、下ケース８の外部接続端子７の形状のみを変更することにより、安価で多様性のある半導体パッケージＡを提供することができる。
【００４６】
他の実施例として、半導体パッケージＡと実装基板Ｂとの単なる電気的な導通のみを目的とする場合は、図４に示したような下ケース８と上ケース９による収納形態ではなく、図５に示すように、単なる矩形の枠状となった脚体１２を用いて、半導体パッケージＡの外部リード４と実装基板Ｂとを接続すべく構成してもよい。
【００４７】
また、本実施例では、実装基板Ｂ への直接的な実装が困難な半導体パッケージＡの実装形態として、収納ケースの使用により実装が可能となる方法について述べたが、半導体パッケージＡの破損を防止するためにケース収納してもよく、また、外部接続形態の変更を目的としてケース収納してもよく、ケースに収納される半導体パッケージは、リードレスタイプの半導体パッケージＡに限定するものではない。
【００５１】
【発明の効果】
本発明によれば、半導体パッケージの上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、上下ケースを一体組立して、ケース内部に半導体パッケージを収納可能とするとともに、下ケースには半導体パッケージの外部リードと導通した外部接続端子を設け、同外部接続端子を介して上下ケースごと実装基板へ実装可能と構成することにより、半導体パッケージ自体に直接、振動や衝撃等が加わることがなく、半導体パッケージの破損を防止することができる。
【００５２】
さらに、下ケースの外部接続端子の形状のみを変えることにより、各種の実装形態に対応させた製品とすることができるため、安価で、汎用性の高い半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージケースに用いる半導体パッケージの正面図である。
【図２】同半導体パッケージの底面図である。
【図３】同半導体パッケージの実装形態説明図である。
【図４】本発明の半導体パッケージケースによる実装形態説明図である。
【図５】他の実施例の説明図である。
【図６】工程説明図である。
【図７】従来の製造方法の説明図である。
【符号の説明】
Ａ 半導体パッケージ
Ｂ 実装基板
１ 上側モールド部
２ 下側モールド部
３ 張出部
４ 外部リード
６ 電気的接続部
７ 外部接続端子
８ 下ケース
８０ 突起部
９ 上ケース
９０ 突起部
１０ 挿嵌孔
１１ 空隙
２０ 半導体素子
３０ ワイヤー
【発明の属する技術分野】
本発明は、リードレスとした半導体パッケージを収納して実装基板に実装することを特徴とする半導体パッケージケースに関する。
【０００２】
【従来の技術】
従来の外部接続端子用リードを有する半導体パッケージの製造方法を、図７を用いて説明する。
【０００３】
図７のａ１は連結リードフレームであり、連結リードフレームａ１は、各単体用リードフレームａ２を長手方向に一連に連結して形成され、半導体素子載置部に半導体素子を載置し、同半導体素子とリードとをワイヤーボンディングにより電気的導通をとり、モールド工程ａにてモールド樹脂により封止されることにより、モールド封止部ａ３を形成する。
【０００４】
次いで、タイバーカット工程ｂにて、タイバーをカットするとともに、連結リードフレームａ１における各単体用リードフレームａ２の連結部をカットすることにより、単体パッケージｂ１が得られる。
【０００５】
前記タイバーカット工程ｂでは、上下にタイバーカット用切断金型を配設し、下金型上面に連結リードフレームａ１を載置し、上下金型に狭圧されることにより切断が行われる。
【０００６】
次いで、リードフォーミング工程ｃにて、リードのガルウィング形状等の整形を行う。
【０００７】
同リードフォーミング工程ｃでは、上下にリードフォーミング用整形金型を配設し、下金型上面に単体パッケージｂ１を載置し、上下金型にて狭圧することにより、リードの整形が行われる。
【０００８】
次いで、リードカット工程ｄにて、リードが所定の長さにカットされる。
【０００９】
同リードカット工程ｄでは、上下にリードカット用切断金型を配設し、下金型上面にリード整形のなされた単体パッケージｂ１を載置し、上下金型にて狭圧することにより、余分なリードが切断される。
【００１０】
そして、リード端部にめっきや半田のディッピング等により、実装基板ｅ１に接続するための加工を行い、規格測定し、標印後、梱包され、出荷される。
【００１１】
ｅは実装基板ｅ１への実装例の側面図である。
【００１２】
【発明が解決しようとする課題】
このような製造方法では、タイバーカット工程、リードフォーミング工程、リードカット工程において、それぞれ専用の金型を準備しなければならず、製造コスト低減の最大の障害となっていた。
【００１３】
特に、昨今では少量多品種生産の傾向があり、製造コストに占める金型代の割合が、より一層高まってきており、市場要求の価格での生産が困難となっていた。
【００１４】
【課題を解決するための手段】
本発明では、半導体素子を封止する上側モールド部と下側モールド部のうち、上側モールド部の外周縁寸法を下側モールド部の外周縁寸法よりも大きくして、上側モールド部周縁に張出部を形成し、この張出部に内部リードとそれぞれ連続した外部リードの端部を配設して半導体パッケージを構成している。
【００１５】
そして、この半導体パッケージをケーシングする半導体パッケージケースを、上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、上下ケースを一体組立して内部に半導体パッケージを収納可能とするとともに、下ケースには前記半導体パッケージの外部リードと導通した外部接続端子を設け、同外部接続端子を介して上下ケースごと実装基板 (B) へ実装可能としているものである。
【００１６】
【発明の実施の形態】
本発明の半導体パッケージケースにケーシングされる半導体パッケージは、半導体パッケージの製造コストを低減させるため、外部リードの加工用金型の使用を避け、半導体パッケージをリードレスタイプとした半導体パッケージである。
【００１７】
その製造工程は以下のようになっている。
【００１８】
半導体パッケージは、半導体素子と、複数の内部リードと、同半導体素子と内部リードとをワイヤーボンディングのワイヤーにより接続し、これら半導体素子、内部リード、ワイヤーとを、一体にモールド樹脂により密封封止して形成されている。
【００１９】
モールド工程において使用される上下部モールド金型には、モールド部を形成すべく、開口部の形状を略矩形とした凹部が形成されており、上側モールド部を形成する上部モールド金型の凹部開口寸法は、下側モールド部を形成する下部モールド金型の凹部開口寸法よりも大きくしている。
【００２０】
従って、上側モールド部周縁には、モールド部が下側モールド部周縁より張り出した、張出部が形成される。
【００２１】
同張出部には、内部リードと連続した外部リードが、モールド部の外周方向に向かって引き出されており、リードカット金型によって、上側モールド部の外周縁に沿って外部リードを切断することにより、外部リードは前記張出部にのみ存在するように形成される。
【００２２】
このように形成された半導体パッケージでは、下側モールド部の厚みにより、半導体パッケージの外部リードを、直接的に実装基板の接続端子に接合させることができない。
【００２３】
そこで、実装基板において、下側モールド部の外周寸法に合わせた挿嵌孔を実装基板に穿設しておき、同挿嵌孔に半導体パッケージの下側モールド部を嵌合させることにより、半導体パッケージの外部リードを実装基板の接続端子に接合させてもよい。
【００２４】
特に、本発明の半導体パッケージケースでは、前記半導体パッケージの上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、同上下ケースを一体組立して、ケース内部に半導体パッケージを収納可能とする。
【００２５】
下ケースには、半導体パッケージの外部リードと当接する部分に電気的接続部を形成し、さらに、下ケースの実装基板との対向する面に、外部接続端子を形成し、前記電気的接続部と外部接続端子とを内部配線により導通させておく。
【００２６】
従って、実装基板への実装に際しては、下ケースに配設した外部接続端子を介して実装され、導通がとられるとともに、上下ケースによって半導体パッケージを外部衝撃等から保護することができる。
【００２７】
【実施例】
本発明の実施例を図面を用いて詳説する。
【００２８】
従来技術としても説明したように、リードフレームタイプの半導体パッケージの製造は、図７に示すように、単体用リードフレームａ２が長手方向に一連に連結された連結リードフレームａ１において、同連結リードフレームａ１の半導体素子載置部に載置された半導体素子２０（図１参照）と、内部リード４０とをワイヤーボンディングのワイヤー３０により電気的接続し、モールド工程ａにおいて、前記連結リードフレームａ１をモールド樹脂にて密封封止することにより行われる。
【００２９】
モールド封止部ａ３を形成するには、下部モールド金型上面（図示せず）に連結リードフレームａ１を載置し、下部モールド金型に合わせて上部モールド金型（図示せず）を重ね合わせ、押圧し、溶融したモールド樹脂を圧入してモールド封止部ａ３を形成する。
【００３０】
本発明では、モールド封止部ａ３を形成する際に使用する上下部モールド金型において、連結リードフレームａ１のモールド封止部ａ３に対応する部位に、それぞれ開口部を略矩形状とした凹部を形成するとともに、上部モールド金型に形成された凹部の開口寸法を、下部モールド金型に形成された凹部の開口寸法よりも大きくしておく。
【００３１】
従って、図１及び２に示すように、上側モールド部１の周縁には、上下部モールド金型に配設された凹部の開口寸法差によって、下側モールド部２周縁より外周方向に張り出した張出部３が形成される。
【００３２】
このモールド工程ａにおいて、内部リード４０と連続した外部リード４は、前記上下部モールド金型により狭持されるため、上側モールド部１周縁に形成された張出部３において、モールド部から露出するとともに、さらに、外周方向に引き出された形状となる。
【００３３】
その後、リードカット金型によって、上側モールド部１の外周縁に沿って外部リード４を切断することにより、各単体半導体パッケージＡは連結リードフレームａ１から切離され、上側モールド部１周縁に形成された張出部３のみに、外部リード４による接続端子が存在する半導体パッケージＡが得られる。
【００３４】
しかし、このように形成された半導体パッケージＡでは、下側モールド部２による厚みのため、外部リード４を、直接、実装基板Ｂへ接続するのは不可能である。
【００３５】
そこで、図３に示すように、実装基板Ｂにおいて、下側モールド部２の外周寸法に合わせた挿嵌孔Ｃを実装基板Ｂに穿設しておき、同挿嵌孔Ｃに半導体パッケージＡの下側モールド部２を嵌合させることにより、半導体パッケージＡの外部リード４を実装基板Ｂの接続端子に接合させてもよい。
【００３６】
特に、本発明の半導体パッケージケースでは、まず、半導体パッケージＡの上側モールド部１をケーシングする上ケース９と、下側モールド部２をケーシングする下ケース８とを用い、上下ケース９、８を一体に組立したケース内に、半導体パッケージＡを収納する。
【００３７】
下ケース８には、半導体パッケージＡの外部リード４と当接する部分に電気的接続部６を形成し、さらに、下ケース８の実装基板と対向する面に、接続ピンによる外部接続端子７を配設し、同外部接続端子７と前記電気的接続部６とを内部配線（図示せず）によって導通しておく。
【００３８】
従って、上下ケース９、８によるケース内に収納された導体パッケージＡは、外部接続端子７を介在させることにより、実装基板Ｂ に実装、導通される。
【００３９】
下ケース８において、半導体パッケージＡの底面と接触する部分には、密着防止のための突起部８０が形成され、また、上ケース９にも同様に、密着防止のための突起部９０が形成され、これら突起部８０，９０を介して、半導体パッケージＡは下ケース８及び上ケース９とに保持されている。
【００４０】
前記各突起部８０，９０によって、半導体パッケージＡと下ケース８及び上ケース９との間に空隙１１が形成されることにより、同空隙１１が、半導体素子２０の発する熱をよりよく放熱するとともに、同半導体素子２０の発した熱によって生起される半導体パッケージＡの変形を吸収し、半導体パッケージＡの外部リード４と下ケース８の電気的接続部６との接合が破壊され、断線が生起されることを防止している。
【００４１】
実装基板Ｂへの実装に際しては、下ケース８に配設された外部接続端子である外部接続端子７を介して行われ、実装基板Ｂには同外部接続端子７が挿嵌でき、かつ、電気に接続可能となるべく配設した挿嵌孔１０を形成しておき、同挿嵌孔１０に前記外部接続端子７を挿嵌することによって実装がなされる。
【００４２】
また、他の実施例として、図示していないが、外部接続端子７の代わりに、外部接続用端子として半田ボールを用いてもよいし、外部接続用端子をコネクター形状としておき、対応するコネクター受部を実装基板Ｂ上面に配設しておいてもよく、下ケース８の実装基板Ｂへの実装形態は、必要に応じて任意に選択してよい。
【００４３】
さらに、半導体パッケージＡを複数個上下に積み重ねた状態で収納すべく、下ケース８及び上ケース９を形成してもよい。
【００４４】
以上のような半導体パッケージＡとすることにより、半導体パッケージＡ製造時に必要となる金型を、リードカット用の一種類とすることができるので、製造コストを大幅に削減することができるとともに、図６に示すように、タイバーカット工程及びリードフォーミング工程を省くことができるので、製造に要する時間を短縮することができ、より効率的に製造することができる。
【００４５】
さらに、半導体パッケージＡを下ケース８に収納して搬送及び使用するため、半導体パッケージＡが外部衝撃等により破損することがなく、また、実装基板Ｂへの実装形態に合わせて、下ケース８の外部接続端子７の形状のみを変更することにより、安価で多様性のある半導体パッケージＡを提供することができる。
【００４６】
他の実施例として、半導体パッケージＡと実装基板Ｂとの単なる電気的な導通のみを目的とする場合は、図４に示したような下ケース８と上ケース９による収納形態ではなく、図５に示すように、単なる矩形の枠状となった脚体１２を用いて、半導体パッケージＡの外部リード４と実装基板Ｂとを接続すべく構成してもよい。
【００４７】
また、本実施例では、実装基板Ｂ への直接的な実装が困難な半導体パッケージＡの実装形態として、収納ケースの使用により実装が可能となる方法について述べたが、半導体パッケージＡの破損を防止するためにケース収納してもよく、また、外部接続形態の変更を目的としてケース収納してもよく、ケースに収納される半導体パッケージは、リードレスタイプの半導体パッケージＡに限定するものではない。
【００５１】
【発明の効果】
本発明によれば、半導体パッケージの上側モールド部をケーシングする上ケースと、下側モールド部をケーシングする下ケースとにより構成し、上下ケースを一体組立して、ケース内部に半導体パッケージを収納可能とするとともに、下ケースには半導体パッケージの外部リードと導通した外部接続端子を設け、同外部接続端子を介して上下ケースごと実装基板へ実装可能と構成することにより、半導体パッケージ自体に直接、振動や衝撃等が加わることがなく、半導体パッケージの破損を防止することができる。
【００５２】
さらに、下ケースの外部接続端子の形状のみを変えることにより、各種の実装形態に対応させた製品とすることができるため、安価で、汎用性の高い半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージケースに用いる半導体パッケージの正面図である。
【図２】同半導体パッケージの底面図である。
【図３】同半導体パッケージの実装形態説明図である。
【図４】本発明の半導体パッケージケースによる実装形態説明図である。
【図５】他の実施例の説明図である。
【図６】工程説明図である。
【図７】従来の製造方法の説明図である。
【符号の説明】
Ａ 半導体パッケージ
Ｂ 実装基板
１ 上側モールド部
２ 下側モールド部
３ 張出部
４ 外部リード
６ 電気的接続部
７ 外部接続端子
８ 下ケース
８０ 突起部
９ 上ケース
９０ 突起部
１０ 挿嵌孔
１１ 空隙
２０ 半導体素子
３０ ワイヤー
Claims (1)
- 半導体素子 (20) を封止する上側モールド部 (1) と下側モールド部 (2) のうち、上側モールド部(1)の外周縁寸法を下側モールド部(2)の外周縁寸法よりも大きくして、上側モールド部(1)周縁に張出部(3)を形成し、この張出部 (3) に内部リード(40)とそれぞれ連続した外部リード(4)の端部を配設した半導体パッケージをケーシングする半導体パッケージケースにおいて、
上側モールド部 (1) をケーシングする上ケース (9) と、下側モールド部 (2) をケーシングする下ケース (8) とにより構成し、上下ケース (9)(8) を一体組立して内部に半導体パッケージを収納可能とするとともに、下ケース (8) には前記半導体パッケージの外部リード (4) と導通した外部接続端子 (7) を設け、同外部接続端子 (7) を介して上下ケース (9)(8) ごと実装基板 (B) へ実装可能としていることを特徴とする半導体パッケージケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942498A JP3556833B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14942498A JP3556833B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345913A JPH11345913A (ja) | 1999-12-14 |
| JP3556833B2 true JP3556833B2 (ja) | 2004-08-25 |
Family
ID=15474816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14942498A Expired - Fee Related JP3556833B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3556833B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101725221B1 (ko) * | 2011-01-20 | 2017-04-11 | 삼성전자 주식회사 | 발광 다이오드 패키지용 몰드 구조체 |
-
1998
- 1998-05-29 JP JP14942498A patent/JP3556833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345913A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4352593B2 (ja) | 樹脂封入型回路装置 | |
| US6593840B2 (en) | Electronic packaging device with insertable leads and method of manufacturing | |
| US6910635B1 (en) | Die down multi-media card and method of making same | |
| US4441119A (en) | Integrated circuit package | |
| US9466509B2 (en) | Semiconductor device manufacturing method | |
| US8627563B2 (en) | Low pressure molding encapsulation of high voltage circuitry | |
| JP3027954B2 (ja) | 集積回路装置、その製造方法 | |
| US4954872A (en) | Electrical contact stabilizer assembly | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| CN100468665C (zh) | 影像感测晶片封装制程 | |
| EP0438165B1 (en) | Semiconductor device parts | |
| CN101345226A (zh) | Ic器件和制造该ic器件的方法 | |
| CN114447643A (zh) | 功率模块与电子设备 | |
| US7084003B2 (en) | Method for manufacturing semiconductor device packages | |
| JPH11345913A (ja) | 半導体パッケージ及び半導体パッケージケース | |
| US20240128185A1 (en) | Semiconductor device and pre-forming adaptor thereof | |
| CN114434729B (zh) | 半导体装置用的框体的制造方法 | |
| US5288667A (en) | Method of manufacturing a molded semiconductor package having a lead frame and an connecting coupler | |
| JP3380464B2 (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法 | |
| JPH11345675A (ja) | 電気コネクタの製造方法 | |
| CN1332443C (zh) | 半导体器件及其引线座、制作该器件的方法和电子设备 | |
| JP2898694B2 (ja) | 半導体装置の製造方法 | |
| US20230046693A1 (en) | Electronic component with moulded package | |
| CN210604708U (zh) | 引线框架和传感器模块 | |
| CN112713090B (zh) | 一种qfn器件的制备方法及qfn器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |