JP3575324B2

JP3575324B2 - 半導体装置、半導体装置の製造方法及び半導体装置の実装方法

Info

Publication number: JP3575324B2
Application number: JP09410199A
Authority: JP
Inventors: 雄二 ▲高▼戸
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-03-31
Filing date: 1999-03-31
Publication date: 2004-10-13
Anticipated expiration: 2019-03-31
Also published as: JPH11345826A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体装置の製造方法及び半導体装置の実装方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、軽量化、多機能化に伴い、それに用いられる電子部品も同様に小型化、軽量化、多機能化されてきている。特に、配線基板に半導体素子を搭載し、その配線基板の電極に突起電極を形成した半導体装置や半導体素子に配した電極に突起電極を形成した半導体装置は、通常ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）と呼ばれている。このＢＧＡは、ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）を用いてプリント配線基板に接続された半導体装置と比較して、半導体装置の省スペース化、多端子化が図られ、小型化が可能となっている。
【０００３】
上記半導体装置の突起電極は、フラックスを配した配線基板へ電導体ボールを搭載する工程、電導体ボール及びフラックスを溶融する（溶融しはんだ付けすることをリフローと言う、以下リフローと称す）工程、及び冷却により電導体ボールを固定する工程をこの順序で実施して形成される。または、配線基板上にペースト状はんだを配置する工程、そのペースト状はんだをリフロー工程でボール状に形成する工程をこの順序で実施して形成される。
【０００４】
【発明が解決しようとする課題】
上記のように形成した突起電極を配した前記半導体装置を、外部回路基板上に実装する方法としては２通り有る。その一つの方法は、外部回路基板に配された電極上にペースト状はんだ又はフラックスを配置する工程と、前記ペースト状はんだ又はフラックスを配置された外部回路基板上に半導体装置を搭載する工程と、突起電極とペースト状はんだ又はフラックスとを溶融させて固定するリフロー工程と、をこの順序で実施される実装方法である。もう一つの方法は、前記半導体装置の突起電極にみぞ部を設け、そのみぞ部にペースト状はんだ又はフラックスを配置する工程と、前記ペースト状はんだ又はフラックスを突起電極上に配した半導体装置を外部回路基板上に搭載する工程と、該突起電極とペースト状はんだ又はフラックスとを溶融させて固定するリフロー工程と、をこの順序で実施される実装方法である。このどちらの方法でも、リフロー時に、ペースト状はんだ又はフラックスからの揮発ガスが発生し、突起電極内に気泡として取り込まれ、ボイドが形成されることがある。そして、このボイドは、用途によっては信頼性低下の原因となることが有り好ましくない。
【０００５】
この様なボイドの除去対策として、特開平３−２０８３４６号公報には、はんだバンプが溶融している状態で、このはんだバンプに針を刺し、このはんだバンプのボイドからガスを抜くことにより、このボイドを消滅させる方法が提案されている。しかし、この方法では、半導体装置単体でのボイドは除去できるが、外部回路基板に実装する際には、外部回路基板上にペースト状はんだ又はフラックスを配置して、半導体装置を搭載しリフロー炉に通すため、リフロー時にペースト状はんだ又はフラックスから発生する揮発ガスを突起電極内に新たに取り込むことになり、上述の課題を解決できない。
【０００６】
そこで、本発明は、上記の様な課題を解決するためになされたものであり、その目的は、半導体装置を外部回路基板に実装する際に、ボイドの発生を抑制することのできる半導体装置、及びこのような半導体装置を製造できる方法、および実装方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体装置は、外部接続のための突起電極を有する半導体装置
において、前記突起電極には、みぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと突起電極の間に構成されたみぞ部に沿ってその揮発ガスを逃がすことができ、突起電極内に揮発ガスを気泡として取り込まないため、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。外部回路基板とは、回路を組み込んだ基板の総称である。基板の材料としては、ガラス繊維の入ったガラスエポキシ基板が一般的であるが、アルミナ配線基板、窒化珪素配線基板等のセラミックス基板、ポリイミドフレキシブル配線基板等の有機基板、シリコン基板ガラス配線基板等の基板も含まれる。また、突起電極を構成する材料としては、はんだボール、はんだメッキを施した銅ボール等を用いることができる。ここで、はんだとは、電気接合に供される合金材料の総称であり、通常のすず−鉛合金の他に、金、銀、銅、亜鉛、ビスマス、アンチモン等の材料による合金も含まれる。
【０００８】
請求項２記載の半導体装置は、半導体素子が搭載されて、前記半導体素子と電気接続さ
れた配線基板と、この配線基板に配された電極部と、この電極部に配置された突起電極と
を備えた半導体装置において、前記突起電極にはみぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと突起電極の間に構成されたみぞ部に沿ってその揮発ガスを逃がすことができ、突起電極内に揮発ガスを気泡として取り込まないため、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。
【０００９】
請求項３記載の半導体装置は、半導体素子と、この半導体素子に形成された電極部と、この電極部に配置された突起電極とを備えた半導体装置において、前記突起電極にはみぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから発生する揮発性のフラックス・溶剤等が気化しても、ペースト状はんだ又はフラックスと突起電極の間に構成されたみぞ部に沿ってその揮発ガスを逃がすことができ、突起電極内に揮発ガスを気泡として取り込まないため、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。さらに、前記半導体装置を外部回路基板上に位置合わせを行い載置する際に、突起電極部にみぞ部を形成することにより、みぞ部を視認し位置合わせを行うことができるために半導体装置と、外部回路基板と、の位置合わせ精度を向上することが可能となる。
請求項４記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記みぞ部は、該突起電極の配置された方から見て、該突起電極のほぼ中央部に形成されてなることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと、突起電極の間に構成されたみぞ部に沿って揮発ガスを逃がすことができる。この時、みぞ部が突起電極のほぼ中央部に形成されているため、発生した揮発ガスを、突起電極の周辺に偏りなく、均一に逃がすことができる。そのため、突起電極内に揮発ガスを気泡として取り込まず、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。
【００１０】
請求項５記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の半導体装置において、前記みぞ部は、該突起電極の配置された方から見て、該突起電極のほぼ中央部を中心とした放射状の形状を有していることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと、突起電極の間に構成されたみぞ部に沿って揮発ガスを逃がすことができる。この時、上方に向かってなる放射状のみぞ部に沿って揮発ガスを逃がすため、突起電極内に揮発ガスを気泡として取り込まず、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。放射状に形成されてなるとは、突起電極のほぼ中央部から突起電極の外形を上方に向かって伸びるように形成されてなることを言う。また、みぞの本数は２本以上６本以下が好ましい。この理由は、突起電極を構成しているボール径が小さい場合に、みぞの本数を増やしてしまうと、ボール形状に変形をもたらしてしまうからである。
【００１１】
請求項６記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の半導体装置において、該突起電極の配置された方から見て、該突起電極のほぼ中央部には前記みぞ部が形成され、そのみぞ部の交差部に、突起部が形成されてなることを特徴とする。これにより、前記半導体装置を外部回路基板上に実装する際のリフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと、突起電極の間に構成されたみぞ部に沿って揮発ガスを逃がすことができる。この時、みぞ部の交差部に突起部があることにより、揮発ガスを、突起電極の放射状みぞ部の中心部に留まらせることなく突起電極の周辺に逃がすことができる。そのため、突起電極内に揮発ガスを気泡として取り込まず、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。突起部とは、突起電極の中央部のみぞ部の交差部に形成される半球状の突起を言う。
【００１３】
請求項７記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の半導体装置において、突起電極の配置された方から見てほぼ中央部の、前記みぞ部を含む範囲にペースト状はんだが配置されてなることを特徴とする。これにより、みぞ部を含む範囲にペースト状はんだが配置でき、リフロー時にペースト状はんだから揮発ガスが発生しても、前記揮発ガスがみぞ部に沿って逃げるため、ボイドの発生を効果的に抑制することができる。さらに、突起電極が比較的大きく形成されている場合には、ペースト状はんだはみぞ部の内壁を含む範囲に配置可能なため、ペースト状はんだ量を多く配置可能となる。ペースト状はんだ量が多く配置可能となることで、接続時の信頼性を向上することが可能となる。
【００１４】
請求項８記載の半導体装置は、請求項１乃至請求項３のいずれかに記載の半導体装置において、突起電極の配置された方から見てほぼ中央部の、前記みぞ部を含む範囲にフラックスが配置されてなることを特徴とする。これにより、みぞ部を含む範囲にフラックスが配置でき、リフロー時にフラックスから揮発ガスが発生しても、前記揮発ガスがみぞ部に沿って逃げるため、ボイドの発生を効果的に抑制することができる。さらに、突起電極が比較的大きく形成されている場合には、フラックスはみぞ部の内壁を含む範囲に配置可能なため、フラックス量を多く配置可能となる。フラックス量が多く配置可能となることで、接続時の信頼性を向上することが可能となる。
【００１５】
請求項９記載の半導体装置の製造方法は、請求項１乃至請求項３のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、該突起電極の配置された方から見て、該突起電極のほぼ中央部を中心とした放射状の形状をしているみぞ部を形成する工程を有することを特徴とする。これにより、突起電極のほぼ中央部を中心とした放射状の形状をしたみぞ部を形成することができるため、前記のようにボイドの発生を効果的に抑制することができる。
【００１６】
請求項１０記載の半導体装置の製造方法は、請求項１乃至請求項３のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、みぞの形成されていない突起電極を温度軟化点直前まで上昇させる工程と、みぞ部の形状を反転された形状からなる形成端子を該突起電極に押し付け転写する工程と、前記突起電極を冷却する工程と、をこの順序で行うことによって、前記みぞ部形成工程を実施することを特徴とする。これにより、放射状のみぞ部を、短時間に、多くの該突起電極のほぼ中央部に形成することができる。このみぞ部の形成により、前記のようにボイドの発生を効果的に抑制することができる。
【００１７】
請求項１１の半導体装置の実装方法は、請求項１乃至請求項３のいずれかに記載の半導体装置を、前記半導体装置の突起電極に対応した電極を有する外部回路基板に実装する、半導体装置の実装方法であって、前記突起電極の融点より低い融点を持つペースト状はんだ又はフラックスを電極上に配した外部回路基板を用いることを特徴とする。これにより、前記半導体装置を前記外部回路基板に実装する際のリフロー工程において、突起電極より融点の低いペースト状はんだ又はフラックスは突起電極の溶融前に溶融するため、ペースト状はんだ又はフラックスより発生する揮発ガスは突起電極に形成されたみぞ部に沿って逃げることができる。このため、突起電極内に揮発ガスを取り込まず、ボイドの発生を効果的に抑制することができる。
【００１８】
【発明の実施の形態】
本発明の半導体装置およびその製造方法、ならびにその半導体装置の実装方法の好適な例について、実施例に基づいて詳細に説明する。
【００１９】
（実施例１）
図１は、本発明の実施例１の半導体装置８の構造を示す断面図である。
【００２０】
半導体装置８は、半導体素子１０と配線基板１２と電極部１４と突起電極１６とを有している。半導体素子１０は、配線基板１２に搭載され、それぞれの配線が接続される。また、配線基板１２に配された電極部１４には、突起電極１６が配置され接続される。そして、この突起電極１６にはみぞ部２０が形成されている。
【００２１】
突起電極に形成されるみぞ部は、突起電極の配置された方から見て、突起電極のほぼ中央部を中心とした放射状の形状で、突起電極のほぼ中央部に形成することが望ましい。そして、みぞ部の交差部には、半球状の突起部を形成することもできる。
【００２２】
突起電極を構成する材料としては、はんだボール、はんだメッキを施した銅ボール等を用いることができる。ここで、はんだとは、電気接合に供される合金材料の総称であり、通常のすず−鉛合金の他に、金、銀、銅、亜鉛、ビスマス、アンチモン等の材料による合金も含まれる。
【００２３】
このように、実施例１の半導体装置によれば、この半導体装置を外部回路基板上に実装する際に、リフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと突起電極の間に構成されたみぞ部に沿ってその揮発ガスを逃がすことができる。この時、みぞ部が、突起電極のほぼ中央部に形成されていることで、発生した揮発ガスを、突起電極の周辺に偏りなく、均一に逃がすことができる。このため、突起電極内に揮発ガスを気泡として取り込むことがなく、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。
【００２４】
（実施例２）
図２は、本発明の実施例２の半導体装置９の構造を示す断面図である。
【００２５】
半導体装置９は、実施例１の半導体装置８に対して、配線基板１２が無く、半導体素子１０と電極部１４と突起電極１６とを有している。電極部１４は半導体素子１０に配されており、その電極部１４に突起電極１６が配置されて電気接続されている。そして、この突起電極１６にはみぞ部２０が形成されている。
【００２６】
このように、実施例２の半導体装置によれば、この半導体装置を外部回路基板上に実装する際に、リフロー工程において、外部回路基板上に配置したペースト状はんだ又はフラックスから揮発ガスが発生しても、ペースト状はんだ又はフラックスと突起電極の間に構成されたみぞ部に沿ってその揮発ガスを逃がすことができ、突起電極内に揮発ガスを気泡として取り込まないため、ボイドの発生を効果的に抑制することができる。したがって、信頼性を向上させることができる。
【００２７】
さらに、半導体装置９を外部回路基板上に位置合わせを行い載置する際に、突起電極部１６にみぞ部２０を形成することにより、従来照明装置の配置角度や、照明照度等によって反射光位置が変化したり照明光度によって突起電極部の位置合わせが困難であった状況を、突起電極部にみぞ部を形成することで、みぞ部２０を視認し位置合わせを行うことができるために半導体装置９と、外部回路基板と、の位置合わせ精度を向上することが可能となる
（実施例３）
図３に、本発明の実施例１、２の半導体装置における、突起電極のみぞ部の形成方法を示す。図３（ａ）、（ｂ）はみぞ部の断面図、図３（ｃ）はみぞ部の下面図である。
【００２８】
みぞ部２０の形成方法は、まず、プリヒート工程として、突起電極１６を配した半導体装置８、９を軟化点直前まで上昇させる（図３（ａ））。次に、プレス工程として、突起部２２を含むみぞ部２０の形状を反転させた形状を持つツール端子を、突起電極１６に一定の圧力でプレスして、ツール端子の形状を突起電極１６に転写する（図３（ｂ））。この時、ツール端子の形状は、みぞ部２０が、断面形状を２等辺三角形として、突起電極１６のほぼ中心部から放射状に９０°ずつの角度をなして４本形成されるように形成して転写する。最後に、冷却工程として、半導体装置８、９を冷却して、突起部２２を含むみぞ部２０形状を固着する（図３（ｃ））。
【００２９】
本実施例では、みぞ部２０の断面形状は２等辺三角形としたが、他にも、長方形、台形、半円形、半楕円形でも可能である。
【００３０】
また、本実施例においては、みぞ部２０は、突起電極１６のほぼ中心部から９０°ずつの角度をなして４本形成したが、他の形状でも形成することができる。
【００３１】
図４に、本発明の実施例１、２の半導体装置における、突起電極のみぞ部の他の形状の下面図を示す。
【００３２】
他の形状としては、突起電極１６のほぼ中心部から１２０°ずつの角度をなして３本のみぞ部２０を形成することもできるし（図４（ｄ））、突起電極１６のほぼ中心部から７２°ずつの角度をなして５本のみぞ部２０を形成することもできる（図４（ｅ））。このみぞ部の形成にあたっては、突起電極を構成しているボール径が小さい場合、みぞ部２０の本数を増やしてしまうと、ボール形状に変形をもたらすため、６本以内で形成することが好ましい。また、みぞ部２０の深さは、このみぞ部をペースト状はんだ、又はフラックスで埋めてしまわないよう、このみぞ部２０に配置されるペースト状はんだ、又はフラックスの厚み以上とすることが好ましいが、深くしすぎた場合にはボール形状の変形をもたらすため、ボール径の４分の１以下とすることが好ましい。
【００３３】
図５は、本発明の実施例１、２の半導体装置における、突起電極のみぞ部を形成するツール端子形状を示す概略図である。図５（ａ）は上面図、図５（ｂ）は側断面図である。
【００３４】
図５は、みぞ部２０を、突起電極１６のほぼ中心部から９０°ずつの角度をなして４本形成した例で示した。みぞ部２０の形成方法として、プリヒート工程終了後、プレス工程として、突起電極１６のほぼ中央部から放射状に形成される突起部２２を含むみぞ部２０の形状を反転させた形状を持つツール端子１００を、突起電極１６に一定の圧力で押し当てる。すると、ツール端子１００のほぼ中心部から９０°ずつ４本の稜線部１０２が、突起電極１６の中央部のみぞ部２０として転写され、ツール端子１００の中心の穴部１０４が、突起電極１６のみぞ部２０の中心部に突起部２２として転写される。
【００３５】
このように、実施例３のみぞの形成方法によれば、突起電極のほぼ中央部を中心とした放射状の形状をしたみぞ部を、プリヒート工程、プレス工程、冷却工程によって形成することで、短時間に形成でき、また、ボイドの発生を効果的に抑制することができる。
【００３６】
（実施例４）
図６は、突起電極にみぞ部の形成された半導体装置を、外部回路基板へ実装する実装方法を示す概略図である。
【００３７】
半導体装置８を搭載する外部回路基板３０には、半導体装置８の突起電極１６に対応した電極３２が配されている（図６（ａ））。
【００３８】
半導体装置８を外部回路基板３０に実装する方法は、まず、外部回路基板３０に配された電極３２に、突起電極の融点より低い融点を持つペースト状はんだ３４を配置する（図６（ｂ））。
【００３９】
次に、突起電極１６にみぞ部２０の形成された半導体装置８を、半導体装置８の突起電極１６に対応した外部回路基板３０の電極３２に対して位置合わせを行い、外部回路基板３０のペースト状はんだ３４上に搭載する（図６（ｃ））。
【００４０】
そして、半導体装置８を搭載した外部回路基板３０を、リフロー工程に通す（図６（ｄ））。このリフロー工程で、ペースト状はんだ３４が溶融する際に発生する揮発ガスは、突起電極のみぞ部２０と突起部２２（図示せず）に沿って放出されるため、突起電極１６に取り込まれない。その後、ペーストはんだ３４より融点の高い突起電極１６が溶融し、最後に冷却工程を経て外部回路基板３０に半導体装置８が固定される。
【００４１】
外部回路基板とは、回路を組み込んだ基板の総称である。基板の材料としては、ガラス繊維の入ったガラスエポキシ基板が一般的であるが、アルミナ配線基板、窒化珪素配線基板等のセラミックス基板、ポリイミドフレキシブル配線基板等の有機基板、シリコン基板ガラス配線基板等の基板も含まれる。
【００４２】
本実施例では、外部回路基板と突起電極の接合に供する材料にペースト状はんだを用いたが、突起電極の融点より低い融点を持つフラックスでも同様に好適に用いることができる。
【００４３】
（実施例５）
図７は、突起電極にみぞ部の形成された半導体装置を、外部回路基板へ実装する実装方法を示す概略図である。
【００４４】
外部回路基板３０に搭載する半導体装置８は、外部回路基板３０に配された電極３２に対応した突起電極１６が配されている（図７（ａ））。
【００４５】
半導体装置８を外部回路基板３０に実装する方法は、まず、半導体装置８に配された突起電極１６に、突起電極の融点より低い融点を持つペースト状はんだ３４を配置する（図７（ｂ））。
【００４６】
次に、突起電極１６にペースト状状はんだ３４を配置された半導体装置８を、半導体装置８の突起電極１６に対応した外部回路基板３０の電極３２（図７（ｃ））に対して位置合わせを行い、外部回路基板３０の電極３２上に搭載する（図７（ｄ））。
【００４７】
そして、半導体装置８を搭載した外部回路基板３０を、リフロー工程に通す（図７（ｅ））。このリフロー工程で、ペースト状はんだ３４が溶融する際に発生する揮発ガスは、突起電極のみぞ部２０と突起部２２（図示せず）に沿って放出されるため、突起電極１６に取り込まれない。その後、ペースト状はんだ３４より融点の高い突起電極１６が溶融し、最後に冷却工程を経て外部回路基板３０に半導体装置８が固定される。
【００４８】
本実施例では、外部回路基板と突起電極の接合に供する材料にペースト状はんだを用いたが、突起電極の融点より低い融点を持つフラックスでも同様に好適に用いることができる。
【００４９】
このように、実施例５の実装方法によれば、半導体装置を外部回路基板に実装する際のリフロー工程において、突起電極より融点の低いペースト状はんだ又はフラックスは突起電極の溶融前に溶融するため、ペースト状はんだ又はフラックスより発生する揮発ガスは、突起電極に形成されたみぞ部に沿って逃げることができる。これにより、突起電極内に揮発ガスを取り込まず、ボイドの発生を効果的に抑制することができる。
【図面の簡単な説明】
【図１】実施例１の半導体装置の構造を示す断面図。
【図２】実施例２の半導体装置の構造を示す断面図。
【図３】実施例１、２の半導体装置における、突起電極のみぞ部の形成方法を示す概略図。
【図４】実施例１、２の半導体装置における、突起電極のみぞ部の他の形状の下面図。
【図５】実施例１、２の半導体装置における、突起電極のみぞ部を形成するツール端子形状を示す概略図。
【図６】実施例４の半導体装置を外部回路基板へ実装する実装方法を示す概略図である。
【図７】実施例５の半導体装置を外部回路基板へ実装する実装方法を示す概略図である。
【符号の説明】
８半導体装置
９半導体装置
１０半導体素子
１２配線基板
１４電極部
１６突起電極
２０みぞ部
２２突起部
３０外部回路基板
３２電極部
３４ペースト状はんだ
１００ツール端子
１０２稜線部
１０４中心穴部

Claims

外部接続のための突起電極を有する半導体装置において、前記突起電極には、みぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする半導体装置。
半導体素子が搭載されて、前記半導体素子と電気接続された配線基板と、前記配線基板に配された電極部と、前記電極部に配置された突起電極とを備えた半導体装置において、前記突起電極にはみぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする半導体装置。
半導体素子と、前記半導体素子に形成された電極部と、前記電極部に配置された突起電極とを備えた半導体装置において、前記突起電極にはみぞ部が形成されてなり、前記みぞ部の深さは前記突起電極の幅寸法の２０分の１以上かつ４分の１以下の寸法に形成されてなることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置において、前記みぞ部は、前記突起電極の配置された方から見て、前記突起電極のほぼ中央部に形成されてなることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置において、前記みぞ部は、前記突起電極の配置された方から見て、前記突起電極のほぼ中央部を中心とした放射状の形状を有していることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置において、前記突起電極の配置された方から見て、前記突起電極のほぼ中央部には前記みぞ部が形成され、そのみぞ部の交差部に、突起部が形成されてなることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置において、前記突起電極の配置された方から見て、ほぼ中央部の前記みぞ部を含む範囲に、ペースト状はんだが配置されてなることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置において、前記突起電極の配置された方から見て、ほぼ中央部の前記みぞ部を含む範囲に、フラックスが配置されてなることを特徴とする半導体装置。
請求項１乃至請求項３のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、前記突起電極の配置された方から見て、前記突起電極のほぼ中央部を中心とした放射状の形状をしているみぞ部を形成する工程を有することを特徴とする半導体装置の製造方法。
請求項１乃至請求項３のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、みぞ部の形成されていない突起電極を温度軟化点直前まで上昇させる工程と、みぞ部の形状を反転された形状からなる形成端子を前記突起電極に押し付け転写する工程と、前記突起電極を冷却する工程と、をこの順序で行うことによって、前記みぞ部の形成を行うことを特徴とする半導体装置の製造方法。
請求項１乃至請求項３のいずれかに記載の半導体装置を、前記半導体装置の突起電極に対応した電極を有する外部回路基板に実装する半導体装置の実装方法であって、前記突起電極の融点より低い融点を持つペースト状はんだ又はフラックスを電極上に配した外部回路基板を用いることを特徴とする半導体装置の実装方法。