JP3620683B2 - 半導体ウエーハの製造方法 - Google Patents

半導体ウエーハの製造方法 Download PDF

Info

Publication number
JP3620683B2
JP3620683B2 JP35798296A JP35798296A JP3620683B2 JP 3620683 B2 JP3620683 B2 JP 3620683B2 JP 35798296 A JP35798296 A JP 35798296A JP 35798296 A JP35798296 A JP 35798296A JP 3620683 B2 JP3620683 B2 JP 3620683B2
Authority
JP
Japan
Prior art keywords
wafer
cracks
slicing
semiconductor
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35798296A
Other languages
English (en)
Other versions
JPH10189502A (ja
Inventor
公平 外山
彰一 高見澤
甲子吉 荒巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP35798296A priority Critical patent/JP3620683B2/ja
Priority to TW086118508A priority patent/TW369465B/zh
Priority to EP97310040A priority patent/EP0850737A3/en
Priority to US08/991,925 priority patent/US5899744A/en
Publication of JPH10189502A publication Critical patent/JPH10189502A/ja
Application granted granted Critical
Publication of JP3620683B2 publication Critical patent/JP3620683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエーハの製造方法、特に半導体シリコン鏡面ウエーハの製造方法における、スライス工程後に発生するウエーハのワレ、カケ、クラック等を防止する技術に関する。
【0002】
【従来の技術】
従来、一般に半導体ウエーハの製造方法における主な工程としては、図2に流れ図を示すように、単結晶引上装置等によって育成された単結晶棒をスライスして薄円板状のウエーハを得るスライス工程Aと、該スライス工程Aで得られたウエーハの割れや欠けを防ぐためにその外周エッジ部を面取りする面取り工程Bと、面取りされたウエーハをラッピングしてこれを平坦化するラッピング工程Cと、面取りおよびラッピングされたウエーハ表面に残留する加工歪を除去するエッチング工程Dと、このウエーハの表面を鏡面状に研磨する鏡面研磨工程Eと、鏡面研磨されたウエーハを洗浄してこれに付着した研磨材や異物を除去する洗浄工程F、から成る。
そして、これらの工程はよりウエーハ精度を高めるために多段階に分けて行われたり、これらの工程に加えて、必要に応じ熱処理工程、洗浄工程が適宜行われたり、あるいは工程順が一部変更、省略されたりされる。
【0003】
このうち単結晶棒をスライスするスライス工程Aは、従来切断速度(生産性)、切断効率(歩留)、切断精度(品質)等の点から内周刃切断装置により行われるのが一般的であった。
【0004】
ところが、近年半導体デバイスがより高集積化・高精度化されるのに伴い、半導体基板材料となるウエーハの大直径化が進むにつれて、上記内周刃切断装置も大型化してきたが、直径8インチあるいは12インチ以上といった単結晶棒の切断が要求されるにいたり、内周刃切断装置では装置が大がかりなものになってしまう反面、切断速度も上がらず、特に強度上刃厚を厚くしなければならず、切断しろが相対的に多くなり、高価な半導体材料の切断歩留が低下するという問題がある。
【0005】
そこで、近年半導体単結晶棒のスライスには、ワイヤソーが用いられる場合が多くなってきた。ワイヤソーであれば単結晶棒の直径にかかわらず、棒全体を一度に切断できるため、総合的にみた切断速度が速いし、細いワイヤを用いて切断するので、切断しろも小さくできる結果、歩留の向上も図れるからである。
【0006】
【発明が解決しようとする課題】
ところが、このようなワイヤソーを用いて単結晶棒をスライスすると、スライス工程後の工程、特にラップ工程においてウエーハにワレ、カケ、クラック等が発生しやすいという問題が生じている。
【0007】
たとえば、従来工程で内周刃切断装置を用いて、直径8インチのシリコン単結晶棒を切断した場合には、ラッピング工程へ送られてからのワレ、カケ、クラック等の発生は、1000枚に1枚程度のレベルで、ほとんど問題とならなかったのに対し、ワイヤソーを用いてスライスした場合には、直径8インチの単結晶棒の切断では、100枚に1〜2枚、直径12インチの単結晶棒の切断では、100枚に5〜10枚ものウエーハにおいてワレ、カケ、クラック等が生じ、直径が大きくなるほど高価になるにもかかわらず、ワレ、カケ、クラック等の発生率も高くなってしまうという、多大な損害を発生させている。
この場合、ワイヤソーでの単結晶径の差によるワレ、カケ、クラック等の発生率の相違は、ウエーハの厚さ/直径の比の違いの影響により、加工変質層の形成領域に差が生じていることも考えられる。
【0008】
本発明はこのような問題に鑑みなされたもので、本発明の解決しようとする課題は、スライス工程後の工程において、スライス工程でうけた歪み、ダメージ起因のウエーハのワレ、カケ、クラック等の発生を防止することにある。
特に、ワイヤソーを用いて大直径の単結晶棒をスライスした場合のスライス工程後のワレ、カケ、クラック等を防止することによって、大直径単結晶棒を切断する場合のワイヤソーのもついわゆる高速切断、低切断しろという利点を生かし、高生産性、高歩留で大直径ウエーハを得ることができる半導体ウエーハの製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記課題を解決するため、本発明は、少なくとも半導体単結晶棒をスライスして、薄円板状の半導体ウエーハを得る工程を有する半導体ウエーハの製造方法において、該スライスされた半導体ウエーハを次工程に送る前にエッチングする、ことを特徴とする半導体ウエーハの製造方法である。
【0010】
このように、スライスされた半導体ウエーハを次工程に送る前にエッチングすることによって、スライスで受けたウエーハのダメージを除去し、その上で次工程に送ることによって、ウエーハのワレ、カケ、クラック等の発生を防止することができる。
【0011】
そしてこのように、スライスされた半導体ウエーハを次工程に送る前にエッチングすることは、近年のスライス工程で多用されている、半導体単結晶棒をワイヤソーによってスライスする場合において、後工程でワレ、カケ、クラック等が発生しやすいために特に有益である。
【0012】
また、本発明に記載した発明は、前記薄円板状の半導体ウエーハを得る工程は、半導体シリコン単結晶棒をスライスして半導体シリコンウエーハを得るものである、ことを特徴とする半導体ウエーハの製造方法である。
このように、本発明は、近年の半導体デバイスの高集積化に伴い、ますます大直径化が行われ、8インチあるいは12インチ以上の半導体ウエーハが要求されているシリコンの切断において特に必要性が高い。
【0013】
そしてこの場合、スライスされた半導体ウエーハを次工程に送る前に行うエッチングは、フッ酸と硝酸からなる混酸により行うのが好ましい。
酸によりエッチングをすれば、選択性がないために表面の歪み層、ダメージ層を一様に除去することができるし、フッ酸と硝酸からなる混酸をもちいれば発熱することも少ないので、ヒートショックによるウエーハの割れが発生するといった新たな問題を起こすこともないからである。
【0014】
以下、本発明につき製造する半導体ウエーハとしてシリコン単結晶ウエーハである場合を例として更に詳細に説明する。
まず、本発明の課題を解決するために、従来の内周刃切断装置で切断したウエーハと、ワイヤソーで切断したウエーハとでは、ワイヤソーで切断したウエーハの方が本当に割れやすいのか、実際にウエーハの強度を3点曲げ試験により測定してみたところ、ワイヤソーで切断したウエーハの方が強度が低く、割れ易いことが判明した。
【0015】
この理由は、必ずしも明らかではないが、一般的にスライス工程で用いられる内周刃切断装置における内周刃のダイヤモンド砥粒径は#325(平均粒径50〜70μm)で、ワイヤソーで用いられる遊離砥粒は#600(平均粒径20μm)である。そして、切断されたウエーハの表面に存在するクラック層の深さは、前者で15〜60μm、後者で10〜30μm程度である。
【0016】
このように表面クラック層の深さが浅いにもかかわらず、ワイヤソーによって切断したウエーハの方が割れ易いことから、スライス工程後に発生しているワレ、カケ、クラック等は、単に表面クラック層の深さによるものではなく、いわゆる歪み層(応力漸移層)等の検知しがたい加工変質層が存在するものと考えられる。すなわち、切断時の状況から、内周刃切断装置では、クラック層は深いが、歪み層(応力漸移層)は浅く、ワイヤソーではその逆で、クラック層が浅くとも、歪み層(応力漸移層)が深いために、スライス工程後の外圧により、クラック・クロークラックが派生し、ワレ、カケ、クラック等が生じるものと考えられる。
【0017】
そこで、本発明者は、このようなスライス工程で発生したダメージ層(クラック層+歪み層)の一部又は全てをエッチングにより除去し、ウエーハ強度を高めた後に、ラップ工程等の次工程にウエーハを送ることでウエーハのワレ、カケ、クラック等の発生を防止することを発想し、本発明を完成させたものである。
【0018】
すなわち、従来半導体ウエーハ表面のダメージ層の除去は、主に面取り工程B、ラッピング工程Cの後に行われる、エッチング工程Dで行われていたが、本発明ではスライス工程Aの直後にエッチング工程を挿入することによって、スライス切断により発生した表面のダメージ層の一部又は全てを除去するのである。
【0019】
したがって、本発明による半導体ウエーハの製造方法は、図1に示すような工程フローとなり、従来の工程フローに対して、スライス工程Aと面取り工程Bとの間に、スライスによる歪みを除去するためのエッチング工程Xが挿入された形となる。
【0020】
この場合、このエッチング工程Xは、スライス工程で発生するダメージ層の一部又は全てを除去するためのものであるから、次工程に送る前に、すなわちスライス工程直後に行われる必要があるが、その後の面取り工程B、ラッピング工程C、鏡面研磨工程E等についは、前述の通り、適宜必要に応じて、工程の精度を高めるために多段階に分けて行われたり、これらの工程に加えて、熱処理工程、洗浄工程が行われたり、あるいは工程順が一部変更、省略されたりされることがあるのは当然で、本発明は図1に示した工程フローに限定されるものではない。
【0021】
そして、本発明は半導体シリコン単結晶棒をスライスして、薄円板状の半導体シリコンウエーハを得る工程であるスライス工程を、ワイヤソーによって行う場合に特に有益である。
【0022】
これは、従来の例えば内周刃切断装置によるスライスにおいても、後工程でウエーハのワレ、カケ、クラック等は発生しているのであるから、本発明は当然に内周刃切断装置によって半導体単結晶棒をスライスする場合にも適用可能であり、効果を奏するものではあるが、前述のようにワイヤソーによってスライスした場合の方が、歪み層(応力漸移層)が深いためにウエーハ強度が低く、後工程でのウエーハのワレ、カケ、クラック等が発生しやすいからである。
【0023】
そして、ワイヤソーは近年の大直径半導体単結晶棒のスライスに不可欠となりつつあることから、特にワイヤソーによって大直径半導体単結晶棒をスライスした場合に、本発明のように次工程にウエーハを送る前にエッチングして、ダメージ層の一部又は全てを除去することによってウエーハ強度を回復させた後に、次工程に送るようにすればよい。
【0024】
この場合、エッチング条件としては、その半導体ウエーハのダメージ層の一部又は全てを除去し、次工程以降でスライス起因のワレ、カケ、クラック等が発生しないようにするために、数μm以上エッチングできるものとすれば良く、エッチング液(エッチャント)、その濃度、組成、温度、時間等の条件を適宜選択してエッチングしろを調整すれば良い。
【0025】
たとえば、半導体シリコン単結晶ウエーハで言えば、シリコンは酸でもアルカリでもエッチングできることは良く知られている。アルカリエッチングは、例えばKOHあるいはNaOHを使用し、液温50〜85℃、濃度30〜85重量%程度で行えば良い。
ただし、アルカリエッチングは、半導体シリコン単結晶ウエーハでは、選択性を示し、結晶面の露出によりウエーハ強度が弱まることがあるので、このような選択性のない酸によるエッチングの方が望ましい。
【0026】
また、酸エッチングは、例えばフッ酸と硝酸と酢酸からなる混酸、1:(2〜3):(1〜1.5)の組成(体積比)のもの、あるいはフッ酸と硝酸からなる混酸、1:(6〜10)の組成(体積比)のものを使用し、液温20〜50℃、反応時間は、組成との関係で、10秒〜5分の幅広い範囲で選択することができる。
【0027】
ここで、シリコンの酸エッチングは、通常フッ酸と硝酸と酢酸からなる混酸で行われることが多いが、スライス直後のウエーハをこの液でエッチングすると、発熱によるヒートショックのため、ウエーハが割れる現象が生じることがあることがわかった。したがって、本発明で用いるエッチング液としては、発熱の少ない、フッ酸と硝酸からなる混酸を用いるのが最も望ましい。
【0028】
【発明の実施の形態】
以下、本発明の実施形態について、実施例により説明するが、本発明はこれらに限定されるものではない。
【0029】
【実施例】
以下、本発明の実施例、比較例をあげる。
(実施例1、比較例)
本発明により、実際にウエーハの強度がどのくらい改善されるのか測定してみることにした。
測定試料としては、直径8インチのシリコン単結晶棒をワイヤソーでスライスし洗浄しただけのもの(試料1)、これに本発明にかかるフッ酸と硝酸からなる混酸(体積比1:8)によるエッチングにより表面10μmをエッチング除去したもの(試料2)、同じく表面20μmをエッチング除去したもの(試料3)、さらに比較として内周刃切断装置によりスライスし洗浄しただけのもの(試料4)、直径12インチのシリコン単結晶棒をワイヤソーでスライスし洗浄しただけのもの(試料5)、図2に示したような従来のウエーハ製造工程をすべて経た後の直径8インチシリコン単結晶鏡面ウエーハ(試料6)、を用意した。
【0030】
ウエーハ強度の測定は、3点曲げ試験によりウエーハの破壊強度を測定した。測定法としては、JISのR1601−1981ファインセラミックの曲げ強さ試験方法によるものとした。
【0031】
これらの結果を図3に示した。
図3から明らかなように、ワイヤソーでスライスしたウエーハ(試料1、試料5)は、内周刃切断装置でスライスウエーハ(試料4)より強度が低いことがわかる。そして、その傾向は8インチより12インチの方がより著しい。
一方、このようなスライス直後のウエーハにエッチングしろ10μm、20μmの軽いエッチングを施すと(試料2、試料3)、ウエーハ強度が回復することがわかる。
したがって、本発明のようにスライス工程後にウエーハをエッチングした後に次工程に送るものとすれば、ウエーハの強度が回復しているために、ワレ、カケ、クラック等が発生しにくいものとなることがわかる。
【0032】
(実施例2)
上記のように本発明によって、ウエーハ強度の改善ができることが確認されたので、実際に図1に示した工程フローのウエーハ製造方法によって、直径8インチと直径12インチのシリコン単結晶ウエーハを製造するランニングテストを行った。スライス工程は、ワイヤソーによる切断とし、スライス工程後のエッチングは、フッ酸と硝酸からなる混酸(体積比1:8)によって、エッチングしろは10μmとした。
【0033】
その結果として、直径8インチ10000枚を製造して、ウエーハのワレ、カケ、クラック等は約0.1%しか発生せず、従来のワイヤソーによる切断では1〜2%発生していたことから考えると、著しい改善が見られた。また、直径12インチ100枚を製造して、ウエーハのワレ、カケ、クラック等の発生は1%であった。これも、従来のワイヤソーによる切断では5〜10%発生していたことから考えると、著しい改善ができた。
【0034】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0035】
例えば、上記実施形態においては、スライスして製造するウエーハにつき半導体シリコンの場合を例に挙げて説明したが、本発明はこれには限定されず、他の半導体材料、特にGaAs,GaP,InP等の化合物半導体単結晶棒をスライスして半導体ウエーハを製造する場合であっても、本発明の製造方法が適用可能であることは言うまでもない。
【0036】
【発明の効果】
以上説明したように、本発明の半導体ウエーハの製造方法では、半導体単結晶棒のスライス後に、エッチング工程を挿入することによって、スライス後のウエーハ強度を回復することができる。したがって、スライス工程後の工程において、スライス工程でうけた歪み起因のウエーハのワレ、カケ、クラック等の発生を防止することができる。
特に、スライス後ウエーハ強度の低下が著しい、ワイヤソーを用いて大直径の単結晶棒をスライスした場合に、そのウエーハ強度の回復をすることができるので、スライス工程後のワレ、カケ、クラック等を防止するのに有効である。したがって、大直径単結晶棒を切断する場合のワイヤソーのもつ高速切断、低切断しろという利点を生かすことができ、高生産性、高歩留で大直径ウエーハを得ることができる。
【0037】
さらに本発明の副次的効果として、スライス工程後にエッチングすることにより、その後に行われるラッピング工程に送られるウエーハの厚さが相対的に薄くなり、ラップ取りしろを減少できる結果、ラッピング時間が20〜40%改善できることがわかった。
【図面の簡単な説明】
【図1】本発明に係る半導体ウエーハの製造方法の概略工程を示した流れ図の一例である。
【図2】従来の半導体ウエーハの製造方法の概略工程を示した流れ図の一例である。
【図3】実施例1、比較例における、ウエーハ強度の測定結果図である。
【符号の説明】
A…スライス工程、 B…面取り工程、
C…ラッピング工程、 D…エッチング工程、
E…鏡面研磨工程、 F…洗浄工程、
X…本発明にかかるエッチング工程。

Claims (2)

  1. 少なくとも半導体シリコン単結晶棒をスライスして、直径8インチ以上である薄円板状の半導体シリコンウエーハを得る工程を有する半導体ウエーハの製造方法において、前記薄円板状の半導体シリコンウエーハを得る工程は、半導体シリコン単結晶棒をワイヤソーによってスライスするものであり、該スライスされた半導体シリコンウエーハを次工程に送る前にエッチングし、次工程である面取り工程に送り、その後ラッピング工程、エッチング工程、鏡面研磨工程、洗浄工程を行うことを特徴とする直径8インチ以上の半導体ウエーハの製造方法。
  2. 前記スライスされた半導体シリコンウエーハを次工程に送る前に行うエッチングは、フッ酸と硝酸からなる混酸により行う、ことを特徴とする請求項1に記載した半導体ウエーハの製造方法。
JP35798296A 1996-12-27 1996-12-27 半導体ウエーハの製造方法 Expired - Fee Related JP3620683B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35798296A JP3620683B2 (ja) 1996-12-27 1996-12-27 半導体ウエーハの製造方法
TW086118508A TW369465B (en) 1996-12-27 1997-12-09 Method of manufacturing semiconductor wafers
EP97310040A EP0850737A3 (en) 1996-12-27 1997-12-12 Multistep method of manufacturing semiconductor wafers
US08/991,925 US5899744A (en) 1996-12-27 1997-12-16 Method of manufacturing semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35798296A JP3620683B2 (ja) 1996-12-27 1996-12-27 半導体ウエーハの製造方法

Publications (2)

Publication Number Publication Date
JPH10189502A JPH10189502A (ja) 1998-07-21
JP3620683B2 true JP3620683B2 (ja) 2005-02-16

Family

ID=18456948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35798296A Expired - Fee Related JP3620683B2 (ja) 1996-12-27 1996-12-27 半導体ウエーハの製造方法

Country Status (4)

Country Link
US (1) US5899744A (ja)
EP (1) EP0850737A3 (ja)
JP (1) JP3620683B2 (ja)
TW (1) TW369465B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1564796A1 (en) * 1997-12-09 2005-08-17 Shin-Etsu Handotai Company Limited Semiconductor wafer processing method and semiconductor wafers produced by the same
JP3358549B2 (ja) * 1998-07-08 2002-12-24 信越半導体株式会社 半導体ウエーハの製造方法ならびにウエーハチャック
JP3664593B2 (ja) 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
DE10229499B4 (de) * 2002-04-23 2007-05-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Bearbeiten eines Wafers
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶GaN基板の製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP6032590B2 (ja) * 2012-04-04 2016-11-30 株式会社福田結晶技術研究所 酸化亜鉛単結晶の製造方法
CN109290874B (zh) * 2017-07-25 2021-02-02 北京通美晶体技术有限公司 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液
JP2020188103A (ja) * 2019-05-14 2020-11-19 株式会社ディスコ ウェーハの製造方法
JP7472546B2 (ja) * 2020-03-03 2024-04-23 住友金属鉱山株式会社 圧電性酸化物単結晶基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1206371A (en) * 1968-03-21 1970-09-23 Westinghouse Brake & Signal The etching of silicon semiconductor wafers and semiconductor devices incorporating such wafers
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JPH0945643A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ及びその製造方法
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
EP0850737A2 (en) 1998-07-01
TW369465B (en) 1999-09-11
JPH10189502A (ja) 1998-07-21
US5899744A (en) 1999-05-04
EP0850737A3 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
JP3620683B2 (ja) 半導体ウエーハの製造方法
US6376335B1 (en) Semiconductor wafer manufacturing process
US4885056A (en) Method of reducing defects on semiconductor wafers
JP3658454B2 (ja) 半導体ウェハの製造方法
KR20060017614A (ko) 실리콘 웨이퍼의 가공 방법
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3446616B2 (ja) シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
JP2011003773A (ja) シリコンウェーハの製造方法
US6080641A (en) Method of manufacturing semiconductor wafer
CN1326247C (zh) 贴合晶片的制造方法
US5904568A (en) Method of manufacturing a semiconductor wafer
JP3503444B2 (ja) 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
JP3787485B2 (ja) 薄板の加工方法
JP3247592B2 (ja) 化合物半導体の製造方法
US20090311862A1 (en) Method for manufacturing a semiconductor wafer
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP3274810B2 (ja) サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ
US6580196B1 (en) Piezoelectric single crystal wafer
JP3491523B2 (ja) 半導体ウエーハの加工方法
JP2003203890A (ja) シリコンウェーハの製造方法
JP2004043257A (ja) 化合物半導体ウェハ及びその加工方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法
JPH1126337A (ja) 貼り合わせ基板の作製方法
JP2003077875A (ja) シリコンウェーハの洗浄方法
WO2001054178A1 (en) Semiconductor wafer manufacturing process

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees