JP3631462B2 - 表示信号に基づいてフルフレームサイズを測定するための方法および装置 - Google Patents

表示信号に基づいてフルフレームサイズを測定するための方法および装置 Download PDF

Info

Publication number
JP3631462B2
JP3631462B2 JP2001380543A JP2001380543A JP3631462B2 JP 3631462 B2 JP3631462 B2 JP 3631462B2 JP 2001380543 A JP2001380543 A JP 2001380543A JP 2001380543 A JP2001380543 A JP 2001380543A JP 3631462 B2 JP3631462 B2 JP 3631462B2
Authority
JP
Japan
Prior art keywords
signal
display
primary color
data enable
full frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001380543A
Other languages
English (en)
Other versions
JP2002271826A (ja
Inventor
カオ−ヤン ウー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BenQ Corp
Original Assignee
BenQ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BenQ Corp filed Critical BenQ Corp
Publication of JP2002271826A publication Critical patent/JP2002271826A/ja
Application granted granted Critical
Publication of JP3631462B2 publication Critical patent/JP3631462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0464Positioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【0001】
【発明の属する技術分野】
この出願は、2001年1月5日に出願された台湾出願第090100317号を参照として含む。
この発明は、概して、表示信号に基づいてフルフレームサイズを測定するための方法およびその装置に関し、さらに詳細にはデータ・イネーブル信号による表示信号に基づいてフルフレームサイズを測定するための方法およびその装置に関する。
【0002】
【関連技術の説明】
表示特性を維持するために、ブラウン管(CRT)や液晶表示(LCD)モニターなどの表示モニターは、その表示モニターに印加された表示信号により指示されたフルフレームのサイズや位置を調整する必要がある。表示信号により指示された表示フレームを、表示モニターのスクリーン上の適切な位置に表示するために、表示モニターは、フルフレームサイズのような表示パラメータを決定しなければならない。従来の方法および装置が有する問題点を説明するために、次に表示モニターの電気回路構成、表示信号、およびフルフレームのサイズと位置の決定について説明する。
【0003】
表示モニターの電気回路構成が、図1に示されている。表示モニターは、差分信号受信/復号装置110と比処理装置とを含む。表示モニターに付加された表示信号は、一般に、低電圧差分(LVD)符号化信号である。LVD符号化信号とは、三原色信号、水平同期信号Hs、垂直同期信号Vs、データ・イネーブル信号DE、および画素クロック信号CKを含む信号を指す。図1において、LVD符号化信号102は、Rx0−、Rx0+、Rx1−、Rx1+、Rx2−、Rx2+、RxC−、およびRxC+により示された信号を含む。表示モニターはこれらの信号を処理する前にはデジタル信号だけしか表示できないので、表示モニターは、これらの信号をデジタル表示信号104に変換および復号するために、差分信号受信/復号装置110を使用する。LVD符号化信号102を受信すると、差分信号受信/復号装置110は、このLVD符号化信号102をデジタル表示信号104(すなわち赤色(RD)、緑色(GD)、青色信号(BD)を含む三原色信号)、水平同期信号Hs、垂直同期信号Vs、データ・イネーブル信号DE、および画素クロックCK等に変換および復号する。デジタル表示信号104が比処理装置130に印加されると、比処理装置130が位相調整または補間を行なうことにより、適切な出力ビデオ信号が得られる。位相調整または補間は、フルフレームサイズ測定の中心ではないので、それらについての説明は省略する。水平同期信号Hs、垂直同期信号Vs、データ・イネーブル信号DE、および画素クロック信号CKを印加された表示モニターの作動については後述する。
【0004】
水平同期信号Hs、垂直同期信号Vs、データ・イネーブル信号DE、および画素クロック信号CKは、複数ユニットの周波数を有する。画素クロック信号CKは、1秒当りに表示される画素数を示し、カラー表示する1個の画素とカラー表示する次の画素との間の間隔を決定する。フレームのデータを受信すると、表示モニターはフレームの画素の色を1本ずつ線で表示する。まず、最初の線の最初の画素が色を表示する。次に、最初の線の2番目の画素が色を表示する。このプロセスは、最初の線の最後の画素が色を表示するまで、同様に続けられる。その後に、次の線、たとえば2番目の線が同様に最初の画素から最後の画素まで色を表示する。同様に、最後の線の最後の画素が色を表示するまで、このプロセスが続く。人間の視覚システムは視覚の持続性を有しているため、スクリーン上のすべての画素は、必要とされるフレームを形成する。他のフレームを受け取ると、表示モニターは同じ方法でフレームを表示する。各線の最後の画素が色を表示した後、水平同期信号Hsは、カラー表示する画素の走査を次の線の最初の画素から進めることが重要である。そのようにして、水平同期信号Hsは、1秒間に色を表示する画素の横列数を決定する。さらに、最終縦列最終横列の画素が色を表示した後、垂直同期信号Vsは、カラー表示する画素の走査を第1縦列第1横列の画素から進める。そのようにして、垂直同期信号Vsは、1秒当りに表示されるフレームの数を決定する。人間の視覚システムは視覚の持続性を有しているため、閾値よりも速い速度で表示されたフレームは、たとえば映画のように対象の連続運動となる。表示モニターが異なるフレームを更新(リフレッシュ)する速度をリフレッシュレートと呼び、これは垂直同期信号Vsの周波数である。一般的なコンピュータ表示システムのリフレッシュレートは60Hz以上であり、すなわち表示モニターは1秒当り少なくとも60フレームを表示する。下記において、水平同期信号Hs、垂直同期信号Vs、データ・イネーブル信号DE、および画素クロック信号CKのタイミング関係を説明する。
【0005】
図2では、水平同期信号Hs、垂直同期信号Vsおよびデータ・イネーブル信号DEのタイミング関係を説明する。例として1024x768画素の解像度を取り上げる。この解像度のために、水平同期信号Hs、垂直同期信号Vs、および画素クロック信号CKはそれぞれ48.36kHz、60Hz、および65MHzであってよい。フレームの表示期間中、毎秒60個のフレームが表示され、各フレームに768個の横列が存在するため、Vs信号はHs信号の768サイクルの後にのみその状態を変更する。さらに、データ・イネーブル信号DEは各横列の表示期間を決定する。各横列に対し、1024個の画素が表示されるべきである。したがって、データ・イネーブル信号DEが有効になると、表示モニターは1024画素の色を表示する。画素クロック信号CKは固定周波数を有しているため、図2Bに示したように、画素クロック信号CKはそれに対応して、データ・イネーブル信号DEの有効期間中に1024サイクル振動する。次にデジタル表示信号を画素クロック信号CKを介してサンプリングすることにより、1024画素の色情報が得られ、サンプリングされた色情報はデータ・イネーブル信号DEの有効期間中、1024画素に適用される。その結果、データ・イネーブル信号DEはフルフレームサイズの幅を決定するのに利用できる。
【0006】
図3は、さらに、表示領域が上記の信号にどのように関連するかを示している。図3に示された表示領域300は、1024x768画素のアレイを示している。表示領域300における各画素の色は、デジタル表示信号を画素クロック信号CKを介してサンプリングすることにより表示されるので、各横列の全ての画素は画素クロック信号CKのパルス列の1024パルスに対応する。図3に示されているように、表示領域300の各横列の長さは、データ・イネーブル信号DEが有効であるときデータ・イネーブル信号DEにより決定される。水平同期信号Hsは表示領域300の各横列の表示を決定するが、各横列の長さはHs信号によっては決定されない。さらに、Hs信号が有効化される各期間の開始後および終了前に、Hs信号が表示領域300に対応しない期間(すなわちHs信号が表示信号300の外側の画素がない領域と対応する期間)が存在し、これらの期間はそれぞれ一般にバックポーチおよびフロントポーチと呼ばれる。たとえば、表示領域300の左側の点線で囲われた四角形は、Hs信号のバックポーチBPHに対応する。表示領域300の右側の点線で囲われた四角形は、Hs信号のフロントポーチFPHに対応する。さらに、垂直同期信号Vsもまた同様にフロントポーチおよびバックポーチを有する。表示領域300の上側の点線で囲われた領域は、Vs信号が表示領域300と対応しない期間に対応し、Vs信号のバックポーチBPVと呼ばれる。表示領域300の下側の点線で囲われた領域は、Vs信号の他の期間に対応し、Vs信号のフロントポーチFPVと呼ばれる。「ポーチ」という言葉が、同期(HsまたはVs)信号が表示領域の外側の表示される画素がない領域に対応する期間を指示するものとして一般に使用されることが、さらに重要である。
【0007】
表示信号により指示されたフレームをスクリーン上の適切な位置に表示するために、従来の表示モニターは、一般に、表示モニターに印加された表示信号によって指示されたフルフレームのサイズおよび位置を、表示信号と表示モニター内に設けられた表示信号設定とを比較して調整する。具体的にいえば、HsおよびVs信号の周波数および極性が、表示モニターに設けられた表示信号設定と比較される。もし表示信号の水平同期信号Hsの周波数および極性が表示モニターに設けられた表示信号設定の1つと一致すると、表示モニターは、決定された表示信号設定用のフレーム調整データを用いて表示信号により指示されたフレームを調整し、それによってフレームを適切な位置に表示する。しかしながら、種々のビデオアダプタが市販されているため、もしビデオアダプタからの表示信号の周波数および極性が表示モニターに設けられた表示信号設定の1つと一致しても、表示信号のフロントポーチおよびバックポーチのためのタイミングが前記の一致した表示信号設定値のタイミングと異なる場合がある。この場合には、もし一致した表示信号設定値のためのフレーム調整データがフレーム調整に用いられると、不適切な調整が行なわれ、フレームをスクリーンの適切な位置に表示できず、その結果表示特性を低下させる。たとえば、フレームが領域からずれて表示されたり、画素の総数が正しくなかったりする。
【0008】
上記の問題を解決するために、表示信号のフロントポーチおよびバックポーチのタイミングを正確に決定するための制御チップが開発されている。しかしながら、これらの制御チップは表示信号により指示されたフレームの最初および最後の画素に基づいてフロントポーチおよびバックポーチを決定する方法を用いており、この場合、フレームの最初および最後の画素は、黒以外の色を表示する。ノンフルサイズフレームまたは黒色を表示するフレームが制御チップに適用されると、フロントポーチおよびバックポーチのタイミングの決定は、予期しない結果をもたらすことがあり、その場合、黒色を表示するフレームは、コマンドモードの黒色スクリーンのように、赤色、緑色および青色を有していない。
【0009】
【発明の概要】
従って、この発明の目的は、デジタル表示信号に基づいてフルフレームサイズを測定するための方法とそのための装置を提供することである。たとえ表示されるべき表示フレームが黒色フレームまたはノンフルフレームであっても、デジタル表示信号により指示された表示フレームのパターンに関係なく、フルフレームサイズを正確に測定することができる。
【0010】
この発明は、データ・イネーブル信号によるデジタル表示信号に基づいてフルフレームサイズを測定する装置を提供することにより、上記の目的を達成する。この場合、デジタル表示信号は多数の表示ビットを有する原色信号を含む。この装置は、タイミング制御装置とマルチプレクシング装置とを含む。タイミング制御装置は、多数の入力端子と1個の制御信号出力端子とを有する。各入力端子は、原色信号の表示ビットに連結できる。タイミング制御装置は制御信号出力端子を介して制御信号を出力する。さらに、制御信号は表示調整を行なうべきかどうかを指示するために使用される。マルチプレクシング装置は、タイミング制御装置とデータ・イネーブル信号と原色信号のn番目のビットに連結されている。マルチプレクシング装置は、制御信号に基づいて、データ・イネーブル信号と原色信号のn番目のビットとのいずれかを選択してタイミング制御装置のn番目の入力端子に付加する。この場合、nはmよりも大きくなく、nとmは0よりも大きい整数である。
【0011】
デジタル表示信号の実際のフレームを表示しなければならないとき、原色カラー表示ビットのn番目のビットが選択され、マルチプレクシング装置を介してタイミング制御装置に付加される。タイミング制御装置が表示調整を行なわねばならないとき、タイミング制御装置はデータ・イネーブル信号をマルチプレクシング装置に出力し、マルチプレクシング装置はそのデータ・イネーブル信号をタイミング制御装置に付加する。データ・イネーブル信号に基づいて、タイミング制御装置は、フルフレームのサイズおよび位置が得られるように、フロントポーチおよびバックポーチのような表示パラメータを決定する。表示調整の後、タイミング制御装置はデータ・イネーブル信号のロジック状態を変更して、タイミング制御装置の入力端子が元来の表示ビット配列を有する原色信号を受け取れるようにし、それによって表示調整に基づいて表示信号が指示したフレームが表示できる。
【0012】
この発明によれば、データ・イネーブル信号による表示信号に基づいてフルフレームサイズを測定する方法が提供され、この場合、表示信号はm個の表示ビットを有する原色信号を含む。この方法は、つぎのステップを含む。最初に、データ・イネーブル信号が提供される。次に、このデータ・イネーブル信号を原色信号のn番目のビットの代わりに用いることにより、代用表示信号が提供される。最後に、データ・イネーブル信号に基づいてフルフレームサイズが測定される。この場合、nはmより大きくなく、mおよびnは0より大きい整数である。
【0013】
上記のように、データ・イネーブル信号は原色信号の1個の表示ビットの代わりに用いられる。この発明によれば、表示パラメータを測定するために、データ・イネーブル信号を異なる方法で他の1個の表示ビットまたは多数の表示ビットの代わりに用いることができる。たとえば、データ・イネーブル信号を、前記原色信号の他の表示ビットまたは多数の表示ビットの代わりに用いることができ、また、タイミング制御装置に付加された他の原色信号の1個または多数の表示ビットの代わりに用いることができる。
【0014】
この発明の他の目的、特徴および利点は、下記の好ましい実施形態から明らかになるであろう。ただし、これらの実施形態は、この発明を限定するものではない。説明は、添付図面を参照して行なう。
【0015】
【発明の実施の形態】
この発明により表示信号に基づいてディスプレイフレームのサイズを測定するために、データ・イネーブル信号をデジタル表示信号の1個または多数の表示ビットの代わりに用い、この表示ビットの代用の後、このデジタル表示信号をディスプレイフレームのサイズを測定するためのタイミング制御装置に送る。データ・イネーブル信号は、表示されるべきフレームを指示するために水平同期信号が有効にされている期間にのみ有効にされるので、表示信号により指示されたフレームが全ブラックフレームまたはノンフルフレームに対応しても、表示ビットの代用の後、フルフレームサイズはディスプレイフレーム位置や解像度のような対応する表示パラメータとともに正確に測定できる。フルフレームサイズの測定により、表示信号のための表示調整を実施できる。フルフレームサイズの測定はいつでも実施できるが、表示ビットの代わりに用いたデジタル表示信号は、表示されるべき実際のイメージに対応しないということに留意すべきである。したがって、フルフレームサイズの測定によって表示の質が影響を受けないようにするために、表示ビット代用後の表示信号を、フルフレームサイズ測定およびディスプレイ調整を実施した後に、元の表示ビット配列に戻すべきである。したがって、実際には、ディスプレイ調整の前と後とに表示ビット代用と表示信号の回復とをそれぞれ行なうために、マルチプレクシング装置を用いて信号を切り換えることができる。
【0016】
図4Aは、この発明の好ましい実施形態によるフルフレームサイズ測定装置を示している。この装置は、マルチプレクシング装置410と、タイミング制御装置430とを含む。タイミング制御装置430は、入力ポートRi、Gi、Biと制御信号端子CTとを含む。入力ポートRi、Gi、Biは、それぞれ三原色信号、すなわち赤色信号RD、緑色信号GD、青色信号BDを受け取るために使用される。三原色信号がタイミング制御装置430に付加されると、タイミング制御装置430はフルフレームサイズ、ディスプレイフレーム位置、それらの信号用の前後ポーチのような表示のためのパラメータを決定できる。タイミング制御装置430は、ピクセルワークス(Pixelworks)社製のPW164−20Rのようなタイミング制御チップであってよい。もし各原色信号をm個の表示ビットで表わすと、それに対応してタイミング制御装置430の各入力ポートにm個の入力端子を設ける必要があることに留意すべきである。例として24ビットの表示信号を取り上げる。この信号の各原色信号、すなわち赤色信号RD、緑色信号GD、青色信号BDは、それぞれ8表示ビットの原色データを有しているため、入力ポートRi、Gi、Biは、対応する原色信号の8表示ビットに合わせた8個の入力端子を有している。表示ビットと入力端子との関係は、後に詳述する。さらに、表示信号の表示ビットの代わりにデータ・イネーブル信号を用いて、表示調整が終わった後に元の表示ビット配列を回復するために、マルチプレクシング装置410はタイミング制御装置430に連結されており、2つの信号、すなわちデータ・イネーブル信号と、このデータ・イネーブル信号が代用する表示信号のいくつかの表示ビットとの切り換えに使用される。この実施形態のデータ・イネーブル信号DEと赤色信号の表示ビットとの切り換えを、図によって説明する。
【0017】
図4Bは図4Aの装置の構造を図示しており、表示ビットと入力端子との関係が詳細に示されている。赤色信号RDは、8個の表示ビット、すなわちRD0、RD1、……、RD7 からなる。同様に、緑色信号GDは、8個の表示ビット、すなわちGD0、GD1、……、GDからなり、青色信号BDは、8個の表示ビット、すなわちBD0、BD2、……、BD7からなる。図4Bにおいて、各表示ビットは、対応する入力ポートの入力端子に連結されている。たとえば、表示ビットRD6は入力ポートRiの入力端子Ri6に連結されており、表示ビットGD7は入力ポートGiの入力端子Gi7に連結されている。図4Bに示した信号および入力端子に関して、データ・イネーブル信号DEは、フルフレームサイズを測定するために、赤色信号RDの最も高い表示ビットRD7の代わりに用いられる。実際には、データ・イネーブル信号DEは、表示パラメータを測定するために別の方法でほかの一個または多数の表示ビットの代わりに用いることができる。たとえば、データ・イネーブル信号DEは、赤色信号RDの他の表示ビットや、赤色信号RDの多数の表示ビットや、他の原色信号の一個または多数の表示ビットの代わりに用いることができる。これらの例は、図4Bに示した実施形態に基づいて容易に得ることができるので、簡潔にするためにこれ以上の説明を省略する。
【0018】
フルフレームサイズを測定するために、データ・イネーブル信号DEと赤色信号の表示ビットとの切り換えが行なわれる。図4Bにおいて、表示信号がタイミング制御装置430に送られると、タイミング制御装置430は制御信号端子CTを介して制御信号Ctrlを出力する。制御信号Ctrlは次にマルチプレクシング装置410のマルチプレクサ415に送られる。制御信号Ctrlの論理状態、たとえば論理1状態に応答して、マルチプレクサ415は、選択的にスイッチSW1を閉じて(入れて)スイッチSW2を開き(切り)、その結果、データ・イネーブル信号DEは赤色信号RDの8番目の表示ビットすなわち表示ビットRD7の代わりに用いられ、入力端子Ri7に送られる。その後、タイミング制御装置430は、フルフレームサイズや位置など測定するために、その計算機能を用いて前後ポーチのような表示パラメータの測定を開始する。このようにして、測定されたフルフレームサイズや位置により、タイミング制御装置430に連結された表示モジュール(図示せず)は、正確に表示信号に基づいてフレームを表示できる。データ・イネーブル信号DEが入力端子Ri7に付加されると、たとえ表示信号が完全なブラックフレームまたはノンフルフレームを示していても、その表示信号により示された表示フレームのパターンにかかわりなく、フルフレームサイズが確定できることに留意すべきである。
【0019】
表示調整の後、タイミング制御装置430は制御信号Ctrlの論理状態を、たとえば論理1から論理0へ変えることができる。マルチプレクシング装置415は、次に、スイッチSW1を開いて(切って)スイッチSW2を閉じ(入れ)、その結果、赤色信号RDの8番目の表示ビットすなわちRD7が入力端子Ri7に入力される。このようにして、タイミング制御装置430は、表示信号の実際の表示ビットを受け取る。さらに、タイミング制御装置430は表示幾何学に基づいて調整を行なうので、表示信号によって示される像は、最適のサイズで最適位置に示される。このようにして最適な表示効果が得られる。
【0020】
さらに、水平同期信号、垂直同期信号または極性信号のように、タイミング制御装置430への入力に変化が起こった場合、タイミング制御装置430は最適な表示特性を維持するために上記の表示パラメータの測定と表示調整を行なうことができる。
フルフレームサイズを測定するために、データ・イネーブル信号DEは、1つの原色信号の最も高い表示ビット、たとえば表示ビットRD7、GD7またはBD7の代わりに用いられるのが好ましいことに留意すべきである。なぜならば、通常、最も高い表示ビットは、たとえば24ビットまたは18ビットカラー解像度のように異なるカラー解像度に用いられるビット数に関係なく使用されるが、低い方の表示ビットは、カラー解像度によっては放棄される場合があるからである。もしデータ・イネーブル信号DEが最も高い表示ビットではない表示ビットの代わりに用いられると、表示信号が低いカラー解像度に用いられるにつれて、その表示ビットは使用されなくなる場合がある。したがって、ディスプレイが種々のカラー解像度をサポートできるように、データ・イネーブル信号DEと最も高い表示ビットとを組み合わせるのが望ましい。上記の実施形態はカラー表示について説明したが、この発明は、発明の精神から逸脱することなくモノクローム表示にも適用できる。
【0021】
上記のように、データ・イネーブル信号を介してフルフレームサイズを測定する方法および装置は、たとえ表示信号により指示されるイメージが全ブラックフレームまたはノンフルフレームに対応する場合であっても、この表示信号に基づいて正確にフルフレームサイズを測定することができ、したがって最適な表示特性を得ることができる。
好ましい実施形態によって例示しながら発明を説明してきたが、本発明がこれに限定されるものではないと解されるべきである。種々の変形ならびに類似の構成および手法を包含することが意図されているのであって、請求項は、これらの変形ならびに類似の構成および手法を包含するように最広義に解釈すべきである。
【図面の簡単な説明】
【図1】従来の表示における低電圧差分信号の処理を示すブロック線図である。
【図2A】図1の差分信号受信/復元装置からの水平同期信号、垂直同期信号およびデータ・イネーブル信号の関係を示すタイミング線図である。
【図2B】図2Aのデータ・イネーブル信号と画素クロック信号との関係を示すタイミング線図である。
【図3】表示領域と種々の信号との関係を示す。
【図4A】この発明の好ましい実施形態によるフルフレームサイズを測定するための装置のブロック線図である。
【図4B】図4Aに示した装置の構造を示す。

Claims (18)

  1. データ・イネーブル信号によるデジタル表示信号に基づいてフルフレームサイズを測定するための方法であって、前記デジタル表示信号はm個の表示ビットを有する原色信号を含んでおり、
    前記データ・イネーブル信号を提供するステップと、
    前記データ・イネーブル信号を原色信号のn番目のビットの代わりに用いることにより、代用表示信号を提供するステップと、
    前記代用表示信号に基づいてフルフレームサイズを測定するステップとを含み、nはmより大きくなく、mおよびnは0より大きい整数である方法。
  2. 原色信号が赤色信号である、請求項1に記載の方法。
  3. 原色信号が緑色信号である、請求項1に記載の方法。
  4. 原色信号が青色信号である、請求項1に記載の方法。
  5. mが8に設定されている、請求項1に記載の方法。
  6. nが8に設定されている、請求項1に記載の方法。
  7. mが6に設定されている、請求項1に記載の方法。
  8. nが6に設定されている、請求項1に記載の方法。
  9. データ・イネーブル信号によるデジタル表示信号に基づいてフルフレームサイズを測定するための装置であって、前記デジタル表示信号はm個の表示ビットを有する原色信号を含んでおり、
    m個の入力端子と1個の制御信号出力端子とを含んでおり、前記m個の入力端子を前記m個の表示ビットに連結することが可能であり、前記制御信号出力端子を介して制御信号を出力する、タイミング制御装置と、
    前記タイミング制御装置とデータ・イネーブル信号と原色信号のn番目のビットとに連結されたマルチプレクシング装置であって、前記データ・イネーブル信号と前記原色信号のn番目のビットとのいずれかを選択して前記タイミング制御装置のm個の入力端子のうちのn番目の入力端子へ制御信号を印加するマルチプレクシング装置とからなり、nはmより大きくなく、mおよびnは0より大きい整数である、
    フルフレームサイズを測定するための装置。
  10. タイミング制御装置がタイミング制御チップである、請求項9に記載の装置。
  11. タイミング制御装置がPW164−20Rである、請求項10に記載の装置。
  12. 原色信号が赤色信号である、請求項9に記載の装置。
  13. 原色信号が緑色信号である、請求項9に記載の装置。
  14. 原色信号が青色信号である、請求項9に記載の装置。
  15. mが8に設定されている、請求項9に記載の装置。
  16. nが8に設定されている、請求項9に記載の装置。
  17. mが6に設定されている、請求項9に記載の装置。
  18. nが6に設定されている、請求項9に記載の装置。
JP2001380543A 2001-01-05 2001-12-13 表示信号に基づいてフルフレームサイズを測定するための方法および装置 Expired - Fee Related JP3631462B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090100317A TW493159B (en) 2001-01-05 2001-01-05 Method and device to detect the full-screen size by data enable signal
TW090100317 2001-01-05

Publications (2)

Publication Number Publication Date
JP2002271826A JP2002271826A (ja) 2002-09-20
JP3631462B2 true JP3631462B2 (ja) 2005-03-23

Family

ID=21676956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001380543A Expired - Fee Related JP3631462B2 (ja) 2001-01-05 2001-12-13 表示信号に基づいてフルフレームサイズを測定するための方法および装置

Country Status (3)

Country Link
US (1) US6690368B2 (ja)
JP (1) JP3631462B2 (ja)
TW (1) TW493159B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494713B1 (ko) * 2003-03-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치
US20080174601A1 (en) * 2007-01-22 2008-07-24 Palm, Inc. Video Control for Providing Multiple Screen Resolutions Using Modified Timing Signal
US8072394B2 (en) * 2007-06-01 2011-12-06 National Semiconductor Corporation Video display driver with data enable learning
TWI423243B (zh) * 2009-03-19 2014-01-11 Qisda Corp 動態設定顯示模式之方法及顯示裝置
US10890288B2 (en) 2018-04-13 2021-01-12 Microsoft Technology Licensing, Llc Systems and methods of providing a multipositional display
US11538442B2 (en) * 2018-04-13 2022-12-27 Microsoft Technology Licensing, Llc Systems and methods of displaying virtual elements on a multipositional display
US10627854B2 (en) 2018-04-13 2020-04-21 Microsoft Technology Licensing, Llc Systems and methods of providing a multipositional display
US11493953B2 (en) 2019-07-01 2022-11-08 Microsoft Technology Licensing, Llc Multi-position display with an unfixed center of rotation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592194A (en) * 1988-04-27 1997-01-07 Seiko Epson Corporation Display controller
KR0142468B1 (ko) * 1995-01-27 1998-08-17 김광호 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법
JP3384659B2 (ja) * 1995-10-16 2003-03-10 三洋電機株式会社 縮小映像信号処理回路
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
JPH09325741A (ja) * 1996-05-31 1997-12-16 Sony Corp 画像表示システム
US6597373B1 (en) * 2000-01-07 2003-07-22 Intel Corporation System and method of aligning images for display devices

Also Published As

Publication number Publication date
JP2002271826A (ja) 2002-09-20
US6690368B2 (en) 2004-02-10
TW493159B (en) 2002-07-01
US20020089522A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
US8310489B2 (en) Method and apparatus for rendering video
US6078317A (en) Display device, and display control method and apparatus therefor
US6894706B1 (en) Automatic resolution detection
JPH05150219A (ja) 補助フレーム記憶メモリなしにrgbおよび同期ビデオ信号を表示する方法および装置
JP3631462B2 (ja) 表示信号に基づいてフルフレームサイズを測定するための方法および装置
JP2001343949A (ja) プロジェクタによる映像表示装置
MXPA00007414A (es) Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo.
JPH09178779A (ja) ビデオ信号入力を有するオシロスコープ
US10257439B2 (en) Semiconductor device, video display system and video signal output method
JPH07219485A (ja) 液晶表示装置
US6011538A (en) Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency
US7002564B1 (en) Failsafe display of frame locked graphics
JP2002006804A (ja) マルチ画面表示装置
US7486283B1 (en) Method and apparatus for communicating digital data from a computer system to a display device
US7280091B2 (en) Analog front-end circuit for digital displaying apparatus and control method thereof
CN1170420C (zh) 用数据致能信号检知全屏幕尺寸的方法与装置
KR100207315B1 (ko) 평판 디스플레이 장치
JP3991413B2 (ja) 液晶表示装置およびその駆動回路
US20060238454A1 (en) Analog front-end circuit for digital displaying apparatus and control method thereof
JPH0981081A (ja) 液晶ディスプレイシステム
JP4035937B2 (ja) 表示駆動装置
KR100357149B1 (ko) 모니터의 화면조정 장치 및 방법
JPH0876718A (ja) 表示装置
TWI393068B (zh) 圖框率可擴充之影像處理系統及方法
JP2000267620A (ja) 平面表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees