JP3641996B2 - 同一宛先セルの優先転送制御装置及びその方法 - Google Patents

同一宛先セルの優先転送制御装置及びその方法 Download PDF

Info

Publication number
JP3641996B2
JP3641996B2 JP2000084727A JP2000084727A JP3641996B2 JP 3641996 B2 JP3641996 B2 JP 3641996B2 JP 2000084727 A JP2000084727 A JP 2000084727A JP 2000084727 A JP2000084727 A JP 2000084727A JP 3641996 B2 JP3641996 B2 JP 3641996B2
Authority
JP
Japan
Prior art keywords
switching
priority
internal cell
output
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000084727A
Other languages
English (en)
Other versions
JP2001268082A (ja
Inventor
雄一 田崎
啓介 福元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000084727A priority Critical patent/JP3641996B2/ja
Publication of JP2001268082A publication Critical patent/JP2001268082A/ja
Application granted granted Critical
Publication of JP3641996B2 publication Critical patent/JP3641996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、同一宛先でキューイングされたセルを優先度別にスイッチングする同一宛先セルの優先制御装置及びその方法に関し、特に、スケジューリングによりスイッチング許可が下りた宛先に対して、転送許可が下りた時点で最も優先度の高いセルを転送することにより、時間的な優先制御を行う同一宛先セルの優先転送制御装置及び同一宛先セルの優先転送制御方法に関する。
【0002】
【従来の技術】
従来、中継ノードに入力されたユーザデータは、設定されている優先度に従ってスイッチングがなされる。このようなスイッチングを行う従来技術として特開平4−360340号公報が開示するところのセル転送装置がある。
【0003】
上記特開平4−360340号公報が開示するセル転送装置は、入線毎に入力されたセルを優先度別にバッファリングする複数のバッファと、共有バスへのセル送出権を競合する競合回路と、セル送出権を得たとき、該当するセルを上記の複数のバッファより読み出して送出するセル送出回路と、出線毎に共有線バスより自身宛のセルを選択的に受信し、一時格納するバッファと、このバッファに格納されたセルを読み出し、対応するバスへ送出する出線I/F回路と、を有して構成されている。
【0004】
従って、特開平4−360340号公報が開示するところのセル転送装置は、入力されたセルに対して優先度毎に格納し、また、この格納したセルに設定されている優先度に従ってセル送出要求を行う。その後、セル転送回路は、競合回路において、所定の時間内に到着した優先度を基に、最も優先度が高いセルに対してセル送出権を与え、このセル送出権を得たセルを送出する。
【0005】
これは、従来技術における同一宛先セルの優先制御装置及びその方法の一般的な動作であり、特開平11−41241号公報や特開2000−13403号公報で開示される技術においても、これと同様に、単位時間内に到着したセルの内、最も優先度が高いセルに対して送出を許可する動作が行われる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、上述のように、到着したデータの中で最も優先度の高いデータに関してスイッチング要求を行い、このスイッチング要求に対するスイッチング許可が、対象としたデータのみをスイッチングの対象としていたため、同一宛先に対して、後から到着したより優先度の高いデータが、先に到着していた低い優先度のデータよりも、遅くスイッチングされるという問題が存在した。
【0007】
これは、リアルタイム性が要求されるデータに高い優先度を付加する構成を有したとしても、先に到着しているデータにより、余計な遅延を生じさせる要因となる。
【0008】
従って、本発明は、上記問題に鑑みなされたもので、スイッチング許可が通知された時点で最も高い優先度のセルをスイッチングする同一宛先セルの優先制御装置及びその方法を提供することを目的とする。
【0009】
更に、本発明は、上記目的を達成するにあたり、ソフトウエアによる構成を有することなく、ハードウエアにより、スイッチング許可が通知された時点において最も高い優先度のセルをスイッチングする同一宛先セルの優先制御装置及びその方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
かかる目的を達成するために、請求項1記載の同一宛先セルの優先転送制御装置の発明は、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段と、前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力手段と、前記内部セルを宛先情報毎に振り分ける宛先別振り分け手段と、前記宛先別振り分け手段により前記宛先情報毎に振り分けられた前記内部セルを、前記内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け手段と、前記優先度別振り分け手段により前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納手段と、前記格納手段を前記宛先情報毎に管理し、優先度情報毎に管理するバッファ管理手段と、所定の期間内に前記内部セルに対応して受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択手段と、前記スイッチング要求選択手段により選択された前記スイッチング要求に付加された前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力手段と、入力された前記内部セルをスイッチングするクロスポイントスイッチング手段と、を有し、前記バッファ管理手段は、前記スイッチング許可出力手段より出力された前記スイッチング許可信号が入力されると直ちに、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを選択し、該選択された内部セルを前記クロスポイントスイッチング手段に出力することを特徴とする。
【0011】
また、請求項2記載の同一宛先セルの優先転送制御装置の発明によれば、請求項1においてさらに、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段を有することを特徴とする
【0012】
また、請求項3記載の同一宛先セルの優先転送制御装置の発明によれば、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段と、前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力手段と、前記内部セルを前記宛先情報毎に振り分ける宛先別振り分け手段と、該宛先別振り分け手段により前記宛先情報毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け手段と、該優先度別振り分け手段により前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納手段と、該格納手段を前記宛先情報毎に管理し、更に、優先度情報毎に管理するバッファ管理手段と、所定の期間内に前記スイッチング要求出力手段より受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択手段と、該スイッチング要求選択手段により選択された前記スイッチング要求に付加さ れた前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力手段と、入力された前記内部セルをスイッチングするクロスポイントスイッチング手段と、を有し、前記バッファ管理手段は、最も高い優先度に対応する前記格納手段の出力に設けられた第1のフリップフロップと、前記最も高い優先度の次に高い優先度から最も低い優先度までに対応する前記格納手段の出力毎に設けられた第2のフリップフロップと、該第2のフリップフロップの出力毎に設けられた第1の論理積回路と、前記第1のフリップフロップの出力と前記クロスポイントスイッチング手段との間に設けられた第2の論理積回路と、1つ以上の前記第1の論理積回路の各出力と前記クロスポイントスイッチング手段との間に設けられた第3の論理積回路と、をさらに有し、前記スイッチング許可出力手段より出力された前記スイッチング許可信号に基づいて、前記第1のフリップフロップの出力は、前記第2の論理積回路に接続され、更に、1つ以上の前記第1の論理積回路の入力に反転されて接続され、1つ以上の前記第2のフリップフロップの各出力は、対応する前記第1の論理積回路の入力に接続され、更に、前記第2の各フリップフロップに対応する優先度よりも低い優先度に対応する全ての前記第1の論理積回路の入力に反転されて接続され、1つ以上の前記第1の論理積回路の出力は、前記第3の論理積回路に接続され、前記第2の論理積回路及び前記第3の論理積回路の各入力には、前記スイッチング許可信号が入力され、前記スイッチング許可出力手段により出力された前記スイッチング許可信号に基づいて、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを前記クロスポイントスイッチング手段に出力し、前記第1及び第2のフリップフロップは、対応する前記格納手段に前記内部セルが格納されることにより、高電圧レベル値が格納され、前記スイッチング許可信号は、前記内部セルのスイッチングを許可するときは高レベルであり、前記内部セルのスイッチングを禁止するときは低レベルの電圧であることを特徴とする。
【0013】
また、請求項4記載の同一宛先セルの優先転送制御装置の発明によれば、請求項3において、前記第2の論理積回路の出力は、分岐され、前記第1のフリップフロップのリセット入力に接続され、前記第3の論理積回路の各出力は、分岐されて該第3の各論理積回路が対応する前記第2のフリップフロップの各リセット入力と接続され、前記第1のフリップフロップは、対応する前記第2の論理積回路の出力が高電圧レベルになるとリセットされて低電圧レベルとなり、1つ以上の前記第2の各フリップフロップは、対応する前記第3の論理積回路の出力が高電圧レベルになることによってリセットされて低電圧レベルとなることを特徴とする。
【0014】
また、請求項5記載の同一宛先セルの優先転送制御方法の発明は、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換工程と、前記内部セルに付加された前記宛先情報に基づいて前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力工程と、前記宛先情報が付加された前記内部セルを宛先毎に振り分ける宛先別振り分け工程と、該宛先別振り分け工程において前記宛先毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報に基づいて優先度毎に振り分ける優先度別振り分け工程と、該優先度別振り分け工程において前記優先度毎に振り分けられた前記内部セルを、前記宛先及び前記優先度毎に格納する格納工程と、前記格納工程において前記宛先情報毎に管理し、優先度情報毎に管理するバッファ管理工程と、所定の期間内に前記スイッチング要求出力工程において出力された前記スイッチング要求のいずれか1つを選択するスイッチング要求選択工程と、該スイッチング要求選択工程において選択された前記スイッチング要求に付加された前記宛先情報を基に、同一の該宛先情報が付加された前記内部セルに対するスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力工程と、該スイッチング許可出力工程において出力された前記スイッチング許可信号に基づいて該当する前記宛先情報が付加された前記内部セルの前記優先度が最も高い前記内部セルを出力するバッファ管理工程と、該バッファ管理工程において出力された前記内部セルをクロスポイントスイッチからスイッチングする工程と、前記スイッチングする工程において出力された前記スイッチング許可信号が入力されると直ちに該当する前記宛先情報で管理されている前記内部セルの前記優先度が最も高い前記内部セルを選択し、該選択された内部セルを前記クロスポイントスイッチからスイッチングすることを特徴とする。
【0015】
また、請求項6記載の同一宛先セルの優先転送制御方法の発明によれば、請求項5において、さらに、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する工程を有することを特徴とする。
【0016】
また、請求項7記載の同一宛先セルの優先転送制御方法の発明によれば、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換工程と、前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力工程と、前記内部セルを前記宛先情報毎に振り分ける宛先別振り分け工程と、該宛先別振り分け工程により前記宛先情報毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け工程と、該優先度別振り分け工程において前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納工程と、該格納手段を前記宛先情報毎に管理し、更に、優先度情報毎に管理するバッファ管理工程と、所定の期間内に受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択工程と、該スイッチング要求選択工程において選択された前記スイッチング要求に付加された前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力工程と、入力された前記内部セルをスイッチングするクロスポイントスイッチング工程と、を有し、前記バッファ管理手段は、最も高い優先度に対応する前記格納手段の出力に設けられた第1のフリップフロップと、前記最も高い優先度の次に高い優先度から最も低い優先度までに対応する前記格納手段の出力毎に設けられた第2のフリップフロップと、該第2のフリップフロップの出力毎に設けられた第1の論理積回路と、前記第1のフリップフロップの出力と前記クロスポイントスイッチング手段との間に設けられた第2の論理積回路と、1つ以上の前記第1の論理積回路の各出力と前記クロスポイントスイッチング手段との間に設けられた第3の論理積回路と、をさらに有し、前記スイッチング許可出力工程において出力された前記スイッチング許可信号に基づいて、前記第1のフリップフロップの出力は、前記第2の論理積回路に接続し、更に、1つ以上の前記第1の論理積回路の入力に反転して接続し、1つ以上の前記第2のフリップフロップの各出力は、対応する前記第1の論理積回路の入力に接続され、更に、前記第2の各フリップフロップに対応する優先度よりも低い優先度に対応する全ての前記第1の論理積回路の入力に反転して接続し、1つ以上の前記第1の論理積回路の出力は、前記第3の論理積回路に接続し、前記第2の論理積回路及び前記第3の論理積回路の各入力には、前記スイッチング許可信号を入力し、前記スイッチング許可出力手段により出力された前記スイッチング許可信号に基づいて、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを前記クロスポイントスイッチング手段に出力し、前記第1及び第2のフリップフロップは、対応する前記格納手段に前記内部セルが格納されることにより、高電圧レベル値を格納し、前記スイッチング許可信号は、前記内部セルのスイッチングを許可するときは高レベルであり、前記内部セルのスイッチングを禁止するときは低レベルの電圧であることを特徴とする
【0017】
また、請求項8記載の同一宛先セルの優先転送制御方法の発明によれば、請求項7において、前記第1の回路は、前記第2の論理積回路の出力が、分岐されて前記第1のフリップフロップのリセット入力に接続され、前記第3の論理積回路の出力分岐され該第3の各論理積回路対応する前記第2のフリップフロップのリセット入力と接続され、前記第1のフリップフロップが、対応する前記第2の論理積回路の出力が高電圧レベルになるリセットされて低電圧レベルとなり、1つ以上の前記第2のフリップフロップが、対応する前記第3の論理積回路の出力が高電圧レベルになることによってリセットされて低電圧レベルとなることを特徴とする。
【0018】
【発明の実施の形態】
{本発明の特徴}
本発明による同一宛先セルの優先転送制御装置及びその方法は、スケジューリングによりスイッチング許可が下りた宛先に対して、転送許可が下りた時点で最も優先度の高いセルを転送することによって、時間的な優先制御を行うことを特徴としている。
【0019】
{一実施形態}
以下、図面を用いて、本発明による同一宛先セルの優先転送制御装置及びその方法の一実施形態を、詳細に説明する。
【0020】
[一実施形態の構成]
図1は、本発明の一実施形態の構成を示すブロック図である。
図1を参照すると、一実施形態による同一宛先セルの優先転送制御装置及びその方法は、入力されたユーザデータに対して宛先別に優先度を振り分け出力する入力バッファ管理部100−1,100−2,…,100−mと、複数の入力バッファ管理部100−1,100−2,…,100−mからのスイッチング要求に対して公平に要求整理を行い、その結果、スイッチング許可対象としたスイッチング要求を出力した入力バッファ管理部100−1〜100−mのいずれかにスイッチング許可を通知するスイッチング要求整理部104と、このスイッチング要求整理部104により制御され、スイッチングを許可された入力バッファ管理部100(入力バッファ管理部100−1,100−2,…,100−nの内、任意の入力バッファ管理部を入力バッファ管理部100とする)より入力されたユーザデータを所望のルートへ転送するクロスポイントスイッチ103と、を有して構成される。
【0021】
(入力バッファ管理部100の構成)
更に、上記の入力バッファ管理部100−1〜100−mはそれぞれ、IPパケットやATMセル等のユーザデータをスイッチング専用の特殊フォーマットの固定長セル(以下、内部セルと記す)に変換する内部セル変換部110と、この内部セル変換部110により内部セルに変換されたユーザデータのヘッダ部にある出力ポート番号情報に基づいて、それぞれの宛先ポートごとに内部セルの振り分けを行う宛先別振り分け部111と、この宛先別振り分け部111の振り分け先と対応して設けられ、振り分けられた内部セルに付与されたスイッチングの優先度情報に基づいて内部セルをさらに振り分ける優先度別振り分け部112−1,112−2,…,112−nと、この優先度別振り分け部112−1,112−2,…,112−nそれぞれと対応して出力ポート別に設けられたバッファ113−1−1〜113−1−i,113−2−1〜113−2−i,…,113−n−1〜113−n−iと、全ての優先度振り分け部112−1,112−2,…,112−nそれぞれに設けられているバッファ113−1−1〜113−1−i,113−2−1〜113−2−i,113−n−1〜113−n−iの管理を行うバッファ管理部114と、を有して構成されている。
【0022】
ここで、上記のバッファ113−1−1〜113−1−i,113−2−1〜113−2−i,…,113−n−1〜113−n−iは、それぞれ対応する優先度別振り分け部112毎に優先度の種類数接続されている。即ち、一実施形態では、優先度の種類が1〜iまでのi種類設定されるものとする。
【0023】
(バッファ管理部114の構成)
また、図2は、一実施形態の入力バッファ管理部100におけるバッファ管理部114の構成において、送出する内部セルを判断するための回路構成を示す回路図である。但し、図2に示す回路構成は、図1に示す入力バッファ管理部100−1におけるバッファ管理部114において、バッファ113−1−1〜113−1−iに対応する回路構成のみを示したものである。また、他のバッファ113−2−1〜113−2−i,…,113−n−1〜113−n−iに対応する回路構成は、それぞれのバッファに対して図2に示す回路構成を反復して構成することで実施できる。
【0024】
図2を参照すると、一実施形態によるバッファ管理部114は、優先度の種類数、即ち、バッファ113−1−1〜113−1−iそれぞれと1対1に対応して設けられるフリップフロップ201−1〜201−iと、同じくバッファ113−1−1〜113−1−iそれぞれと1対1に対応して設けられ、論理積回路で構成されたゲート回路203−1〜203−iと、優先度が2からiまでのバッファに対応するフリップフロップ201−2〜202−iとゲート回路203−2〜203−iとの間にそれぞれ設けられ、論理積回路で構成されたゲート回路202−2〜202−iと、を有して構成される。
【0025】
この構成により、バッファ管理部114は、バッファ113−1−1〜113−1−iのいずれかに内部セルが格納されると、対応するフリップフロップ201(フリップフロップ201−1〜201−iの内、任意のフリップフロップをフリップフロップ201とする)に“1”を格納する。但し、複数のバッファ113に内部セルが格納された場合は、その全てに対応するフリップフロップ201に“1”を格納する。
【0026】
また、ゲート回路202−2〜202−iは、上記のように、論理積回路で構成されているため、その入力に、それぞれ自身が対応するフリップフロップ201からの出力と、自身が対応する優先度より高い優先度と対応する全てのフリップフロップ201からの出力を反転したものとを接続することで、自身が対応する優先度よりも高い優先度に対応するバッファ113に内部セルが格納された場合は、“0”を出力し(ゲートを閉じる)、自身が対応する優先度よりも高い優先度と対応するバッファ113に内部セルが格納されておらず、自身が対応するバッファ113に内部セルが格納された場合は、“1”を出力する(ゲートを開く)ように構成されている。
【0027】
従って、スイッチング要求整理部104からのスイッチング許可信号及びフリップフロップ201−1からの出力が入力されるゲート回路203−1、及び、上記スイッチング許可信号及びゲート回路202−2〜202−iからの出力が入力されるゲート回路203−2〜203−iは、それぞれの内、最も優先度が高い内部セルが格納されたバッファ113と対応するゲート回路203(ゲート回路203−1〜203−iの内、任意のゲート回路をゲート回路203とする)からのみ、転送許可信号が出力される構成となっており、これにより、バッファ管理部114は、この転送許可信号が出力されたゲート回路203と対応する優先度が割り当てられた内部セルが格納されるバッファより、格納されている内部セルを読み出し、クロスポイントスイッチ103に出力するように構成されている。
【0028】
即ち、スイッチング要求整理部104からスイッチング許可信号が入力された時のみ、ゲート回路203−1〜203−iのいずれかが開くように構成されており、また、このスイッチング許可信号が入力された時点で、最も高い優先度はどれかが、回路(ハードウエア)的にわかるように構成されている。
【0029】
また、ゲート回路203−1〜203−iの出力は、それぞれ対応するフリップフロップ201−1〜201−iのリセットに入力されており、ゲート回路203−1〜201−iそれぞれから転送許可信号が出力される度に、対応するフリップフロップ201−1〜201−iがリセットされる構成となっている。
【0030】
この一実施形態の入力バッファ管理部100におけるバッファ管理部114の構成において、送出する内部セルを判断するための回路の動作は、以下の(一実施形態の動作)の説明において、具体例を用いて詳細に説明する。
【0031】
(内部セルの構成)
また、上記構成において変換される内部セルは、図3に示すような構成となっている。即ち、宛先ポート情報と優先度情報とを格納するデータ部と、ユーザデータを格納するデータ部とにより構成される。
【0032】
この宛先ポート情報と優先度情報とは、それぞれ以下に示すような方法で、内部セル変換部110において特定される。即ち、宛先ポート情報は、入力されたユーザデータにおける宛先アドレスを基に、予め格納している宛先アドレスと宛先ポートとを対応付けるテーブル(図示せず)より読み出される。また、優先度情報は、入力されたユーザデータがAAL(ATM Adaptation Layer)において、どのサービスクラスによるデータであるかを基に、このクラス毎にマッピングされているテーブル(図示せず)を参照して読み出される。
【0033】
[一実施形態の動作]
次に、一実施形態による同一宛先セルの優先制御装置及びその方法の動作について、図面を用いて詳細に説明する。先ず、一実施形態による同一宛先セルの優先制御装置及びその方法では、IPパケットやATMセル等のユーザデータが入力バッファ管理部100に到着した場合、内部セル変換部110において、この到着したユーザデータが図3に示すような内部セルに変換される。
【0034】
その後、宛先別振り分け部111において、内部セルのヘッダ部における宛先ポート情報を基に宛先別に対応する優先度振り分け部112に振り分けられる。
【0035】
このようにして優先度振り分け部112に入力された内部セルは、ヘッダ部における優先度情報を基に、優先度毎に応じて設けられたバッファ113(バッファ113−1−1〜113−1−i,113−2−1〜113−2−i,…,113−n−1〜113−n−iの内、任意のバッファをバッファ113とする)に格納される。
【0036】
また、このとき平行して宛先別振り分け部111は、到着した内部セルを転送するためのスイッチング要求信号を、内部セルにおける宛先ポート番号情報と共にスイッチング要求整理部104に対して出力する。
【0037】
このスイッチング要求信号を受信したスイッチング要求整理部104では、所定の期間内に1つ以上の入力バッファ管理部100より受け付けられたスイッチング要求に対して、公平にスイッチングできるように要求の整理を行い、この要求の整理を行った結果、特定した任意の入力バッファ管理部100に対してスイッチング許可信号を出力する。
【0038】
また、このとき、入力バッファ管理部104では、スイッチング要求を行ってからスイッチングが許可されるまでの間に、同一宛先に対して、新たに別の内部セルが到着した場合、上記の内部セルと同様な流れにより、この新たに到着した内部セルをバッファに格納する。その後、スイッチング要求整理部104よりスイッチング許可が通知された段階で、最も高い優先度を持つ内部セルをクロスポイントスイッチ103に対して出力する。
【0039】
(一実施形態の具体的動作)
一実施形態による動作を、図4を用いて具体的に説明する。
ここで、内部セル変換部110においては、上述のように、内部セルに対して1からiまでの優先度が付与され、1が最も優先度が高く、iが最も優先度が低いように構成されているものとする。
【0040】
この構成において、入力バッファ管理部100に宛先アドレスがAというユーザデータが到着した場合(ステップS11)、入力バッファ管理部100は、内部セル変換部110において、ユーザデータを図3に示すように、それぞれのテーブルを参照して宛先ポート情報nと優先度情報iとが付加された内部セルに変換する(ステップS12)。
【0041】
その後、入力バッファ管理部100は、内部セル変換部110より出力された内部セルを宛先別振り分け部111に入力し、この宛先別振り分け部111において、内部セルのヘッダに含まれる宛先ポート情報nを基に、内部セルを対応する優先度別振り分け部112−nに振り分け、これと並行して、宛先別振り分け部111より、宛先ポート情報を付加したスイッチング要求をスイッチング要求整理部104に通知する(ステップS13)。
【0042】
その後、入力バッファ管理部100は、ステップS13において優先度振り分け部112に入力された内部セルを、この優先度振り分け部112−nと対応して設けられたバッファ113−n−1〜113−n−iの内、内部セルに付加された優先度と対応するバッファ113に入力する。
【0043】
また、入力バッファ管理部100は、ステップS13のように、スイッチング要求整理部104よりスイッチング許可が通知されるまで、新たに入力されたユーザデータに対して、上記と同様の流れを実施する。
【0044】
また、スイッチング要求を受信したスイッチング要求整理部104は、所定の期間内に受信した不特定多数の入力バッファ管理部100からのスイッチング要求を整理し、この整理の結果、スイッチング許可を与える入力バッファ管理部100を特定する。その後、スイッチング要求整理部104は、この特定したスイッチング許可を、そのスイッチング要求を行った入力バッファ管理部100に通知する(ステップS14)。
【0045】
ステップS14においてスイッチング許可が通知された入力バッファ管理部100は、スイッチング許可がなされた宛先ポートに対応するバッファ113−1−1〜113−1−i,113−2−1〜113−2−i,…,113−n−1〜113−n−i全てを特定する(ステップS15)。(但し、本例では、宛先ポート情報がnである内部セルに対してスイッチングが許可された場合について説明する。)
【0046】
次に、入力バッファ管理部100は、ステップS15において特定されたバッファ113−n−1〜113−n−iにおいて、先ず、最も高い優先度が割り当てられている内部セルが格納されるバッファ113−n−1を確認し、このバッファ113−n−1に内部セルが格納されているか否かを検知する(ステップS16)。
【0047】
ステップS16において、最も優先度が高い内部セルが格納されるバッファ113−1に内部セルが格納されていない場合(ステップS16のNo)、入力バッファ管理部100は、次に、2番目に優先度が高い内部セルが格納されるバッファ113−n−2を確認し、このバッファ113−n−2に内部セルが格納されているか否かを検知する(ステップS17)。
【0048】
このような動作を繰り返し、最終的に最も低い優先度より1つ優先度が高い内部セルが格納されるバッファ113−n−(i−1)を確認し、このバッファ113−n−(i−1)に内部セルが格納されているか否かを検知する(ステップS18)。
【0049】
ここで、ステップS16からステップS18の流れにおいて、いずれかのバッファ113に内部セルが格納されている場合、その内部セルの格納が検知された時点で、入力バッファ管理部100は、検知された内部セルを対応するバッファ113より読み出してクロスポイントスイッチ103に出力し(ステップS19)、その後、内部セルを読み出したバッファ113に対応する優先度よりも低い優先度が割り当てられた内部セルが格納されるバッファ113を確認することなく、処理を終了し、次のユーザデータ、若しくは、スイッチング許可が入力されるまで待機する。
【0050】
また、上記のステップS16からステップS18において、いずれのバッファ113にも内部セルが格納されていない場合、最も優先度が低い内部セルが格納されるバッファ113−iより内部セルを読み出し、この読み出した内部セルをクロスポイントスイッチ103に出力して(ステップS20)、処理を終了し、次のユーザデータ、若しくは、スイッチング許可が入力されるまで待機する。
【0051】
(バッファ管理部における送出する内部セルを判断するための回路の動作)
また、上記の一実施形態の入力バッファ管理部100におけるバッファ管理部114の構成における送出する内部セルを判断するための回路の動作を、以下に具体例を用いて詳細に説明する。
【0052】
ある時刻に優先度がiの内部セルが入力バッファ管理部100に入力されると、上記のように、内部セル変換部110において内部セルに変換され、宛先別振り分け部111に入力される。この内部セルが入力された宛先別振り分け部111は、内部セルに付加された宛先ポート情報を基に(本具体例では宛先ポートがnである)宛先ポート別に優先度振り分け部112−nに振り分けると同時に、スイッチング要求整理部104へスイッチング要求を送信する。
【0053】
また、内部セルを受信した優先度別振り分け部112−nでは、宛先ポート情報と同様に、内部セルに付加された優先度情報を基に(本具体例では優先度がiである)優先度別にバッファ113−n−iに格納される。このとき、バッファ113−n−iに内部セルが格納されることにより、バッファ管理部114では、このバッファ113−n−iと対応するフリップフロップ201−iに“1”が格納される。
【0054】
このように、フリップフロップ201−iに“1”が格納されると、対応するゲート回路202−iにも“1”が入力され、この状態で、スイッチング要求整理部104からスイッチング許可信号が入力されるまで待機する。
【0055】
また、上記の待機状態で、入力バッファ管理部100に新たに、宛先ポートがnで、優先度がiよりも高い(例えば優先度が2である)ユーザデータが入力された場合、入力バッファ管理部100は、上記優先度がiのユーザデータに対する処理と同様に、優先度が2に対応するバッファ113−n−2に、新たに変換した内部セルを入力し、同様にスイッチング要求をスイッチング要求整理部104に出力する。また、このとき同様に、バッファ113−n−2に対応するフリップフロップ201−2に“1”を格納する。
【0056】
このとき、スイッチング要求整理部104よりスイッチング許可信号が入力されたとしても、優先度がiに対応するゲート回路202−iに、優先度が2に対応するフリップフロップ201−2より格納された“1”が反転した“0”が入力されるため、ゲート回路202−iが閉じ(出力が“0”となり)、対応するゲート回路203−iからの出力が“0”となる。
【0057】
これに対して、優先度が2に対応するゲート回路203−2からの出力は“1”であり、このため、バッファ管理部114は、優先度が2に対応するバッファ113−n−2より内部セルを読み出し、クロスポイントスイッチ103にこの読み出した内部セルを出力する。
【0058】
これは即ち、フリップフロップ201−2に“1”が格納されると、ゲート202−3からゲート202−iまでが閉じてしまい、このため、優先度が2の内部セルが転送されるまでは、優先度が3からiまでの内部セルがバッファ113−n−3〜113−n−iに格納されても、転送がされないことを示している。
【0059】
また、図2に示すように、スイッチング要求整理部104からバッファ管理部114に通知されたスイッチング許可信号と、フリップフロップ201−1、又は、ゲート202−2〜202−iからの出力と、を論理積回路であるゲート回路203−1〜203−iに、それぞれ入力するよう構成しているため、この回路構成により、クロスポイントスイッチ103に送出すべき優先度の内部セルを一意的に決定することが可能となる。
【0060】
但し、内部セルのクロスポイントスイッチ103への転送後に行われるバッファ管理部114の動作としては、優先度転送許可信号が出力されることで、対応するフリップフロップ(本例では、フリップフロップ201−2)がリセットされるため、スイッチング許可が下りた優先度に対応するバッファ(本具体例では、バッファ113−n−2)は、転送と同時に自立的に“データ無し”の状態となり、次の内部セルが格納されるのを待機することとなる。
【0061】
【発明の効果】
以上、説明したように、本発明の同一宛先セルの優先転送制御装置及びその方法によれば、スイッチング許可が通知された時点でバッファに格納されている内部セルの中で最も優先度の高い内部セル転送するため、発生する待ち時間が異入力から同一宛先へのスイッチング要求の整理に要する時間だけとなり、これにより、リアルタイム性が要求されるデータのスイッチングを行う動作をより効率的に実現することが可能となる。
【0062】
また、いずれの優先度が設定されている内部セルを転送するかの判定をハードウエアにより解決しているため、この判定に要する時間を短縮することが可能となる。
【0063】
更に、入力バッファ管理部において優先制御を行うよう構成するため、スイッチング要求整理部に特殊なアルゴリズムを用いる必要がなくなり、このため、要求整理に要する時間を削除することが可能となる。
【図面の簡単な説明】
【図1】 本発明による同一宛先セルの優先転送制御装置の構成を示すブロック図である。
【図2】 図1に示すバッファ管理部114におけるバッファ113−1−1〜113−1−iに対応する回路構成のみを示した回路図である。
【図3】 内部セルの構成を示す図である。
【図4】 本発明による同一宛先セルの優先転送制御装置及びその方法の動作を示すフローチャートである。
【符号の説明】
100、100−1〜100−m 入力バッファ管理部
103 クロスポイントスイッチ
104 スイッチング要求整理部
110 内部セル変換部
111 宛先振り分け部
112−1〜112−n 優先度振り分け部
113−1−1〜113−1−i、…、113−n−1〜113−n−i バッファ
114 バッファ管理部
201−1〜201−i フリップフロップ
202−2〜202−i、203−1〜203−i 論理積回路(AND回路)

Claims (8)

  1. 入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段と、
    前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力手段と、
    前記内部セルを宛先情報毎に振り分ける宛先別振り分け手段と、
    前記宛先別振り分け手段により前記宛先情報毎に振り分けられた前記内部セルを、前記内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け手段と、
    前記優先度別振り分け手段により前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納手段と、
    前記格納手段を前記宛先情報毎に管理し、優先度情報毎に管理するバッファ管理手段と、
    所定の期間内に前記内部セルに対応して受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択手段と、
    前記スイッチング要求選択手段により選択された前記スイッチング要求に付加された前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力手段と、
    入力された前記内部セルをスイッチングするクロスポイントスイッチング手段と、を有し、
    前記バッファ管理手段は、前記スイッチング許可出力手段より出力された前記スイッチング許可信号が入力されると直ちに、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを選択し、該選択された内部セルを前記クロスポイントスイッチング手段に出力することを特徴とする同一宛先セルの優先転送制御装置。
  2. さらに、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段を有することを特徴とする請求項1に記載の優先転送制御装置
  3. 入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換手段と、
    前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力手段と、
    前記内部セルを前記宛先情報毎に振り分ける宛先別振り分け手段と、
    該宛先別振り分け手段により前記宛先情報毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け手段と、
    該優先度別振り分け手段により前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納手段と、
    該格納手段を前記宛先情報毎に管理し、更に、優先度情報毎に管理するバッファ管理手段と、
    所定の期間内に前記スイッチング要求出力手段より受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択手段と、
    該スイッチング要求選択手段により選択された前記スイッチング要求に付加された前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力手段と、
    入力された前記内部セルをスイッチングするクロスポイントスイッチング手段と、を有し、
    前記バッファ管理手段は、
    最も高い優先度に対応する前記格納手段の出力に設けられた第1のフリップフロップと、
    前記最も高い優先度の次に高い優先度から最も低い優先度までに対応する前記格納手段の出力毎に設けられた第2のフリップフロップと、
    該第2のフリップフロップの出力毎に設けられた第1の論理積回路と、
    前記第1のフリップフロップの出力と前記クロスポイントスイッチング手段との間に設けられた第2の論理積回路と、
    1つ以上の前記第1の論理積回路の各出力と前記クロスポイントスイッチング手段との間に設けられた第3の論理積回路と、をさらに有し、
    前記スイッチング許可出力手段より出力された前記スイッチング許可信号に基づいて、前記第1のフリップフロップの出力は、前記第2の論理積回路に接続され、更に、1つ以上の前記第1の論理積回路の入力に反転されて接続され、
    1つ以上の前記第2のフリップフロップの各出力は、対応する前記第1の論理積回路の入力に接続され、更に、前記第2の各フリップフロップに対応する優先度よりも低い優先度に対応する全ての前記第1の論理積回路の入力に反転されて接続され、
    1つ以上の前記第1の論理積回路の出力は、前記第3の論理積回路に接続され、
    前記第2の論理積回路及び前記第3の論理積回路の各入力には、前記スイッチング許可信号が入力され、
    前記スイッチング許可出力手段により出力された前記スイッチング許可信号に基づいて、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを前記クロスポイントスイッチング手段に出力し、
    前記第1及び第2のフリップフロップは、対応する前記格納手段に前記内部セルが格納されることにより、高電圧レベル値が格納され、
    前記スイッチング許可信号は、前記内部セルのスイッチングを許可するときは高レベルであり、前記内部セルのスイッチングを禁止するときは低レベルの電圧であることを特徴とする同一宛先セルの優先転送制御装置。
  4. 前記第2の論理積回路の出力は、分岐され、前記第1のフリップフロップのリセット入力に接続され、
    前記第3の論理積回路の各出力は、分岐されて該第3の各論理積回路が対応する前記第2のフリップフロップのリセット入力と接続され、
    前記第1のフリップフロップは、対応する前記第2の論理積回路の出力が高電圧レベルになるとリセットされて低電圧レベルとなり、
    1つ以上の前記第2の各フリップフロップは、対応する前記第3の論理積回路の出力が高電圧レベルになることによってリセットされて低電圧レベルとなることを特徴とする請求項3記載の同一宛先セルの優先転送制御装置。
  5. 入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換工程と、
    前記内部セルに付加された前記宛先情報に基づいて前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力工程と、
    前記宛先情報が付加された前記内部セルを宛先毎に振り分ける宛先別振り分け工程と、
    該宛先別振り分け工程において前記宛先毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報に基づいて優先度毎に振り分ける優先度別振り分け工程と、
    該優先度別振り分け工程において前記優先度毎に振り分けられた前記内部セルを、前記宛先及び前記優先度毎に格納する格納工程と、
    前記格納工程において前記宛先情報毎に管理し、優先度情報毎に管理するバッファ管理工程と、
    所定の期間内に前記スイッチング要求出力工程において出力された前記スイッチング要求のいずれか1つを選択するスイッチング要求選択工程と、
    該スイッチング要求選択工程において選択された前記スイッチング要求に付加された前記宛先情報を基に、同一の該宛先情報が付加された前記内部セルに対するスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力工程と、
    該スイッチング許可出力工程において出力された前記スイッチング許可信号に基づいて該当する前記宛先情報が付加された前記内部セルの前記優先度が最も高い前記内部セルを出力するバッファ管理工程と、
    該バッファ管理工程において出力された前記内部セルをクロスポイントスイッチからスイッチングする工程と、
    前記スイッチングする工程において出力された前記スイッチング許可信号が入力されると直ちに該当する前記宛先情報で管理されている前記内部セルの前記優先度が最も高い前記内部セルを選択し、該選択された内部セルを前記クロスポイントスイッチからスイッチングすることを特徴とする同一宛先セルの優先転送制御方法。
  6. さらに、入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する工程を有することを特徴とする請求項5に記載の優先転送制御方法
  7. 入力されたデータを、宛先情報と優先度情報とが付加された内部セルに変換する内部セル変換工程と、
    前記内部セルに付加された前記宛先情報を基に、前記内部セルのスイッチング要求を前記宛先情報が付加されたスイッチング要求信号として出力するスイッチング要求出力工程と、
    前記内部セルを前記宛先情報毎に振り分ける宛先別振り分け工程と、
    該宛先別振り分け工程により前記宛先情報毎に振り分けられた前記内部セルを、該内部セルに付加された前記優先度情報を基に、該優先度情報毎に振り分ける優先度別振り分け工程と、
    該優先度別振り分け工程において前記優先度情報毎に振り分けられた前記内部セルを、前記宛先情報及び前記優先度情報毎に格納する格納工程と、
    該格納手段を前記宛先情報毎に管理し、更に、優先度情報毎に管理するバッファ管理工程と、
    所定の期間内に受信した前記スイッチング要求のいずれか1つを選択するスイッチング要求選択工程と、
    該スイッチング要求選択工程において選択された前記スイッチング要求に付加された前記宛先情報に基づいて前記バッファ管理手段に管理されている前記格納手段に対してスイッチング許可をスイッチング許可信号として出力するスイッチング許可出力工程と、
    入力された前記内部セルをスイッチングするクロスポイントスイッチング工程と、を有し、
    前記バッファ管理手段は、
    最も高い優先度に対応する前記格納手段の出力に設けられた第1のフリップフロップと、
    前記最も高い優先度の次に高い優先度から最も低い優先度までに対応する前記格納手段の出力毎に設けられた第2のフリップフロップと、
    該第2のフリップフロップの出力毎に設けられた第1の論理積回路と、
    前記第1のフリップフロップの出力と前記クロスポイントスイッチング手段との間に設けられた第2の論理積回路と、
    1つ以上の前記第1の論理積回路の各出力と前記クロスポイントスイッチング手段との間に設けられた第3の論理積回路と、をさらに有し、
    前記スイッチング許可出力工程において出力された前記スイッチング許可信号に基づいて、前記第1のフリップフロップの出力は、前記第2の論理積回路に接続し、更に、1つ以上の前記第1の論理積回路の入力に反転して接続し、
    1つ以上の前記第2のフリップフロップの各出力は、対応する前記第1の論理積回路の入力に接続され、更に、前記第2の各フリップフロップに対応する優先度よりも低い優先度に対応する全ての前記第1の論理積回路の入力に反転して接続し、
    1つ以上の前記第1の論理積回路の出力は、前記第3の論理積回路に接続し、
    前記第2の論理積回路及び前記第3の論理積回路の各入力には、前記スイッチング許可信号を入力し、
    前記スイッチング許可出力手段により出力された前記スイッチング許可信号に基づいて 、該当する前記宛先情報で管理されている前記格納手段に格納されている前記内部セルの前記優先度が最も高い前記内部セルを前記クロスポイントスイッチング手段に出力し、
    前記第1及び第2のフリップフロップは、対応する前記格納手段に前記内部セルが格納されることにより、高電圧レベル値を格納し、
    前記スイッチング許可信号は、前記内部セルのスイッチングを許可するときは高レベルであり、前記内部セルのスイッチングを禁止するときは低レベルの電圧であることを特徴とする同一宛先セルの優先転送制御方法。
  8. 前記第1の回路は、
    前記第2の論理積回路の出力が、分岐されて前記第1のフリップフロップのリセット入力に接続され、前記第3の論理積回路の出力分岐され該第3の各論理積回路対応する前記第2のフリップフロップのリセット入力と接続され、前記第1のフリップフロップが、対応する前記第2の論理積回路の出力が高電圧レベルになるリセットされて低電圧レベルとなり、1つ以上の前記第2のフリップフロップが、対応する前記第3の論理積回路の出力が高電圧レベルになることによってリセットされて低電圧レベルとなることを特徴とする請求項7記載の同一宛先セルの優先転送制御方法。
JP2000084727A 2000-03-22 2000-03-22 同一宛先セルの優先転送制御装置及びその方法 Expired - Fee Related JP3641996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000084727A JP3641996B2 (ja) 2000-03-22 2000-03-22 同一宛先セルの優先転送制御装置及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000084727A JP3641996B2 (ja) 2000-03-22 2000-03-22 同一宛先セルの優先転送制御装置及びその方法

Publications (2)

Publication Number Publication Date
JP2001268082A JP2001268082A (ja) 2001-09-28
JP3641996B2 true JP3641996B2 (ja) 2005-04-27

Family

ID=18601170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000084727A Expired - Fee Related JP3641996B2 (ja) 2000-03-22 2000-03-22 同一宛先セルの優先転送制御装置及びその方法

Country Status (1)

Country Link
JP (1) JP3641996B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093299A1 (ja) 2008-01-21 2009-07-30 Fujitsu Limited パケット処理装置およびパケット処理プログラム
JP5659798B2 (ja) * 2011-01-05 2015-01-28 富士通株式会社 データ転送制御装置及び方法並びにデータ処理装置
CN107171918B (zh) * 2017-04-26 2020-06-16 成都成电光信科技股份有限公司 支持优先级的gjb289a总线模块中的消息收发方法

Also Published As

Publication number Publication date
JP2001268082A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
US10182021B2 (en) Crossbar switch and recursive scheduling
KR100334922B1 (ko) 효율적인출력요구패킷스위치와방법
US6556571B1 (en) Fast round robin priority port scheduler for high capacity ATM switches
Iyer et al. Analysis of the parallel packet switch architecture
US5274642A (en) Output buffered packet switch with a flexible buffer management scheme
CA2329542C (en) System and method for scheduling message transmission and processing in a digital data network
JP4879382B2 (ja) パケットスイッチ、スケジューリング装置、廃棄制御回路、マルチキャスト制御回路、およびQoS制御装置
JP3459235B2 (ja) パケット交換装置及び同制御方法
US20020122428A1 (en) Pipeline scheduler with fairness and minimum bandwidth guarantee
JP2001292164A (ja) パケット・スイッチおよびその切替方法
JPH10513334A (ja) 切換方法及び装置
US7830903B2 (en) Method and apparatus for scheduling packets and/or cells
US5742597A (en) Method and device for multipoint switching and arbitration in output-request packet switch
US7450503B1 (en) System and method to multicast guaranteed and best-effort traffic in a communications network
JP4072315B2 (ja) パケットスイッチ
JP3641996B2 (ja) 同一宛先セルの優先転送制御装置及びその方法
US7269158B2 (en) Method of operating a crossbar switch
JP3820272B2 (ja) 交換装置
JP3450110B2 (ja) テラビット/秒パケットスイッチ
US9049095B2 (en) Methods and devices for providing ingress routing in selective randomized load balancing
US7142515B2 (en) Expandable self-route multi-memory packet switch with a configurable multicast mechanism
US6647011B1 (en) Method and system for switching using an arbitrator
Obara et al. High speed transport processor for broad-band burst transport system
Al-Mouhamed et al. Evaluation of pipelined dilated banyan switch architectures for ATM networks
KR100368439B1 (ko) 이중 스위칭 평면을 갖는 패킷 스위치에서 전송 순서 보장 방법 및 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees