JP3655232B2

JP3655232B2 - 赤外線センサ

Info

Publication number: JP3655232B2
Application number: JP2001349618A
Authority: JP
Inventors: 義典飯田; 圭太郎重中; 尚哉真塩
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-11-15
Filing date: 2001-11-15
Publication date: 2005-06-02
Anticipated expiration: 2021-11-15
Also published as: JP2003152170A

Description

【０００１】
【発明の属する技術分野】
本発明は赤外線センサ、特に熱型赤外線センサに関する。
【０００２】
【従来の技術】
赤外線センサは、被写体の温度測定を可能とするものであり、昼夜にかかわらず撮像可能である。また、赤外線は、可視光よりも煙、霧に対して透過性が高いという特徴があることから、防衛分野をはじめ監視カメラや火災検知カメラとして広い応用範囲を有する。
【０００３】
従来主流であった量子型赤外線センサは、室温以下の低温において動作させなければならないため冷却機構を必要としていた。しかしながらこのような冷却機構は部品点数の増加を招くため、高コスト化及び素子を小型化できないという問題がある。
【０００４】
そこで、近年冷却機構を必要としない熱型赤外線センサの開発が盛んになってきている。
【０００５】
熱型赤外線センサは、波長１０μｍ程度の入射赤外線を感熱部により熱に変換した上で、この微弱な温度変化を熱電変換手段により電気的信号に変換し、この電気的信号を読み出すことで赤外線画像情報を得るものである。
【０００６】
このような熱型赤外線センサの一つとして、シリコン基板上に絶縁膜が形成され、この上にシリコン層が形成されたＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板のうち、絶縁膜上に形成されたシリコン層（ＳＯＩ）領域に形成した素子が報告されている（ＴｏｍｏｈｉｒｏＩｓｈｉｋａｗａ，ｅｔａｌ．，Ｐｒｏｃ．ＳＰＩＥＶｏｌ．３６９８，ｐ．５５６，１９９９）。この素子はシリコンｐｎ接合に一定の順方向電流を流して温度変化を電圧変化に変換するものである。
【０００７】
このようなシリコンｐｎ接合を用いた赤外線センサは、シリコンＬＳＩ製造工程を用いて製造することが可能であることから量産性に優れた素子である。
【０００８】
ところで、このような赤外線センサは、撮像領域全面においてＳＯＩ領域を支持しているバルクシリコン基板の温度が均一であることが非常に重要である。なぜなら赤外線検出画素の温度は、入射赤外線を吸収することによって発生した熱による温度上昇量を、バルクシリコン基板の温度とを比較して決定するためである。
【０００９】
しかしながら、現実には撮像領域に隣接配置されている行選択回路や列選択回路或いはタイミングジェネレータ等のデジタル回路における発熱の影響で、撮像領域の周辺部では、バルクシリコン基板の温度が上昇してしまい、赤外線により発生した温度上昇量を正確に比較できないといういわゆるシェーディングが発生する。
【００１０】
したがって、従来は、隣接するデジタル回路の発熱に起因するシェーディングを防止するためには、熱が伝わらないように撮像領域とデジタル回路との間隔を広く設計することが行われてきた。
【００１１】
しかしながら、このような熱型赤外線センサにおいても、通常のＬＳＩチップと同様にさらなるチップサイズを低減することが要求されており、上述した撮像領域とデジタル回路との間隔を広くする設計は、チップサイズを低減するためには逆行し問題とされてきている。
【００１２】
【発明が解決しようとする課題】
このように従来の熱型赤外線センサは、撮像領域とデジタル回路との間隔を広くする設計によってこれらの間の熱伝達を防止してシェーディングを防いでいた。しかしながらチップサイズを低減するという要求には、この方法は逆行し問題とされている。
【００１３】
本発明は、上記問題に鑑みて成されたもので、撮像領域とデジタル回路との間隔を広く取らなくても熱伝達を防止してシェーディングを防ぐことができチップサイズを低減することが可能な赤外線センサを提供することを目的とする
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数の行および列のマトリクス状に配列され、入射赤外線光を吸収することで発生した熱を熱電変換し抵抗値の変化として取出す複数個の熱電変換画素と、
前記熱電変換画素の各行または各列のいずれか一方にそれぞれ接続される複数の選択線と、
前記熱電変換画素の各行または各列の他方にそれぞれ接続される複数の信号線と、
前記各選択線に接続され前記熱電変換画素に選択線ごとに選択的に読み出し電圧を付与して前記信号線に電気信号を発生させる画素選択回路と、
前記各信号線に接続され該信号線に発生した電気信号を読み出す信号読み出し回路とが半導体基板上に配置され、
前記熱電変換画素が配置された領域と前記画素選択回路及び前記信号読み出し回路の少なくとも一方が配置された領域との間の前記半導体基板の表面に溝が設けられていることを特徴とする赤外線センサを提供する。
【００１６】
また、前記画素選択回路及び前記信号読み出し回路の少なくとも一方が配置された領域と前記溝との間における前記半導体基板の表面若しくはその上に、前記半導体基板よりも熱伝導率の高い材料が設けられていることが好ましい。
【００１７】
また、前記溝が、前記熱電変換画素が配置された領域の周囲を囲んで設けられていることが好ましい。
【００１８】
また、前記半導体基板がＳＯＩ基板であることが好ましい。
【００１９】
また、前記熱電変換画素は、前記ＳＯＩ基板のＳＯＩ領域に形成されたｐｎ接合を備え、該ｐｎ接合により熱電変換が行われることが好ましい。
【００２０】
本発明によれば、基板温度の均一性が要求される撮像領域と、発熱源であるデジタル回路との間に、溝を設けることによって、これらの間を熱分離できる。こうすることでシェーディングを防止しつつ且つチップサイズを低減することが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について図面に基づいて説明する。なお、以下に示す実施形態は、この発明の技術思想を具体化する素子について例示するものであって、この発明の素子の構造を、下記のものに限定するものではなく、種々の変更を加えることができるものである。
【００２２】
（実施形態１）
図１は、本発明の実施形態１に係る赤外線センサのｍ行ｎ列（ｍ×ｎ画素）の２次元マトリクス構成を示す図である。ここでｍ、ｎは２以上の自然数である。
【００２３】
図１に示すように、入射赤外線光を電気信号に変換する赤外線検出画素１が半導体基板２上に２次元的に配置され撮像領域３を構成している。赤外線検出画素１は、赤外線が照射されることで温度上昇し、この温度上昇を電気信号に変換するものである。ここではシリコンｐｎ接合領域１１５を有するダイオードが形成されている。
【００２４】
撮像領域３内部には、平行方向の行選択線４（４−１，４−２…）と垂直方向の列信号線５（５−１，５−２…）が設けられている。行選択線４（４−１，４−２…）は、それぞれ赤外線検出画素１のｐｎ接合領域の一方に接続されている。また、それぞれ列信号線５（５−１，５−２…）は、赤外検出画素１のｐｎ接合領域の他方に接続されている。
【００２５】
撮像領域３内の任意の赤外線検出画素１を選択できるように、行選択線４（４−１，４−２…）は、行選択回路４０と接続され、列信号線５（５−１，５−２…）は、増幅回路９を介して列選択トランジスタ６に接続され、列選択回路７０により選択された画素の信号が出力される。
【００２６】
赤外線検出画素１からの出力電圧を得るための定電流源８０として、各列の列信号線５には、負荷ＭＯＳトランジスタ８−１，８−２…が接続されている。
【００２７】
図１では、負荷ＭＯＳトランジスタのソースには基板電圧：Ｖｓが印加されているが、必要に応じて、そのソース電圧を調整することも可能であり、より好ましい。
【００２８】
行選択回路４０により選択された行選択線４例えば４−１には電源電圧：Ｖｄが印加され、行選択回路４０により選択されない行選択線にはＶｓが印加される。その結果、選択された行選択線４−１の赤外線検出画素１内部のｐｎ接合領域１１５、…が順バイアスとなりバイアス電流が流れ、赤外線検出画素１の内部に存在するｐｎ接合領域１１５の温度と順バイアス電流とにより動作点が決まり、各列の列信号線５−１，５−２に赤外線検出用画素１の信号となる出力電圧が発生する。このとき、選択回路４０によって選択されない赤外線検出用画素１のｐｎ接合領域１１５ａ、…は逆バイアスとなる。すなわち、赤外線検出用画素の内部に存在するｐｎ接合領域１１５は画素選択の機能を持っている。
【００２９】
このとき列信号線５に発生する信号電圧は、きわめて低電圧である。被写体の温度変化：ｄＴｓと画素温度変化：ｄＴｄとの比として５×１０^−３を仮定し、この値と画素のｐｎ接合が８個のｐｎ接合を直列接続した場合の熱電変換感度：ｄＶ／ｄＴｄ＝１０［ｍＶ／Ｋ］とにより、ｄＴｓ＝０．１［Ｋ］のときには、わずかに５［μＶ］であることがわかる。
【００３０】
したがって、この被写体温度差を認識するためには、列信号線に発生する雑音を５［μＶ］以下にすることが必要になる。この雑音の値は、ＭＯＳ型の可視光イメージセンサであるＣＭＯＳセンサの雑音の約１／８０と非常に低い。
【００３１】
このため各信号線５−１，５−２と列選択トランジスタ回路６０間にはカラム増幅回路９が接続されている。この増幅回路９の増幅用ＭＯＳトランジスタ１０のゲート１０ｇに各信号線が接続される。このＭＯＳトランジスタ１０のドレイン１０ｄ側には、電流増幅した信号電流を積分し蓄積するための蓄積容量１２が接続されている。信号電流を積分する蓄積時間は、行選択回路４０により行選択線４に印加される行選択パルスにより決定される。
【００３２】
蓄積容量１２には、蓄積容量の電圧をリセットするためのリセットトランジスタ１４が接続され、列選択トランジスタ６による信号電圧の読み出しが完了した後にリセット動作を行う。端子２４は出力端子である。
【００３３】
ここで、行選択回路４０、列選択回路７０は、いわゆるデジタル回路であり、その他の回路はアナログ回路である。
【００３４】
また、図１では、行選択回路４０が撮像領域３の右側のみに隣接配置された構造を示したが、同一の動作をする行選択回路を撮像領域３の左側にも隣接配置し、いわゆる両側駆動することも可能であり、行選択回路４０への負荷を低減することもできる。
【００３５】
さらに、この赤外線センサを簡便に使用できるようにするために、基準クロック信号、スタートパルス、電源電圧およびグラウンド等の数少ない入力を与えるだけでセンサ出力を得ることも可能である。その場合には、チップ内部でデジタル回路駆動のための各種パルスを発生させるタイミングジェネレータを撮像領域３の上部に配置することも可能である。もちろん、このタイミングジェネレータはデジタル回路である。
【００３６】
本発明では、行選択回路４０と撮像領域３との間に溝が設けられている。このように発熱源である行選択回路４０と撮像領域３との間に溝を設けることで熱が撮像領域３に伝導することを防ぐことができる。
【００３７】
また、列選択回路７０も発熱源であるが間に増幅回路９及び選択トランジスタ回路６０が存在するので、行選択回路４０からよりは熱は伝わり難い。しかし列選択回路７０と撮像領域３との間にも溝が形成されている方が好ましい。この場合、列選択回路７０と選択トランジスタ回路６０との間、選択トランジスタ回路６０と増幅回路９との間、増幅回路９と撮像領域３との間のいずれに溝が形成されていてもよい。
【００３８】
次に、図２に、図１に示した赤外線センサの赤外線検出画素１の構造を示す。ここで、図２（ａ）は平面図、図２（ｂ）は断面図である。
【００３９】
図２に示すように、この赤外線検出画素１は、熱電変換のためのｐｎ接合領域１１５を含むもので、単結晶シリコン半導体基板２内部に形成された中空構造１０７の上に、赤外線吸収部１１８、１２０と、熱電変換のために形成されたＳＯＩ層１０８内部に形成されたｐｎ接合領域１１５、これらを接続する配線１１７、１２１、このＳＯＩ層１０８の下面に形成された埋め込みシリコン酸化膜１１４とから成る。ここでＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板とは、シリコン基板と、このシリコン基板上に形成された酸化シリコン等の絶縁層と、この絶縁膜上に形成された単結晶シリコン層とを具備する基板である。典型的には絶縁層はシリコン基板上に形成される。このＳＯＩ基板を用いることによって、素子容量を小さくでき高速化、低雑音化を図ることが可能である。ＳＯＩ層とは、ＳＯＩ基板のうち絶縁膜上に形成された単結晶シリコン層のことである。
【００４０】
図２では説明上、ｐｎ接合領域を２個直列に配置したダイオード構造を示す。さらに赤外線検出画素１を中空構造である中空底部１０７、中空側部１１９を介して支持するとともに赤外線検出画素１からの電気信号を出力するための支持部１１１が設けられている。この支持部を介して赤外線検出画素１と列信号線５及び行選択線４とが接続される。
【００４１】
赤外線検出画素１及び支持部１１１が中空構造１０７上に設けられることにより、赤外線検出画素１の熱放散が緩慢となり、入射赤外線による赤外線検出画素１の温度の変調を効率良く行う構造になっている。
【００４２】
次に、図３に、このような赤外線センサのチップ全体を上から見た上面図を示す。
【００４３】
図３に示すように、この赤外線センサは、単結晶シリコン基板２上に撮像領域３が形成されている。この撮像領域の左右に隣接する位置には、行選択回路４０が形成されている。これにより両側駆動する。
【００４４】
撮像領域３の図下側に隣接する位置には、列選択回路７０が形成されている。また撮像領域３の図上側に隣接する位置には、タイミングジェネレータ９０が形成されている。
【００４５】
図３に示すように、この赤外線センサは、アナログ回路である撮像領域３及び左右両側に配置されたデジタル回路である行選択回路４０間の基板２の表面に、熱分離のための溝３０１が設けられている。
【００４６】
溝のない構造では、デジタル回路４０等で発熱した熱により、撮像領域３の行選択回路４０に隣接する周辺部で、バルクシリコン基板温度が上昇する。
【００４７】
本実施形態では、図３に示すように、行選択回路４０及び撮像領域３間の基板２の表面に、断熱用の溝を形成することによって、周辺に配置した回路による撮像領域３内部のバルクシリコン基板温度の上昇が抑制される。このために入射赤外線に起因する発熱のみを測定することが可能となり、シェーディング現象を抑えることができる。
【００４８】
図４に、本実施形態の別の例を示す。
【００４９】
この例では、図３に示したような撮像領域３及び行選択回路４０間の基板２の表面に溝を設ける他に、撮像領域３及び列選択回路７０間、さらに撮像領域３及びタイミングジェネレータ９０間に溝を設けたものである。すなわち基板２の表面でアナログ回路領域である撮像領域３を、完全に囲むように閉曲線状に溝３０２を形成している。
【００５０】
こうすることによって、行選択回路４０からの発熱の影響だけでなく、列選択回路７０及びタイミングジェネレータ９０からの発熱の影響まで含めて、デジタル回路からの発熱の影響を実質的に完全に排除でき、垂直方向のシェーディングもなくすことができる。
【００５１】
図５及び図６に、実施形態１に係る赤外線センサについて、上述した溝周面部の構造を具体的に示す。図５（ａ）は上面図であり、図５（ｂ）はそのＡ−Ａ'断面図である。図６（ａ）は上面図であり、図６（ｂ）はそのＡ−Ａ'断面図である。
【００５２】
先ず、図５（ａ）に示すように、撮像領域３及び行選択回路４０間に溝３０１が形成されている。また、撮像領域３から行選択回路４０には、行選択線４が設けられている。このように溝３０１は、配線４の部分には形成されず、ここでは井戸状に分散配置されている。この場合も溝として表す。
【００５３】
次に、図５（ｂ）に、図５（ａ）の行選択線４が設けられていない部分で、溝３０１が設けられている部分であるＡ−Ａ'断面図を示す。
【００５４】
図５（ｂ）に示すように、溝３０１は、バルクシリコン基板２に達するまで掘られている。
【００５５】
この溝３０１は、赤外線検出画素１における中空構造１０７（図２）の形成工程時に同時に形成することができる。すなわち、赤外線吸収部である酸化シリコン膜１２０及び窒化シリコン膜１１８を堆積した後に、赤外線検出画素１におけるエッチングホール１１９（図２）の形成と同時に、熱分離構造３００も形成する。そして、それに引き続きＴＭＡＨ等のシリコン異方性エッチングを行うことで、赤外線検出画素１の中空構造１０７（図２）の形成と同時に溝３０１が完成する。
【００５６】
ここで符号１５０はＣＭＯＳトランジスタのゲート配線、符号１５１は行選択回路配線、符号１１４は、埋め込み絶縁膜である。
【００５７】
図６（ａ）は、図５（ａ）に対応する図である。
【００５８】
図６（ｂ）に、図６（ａ）の行選択線４が設けられている部分であるＡ−Ａ'断面図を示す。
【００５９】
図６（ｂ）に示すように、行選択配線４の下には、溝３０１は形成されていない。こうすることで行選択配線４の段切れを防止することができる。
【００６０】
ここで、図６（ｂ）に示すように、デジタル回路である行選択回路４０からの行選択線４が存在する領域では溝３０１は形成されていないが、一般的な画素サイズが４０ミクロン程度であるのに対して、行選択線４の幅が１ミクロン以下であることから、断熱に関しては事実上問題が無い。
【００６１】
（実施形態２）
次に、本発明の実施形態２について説明する。
【００６２】
図７及び図８に、実施形態２に係る赤外線センサについて、上述した溝周面部の構造を具体的に示す。本実施形態では、溝とデジタル回路領域間にシリコン基板よりも熱伝導の高い材料を埋め込んだものである。
【００６３】
図７（ａ）は上面図であり、図７（ｂ）はそのＡ−Ａ'断面図である。図８（ａ）は上面図であり、図８（ｂ）はそのＡ−Ａ'断面図である。本実施形態においても、図３及び図４のように溝３０１を配置することができる。
【００６４】
先ず、図７（ａ）に示すように、撮像領域３及び行選択回路４０間に溝３０１が形成されている。そして溝３０１及び行選択回路４０間には、シリコン基板２よりも熱伝導率が高い金属からなるヒートシンク１５０'及び１５１ 'が埋め込まれている。ヒートシンク１５０'は、ゲート配線１５０を形成するときに同時に形成することができる。また、ヒートシンク１５１ ' は、配線１５１を形成するときに同時に形成することができる。また、ヒートシンク１５１ 'や１５０'は基板表面まで配線されて金属プレート等によって放熱されるようにしてもよい。また、ヒートシンク１５０'を基板２表面まで配線して放熱してもよい。基板２はパッケージ上にマウントすることによって放熱される。
【００６５】
また、撮像領域３から行選択回路４０には、行選択線４が設けられている。また、ヒートシンク１５０'の下には、単結晶シリコンからなるヒートシンク３１０も埋め込まれている。このヒートシンク３１０も上記のように放熱することができる。また、ヒートシンク３１０は酸化シリコン等の絶縁膜３２０に囲まれて絶縁されている。その他の構造は、図５と同じである。
【００６６】
図８（ａ）は、図７（ａ）に対応する図である。
【００６７】
図８（ｂ）に、図７（ａ）の行選択線４０が設けられている部分であるＡ−Ａ'断面図を示す。
【００６８】
図８（ｂ）に示すように、行配線４の下には、溝３０１は形成されていない。こうすることで行配線４の段切れを防止することができる。しかしこの場合行選択線４の下においても、ヒートシンク１５１ '、１５０'、３１０が埋め込まれている。
【００６９】
こうすることで、デジタル回路における発熱を溝３０１によって断熱するだけでなく、さらにヒートシンク１５１ '、１５０'、３１０によって、チップ外部に逃がすことによりさらにシェーディング現象の発生を防止することが可能である。
【００７０】
そして赤外線センサの特性をフルに発揮できるようなアナログ回路設計、および駆動が可能であるので高感度化が可能である。
【００７１】
さらに、製造工程において、フォトリソグラフィー工程におけるマスクパターンの変更のみで、上記の効果を得ることが可能であり、プロセスコストの増加を招くことなく、低コストで高感度の赤外線センサを得ることができる。
【００７２】
なお、図１においては出力信号増幅器として、第１入力をゲートとし、第２入力をソースとする単一増幅ＭＯＳトランジスタで構成するカラム増幅回路で説明した。この増幅回路は簡単な構成のため、製造上好ましいものである。しかし、２入力を持つものであれば、他の増幅回路例えば差動増幅器を用いることができる。
【００７３】
また、熱電変換画素についても、シリコンｐｎ接合を用いて説明したが、本発明はそれに限定されるものではなく、例えば酸化バナジウム等のボロメータを用いた熱電変換画素からなる赤外線センサ装置にも適用可能である。
【００７４】
その場合には、各画素内に画素選択のための選択トランジスタが必要となることは言うまでも無い。
【００７５】
【発明の効果】
本発明によれば、撮像領域とデジタル回路との間隔を広く取らなくても熱伝達を防止してシェーディングを防ぐことができチップサイズを低減することが可能な赤外線センサを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る赤外線センサの上面図。
【図２】本発明の実施形態１に係る赤外線センサの熱電変換画素を説明するもので、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図。
【図３】本発明の実施形態１に係る赤外線センサのチップ全体を示す上面図。
【図４】本発明の実施形態１に係る別の赤外線センサのチップ全体を示す上面図。
【図５】本発明の実施形態１に係る赤外線センサの溝周辺の構造を説明するための拡大図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図。
【図６】本発明の実施形態１に係る赤外線センサの溝周辺の構造を説明するための拡大図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図。
【図７】本発明の実施形態２に係る赤外線センサの溝周辺の構造を説明するための拡大図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図。
【図８】本発明の実施形態２に係る赤外線センサの溝周辺の構造を説明するための拡大図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ'線に沿った断面図。
【符号の説明】
１…赤外線検出画素
２…半導体基板
３…撮像領域
４…行選択線
５…列信号線
６…列選択トランジスタ
８…負荷トランジスタ
９…カラム増幅回路
１０…ＭＯＳ増幅トランジスタ
１２…蓄積容量
１４…リセットトランジスタ
２２…増幅トランジスタのソース電圧入力部
４０…行選択回路
６０…列選択トランジスタ群
７０…列選択回路
８０…定電流回路
９０…タイミングジェネレ−タ
１０７…中空底部
１０８…ＳＯＩ層
１１１…支持脚
１１４…埋め込み酸化膜
１１５…ｐｎ接合領域
１１８…赤外線吸収部
１１９…中空側部
１２０…赤外線吸収部
１５０…ＭＯＳトランジスタゲートおよびゲート配線
３００…溝
３０１…溝
３０２…溝
３１０…ヒートシンク
３２０…絶縁膜
１５１'…ヒートシンク
１５０'…ヒートシンク

Claims

複数の行および列のマトリクス状に配列され、入射赤外線光を吸収することで発生した熱を熱電変換し抵抗値の変化として取出す複数個の熱電変換画素と、
前記熱電変換画素の各行または各列のいずれか一方にそれぞれ接続される複数の選択線と、
前記熱電変換画素の各行または各列の他方にそれぞれ接続される複数の信号線と、
前記各選択線に接続され前記熱電変換画素に選択線ごとに選択的に読み出し電圧を付与して前記信号線に電気信号を発生させる画素選択回路と、
前記各信号線に接続され該信号線に発生した電気信号を読み出す信号読み出し回路とが半導体基板上に配置され、
前記熱電変換画素が配置された領域と前記画素選択回路及び前記信号読み出し
回路の少なくとも一方が配置された領域との間の前記半導体基板の表面に溝が設けられていることを特徴とする赤外線センサ。
前記画素選択回路及び前記信号読み出し回路の少なくとも一方が配置された領域と前記溝との間における前記半導体基板の表面若しくはその上に、前記半導体基板よりも熱伝導率の高い材料が設けられていることを特徴とする請求項１記載の赤外線センサ。
前記溝が、前記熱電変換画素が配置された領域の周囲を囲んで設けられていることを特徴とする請求項１乃至２のいずれかに記載の赤外線センサ。
前記半導体基板がＳＯＩ基板であることを特徴とする請求項１乃至請求項３のいずれかに記載の赤外線センサ。
前記熱電変換画素は、前記ＳＯＩ基板のＳＯＩ領域に形成されたｐｎ接合を備え、該ｐｎ接合により熱電変換が行われることを特徴とする請求項４記載の赤外線センサ。