JP3655834B2 - 半導体装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、整流性を有する半導体装置に関し、特に、低い順電圧降下を有し且つ高い逆耐圧及び低い逆リーク電流を有する半導体ダイオードに関する。
【０００２】
【従来の技術】
従来の半導体ダイオードとして、ｐｎ接合によるダイオード（ｐｎダイオード）とショットキー接合によるダイオードが広く知られている。ｐｎダイオードは逆方向の耐圧が高くまた逆リーク電流が小さいという特徴を有する。しかし、順方向電圧降下についてはｐｎ接合のビルトインポテンシャルを下限とする。従って、たとえばワイドギャップ半導体の一つである炭化シリコン（シリコンカーバイド：ＳｉＣ）の場合では、ｐｎ接合のビルトインポテンシャルが２．５Ｖ以上という高い値になるという問題があった。
【０００３】
一方、ショットキーダイオードにおいては順方向電圧降下をショットキーバリア高さの小さいショットキー電極を用いることにより小さくすることが可能だが、逆方向の耐圧が低く、逆リーク電流が大きいという問題があった。
【０００４】
そこで、特公昭６１−４２８７７号公報において、ｐｎダイオードのｐ型半導体層にショットキー電極を接続して、順方向電圧降下の低減を図ったダイオードが提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記公報に開示されたダイオードにおいても、依然としてｐｎ接合におけるビルトインポテンシャル分の順方向電圧降下があるため、順方向電圧降下の低減の効果は小さかった。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、順方向の電圧降下が小さく且つ高い逆方向耐圧及び低いリーク電流を有する半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の特徴は、第１導電型の第１半導体層と、第１半導体層の第１導電型不純物濃度に比して高い第２導電型不純物濃度を有し、第１半導体層に対してｐｎ接合を形成する第２半導体層と、第２半導体層に対して実質的にショットキー接合を形成するショットキー層と、第２半導体層の少なくとも一部の領域であって、熱平衡状態において第１半導体層と第２半導体層とのｐｎ接合界面から第２半導体層とショットキー層とのショットキー接合界面まで連続して空乏化している空乏領域とを有する半導体装置であることである。
【０００８】
ここで、「第２半導体層に対して実質的にショットキー接合を形成するショットキー層」には、第２半導体層に対してショットキー接合を形成するショットキー金属電極、或いは第２半導体層に対して擬似的なショットキー接合（ｐｎ接合）を形成する第１導電型の第３半導体層が含まれる。第３半導体層の第１導電型不純物濃度を、第２半導体層の第２導電型不純物濃度よりも十分高く設定することにより、第３半導体層へ伸びる空乏層を、第２半導体層へ広がる空乏層に対して無視することができる程に小さく抑えることができる。従って、第２半導体層と第３半導体層とのｐｎ接合を、第２半導体層にのみポテンシャル勾配が形成される擬似的なショットキー接合として近似することができる。また、第１導電型／第２導電型は互いに反対導電型である。例えば、第１導電型をｎ型とすれば、第２導電型はｐ型であり、第１導電型をｐ型とすれば、第２導電型はｎ型である。
【０００９】
本発明の特徴に係る半導体装置によれば、第２半導体層の空乏化した領域（空乏領域）が、第１半導体層の多数キャリアに対してポテンシャルバリアを形成する。空乏領域が形成するポテンシャルバリアの高さ（バリアハイト）は、第１半導体層−第２半導体層間のｐｎ接合の内蔵電位（ビルトイン・ポテンシャル）よりも低くすることができる。従って、このｐｎ接合の順方向電圧を第１半導体層−ショットキー層間に印加したとき、第１半導体層内の多数キャリアが乗り越えるバリアハイトがｐｎ接合のビルトイン・ポテンシャルよりも低くなり、順電圧降下（オン抵抗）を低減することができる。
【００１０】
一方、ｐｎ接合の逆方向電圧を第１半導体層−ショットキー層間に印加した場合、第１半導体層の第１導電型不純物濃度を第２半導体層の第２導電型不純物濃度に比して十分低くすることにより、逆方向電圧は第１半導体層−第２半導体層間のｐｎ接合に主に印可され、空乏領域のバリアハイトの減少を小さく抑えることができる。従って、ダイオードの逆方向耐圧を向上させることができる。また、多数キャリアが感じるポテンシャルバリアは、ショットキーダイオードにおけるポテンシャルバリアに比べてなだらかになるため、キャリアがトンネル効果によりポテンシャルバリアを透過する確率が低くなり、逆リーク電流を低減することができる。
【００１１】
本発明の特徴において、空乏領域は、ｐｎ接合界面から延びた第１空乏層と、ショットキー接合界面から広がり、熱平衡状態において第１空乏層に接触した第２空乏層とを少なくとも有することが望ましい。即ち、熱平衡状態においてｐｎ接合界面から延びた第１空乏層と、前記ショットキー接合界面から延びた第２空乏層とが接触していることことが望ましい。
【００１２】
また、第２半導体層の全領域が空乏領域であっても構わない。即ち、第２半導体層の全領域が空乏化していても構わない。或いは、第２半導体層の一部の領域のみが空乏領域であっても構わない。即ち、第２半導体層の不純物濃度を局所的に高濃度化させることにより、第２半導体層の一部の領域のみが空乏化しており、第２半導体の残りの高濃度領域にはキャリアが存在していても構わない。この場合、空乏化していない第２半導体層の残りの領域が形成するポテンシャルバリアの高さ（バリアハイト）は、ｐｎ接合のビルトイン・ポテンシャルと同等である。従って、順方向電圧を更に上昇させてｐｎ接合のビルトイン・ポテンシャル以上の順方向電圧を印加した場合、空乏化していない第２半導体層内の多数キャリアが第１半導体層に注入され、双方向の少数キャリアの注入による導電度変調によりオン抵抗が更に低減され、順電圧降下を更に低減することができる。即ち、本発明の特徴に係る半導体装置をオン抵抗のより低いバイポーラ形ダイオードとして動作させることができる。
【００１３】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、層の厚みと幅との関係、各層の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。なお、本発明の実施の形態において、第１導電型はｎ型であり、第２導電型はｐ型である。
【００１４】
（第１の実施の形態）
図１（ａ）は、本発明の第１の実施の形態に係わる半導体装置の構成を示す断面図である。図１（ａ）に示すように、第１の実施の形態に係わる半導体装置は、ｎ型の第１半導体層（以後、「ｎ⁻型半導体層」という）１と、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ型の第２半導体層（以後、「ｐ型半導体層」という）２と、ｐ型半導体層２に対してショットキー接合を形成するショットキー金属電極３とを少なくとも有するダイオードである。
【００１５】
熱平衡状態において、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６からｐ型半導体層２へ広がる第１空乏層３０と、ｐ型半導体層２とショットキー金属電極３とのショットキー接合界面７からｐ型半導体層２へ広がる第２空乏層２９とが接触している。即ち、ｎ⁻型半導体層１、ｐ型半導体層２及びショットキー金属電極３に電圧を印加しない状態において、ｐ型半導体層２の全領域が、キャリアが空乏化している空乏領域を形成している。また、ｐ型半導体層２のｐ型不純物濃度は、ｎ⁻型半導体層１のｎ型不純物濃度に比して十分高く、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成している。さらに、ｎ⁻型半導体層１の厚さは、ｐ型半導体層２の厚さに比して十分厚い。
【００１６】
第１の実施の形態に係わるダイオードは、ｎ⁻型半導体層１に結晶学的に接続されたｎ^＋型半導体層４と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。ｎ^＋型半導体層４は、ｎ⁻型半導体層１と金属電極（オーミック電極）５の間で良好なオーミック接続を取るために配置された、高濃度のｎ型不純物が添加された半導体層である。本発明の第１の実施の形態に係るダイオードは、ｎ⁻型半導体層１とｐ型半導体層２との間のｐｎ接合からなるダイオードであり、オーミック電極５に対して正の電圧をショットキー金属電極３に印加することにより、ダイオードに順方向電圧が印加される。
【００１７】
なお、ｐ型半導体層２の全領域を空乏化するには、ｐ型半導体層２及びｎ⁻型半導体層１などの各半導体層の不純物濃度及び層の厚さ、及びショットキー金属電極３の金属材料を、所望の値に設定することが必要である。例えば、炭化シリコン（ＳｉＣ：Silicon Carbide）を材料としたダイオードの場合、ｎ⁻型半導体層１の厚さを１０μｍ、ｎ型不純物濃度を５×１０^１５ｃｍ^−３とし、ｎ^＋型半導体層４の厚さを１μｍ、ｎ型不純物濃度を１×１０^１９ｃｍ^−３とした時、ｐ型半導体層２の厚さを８ｎｍ以下、ｐ型不純物濃度を１×１０^１９ｃｍ^−３とすることにより、熱平衡状態においてｐ型半導体層２の全領域を空乏化することができる。
【００１８】
図１（ｂ）は、図１（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図１（ｂ）のバンドダイヤグラムを用いて、図１（ａ）に示したダイオードの動作原理を述べる。熱平衡状態、即ち、ある温度において外部からの刺激がない状態で定常状態であるとき、フェルミレベルは一定である。従って、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６付近にはポテンシャルの勾配がある領域（遷移領域）が形成され、この遷移領域において各半導体層には、キャリアが存在しない空乏層が形成されている。このｐｎ接合界面６付近に形成される空乏層の内、ｐｎ接合界面６からｐ型半導体層へ広がる空乏層が第１空乏層３０に相当している。前述したように、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成しているため、第１空乏層３０に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。
【００１９】
一方、ｐ型半導体層２とショットキー金属電極３とのショットキー接合界面７においては、熱平衡状態におけるフェルミレベル一定の条件から、ショットキーバリアφ_Ｂｎが形成される。ショットキーバリアφ_Ｂｎはショットキー金属電極３の仕事関数とｐ型半導体層２の電子親和力との差である。そして、ショットキー接合界面７付近のｐ型半導体層２に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない第２空乏層２９が形成されている。
【００２０】
ｐｎ接合界面６からｐ型半導体層２へ広がる第１空乏層３０と、ショットキー接合界面７からｐ型半導体層２へ広がる第２空乏層２９とは接している。つまり、ｐ型半導体層２の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。
【００２１】
ｐｎ接合界面６付近のポテンシャルの勾配と、ショットキー接合界面７付近のポテンシャルの勾配により、ｐ型半導体層２を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルの障壁（ポテンシャルバリア）が形成される。多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）１３は、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる。なお、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルとは、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合を形成し、ｐ型半導体層２とショットキー金属電極３とのショットキー接合を形成しない場合におけるｎ⁻型半導体層１とｐ型半導体層２間のポテンシャルの差を示す。これは、ショットキー接合７によるｐ型半導体層２のポテンシャル勾配により、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く押さえ込まれた為である。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ショットキー接合界面７のバリアハイト（φ_Ｂｎ）からｐ−ｎ接合のビルトインポテンシャルの間で自由に設定できる。
【００２２】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加され、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が緩和される。これにより、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２のポテンシャル障壁を乗り越えてショットキー金属電極３に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３がｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００２３】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、逆方向電圧も主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加される。ｎ⁻型半導体層１とｐ型半導体層２とは片側階段接合を形成しているため、ｎ⁻型半導体層１へ十分大きな空乏層が広がり、逆方向電圧に対する耐圧を向上させることができる。なお、ｐ型半導体層２とｎ⁻型半導体層１との不純物濃度差が十分大きいため、逆方向電圧はそのほとんどがｎ⁻型半導体層１に広がる空乏層に印加され、全領域が既に空乏化しているｐ型半導体層２へ印加されにくい。よって、ｐ型半導体層２に形成されるポテンシャル障壁の高さの低下はごくわずかに抑えることができるため、逆方向耐圧の低減を小さく抑えることができると同時に、リーク電流の増加を抑制することができる。また、ｐ型半導体層２とショットキー金属電極３とからなるショットキーダイオード単体に逆方向電圧を印加する場合に比して、多数キャリア（電子）が感じるポテンシャルバリアの形状がなだらかであるため、多数キャリア（電子）がポテンシャルバリアをトンネリングする時の透過距離が長くなる。従って、多数キャリア（電子）はポテンシャルバリアをトンネリングしにくくなり、トンネリングによるリーク電流（トンネル電流成分）を抑制できる。
【００２４】
図８は、発明者らが行った本発明の第１の実施の形態に係るダイオードの電気的特性をシミュレーションした結果を示すグラフである。横軸がダイオードに印加する順方向電圧（Ｖ）を示し、縦軸がダイオードを流れる電流密度（Ａ／ｃｍ^２）を示す。また、シミュレーションは、ｐ型半導体層２の厚みを、２ｎｍから１０ｎｍの範囲で変化させて、全部で５通りの計算を行った。総てのＩ−Ｖ特性は、２Ｖ前後をしきい値とする立ち上がりが形成され、４Ｖ以上の電圧において１０^３〜１０^５Ａ／ｃｍ^２の安定した順方向電流が流れる。また、立ち上がりのしきい値が小さい方から、ｐ型半導体層２の厚みが、２ｎｍ、４ｎｍ、６ｎｍ、８ｎｍ、１０ｎｍである場合を示している。
【００２５】
デバイスの条件は、上述したｐ型半導体層の全領域が空乏化する為の条件と同じである。即ち、ＳｉＣを材料としたダイオードであり、ｎ⁻型半導体層１の厚さを１０μｍ、ｎ型不純物濃度を５×１０^１５ｃｍ^−３とし、ｎ^＋型半導体層４の厚さを１μｍ、ｎ型不純物濃度を１×１０^１９ｃｍ^−３とし、ｐ型半導体層２のｐ型不純物濃度を１×１０^１９ｃｍ^−３とする。
【００２６】
図８に示すように、ｐ型半導体層２の厚さが薄いほど（特に、ｐ型半導体層２の厚みが、２ｎｍ、４ｎｍ、６ｎｍである場合）、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が低くなるため順方向電流の立ち上がりが早く、オン抵抗が小さくなる。しかし、空乏化したｐ型半導体層２にホールが存在せずホールが電流に寄与することが無いため、４Ｖ以上の電圧において流れる安定した電流はそれほど大きくならない。即ち、ｐ型半導体層２の厚さが薄いほど、ユニポーラ型のダイオードとしての動作が顕著となる。
【００２７】
一方、ｐ型半導体層２の厚さが厚いほど（特に、ｐ型半導体層２の厚みが、８ｎｍ、１０ｎｍである場合）、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３が高くなるため順方向電流の立ち上がりが遅く、オン抵抗が大きくなる。しかし、空乏化していないｐ型半導体層２にホールが存在しホールが電流に寄与するため、４Ｖ以上の電圧において流れる安定した電流は比較的大きくなる。即ち、ｐ型半導体層２の厚さが厚いほど、バイポーラ型のダイオードとしての動作が顕著となる。
【００２８】
以上説明したように、本発明の第１の実施の形態によれば、熱平衡状態においてｐ型半導体層２が空乏化しているため、ｐ型半導体層２を中心とした領域にポテンシャルバリアを形成することができる。このポテンシャルバリアの高さ（Ｖ_ＢＨ）をｐｎ接合のビルトインポテンシャルよりも小さく抑えることができる。従って、順方向電圧を印加したときのｐｎ接合における電圧降下を、ｐｎ接合のビルトインポテンシャルよりも小さくすることができ、ダイオードのオン抵抗を低減することができる。また、ｎ⁻型半導体層１及びｐ型半導体層２の各不純物濃度及び厚さを所望の値に設定することにより、逆方向電圧に対する耐圧を向上させることができ、同時にトンネリングによるリーク電流を小さく抑えることができる。
【００２９】
また、本発明の第１の実施の形態によれば、ｐ型半導体層２の全領域が空乏化しているため、ｐ型半導体層２の全領域において均一なキャリア（電子）の流れを形成することができる。
【００３０】
更に、本発明の第１の実施の形態によれば、完全に空乏化したｐ型半導体層２には多数キャリア（ホール）は存在していないため、ホールの移動は電流に寄与しない。即ち、第１の実施の形態に係る半導体装置を、オン抵抗の低いユニポーラ型ダイオードとして動作させることができる。
【００３１】
（第２の実施の形態）
本発明の第１の実施の形態においては、ｐ型半導体層２に対してショットキー接合を形成するショットキー金属電極３を有するダイオードについて説明したが、本発明はこれに限定されるものではない。本発明の第２の実施の形態においては、ショットキー金属電極３の代わりに、ｐ型半導体層２に対して擬似的なショットキー接合（ｐｎ接合）を形成する高濃度のｎ型不純物が添加された第３半導体層（以後、「ｎ^＋型半導体層」という）を有するダイオードについて説明する。
【００３２】
図２（ａ）は、本発明の第２の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図２（ａ）に示すように、第２の実施の形態に係わる半導体装置は、ｎ⁻型半導体層１と、ｐ型半導体層２と、ｐ型半導体層２に対して擬似的なショットキー接合（ｐｎ接合）を形成する、高濃度のｎ型不純物が添加されたｎ^＋型半導体層９とを少なくとも有するダイオードである。ｎ⁻型半導体層１、ｐ型半導体層２については、第１の実施の形態に係るダイオードの場合と同様であるため、説明を省略する。
【００３３】
熱平衡状態において、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６からｐ型半導体層２へ広がる空乏層と、ｐ型半導体層２とｎ^＋型半導体層９との擬似ショットキー接合界面１０からｐ型半導体層２へ広がる空乏層とが接触している。即ち、ｐ型半導体層２の全領域がキャリアが空乏化している空乏領域を形成している。また、ｎ^＋型半導体層９のｐ型不純物濃度を、ｐ型半導体層２のｐ型不純物濃度よりも十分高く設定することにより、ｎ^＋型半導体層９へ伸びる空乏層を、ｐ型半導体層２へ広がる空乏層に対して無視することができる程に小さく抑えることができる。従って、ｐ型半導体層２とｎ^＋型半導体層９とのｐｎ接合を、ｐ型半導体層２にのみポテンシャル勾配が形成される擬似的なショットキー接合として近似することができる。
【００３４】
第２の実施の形態に係わるダイオードは、ｎ^＋型半導体層９に対してオーミック接触１２がなされたオーミック電極１１と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。
【００３５】
図２（ｂ）は、図２（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図２（ｂ）のバンドダイヤグラムを用いて、図２（ａ）に示したダイオードの動作原理を述べる。熱平衡状態、におけるフェルミレベル一定の条件から、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合界面６付近には遷移領域が形成され、この遷移領域において各半導体層には空乏層が形成されている。前述したように、ｎ⁻型半導体層１とｐ型半導体層２とのｐｎ接合は片側階段接合を形成しているため、ｐ型半導体層２に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。
【００３６】
一方、ｐ型半導体層２とｎ^＋型半導体層９との擬似ショットキー接合界面１０においては、擬似ショットキーバリアφ_Ｂｎ１６が形成される。そして、擬似ショットキー接合界面１０付近のｐ型半導体層２に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない空乏層が形成されている。
【００３７】
ｐｎ接合界面６からｐ型半導体層２へ広がる空乏層と、擬似ショットキー接合界面１０からｐ型半導体層２へ広がる空乏層とは接している。つまり、ｐ型半導体層２の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。
【００３８】
ｐｎ接合界面６付近のポテンシャルの勾配と、擬似ショットキー接合界面１０付近のポテンシャルの勾配により、ｐ型半導体層２を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルバリアが形成される。多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）１５は、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる。これは、擬似ショットキー接合によるｐ型半導体層２のポテンシャル勾配により、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５が、ｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く押さえ込まれた為である。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５を、ｐｎ接合のビルトインポテンシャルを上限として自由に設定できる。
【００３９】
オーミック電極５とオーミック電極１１間に順方向電圧を印加した場合、第１の実施の形態と同様に、順方向電圧は主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加され、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２のポテンシャル障壁を乗り越えてオーミック電極１１に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１５がｎ⁻型半導体層１とｐ型半導体層２間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗は低減することができる。
【００４０】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、第１の実施の形態と同様に、逆方向電圧も主にｐ型半導体層２とｎ⁻型半導体層１の接合に印加される。そして、ｎ⁻型半導体層１へ十分大きな空乏層が広がり、逆方向電圧に対する耐圧を向上させることができる。なお、ｐ型半導体層２とｎ⁻型半導体層１との不純物濃度差が十分大きいため、ｐ型半導体層２に形成されるポテンシャル障壁の高さの低下はごくわずかに抑えることができる。従って、逆方向耐圧の低減を小さく抑えることができると同時に、リーク電流の増加を抑制することができる。
【００４１】
以上説明したように、第２の実施の形態に係るダイオードによれば、第１の実施の形態に係るダイオードと同様な作用効果を奏するのみならず、ショットキー金属電極３との間にショットキー接合を形成した場合に比して、多数キャリア（電子）が感じるポテンシャルバリアの形状がなだらかであるため、逆方向電圧を印加した場合、多数キャリア（電子）がポテンシャルバリアをトンネリングする時の透過距離が更に長くなる。従って、多数キャリア（電子）はポテンシャルバリアをトンネリングしにくくなり、トンネリングによるリーク電流（トンネル電流成分）を更に抑制できる。
【００４２】
（第３の実施の形態）
本発明の第１および第２の実施の形態においては、共に、ｐ型半導体層２の全領域が空乏化している場合について説明したが、本発明はこれに限定されるものではない。本発明の実施の形態に係る半導体装置は、ｐ型半導体層２の一部の領域のみが空乏化していても構わない。即ち、ｐ型半導体層２の不純物濃度を局所的に高濃度化させ、局所的にキャリアを空乏化させても差し支えない。本発明の第３の実施の形態においては、ｐ型半導体層２の一部の領域にのみ、ｎ⁻型半導体層１とのｐｎ接合界面６からショットキー層３とのショットキー接合界面７まで連続して空乏化している空乏領域が形成された場合について説明する。
【００４３】
図３（ａ）は、本発明の第３の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図３（ａ）に示すように、第３の実施の形態に係わるダイオードは、ｎ⁻型半導体層１と、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ型半導体層２８と、ｐ型半導体層２８に隣接して配置され、ｎ⁻型半導体層１に対してｐｎ接合を形成するｐ^＋型半導体層１９と、ｐ型半導体層２８及びｐ^＋型半導体層１９に対してショットキー接合を形成するショットキー金属電極３とを少なくとも有する。即ち、第３の実施の形態に係るダイオードにおいて、ｐ型半導体層２は、ｐ型半導体層２８及びｐ^＋型半導体層１９とから少なくとも構成されている。ｐ型半導体層２８及びｐ^＋型半導体層１９は互いに金属学的に接合され、ｎ⁻型半導体層１とショットキー金属電極３との間に交互に並列に配置されている。
【００４４】
熱平衡状態において、ｐ型半導体層２の一部の領域（ｐ型半導体層２８）は、ｎ⁻型半導体層１とのｐｎ接合界面６から広がる空乏層と、ショットキー金属電極３とのショットキー接合界面７から広がる空乏層と、ｐ^＋型半導体層１９との接合界面から広がる空乏層によって満たされている。即ち、ｐ型半導体層２８の全領域が空乏領域を形成している。一方、ｐ^＋型半導体層１９にはｐ型半導体層２８に比して高濃度のｐ型不純物が添加されているため、熱平衡状態においてｐ^＋型半導体層１９にはキャリアが空乏化していない中性領域が存在する。
【００４５】
第３の実施の形態に係るダイオードは、ｎ⁻型半導体層１に結晶学的に接続されたｎ^＋型半導体層４と、ｎ^＋型半導体層４に対してオーミック接触８がなされたオーミック電極５とを更に有する。ｎ⁻型半導体層１及びｎ^＋型半導体層４については、第１の実施の形態と同様であるため説明を省略する。
【００４６】
なお、ｐ型半導体層２８を空乏化するには、ｐ型半導体層２８、ｐ^＋型半導体層１９及びｎ⁻型半導体層１などの各半導体層の不純物濃度及び層の厚さ、及びショットキー金属電極３の金属材料を、所望の値に設定することが必要である。
【００４７】
図３（ｂ）及び図３（ｃ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図３（ｂ）中の実線は、図３（ａ）のＡ−Ａ’切断面におけるエネルギーバンド構造を示し、一点鎖線は、図３（ａ）のＢ−Ｂ’切断面におけるエネルギーバンド構造を示す。また、図３（ｃ）は、図３（ａ）のＣ−Ｃ’切断面におけるエネルギーバンド構造を示す。図３（ｂ）及び図３（ｃ）のバンドダイヤグラムを用いて、図３（ａ）に示したダイオードの動作原理を述べる。
【００４８】
図３（ｂ）に示すように、熱平衡状態におけるフェルミレベル一定の条件から、ｐｎ接合界面６付近に遷移領域が形成され、この遷移領域において空乏層が形成される。ｎ⁻型半導体層１とｐ型半導体層（１９、２８）とのｐｎ接合は片側階段接合を形成しているため、ｐ型半導体層（１９、２８）に比して十分大きな空乏層がｎ⁻型半導体層１へ広がっている。また、ｐ型半導体層２８とｐ^＋型半導体層１９とのフェルミレベルの相違から、ｐ型半導体層２８に比してｐ^＋型半導体層１９の方が、より広い領域にポテンシャルの傾斜が形成され、より広い領域に空乏層が形成される。
【００４９】
一方、ｐ型半導体層（１９、２８）とショットキー金属電極３とのショットキー接合界面７においては、熱平衡状態におけるフェルミレベル一定の条件から、ショットキーバリアφ_Ｂｎ１４が形成される。ショットキーバリアφ_Ｂｎは、ｐ型半導体層２８及びｐ^＋型半導体層１９について同じ高さである。そして、ショットキー接合界面７付近のｐ型半導体層（１９、２８）に遷移領域が形成され、この遷移領域においてｐ型半導体層２にはキャリアの存在しない空乏層が形成されている。ポテンシャルの傾斜角度は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が大きい。
【００５０】
ｐｎ接合界面６からｐ型半導体層２８へ広がる空乏層と、ショットキー接合界面７からｐ型半導体層２８へ広がる空乏層とは接している。つまり、ｐ型半導体層２８の内部には、キャリアが空乏化した空乏領域のみが存在し、ポテンシャルの勾配がなく、キャリア（ホール）が存在する中性領域が存在していない。一方、ｐｎ接合界面６からｐ^＋型半導体層１９へ広がる空乏層と、ショットキー接合界面７からｐ^＋型半導体層１９へ広がる空乏層とは接していない。つまり、ｐ^＋型半導体層１９の内部には、空乏領域の他に、ポテンシャルの勾配がなく、キャリア（ホール）２１が空乏化していない中性領域も存在する。
【００５１】
ｐ型半導体層２８及びｐ^＋型半導体層１９を中心とした領域に、ｎ⁻型半導体層１の多数キャリア（電子）から見たポテンシャルの障壁（ポテンシャルバリア）がそれぞれ形成される。図３（ｃ）は、ｐ型半導体層２８及びｐ^＋型半導体層１９のポテンシャルバリアの高さの関係を示している。図３（ｃ）に示すように、多数キャリアから見たポテンシャルバリアの高さ（Ｖ_ＢＨ）は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が高い。ｐ型半導体層２８のポテンシャルバリアの高さ（Ｖ_ＢＨ１）１８は、ｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ショットキー接合界面７のバリアハイト（φ_Ｂｎ）からｐ−ｎ接合のビルトインポテンシャルの間で自由に設定できる。一方、ｐ^＋型半導体層１９のポテンシャルバリアの高さ（Ｖ_ＢＨ２）１７は、ｎ⁻型半導体層１とｐ^＋型半導体層１９間のビルトイン・ポテンシャルと同等である。
【００５２】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合に印加され、ポテンシャル障壁の高さ（Ｖ_ＢＨ１）１８が緩和される。これにより、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２８のポテンシャル障壁（Ｖ_ＢＨ１）１８を乗り越えてショットキー金属電極３に流れ込むことができる。従って、ｎ⁻型半導体層１からｐ型半導体層２８への電子の拡散により、ダイオードに順方向の電流が流れる。この時、ｐ型半導体層２８のポテンシャル障壁の高さ（Ｖ_ＢＨ１）１８がｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００５３】
次に、順方向電圧を更に上昇させ、ｐ^＋型半導体層１９のポテンシャルバリアの高さ（Ｖ_ＢＨ２）１７と同等の順方向電圧が、ｐ型半導体層（１９、２８）とｎ⁻型半導体層１のｐｎ接合に印加された場合について述べる。ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ^＋型半導体層１９のポテンシャル障壁（Ｖ_ＢＨ２）１７をも乗り越えてショットキー金属電極３に流れ込むことができる。また同時に、ｐ^＋型半導体層１９のホール２１がｎ⁻型半導体層１へ注入され、ｎ⁻型半導体層１にキャリアが蓄積して電動度が変調されて実質的にオン抵抗が低減される。
【００５４】
一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、第１の実施の形態の場合と同様な動作を行うため、説明を省略する。
【００５５】
第３の実施の形態に係るダイオードによれば、第１の実施の形態と同様な作用効果を奏することのみならず、ユニポーラ型ダイオードの特性と、バイポーラ型ダイオードの特性を兼ね備えることができる。即ち、図６（ｂ）に示すように、順方向の電圧が比較的小さい状態では、ｎ⁻型半導体層１からｐ型半導体層２８へのホールのみの移動が主に電流に寄与するユニポーラダイオード２６の特性を有する。一方、順方向の電圧が比較的大きい状態では、ｐ^＋型半導体層１９のホール２１の移動も電流に寄与するバイポーラダイオード２５の特性を有する。
【００５６】
（第４の実施の形態）
図４（ａ）は、本発明の第４の実施の形態に係る半導体装置（ダイオード）の構成を示す断面図である。図４（ａ）に示すように、第４の実施の形態に係わるダイオードは、図３（ａ）に示したダイオードと比して、ｐ^＋型半導体層２２の一部がｎ⁻型半導体層１の中へ張り出している。ｐ^＋型半導体層２２とｎ⁻型半導体層１とのｐｎ接合界面は、ｐ型半導体層２８とｎ⁻型半導体層１とのｐｎ接合界面６よりも、ｎ⁻型半導体層１側へ配置されている。その他の構成については、図３（ａ）に示したダイオードと同じであるため、説明を省略する。
【００５７】
熱平衡状態において、ｐ型半導体層２の一部の領域（ｐ型半導体層２８）には空乏領域のみが形成されているが、ｐ^＋型半導体層２２にはｐ型半導体層２８に比して高濃度のｐ型不純物が添加されているため、キャリアが空乏化していない中性領域が存在する。
【００５８】
図４（ｂ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイヤグラムである。図４（ｂ）中の実線は、図４（ａ）のＤ−Ｄ’切断面におけるエネルギーバンド構造を示し、一点鎖線は、図４（ａ）のＥ−Ｅ’切断面におけるエネルギーバンド構造を示す。図４（ｂ）に示すように、熱平衡状態におけるフェルミレベル一定の条件から、前述したように、ｐ型半導体層２８及びｐ^＋型半導体層２２を中心とした領域に、ポテンシャルの障壁（ポテンシャルバリア）がそれぞれ形成される。多数キャリア（電子）から見たポテンシャルバリアの高さ（Ｖ_ＢＨ）は、ｐ型半導体層２８よりもｐ^＋型半導体層１９の方が高い。また、ｐ^＋型半導体層２２の一部がｎ⁻型半導体層１へ張り出して形成されているため、図３（ｂ）のポテンシャルバリアに比して、ポテンシャルバリアが厚く形成される。
【００５９】
オーミック電極５とショットキー金属電極３間に順方向電圧を印加した場合、第３の実施の形態の場合と同様な動作を行うため、説明を省略する。一方、オーミック電極５とショットキー金属電極３間に逆方向電圧を印加した場合、逆方向電圧は主にｐ^＋型半導体層２２とｎ⁻型半導体層１のｐｎ接合に印加される。これは、ポテンシャルバリアが、図３（ｂ）のそれに比して厚く形成されているためである。従って、第３の実施の形態の場合に比して、ｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合にかかる逆方向電界を緩和することができ、第１の実施の形態に係るダイオードよりも更に、逆方向電圧に対する耐圧を向上させ、リーク電流を減少させることができる。
【００６０】
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係わる半導体装置（ダイオード）の構成を示す断面図である。図５に示すように、第５の実施の形態に係るダイオードは、図４（ａ）に示したダイオードにおけるショットキー金属電極３の代わりに、ｐ型半導体層２８に対して擬似的なショットキー接合（ｐｎ接合）を形成する、高濃度のｎ型不純物が添加されたｎ^＋型半導体層９と、ｎ^＋型半導体層９に対してオーミック接触をなすオーミック電極１１を有する。前述したように、熱平衡状態において、ｐ型半導体層２８は空乏化されているが、ｐ^＋型半導体層２２にはキャリアが空乏化していない中性領域が存在する。
【００６１】
第５の実施の形態においても、ｐ型半導体層２８のポテンシャルバリアの高さは、ｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる。また、ｐ型半導体層２のｐ型不純物濃度と厚さを制御することにより、ポテンシャル障壁の高さ（Ｖ_ＢＨ）１３を、ｐｎ接合のビルトインポテンシャルを上限として自由に設定することができる。
【００６２】
オーミック電極５とオーミック電極１１間に順方向電圧を印加した場合、順方向電圧は主にｐ型半導体層２８とｎ⁻型半導体層１のｐｎ接合に印加され、ｎ⁻型半導体層１内の多数キャリア（電子）は、ｐ型半導体層２８のポテンシャル障壁（Ｖ_ＢＨ１）１８を乗り越えてショットキー金属電極３に流れ込むことができる。この時、ｐ型半導体層２８のポテンシャル障壁の高さがｎ⁻型半導体層１とｐ型半導体層２８間のビルトイン・ポテンシャルよりも低く抑えることができる分だけ、ダイオードによる電圧降下量、即ちオン抵抗を低減することができる。
【００６３】
次に、順方向電圧を更に上昇させると、ｐ^＋型半導体層２２の正孔２１がｎ⁻型半導体層１へ注入され、ｎ⁻型半導体層１にキャリアが蓄積して電動度が変調されて実質的にオン抵抗が低減される。なお、ｐ^＋型半導体層２２及びｎ^＋型半導体層９の各不純物濃度を十分高くすることにより、両者の接合においてトンネルダイオードが形成され、キャリアがバンド間をトンネルすることにより流れるトンネル電流が加わり、更にオン抵抗を低減することができる。即ち、ｐ^＋型半導体層２２及びｎ^＋型半導体層９の順方向の電圧降下を小さくすることができる。
【００６４】
一方、オーミック電極５とオーミック電極１１間に逆方向電圧を印加した場合、逆方向電圧は主にｐ^＋型半導体層２２とｎ⁻型半導体層１のｐｎ接合に印加され、前述したように、第１の実施の形態に係るダイオードよりも更に、逆方向電圧に対する耐圧を向上させ、リーク電流を減少させることができる。
【００６５】
（その他の実施の形態）
上記のように、本発明は、第１乃至第５の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６６】
第１乃至第５の実施の形態では、空乏化された領域がｐ型半導体層２であった場合について述べた。しかし、本発明はｐ型に限定されるものではなく、空乏化されている半導体層であれば、ｎ型であっても構わない。例えば、図６に示すように、図４（ａ）に示したダイオードにおけるｐ型半導体層２８の代わりに、ｎ⁻型半導体層１と同濃度のｎ型不純物が添加された半導体層を配置しても構わない。ｐ^＋型半導体層２４の間に挟まれたｎ⁻型半導体層１が熱平衡状態において空乏化するように、ｐ^＋型半導体層２４の不純物濃度及び形状、ｎ⁻型半導体層１の不純物濃度などを所定の値に設定することにより、本発明の実施の形態と同様な作用効果を奏することができる。
【００６７】
また、第３乃至第５の実施の形態においては、図３乃至図６を用いてｐ型半導体層とｐ^＋型半導体層とが交互に並列に配置されたデバイス断面形状について示し、電流方向に垂直な平面におけるｐ型半導体層とｐ^＋型半導体層のパターン形状を特に示していなかった。しかし本発明の実施の形態に係る半導体装置においては、例えば、図７（ａ）及び（ｂ）に示した平面パターンなどを適用することができる。即ち、図７（ａ）に示すように、半導体装置は、１つのｐ型半導体層の周りをｐ^＋型半導体層で囲むように、ｐ^＋型半導体層とｐ型半導体層が交互に配置された亀の甲羅状の平面パターンを有していてもよく、逆に１つのｐ^＋型半導体層の周りをｐ型半導体層で囲んた平面パターンを有していても構わない。また、図７（ｂ）に示すように、半導体装置は、ｐ^＋型半導体層の中にｐ型半導体層が散点状に配置された平面パターンを有していてもよく、逆にｐ型半導体層の中にｐ^＋型半導体層が散点状に配置された平面パターンを有していても構わない。
【００６８】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【００６９】
【発明の効果】
以上、詳述した様に本発明においては、順方向の電圧降下が小さく且つ高い逆方向耐圧及び低いリーク電流を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態に係わる、ｐ型半導体層にショットキー金属電極が接続され、ｐ型半導体層の全領域が空乏化したダイオードの構成を示す断面図である。図１（ｂ）は、図１（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図２】図２（ａ）は本発明の第２の実施形態に係わる、ｐ型半導体層に対して擬似的なショットキー接合を形成するｎ^＋型半導体層を有し、ｐ型半導体層の全領域が空乏化したダイオードの構成を示す断面図である。図２（ｂ）は、図２（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図３】図３（ａ）は本発明の第３の実施形態に係わる、ｐ型半導体層とｐ^＋型半導体層が交互に配置され、ｐ型半導体層が空乏化したダイオードの構成を示す断面図である。図３（ｂ）は、図３（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。実線がＡ−Ａ’切断面におけるエネルギーバンド構造を示し、一点鎖線がＢ−Ｂ’切断面におけるエネルギーバンド構造を示す。図３（ｃ）は、図３（ａ）に示したダイオードのＣ−Ｃ’切断面におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図４】図４（ａ）は本発明の第４の実施形態に係わる、ｐ^＋型半導体層の一部がｎ⁻型半導体層に張り出して形成されたダイオードの構成を示す断面図である。図４（ｂ）は、図４（ａ）に示したダイオードの熱平衡状態におけるエネルギーバンド構造を示すバンドダイアグラムである。
【図５】本発明の第５の実施形態に係わるダイオードの構成を示す断面図である。
【図６】図６（ａ）は本発明の他の実施形態に係わるダイオードの構成を示す断面図である。図６（ｂ）は、図３（ａ）、図４（ａ）及び図５に示したダイオードの電流電圧特性を示すグラフである。
【図７】図７（ａ）は、本発明の他の実施形態に係る、ｐ^＋型半導体層とｐ型半導体層が交互に配置された亀の甲羅状の平面パターンを有するダイオードの構成を示す断面図である。図７（ｂ）は、本発明の他の実施形態に係る、ｐ^＋型半導体層の中にｐ型半導体層が散点状に配置された平面パターンを有するダイオードの構成を示す断面図である。
【図８】本発明の第１の実施形態に係るダイオードについて行われた、順方向の電流電圧特性のシミュレーション結果を示すグラフである。シミュレーション結果は、ｐ型半導体層の厚さを変化させて実施したものである。
【符号の説明】
１ ｎ⁻型半導体層（第１半導体層）
２ ｐ型半導体層（第２半導体層）
３ ショットキー金属電極
４ ｎ^＋型半導体層
５ オーミック電極
６ ｐｎ接合界面
７ ショットキー接合界面
８、１２ オーミック接触
９ ｎ^＋型半導体層
１０ 擬似ショットキー接合界面
１１ オーミック電極
１３、１５、１７、１８ ポテンシャルバリアの高さ（Ｖ_ＢＨ）
１４、１６ ショットキーバリア（φ_Ｂｎ）
１９、２２、２４ ｐ^＋型半導体層
２０ 伝導帯の底
２１ ホール
２５ ユニポーラダイオード
２６ バイポーラダイオード
２８ ｐ型半導体層
２９ 第２空乏層
３０ 第１空乏層

Claims (8)

1. 第１導電型の第１半導体層と、
   当該第１半導体層の第１導電型不純物濃度に比して高い第２導電型不純物濃度を有し、当該第１半導体層に対してｐｎ接合を形成する第２半導体層と、
   当該第２半導体層に対して実質的にショットキー接合を形成するショットキー層と、
   前記第２半導体層の少なくとも一部の領域であって、熱平衡状態において前記第１半導体層と前記第２半導体層とのｐｎ接合界面から前記第２半導体層と前記ショットキー層とのショットキー接合界面まで連続して空乏化している空乏領域と
   を有することを特徴とする半導体装置。
2. 前記空乏領域は、
   前記ｐｎ接合界面から広がる第１空乏層と、
   前記ショットキー接合界面から広がり、熱平衡状態において前記第１空乏層に接触した第２空乏層と
   を有することを特徴とする請求項１記載の半導体装置。
3. 前記第２半導体層の全領域が前記空乏領域であることを特徴とする請求項１又は２記載の半導体装置。
4. 前記第２半導体層の一部の領域が前記空乏領域であることを特徴とする請求項１又は２記載の半導体装置。
5. 前記第２半導体層の残りの領域は、前記空乏領域の第２導電型不純物濃度に比して高い第２導電型不純物濃度を有することを特徴とする請求項４記載の半導体装置。
6. 前記ショットキー層は、前記第２半導体層に対してショットキー接合を形成するショットキー金属電極であることを特徴とする請求項１又は２記載の半導体装置。
7. 前記ショットキー層は、前記第２半導体層に対して擬似的なショットキー接合を形成する第１導電型の第３半導体層であることを特徴とする請求項１又は２記載の半導体装置。
8. 前記第３半導体層の第１導電型不純物濃度が、第２半導体層の第２導電型不純物濃度に比して高いことを特徴とする請求項７記載の半導体装置。

Images