JP3655899B2 - 平面表示パネルの制御装置及びその駆動方法 - Google Patents
平面表示パネルの制御装置及びその駆動方法 Download PDFInfo
- Publication number
- JP3655899B2 JP3655899B2 JP2002234489A JP2002234489A JP3655899B2 JP 3655899 B2 JP3655899 B2 JP 3655899B2 JP 2002234489 A JP2002234489 A JP 2002234489A JP 2002234489 A JP2002234489 A JP 2002234489A JP 3655899 B2 JP3655899 B2 JP 3655899B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- discharge
- voltage
- pulse
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、文字、図形、映像等を表示する平面型の表示パネルでなる平面表示パネルの制御装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
従来、放電し得るガス媒体を挟んで併設された複数の線状電極をマトリクス状に配設し、選択された両電極間に電圧を印加することにより、両電極の交点でガス放電させるようにした平面表示パネルとして、例えば日本国特開平３−１６０４８８号公報、特開平２−９０１９２号公報及び実開平３−９４７５１号公報に示すものがある。
【０００３】
しかしながら、上述した従来例に係る平面表示パネルは、透光性を有する２枚の絶縁基板を貼り合わせて空間を作り、空間内にマトリクス状の放電用電極を形成するように各基板に電極をそれぞれ設けて空間を隔てて対向配置させると共に、各電極毎に放電空間を区画するための隔壁を設ける構造となっているため、マトリクス状に対向配置した電極を選択することで表示制御を行うようになっていて、各表示セル毎に独立して表示制御することができなかった。また、上述した構造により表示パネルの平面厚さが厚くならざるを得なかった。
【０００４】
また、従来、気体放電を利用して表示を行う平面型のパネルとして、１９８３年１１月発行、大脇、吉田著の「プラズマディスプレイ」に記載されているものがある。このパネルは、放電空間を挟んでマトリックス状に対向するガラス等の絶縁体で被覆された櫛形電極を配置することにより構成され、また、行もしくは列をなす表示セルは、単一の櫛形電極により一括して駆動される。
【０００５】
また、表示制御は、行列をなす櫛形電極を用いて走査側の櫛形電極を順次駆動し、選択された櫛形電極とマトリクス対向する電極間にある表示セルに微少放電を発生させる書き込み動作とその書き込み動作により微少放電が発生した表示セルのみを選択的にしかも表示画面全体を発光させる維持動作、画面全体の表示セルの電気的な状態を揃えるための全面書き込み、全面消去動作という３つの動作によって行われている。
【０００６】
さらに、映像表示を行うためには表示セルごとの輝度制御を行う必要があるが、制御、表示電極が多くの表示セルを同時に受け持っており、表示セルが２値動作（発光・非発光の２つの状態しか取り得ない）の特性を持つ関係上、特殊な方法を用いなければ階調表示ができず、例えば日本国特開平６−１８６９２７号公報に記載されるような駆動方式を採っている。
【０００７】
これは、表示期間を輝度表現のために維持期間の異なる（維持期聞の輝度の異なる）複数期間に分割し、それぞれの期間において、表示データの書き込み、維持動作を行うことによりそれぞれの期間での輝度を組み合わせて階調表示を行う方式である。
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来のパネルの駆動方法は、対向したマトリクス電極を制御し表示放電を行うために、それぞれの電極は１００以上の複数表示セルを一括制御することとなり、表示を行うためには、マトリクス配列した電極群を用い走査電極を順次走査することによる書き込み工程、マトリクス電極群に交互に維持電圧パルス印加し書き込みが行われた表示セルのみを発光表示させる維持工程、表示セル、非表示セルの電気的な状態を均一にするための全面放電、全面消去工程を時間的に順次行う必要がある。
【０００９】
また、このようなシーケンス制御を行うためには、表示セル個々の放電開始電圧値、放電を維持するための最小の電圧値、書き込み放電を発生させるための書き込み電圧値等製造工程中で大きな個体差の発生し得る放電セルの特性に大きく依存する制御を行わざるを得ず、特に、放電維持の為の電圧は、高電圧側では放電開始電圧に、低電圧側は最小維持電圧によって制限されるために、１０〜２０Ｖ程度の幅しか無いことが多い。
【００１０】
以上の理由により、表示を安定的に行うための制御マージンを大きく取れず、表示維持の電圧、書き込みのための電圧、放電開始のための電圧等を表示パネル個々に調整する必要があり、動作を続けることによりこれらの電圧値が変動すると再調整の必要があった。また、複雑に絡み合った表示セルの特性が１枚の表示パネルにおいても大きく変動することにより製品歩留まりの低下という問題があった。
【００１１】
さらに、上述したように従来の気体放電パネルの階調制御方式では、データの書き込み、表示維持という少なくとも２つの動作を階調表現できる組み合わせ回数行うこと、さらに、書き込み動作には少なくとも１〜２ｍ秒必要であるため、表示の維持期間は書き込み期間を挟み込んで不連続となる。
【００１２】
階調表現としては、１シーケンス（約１６ｍｓ：フレーム周波数６０Ｈｚ）で終了するように制御が行われるが、１シーケンス内では時間的に連続的な輝度制御が不可能なために、表示の階調表現（パネル駆動による設計的な階調表現）と人間の目による輝度変化の知覚に対する不整合が生じる。このため、擬似輪郭と呼ばれる階調の不連続点が知覚され、映像表示の品質が大きく低下するという問題も含んでいた。
【００１３】
この発明は上述した点に鑑みてなられたもので、１表示セル毎に個別駆動が可能な平面表示パネルの表示セル毎に独立した個別電極に対し個々にスイッチング制御して階調制御することができる平面表示パネルの制御装置を得ることを目的とする。
【００１４】
また、１表示セル毎の個別駆動が可能である電極構造、パネル構造を持つ表示パネルに対して、表示セル個々が持つ放電特性、特に、放電開始電圧と最小放電維持電圧の差によらず放電の維持制御を可能とし、十分大きな放電制御のマージンを得ること、さらに放電安定化のための動作を一定期間毎に挿入することにより安定した放電維持を可能とすることができる平面表示パネルの駆動方法を得ることを目的とする。
【００１５】
さらに、１シーケンス内での連続した時間範囲で放電制御を行うことにより表示輝度が１つのまとまった期間で表現できるようにすることで映像表示に適した階調表示を可能とすることができる平面表示パネルの駆動方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る平面表示パネルの制御装置は、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示パネルに対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備えることで、表示セル毎に独立した電極に対して個々にスイッチング制御して階調制御することができるものである。
【００１７】
また、上記駆動回路は、上記個別電極に単位時間内に印加するパルスとして、放電表示を行うために電圧維持するための維持パルスとこの維持パルスに対しパルス幅が幅狭の放電発光を抑制するための消去パルスの印加の制御に基づいて階調表示することで、消去パルスが印加された期間は放電表示を停止させることができ、階調表示を行うことができるものである。
【００１８】
また、上記平面表示パネルは、複数の表示パネルを行列配置して組み合わせた表示モジュールを構成要素とし、列方向に配列された表示モジュールがカスケード接続され、かつ各表示モジュールが電源に対して並列接続されてなり、各表示モジュールの駆動回路に制御信号を与える信号処理回路として、固有アドレス情報を記憶してなるアドレス情報記憶部と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御部と、上記入力信号制御部からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファと、書き込み制御信号に基づいて上記入力信号制御部により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリと、上記入力信号制御部により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器と、上記表示用パルス生成器から出力される共通電極駆動パルスをカウントするカウンタと、上記カウンタによりカウントされたパルス数を階調データに数値変換するためのルックアップテーブルと、上記ルックアップテーブルを介した階調データと上記メモリから読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器と、上記表示用パルス生成器及び上記表示データ生成器の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファとを備えることで、表示モジュールを組み合わせた際のデータ制御を行う場合に、各表示モジュールのアドレスに対応する表示データを取り込み、データに応じた個別制御が可能にする。
【００１９】
また、この発明に係る平面表示パネルの駆動方法は、複数のセルのそれぞれに共通に駆動される共通電極及び個別に駆動される個別電極を並設し、上記共通電極に電圧パルスを印加して上記共通電極及び上記個別電極上に設けられた誘電体層上に放電による発光を生起させる平面表示パネルに対し、上記個別電極に電圧パルスを印加して上記誘電体層上に蓄積された壁電荷の極性を反転させるステップと、その後に、上記共通電極に電圧パルスが印加して上記極性の反転による壁電荷の電界が加わるようにするステップとを有することで、共通電極で発生させる放電は、１つのパルスで放電の開始と消去放電による表示セルの初期化が行われるため、表示動作を行わせるための動作マージンが大きく、さらに一定間隔で全個別電極に表示初期化パルスを挿入することで共通電極を駆動することによる放電が不安定になった場合でも表示を安定に維持できる機能を持つため非常に安定な表示が可能とする。
【００２０】
また、上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、１又は複数のシーケンス毎に上記個別電極に上記電圧パルスを印加することを特徴とするものである。
また、上記共通電極に印加される電圧パルスは、その電圧パルスの立ち上がり時に上記極性の反転による壁電荷の電界が加わって放電を開始させ、その電圧パルスの立ち下がり時にその放電による壁電荷によって消去放電を起こさせるようにすることを特徴とするものである。
【００２１】
また、上記共通電極に印加される電圧パルスは、放電開始電圧以下の第１の電圧パルスと、この第１の電圧パルス期間内に重畳される第２の電圧パルスとでなり、放電開始電圧以上の電圧値を有する複合電圧パルスであることを特徴とするものである。
【００２２】
また、上記第１の電圧パルスの立ち下がり時に上記壁電荷によって消去放電を起こさせることを特徴とするものである。
また、上記共通電極への複合電圧パルスにより消去放電を起こさせた後、上記個別電極に電圧パルスを印加して放電を停止させるステップを有することを特徴とするものである。
【００２３】
また、上記共通電極に電圧パルスを印加して放電を生じさせた際に、放電を維持すべき表示セルの個別電極に対しては放電維持領域における電圧を印加すると共に、放電を停止すべき表示セルの個別電極に対しては放電抑制領域における電圧を印加することで、共通電極に放電の維持機能を持たせ、全表示セルを一括で駆動でき、表示の制御はより低い周波数で個別電極を駆動することで行うことが可能であるため、回路構成が簡単になり、つまり電力の大きな回路は共通電極駆動に集中でき、個別電極駆動はより低電圧、低消費電力の回路で構成できることになり、安価であり、信頼性の高い平面表示パネルの製造を可能にする。
【００２４】
また、上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、そのシーケンスの１部の電圧パルス数に対応して放電を維持する放電維持謹領域の電圧を個別電極に印加して表示維持期間とし、その１シーケンスの他の部分の電圧パルス数に対応して放電を停止させる放電抑制領域の電圧を個別電極に印加して表示抑制期間として、階調表示を行うことで、階調表示が１シーケンス中で連続的な期間の設定で可能になることより、階調性のある高品位な表示が可能となり、映像表示に適した階調表示を可能にする。
【００２５】
また、上記１シーケンスの前半部分を表示維持期間とし、その後半部分を表示抑制期間とすることを特徴とするものである。
【００２６】
さらに、上記１シーケンスとして上記共通電極に印加する一定の電圧パルス数は、階調数以上であって、１階調につき複数の電圧パルス数を割り当てたことを特徴とするものである。
【００２７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係る平面表示パネルの全体を示す概略構成図である。
図１に示すように、本実施の形態に係る平面表示パネルとしてのカラーフラットパネルは、表示部と駆動部が一体となった取り扱いが容易な表示パネルで、６４ドットの表示パネルＡが４枚で成る２５６ドット表示ユニットを基準とし、各表示パネルの裏面側には端子変換基板Ｂ及び個別電極駆動回路Ｃが設けられ、これら４枚の表示パネルＡに対しパルス回路／信号処理回路Ｄが設けられる。
【００２８】
図２と図３は上記表示パネルを構成する第１の透明基板としてのフロントガラス基板と第２の基板としてのバックガラス基板上の構成を示すそれぞれ部分斜視図であり、さらに、図４は図３のａ−ａ’線断面図、図５はバックガラス基板上の排気溝を示す構造図である。
【００２９】
図２の（ａ）に示すように、フロントガラス基板１上には、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動するための共通電極２と、表示画面を構成する表示セル１セル毎に個別駆動するための個別電極３との一対の電極が複数併設されて電極群を構成している。
【００３０】
また、これら一対の電極を被覆して成る誘電体層４及び保護膜層５が設けられており、表示画面を構成する表示セル間の位置に対応する個別電極３の上には、電極取り出し用のリードピン６が立設されている。なお、３ｂは個別電極３の母電極３ａ及び共通電極２に接続されている透明電極である。
【００３１】
また、図２の（ｂ）に示すように、フロントガラス基板１上には、個別電極３のリードピン６と同様に、表示セル間の位置に対応する共通電極２の上に電極取り出し用のリードピン７が立設されており、これらリードピン６と７は、上記共通電極２及び上記個別電極３の母電極材料と同じ金属材料を主成分とするペーストまたはロウ材により上記共通電極２及び上記個別電極３の母電極に融着している。なお、共通電極のリードピンの取り出し部付近を示す図２の（ｂ）において、破線部分は誘電体層４下の電極パターンを示す。
【００３２】
一方、図３及び図４に示すように、上記フロントガラス基板１上に設けられた上記共通電極２及び個別電極３が対向するバックガラス基板１０の対応部分には、矩形でなり所望の深さを有する凹部１１がそれぞれ刻設されて各表示セルの放電空聞を形成しており、該凹部１１の底面には白色ガラスまたは金属でなる反射層（図示せず）を介して赤、緑、青の蛍光体層１２ａ，１２ｂ，１２ｃが塗布されている。また、このバックガラス基板１０には、上記リードピン６及び７と対向する位置に上記リードピン６及び７を表示画面の背面側に引き出すための電極取り出し用スルーホール１３が刻設されている。
【００３３】
また、上記凹部１１の深さＴは、放電に関与する１表示セル内の共通電極と個別電極との間隙ｔが通常１００μｍであるのに対し、３倍以上の３００〜６００μｍ程刻設され、放電空間の厚みを厚くして輝度を上げるようにしている。
【００３４】
さらに、図５に示すように、バックガラス基板１０に刻設された凹部１１によって形成される各表示セルの放電空間の間には排気溝１４が設けられ、バックガラス基板に形成される後述する排気用スルーホールと連通されていて、真空空排気時の不純ガスの経路を確保できるようにしている。
【００３５】
上記の如く構成されたフロントガラス基板１とバックガラス基板１０は、フロントガラス基板１上に立設したリードピンをバックガラス基板１０のスルーホールを経て外部に延出させるべく嵌め合わせ表示パネルを組み立てて封止するが、このとき、図６に示すように、リードピン６を、電極に融着される下端部６ａを細長い先端部６ｂより大径にし、電極取り出し用スルーホール１３を、上記リードピン６の下端部６ａが嵌挿される大径部１３ａと、上記リードピン６の先端部６ｂが延出される小径部１３ｂとの２段でなる段差形状とすることにより、リードピン６の位置合わせとフロントガラス基板１とバックガラス基板１０の無用なギャップの発生を防ぐようにしている。なお、ピンリード７も同様な形状でなる。
【００３６】
また、図７に示すように、上記フロントガラス基板１のリードピン６の融着部付近に、上記フロントガラス基板１とバックガラス基板１０の封止時に封止材の表示セルヘの流入を防止する封着用ガード１５を設けることにより、封止材の放電セルヘの流入を防止できるようにすることができる。
【００３７】
次に、上記の如く構成を有する平面表示パネルの製造方法について説明する。図８ないし図１１は平面表示パネルの製造工程図を示し、図８と図９はフロントガラス基板１の製造工程図、図１０はバックガラス基板１０の製造工程図、図１１はフロントガラス基板１とバックガラス基板１０を嵌め合わせて表示パネルを組み立て封止する最終工程図である。
【００３８】
フロントガラス基板１部の製造工程を図８及び図９を参照して説明する。
まず、図８の（ａ）に示すように、全面に個別電極の透明電極部が設けられたフロントガラス基板１に対し、エッチングエ程を経て透明電極のパターニングを行い図８の（ｂ）に示す如く透明電極パターンを形成する。
その後、図８の（ｃ）に示す如くスクリーン印刷法により共通電極２及び個別電極３の母電極を形成する。
【００３９】
さらに、続く図９の（ｄ）に示すように、共通電極２及び個別電極３上に、スクリーン印刷法により共通電極２及び個別電極３の電極取り出し用窓が設けられた絶縁体で成る誘電体層４を被覆する。
その後、図９の（ｅ）に示す如く、電極取り出し用窓を介して共通電極及び個別電極上にリードピン６及び７を立設し、その後、さらに真空蒸着法により保護膜５を形成する。
【００４０】
また、バックガラス基板１０部の製造工程を図１０を参照して説明する。
まず、図１０の（ａ）に示すバックガラス基板１０に対し、図１０の（ｂ）に示すように、サンドブラストにより、該ガラス基板上に表示画面を構成する各表示セルの放電空間を形成するための凹部１１と、上記共運電極２及び上記個別電極３上に立設されるリードピン６及び７を表示画面の背面側に引き出す電極取り出し用スルーホール１３ａ及び１３ｂと上記排気溝１４に連通する排気用スルーホール１５を刻設する。
【００４１】
そして、図１０の（ｃ）に示すように、スクリーン印刷法を利用して表示セルを形成する各凹部１１の底面に白色ガラスまたは金属でなる反射層（図示せず）を介して赤、緑、青の蛍光体層１２ａ，１２ｂ，１２ｃを形成する。
【００４２】
次に、このようにして構成されたフロントガラス基板１部とバックガラス基板１０部は、図１１の（ａ）に示すように、フロントガラス基板１のリードピン６及び７をバックガラス基板１０のスルーホール１３を経て外部に延出させるべく嵌合させてパネルを組み立て、組み立てられたこれら基板は、図１１の（ｂ）に示すように、フリットガラスが塗布されて封着されて封止層１６が形成され表示パネルが形成される。なお、１７は排気用ガラス管である。
【００４３】
従って、上記実施の形態１によれば、第１の透明基板と、この第１の透明基板上に設けられた一対の電極と、上記一対の電極と対向する部分に凹部が設けられて表示セルの放電空聞を形成する第２の基板とを備えたので、表示パネルの１表示セル毎に個別駆動が可能であり、かっ平面厚さを薄くすることができる放電空間の構造を有する平面表示パネルを得ることができる。
【００４４】
また、上記第１の透明基板上に設けられた一対の電極は、上記第１の透明基板上に複数併設されて電極群を構成したので、複数の放電セルの電極構成を容易に形成することができる。
【００４５】
また、上記凹部は、矩形でなり所望の深さを有することにより、放電空間を区画するための隔壁を設けることなしに、かつ電極形成に関係なく放電空間を直接形成して、表示パネルの平面厚さを薄くすることができる。
【００４６】
また、上記凹部は、３００〜６００μｍの範囲の深さを有することにより、放電空間の厚みを厚くして輝度を上げることができる。
【００４７】
また、上記第１の透明基板上に設けられて上記一対の電極を被覆する誘電体層を設けたので、外部への電荷の拡散を防いで電荷を放電セル内に閉じ込めることができる。
【００４８】
また、上記第２の基板の上記凹部の底面に蛍光体層を設けたことにより、カラー表示を容易に行うことができ、均一な輝度を得て映像の均一性を得ることができる。
【００４９】
また、上記第２の基板の上記凹部の底面と上記蛍光体層との間に反射層を設けたことにより、蛍光体の発光を前面に出すことができる。
【００５０】
また、上記一対の電極は、上記第１の透明基板上に設けられて表示画面を構成する全表示セルを一括または任意の複数の表示セルを部分的に同時駆動する共通電極と、上記第１の透明基板上に設けられて表示画面を構成する表示セル１セル毎に個別駆動する個別電極とを有することにより、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルが得られる。
【００５１】
また、上記第２の基板に形成される凹部の深さは、放電に関与する１表示セル内の共通電極と個別電極との間隙の３倍以上とすることにより、放電空間の厚みを厚くして輝度を上げることができる。
【００５２】
また、上記第２の基板に形成される各表示セル間に排気溝を設けると共に、上記第２の基板に上記排気溝と連通される排気用スルーホールを設けることにより、真空排気時の不純ガスの経路を確保できる。
【００５３】
また、上記第１の透明基板上の表示画面を構成する表示セル間の位置に設けられる上記共通電極及び上記個別電極上にリードピンを立設すると共に、上記第２の基板の上記リードピンと対向する位置に上記リードピンを表示画面の背面側に引き出す電極取り出し用スルーホールを設けたので、電極を表示画面の背面側に容易に引き出すことができる。
【００５４】
また、上記リードピンは、上記共通電極及び上記個別電極の母電極材料と同じ金属材料を主成分とするペーストまたはロウ材により上記共通電極及び上記個別電極の母電極に融着したので、リードピンを電極上に強固に形成することができる。
【００５５】
また、上記リードピンは、電極に融着される大径の下端部を有し、上記電極取り出し用スルーホールは、上記リードピンの下端部が嵌捧される大径部と、上記リードピンの先端部が延出される小径部とでなる段差形状を有することにより、リードピンの位置合わせを容易に行うことができると共に第１と第２のガラス基板の無用なギャップの発生を防止することができる。
【００５６】
また、上記リードピンの融着部付近に、上記第１と第２の基板の封止時に封着用ガードを設けることにより、封止材の表示セルヘの流入を防止することができる。
【００５７】
また、この実施の形態１によれば、第１の透明基板上に個別電極の透明電極をパターニングする工程と、該透明電極が形成された第１の透明基板上に個別電極と共通電極の母電極を形成する工程と、上記第１の透明基板の個別電極と共通電極を被覆する誘電体層を形成する工程と、上記誘電体層の電極取り出し窓を介して上記個別電極と上記共通電極上にリードピンを立設するピン組み立て工程と、ピン組み立て工程を経た第１の透明基板上に保護膜を形成する工程とを有すると共に、上記第２の基板上に表示画面を構成する各表示セルの放電空間を形成するための凹部と上記共通電極及び上記個別電極上に立設されるリードピンを表示画面の背面側に引き出す電極取り出し用スルーホール及び排気用スルーホールを刻設する工程と、上記表示セルを形成する各凹部の底面に蛍光体層を形成する工程とを有し、かつこれら工程を経た第１の透明基板のリードピンを第２の基板のスルーホールを経て外部に延出させるべく第１と第２の基板を畝合させてパネルを組み立てる工程と、組み立てられた第１と第２の基板を封着する工程とを有することにより、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルを容易に製造することができる。
【００５８】
実施の形態２．
上記実施の形態１によれば、フロントガラス基板１とバックガラス基板１０は、フロントガラス基板１のリードピン６及び７をバックガラス基板１０のスルーホール１３を経て外部に延出させるべく族合させてパネルを組み立て、組み立てられたこれら基板は、フリットガラスが塗布されて封着され封止層１６が形成され表示パネルが形成されて、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルが得られるが、この実施の形態２では、上述した如く電極構造を有する平面表示パネルを駆動制御する制御装置について詳細に説明する。
【００５９】
図１２は各表示セルを放電管として表した平面表示パネルの等価回路図である。図１２に示すように、平面表示パネルは、１画素に対応する１表示セルとして、赤、緑、青の蛍光体層を塗布した３つのセル単位でなり、それら１表示セルが複数備えられてなり、各セルの共通電極２には共通電極駆動部２０からの同一駆動波形のパルスが供給され、各個別電極３としての個別電極Ｒｎｍ，Ｇｎｍ，Ｂｎｍ（ｎ，ｍは自然数）には個別電極駆動部２１からそれぞれ個別の駆動波形のパルスが供給されるようになっている。
【００６０】
なお、共通電極は１パネルを一括駆動する場合は同一駆動波形で各セルを駆動する。また、１表示パネルを複数のブロック毎に分割した共通電極を用いる場合には同一駆動波形または表示駆動部の位相を分割毎にシフトさせた駆動波形で駆動する。
【００６１】
図１３は上記共通電極駆動部２０及び上記個別電極駆動部２１でなる駆動回路のブロック構成図を示すもので、２画素６セルを駆動する場合を示すものである。
【００６２】
図１３に示すように、各セルの共通電極２に接続されて駆動パルスを供給する共通電極駆動部２０の構成としては、電源３５０Ｖに接続されたオープンドレインのＦＥＴでなるスイッチング素子Ｑ１と、２００Ｖの電圧が印加されるダイオードＤ１と、特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素了Ｑ２及びＱ３とでなるスイッチング制御部２０ａと、これら各スイッチング素子Ｑ１〜Ｑ３のゲートに制御パルスを供給する共通電極側制御パルス供給部２０ｂとを備えている。
【００６３】
また、個別電極駆動部２１の構成としては、個別電極３としての各個別電極Ｒ１１，Ｇ１１，Ｂ１１，Ｒ２１，Ｇ２１，Ｂ２１毎に、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子ＱＲ１１ａとＱＲ１１ｂ，ＱＧ１１ａとＱＧ１１ｂ，ＱＢ１１ａとＱＢ１１ｂ，ＱＢ２１ａとＱＢ２１ｂ，ＱＧ２１ａとＱＧ２１ｂ，ＱＲ２１ａとＱＲ２１ｂでなるスイッチング制御部２１ａと、これら各スイッチング素子のゲートに制御パルスを供給する個別電極側制御パルス供給部２１ｂとを備えている。
【００６４】
図１４は上述した駆動回路による輝度階調の表示のための各電極への駆動波形を示すものである。基本的に、本表示パネルは、入力パルスに対して２値動作（表示する／表示しない）の２つの状態しか取り得ない。従って、パルス自体の強弱により輝度を変化させることはできない。表示は連続した表示維持パルスを印加することによって行い、輝度の変化（階調）は共通電極に印加するパルスーパルス間の期間内に挿入され個別電極に単位時間内に印加するパルスの数によって制御する。
【００６５】
図１４に示すように、共通電極２に対しては、制御パルス供給部２０ｂからのパルス供給により、スイッチング素子Ｑ１とＱ２をＯＮさせスイッチング素子Ｑ３をＯＦＦさせることで３５０Ｖのプライミングパルスを供給して放電を開始させ、それ以降は、スイッチング素子Ｑ１をＯＦＦさせスイッチング素子Ｑ２とＱ３をＯＮ／ＯＦＦさせることで２００Ｖに低下させた表示維持パルスを供給する。
【００６６】
個別電極に対しては、１シーケンス内のパルス数を決め、全パルスが個別電極に印加された場合に最高輝度、個別電極に印加するパルス数を減らしていくことによりその個別電極で駆動されているセルの輝度を低下させる。
【００６７】
例えば、個別電極Ｒ１１に対しては１２７回のパルスを供給することで１２７階調の輝度を、個別電極Ｇ１１に対してはｎ階調の場合にｎ回のパルスを供給することで最高輝度を、個別電極Ｂ１１に対しては１回のパルスを供給することで最も暗い絵の場合の１階調を、個別電極Ｒ２１に対してはパルスの供給を停止させて非点灯状態とし、同様に、個別電極Ｇ２１に対しては１２７回のパルスを供給することで１２７階調の輝度を、個別電極Ｂ２１に対しては１回のパルスを供給することで１階調の輝度をそれぞれ制御することができる。
【００６８】
従って、個別電極の働きは、表示期間中に放電表示を維持することが可能な階調数に応じたパルスを印加し、非表示期間に維持パルスの印加を停止する制御を行う。なお、個別電極にパルス入力が行われた次の共通電極のパルスまで発光表示が行われ、個別電極へのパルス印加停止後は共通電極にパルスが入力されても発光が発生しない。
【００６９】
また、図１５は図１３に示す駆動回路の変形例を示すものである。
図１５に示す駆動回路は、図１３に示す駆動回路に対し、スイッチング制御部の構成が異なる。すなわち、スイッチング制御部として、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子でなる個別電極駆動スイッチ部２１ａａの他に、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子でなる一括駆動スイッチ部２１ａｂと、個別電極駆動スイッチ部２１ａａと一括駆動スイッチ部２１ａｂの各一対のＦＥＴの接続点間にそれぞれ設けられたダイオードの逆並列接続体群２１ａｃとを備えている。
【００７０】
図１６は上述した図１５に示す駆動回路による輝度階調の表示のための各電極への駆動波形の説明図を示すものである。放電表示を行うためには、維持パルスを印加した後、次回の放電表示を助けるために一定期間の電圧維持時間を必要とする。この電圧維持を行わずにパルスを切った場合、次回の放電発光が抑制される。
【００７１】
この現象を利用し、駆動回路により、個別電極に比較的幅広の維持パルスを印加する波形と比較的幅狭の短い時聞の維持パルス（消去パルス）を印加する場合の制御を行うことで階調表示を行うことができる。
【００７２】
すなわち、図１６の（ａ）に示すように、最高輝度時には個別電極（個別電極Ｇ１１の波形参照）へは幅の広いパルスが個別電極に印加する全パルスに対して与えられるが、中間輝度のセルに対してはシーケンスの途中から細幅の消去パルスが個別電極（個別電極Ｒ１１，Ｇ２１の波形参照）に与えられる。
【００７３】
このことにより、幅狭の消去パルスが印加された期間は放電表示が行われなくなる。この結果、表示輝度が低下し中闇の輝度が達成される。なお、個別電極に適切な細い幅のパルスを印加することで共通電極のパルスでは発光を発生できなくすることが可能である。
【００７４】
ここで、図１６の（ａ）に部分的に拡大して示すように、比較的幅広の維持パルスとは期間ＩとＩＩの幅を有し、また、比較的幅狭の維持パルスとは期間Ｉの幅を有する。さらに、これら期間ＩとＩＩ、比較的幅広の維持パルスと比較的幅狭の維持パルスとの間の期間ＩＩＩ、比較的幅狭の維持パルス印加後の期間ＩＶ、図１６の（ｂ）に示すように、一括駆動スイッチ部２１ａｂと個別電極駆動スイッチ部２１ａａをスイッチング制御することにより達成される。
【００７５】
例えば期間Ｉは、一括駆動スイッチ部２１ａｂのハイサイド側ＦＥＴがＯＮ、ローサイド側ＦＥＴがＯＦＦに制御され、個別電極駆動スイッチ部２１ａａのハイサイド側ＦＥＴがＯＦＦ、ローサイド側ＦＥＴがＯＦＦに制御される。また、期間ＩＩは、一括駆動スイッチ部２１ａｂのハイサイド側ＦＥＴがＯＦＦ、ローサイド側ＦＥＴがＯＦＦに制御され、個別電極駆動スイッチ部２１ａａのハイサイド側ＦＥＴがＯＮ、ローサイド側ＦＥＴがＯＦＦに制御される。さらに、期間ＩＩＩ及びＩＶは同様にして図１６の（ｂ）のように制御される。
【００７６】
次に、図１７は平面表示パネルのシステム構成図である。図１７に示すように、８×８ドットの表示ユニットを４つ組み合わせてなる表示モジュール３０を構成要素として表示部を構成し、各表示モジュール３０は列方向（走査線方向）に沿って配列されたもの同士が映像信号、制御信号を共有し、カスケード接続されてなる。
【００７７】
また、電源４０はそれぞれ表示モジュール３０毎に並列供給されることにより表示モジュール３０間で電圧降下が生じないように並列接続される。
【００７８】
図１８はカスケード接続された各表示モジュールの駆動回路に制御信号を与える信号処理回路を示す構成図である。図１８に示される信号処理回路５０は、固有のアドレス情報を記憶してなるモジュールアドレス情報記憶部５１と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御／表示制御部５２と、上記入力信号制御／表示制御部５２からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファ５３と、書き込み制御信号に基づいて上記入力信号制御／表示制御部５２により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリ５４と、上記入力信号制御／表示制御部５２により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器５５と、表示用パルス生成器５５から出力される共通電極駆動パルスをカウントするパルスカウンタ５６と、パルスカウンタ５６によりカウントされたパルス数を階調データに数値変換するためのルックアップテーブル５７と、ルックアップテーブル５７を介した階調データとメモリ５４から読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器５８と、表示用パルス生成器５５及び表示データ生成器５８の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファ５９と、上記表示用パルス生成器５５にクロックを与えるクロック生成器６０とを備えている。なお、ＤＡＴＡ（Ｒ），ＤＡＴＡ（Ｇ），ＤＡＴＡ（Ｂ）はそれぞれ８ビットでなるＲＧＢデータ、Ｖｓｙｎｃは垂直同期信号、Ｈｓｙｎｃは水平同期信号、ＤＥＮＢはデータイネーブル信号、ＤＣＬＫは同期信号を示す。
【００７９】
カスケード接続された横並びの各表示モジュール３０は、それぞれ別々の固有のモジュールアドレスがモジュールアドレス情報記憶部５１にあらかじめ付与されている。また、表示及び表示制御用の信号は隣接する表示モジュールからスルー出力されており、このスルーされたデータ信号が入力信号制御／表示制御部５２に供給される。
【００８０】
入力信号制御／表示制御部５２は、図１９に示すように、固有アドレスデータとデータ中の表示有効信号（ＤＡＴＡ、ＥＮＢ）及び垂直、水平同期信号から自表示モジュールが表示するデータのスタート位置を計算しこの位置から表示データをサンプリングしメモリ５４に保存する。
【００８１】
具体的には、まず、垂直、水平方向の自モジュール位着を固有アドレス情報により見出す。これは表示モジュールが垂直、水平方向に対してどの位置に配置されているかという情報を固有アドレスが持つことにより実現され、固有アドレスの水平方向位置、垂直方向位置は固有アドレスのそれぞれの位置情報を表示モジュールの画素数に対応する１６で乗算した数値である。
【００８２】
水平位置方向は水平同期信号入力後ＥＮＢが有効になった時点からのどっとクロックをカウントし、固有アドレスに定められた位置（カウント値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサンプリングした後、以降のデータを再びスルーする。
【００８３】
垂直方向位置に対しても水平位置情報と同様に垂直同期信号の入力で垂直方向のラインカウンタをリセットし、データの有効信号（ＥＮＢ）が入力されたラインをカウントする。このカウント値が固有アドレスに定められた位置（カウンタ値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサンプリングした後、以降のデータを再びスルーする。
【００８４】
この水平方向、垂直方向の処理を組み合わせることにより、表示モジュールが表示する表示データ中の１６×１６画素分のデータをメモリ５４に書き込むこととするこのメモリ５４は２段構成となっており、外部からの表示信号を書き込むメモリ部と表示の際に読み出しを行うメモリ部とをもつ。通常は、２つのメモリセルは書き込み、読み出しを表示の切り換え時の同期信号に合わせて交互にそれぞれの役目を交代する。
【００８５】
図１８に示す構成によれば、各表示ユニットに固有のアドレスを付与することで、表示ユニットを組み合わせた際、個々の表示ユニットの位置情報とすることができ、入力される表示データ、同期データより自己の表示モジュールの表示すべきデータを記憶し、そのデータに基づいて表示制御を行うことが可能となると共に、個々の表示モジュールの識別が可能となる。このことにより、データバスを通じて表示モジュールの固有アドレスと制御データを搬送することで指定された表示モジュールのみが制御データを受け取ることが可能となり、各モジュールの制御が固有アドレスに定められた位置（カウント値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサシプリングした後、以降のデータを再びスルーすることが可能となる。
【００８６】
この表示制御の例としては、表示データのブランキング期間（データ無効時間）に表示モジュールの固有アドレスと表示データを入力することにより、例えば各モジュール間の輝度ばらつきを個々に補正するデータをモジュールに設定することが可能になり、均一な表示とするための調整作業の簡素化やメンテナンスの容易化が可能となる。
【００８７】
図２０の（ａ）と（ｂ）は、上記パルスカウンタ５６とルックアップテーブル５７及び表示データ生成部５８により個別電極制御を行うための階調データ作成に係る階調表示処理を説明するブロック図とフローチャートである。外部より表示モジュール内に展開される映像データは各色２５６階調（１６７０万色）の場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）データともに８ビットの２進データとして入力される。このデータは、表示モジュールの階調表現とは異なるためにデータのフォーマット変換を行う必要がある。表示モジュールでの階調表現のフォーマットは維持パルスの数によって表現される。従って、入力された２進フォーマットのデータをパルス数に変換する必要がある。
【００８８】
しかし、通常、１シーケンスに入力される維持パルス数は、２５６パルスであるとは限らないため、２進映像データの大きさのみで表示データとすることはできない。このため、維持パルスを数えるパルスカウンタ５６と２進映像データの大小比較時に数値変換のためのルックアップテーブル５７を必要とする。ルックアップテーブル５７は、入力されたデータに対して一定の規則性をもった大きさのデータを出力するように構成される。
【００８９】
図２１はルックアップテーブル５７の入出力特性を示すもので、カウンタ５６から出力される維持パルスの１０ビット（１０２４）の入力に対して０〜２５５の値を昇順になるように割り当てている。その入出力特性は、維持パルス数、出力値ともに整数値であるため、とびとびの階段状のグラフとなり、このグラフの入出力曲線を変化させることで出力値に任意の維持パルス数を割り振ることが可能となる。
【００９０】
入力に対して出力を自由に変化させることが可能なルリクアップテーブル５７を用いることで、映像入力データと維持パルス数の大小関係の関連付けを行うことができ、１階調当たりの維持パルス数を制御し、表示セルの輝度の変調を行うことができる。
【００９１】
すなわち、表示データ生成部５８を、図２０の（ａ）に示すように、８ビットコンパレータ５８Ｒ、５８Ｇ，５８Ｂで構成し、例えば放電表示を伴う維持パルス印加時には、個別電極の制御データを“１”（表示パルス出力）、非表示状態とする制御を行う場合のデータを“０”（非表示状態）とすると、表示データ生成部５８は、図２０の（ｂ）に示すように、カウンタリセット（垂直同期入力に同期）に基づいて表示用パルス生成器５５から出力される共通電極駆動パルスをカウントアップした１０ビットカウンタでなるパルスカウンタ５６の出力をルックアップテーブル５７で変換した値ｆ（維持パルスカウント数）と表示映像データとの比較として、
ｆ≦表示映像データの時はデータ“１”
ｆ＞表示映像データの時はデータ“０”
を求める。
【００９２】
この比較演算は、表示モジュールのセル分繰り返され、個別電極へ与える各パルス毎に全表示データに対して行われ、図２１に示す個別電極をスイッチング制御するための制御パルス供給部に転送されることにより、次の個別電極のパルスの有無、パルス形状、電圧値などに反映される。この制御により入力映像データに応じた輝度を各セルに対して表示可能にしている。
【００９３】
従って、上記実施の形態２によれば、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示機に対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備えたので、表示セル毎に独立した電極に対して個々にスイッチング制御して階調制御することができる。
【００９４】
また、上記駆動回路は、上記個別電極に単位時間内に印加するパルスとして、比較的幅広の維持パルスと比較的幅狭の消去パルスの印加の制御に基づいて階調表示するようにしたので、消去パルスが印加された期間は放電表示を停止させることができ、階調表示を行うことができる。
【００９５】
また、上記平面表示パネルは、複数の表示パネルを行列配置して組み合わせた表示モジュールを構成要素とし、列方向に配列された表示モジュールがカスケード接続され、かつ各表示モジュールが電源に対して並列接続されてなり、各表示モジュールの駆動回路に制御信号を与える信号処理回路として、固有アドレス情報を記憶してなるアドレス情報記憶部と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御部と、上記入力信号制御部からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファと、書き込み制御信号に基づいて上記入力信号制御部により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリと、上記入力信号制御部により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器と、上記表示用パルス生成器から出力される共通電極駆動パルスをカウントするカウンタと、上記カウンタによりカウントされたパルス数を階調データに数値変換するためのルックアップテーブルと、上記ルックアップテーブルを介した階調データと上記メモリから読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器と、上記表示用パルス生成器及び上記表示データ生成器の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファとを備えたので、表示モジュールを組み合わせた際のデータ制御を行う場合に、各表示モジュールのアドレスに対応する表示データを取り込み、データに応じた個別制御が可能になる。
【００９６】
実施の形態３．
次に、この実施の形態３では、実施の形態１により説明された電極構造を有する平面表示パネルの駆動方法について説明する。この実施の形態３では、表示画素を１０×１０ｍｍ２とし、表示セルの大きさは３×９ｍｍ２、共通電極２一個別電極３間の電極ギヤツプを１００μｍとし、さらに、放電ガス（Ｎｅ−Ｘｅ（５％））５００Ｔｏｒｒを放電空間の高さ６００μｍ中に封止している。
【００９７】
図２２は図１３に示す個別電極駆動部２１の制御パルス供給部２１ｂの内部構成をさらに詳細に示している。また、図２３は平面表示パネルを駆動するための駆動シーケンスの一例を示している。本平面表示パネルは、図１２のように構成されているため、１対の共通電極駆動回路と表示セル数分の個別電極駆動回路が必要となる。
【００９８】
次に動作について説明する。通常、放電を用いた平面表示パネルでは、図２４に示すように、１対の電極、ここでは、共通電極とそれに同一面内で対向する１つの個別電極に交互に高電圧パルスを印加し、放電セルの絶縁体上に蓄積される壁電荷を用いて放電を維持させる。
【００９９】
しかし、この方法では、表示制御を行うためには、表示時に共通電極と同じ周波数の高電圧パルスを個別電極に印加しなければならず、個別電極の負荷が大きくなるために、共通電極の駆動と同程度の駆動素子が必要となる。
【０１００】
また、共通電極のみに放電用の高電圧パルスを印加した場合には、図２５に示すように、いずれかの共通電極に印加される電圧パルスで発生した放電により壁電荷が蓄積され、外部から印加する電圧を弱めるように作用する。このため、以降の電圧パルスでは各表示セル内での電圧は放電開始電圧に到達せず、つまり１回目の放電で発生した壁電位でパルスの電圧が負方向ヘクランプされ、放電開始電圧を越えなくなり、高電圧パルスを印加しているにも拘わらず放電が停止する。なお、放電開始電圧に到達した場合は、放電発光を発生するが、さらに壁電荷が蓄積され、外部の電圧を弱める方向に作用する。
【０１０１】
このような状況において、放電表示を維持するために、以下の駆動方法を採用した。まず、前述した共通電極への電圧パルス印加のみで放電が終了する現象に対して、図２３に示すように、初期化パルスとして、共通電極への印加パルスの次に、全個別電極に放電維持電圧以上の波高値を持つ電圧Ｖ３のパルス入力を行う。 本実施の形態３では、Ｖ３＝１６０Ｖとしたが、最低放電維持電圧（約１３０Ｖ）以上で、かつ放電開始電圧（約２２０Ｖ）以下の電圧であればよい。
【０１０２】
また、個別電極への印加パルスのパルス幅ｔ５は、放電遅れおよび壁電荷の蓄積時間を考慮して３μ秒以上とし、パルス幅の上限はシーケンス全体の時間配分からのみ規定され、１０μ秒とした。
【０１０３】
このようにすることで、共通電極への電圧印加で発生した放電により蓄積され、共通電極に印加される電圧を弱体化させる壁電荷を利用し、個別電極への電圧パルスで逆極性の壁電荷（共通電極に印加される電圧を補強する）を蓄積する作用を持たせることが可能となり、次回の共通電極への電圧パルス印加で確実に放電が開始するようになる。
【０１０４】
初期化パルスに対して、図２６に示すように、通常の表示では、この共通電極、個別電極への電圧パルスの組み合わせによる放電は、共通電極への印加パルスで発生するが、共通電極へのパルスで放電が発生しない状態になっている場合には、共通電極への電圧パルスでは放電が発生せず、個別電極へのパルスで放電が発生する。
【０１０５】
このような場合には、個別電極での放電により壁電荷が共通電極へのパルスを補強する方向に働くため、次の共通電極へのパルス印加の際に、開始、消去放電が確実に発生するようになる。
【０１０６】
この制御により、放電が不安定な領域に移行した表示セルを定期的に初期化可能となり、安定した表示を行うことが可能となった。表示の輝度は、ある所定期間（約１６ｍｓ）中に共通電極へ印加する電圧パルスの数により規定され、この期間を１シーケンス期間としているが、本実施の形態３では、１シーケンス当たりの共通電極への電圧パルス印加数を、初期化、放電維持を含めて７６６回とし、放電安定のための個別電極への電圧パルスの印加は、図２３に示すように、共通電極へ印加する電圧パルスと組み合わせてシーケンスの先頭でシーケンス毎に実施している。
【０１０７】
さらに、共通電極への電圧パルス印加で表示放電を発生させるためには、平面表示パネルの表示セルの放電開始電圧よりも十分高い電圧値のパルスを共通電極への印加パルスとすることで、放電開始を確実にすると共に、この放電で発生する壁電荷を十分大きくし、壁電荷により逆極性の放電開始電圧を保有するようにし、共通電極への印加パルスの立ち下げ時に消去放電と呼ばれる壁電荷のみが生成する電圧に起因する放電を発生させる。
【０１０８】
この現象により、図２７に示すように、共通電極への電圧パルス印加終了後は表示セル内には壁電荷が存在しなくなる。もしくは存在しても非常に微弱な電荷となるために、次回の共通電極への電圧パルス印加時に放電を妨げる効果を持たなくなり、放電が共通電極へ印加する電圧パルス毎に発生するようになる。
【０１０９】
以上に述べたような放電を発生させるためには、共通電極に印加する電圧パルスは高電圧となり、波高値が大きくなるため、所定時間内にパルスを立ち上げ、立ち下げするにはパルスエッジを急峻にする必要があり、急峻なエッジを持つパルスを印加する場合には、回路的な難しさおよび放電の制御が難しくなる等の問題が発生する。
【０１１０】
このために、共通電極に印加するパルスは２段構成とし、２つの電圧パルスを重畳させた複合電圧パルスの形とし、放電を開始させない１段目のパルスでＤＣ的なバイアスを印加し、２段目のパルスで放電開始電圧以上の電圧を印加することで、放電を発生させる。
【０１１１】
この方法により、表示セルに放電開始電圧が印加されてから駆動最高電圧に到達するまでの時間を短縮でき、表示セルの放電遅れ以前に電圧の印加を完了できるようになる。
【０１１２】
本実施の形態３では、図２７に示すように、第１パルスの立ち上がりから第２パルスの立ち上がりまでの期間ｔ１は、１段目のパルス発生回路のＯＮ時間と第２パルス発生回路のＯＮ時間の関係により１μ秒以上とする必要があった。
【０１１３】
また、放電セルの放電開始電圧が約２２０Ｖであることより、図２７に示すように、電圧値Ｖ２の第１パルス、電圧値Ｖ１の第２パルスともに、波高値は１６０Ｖとし、重畳後の電圧値を３２０Ｖ（Ｖ１＋Ｖ２）としている。
【０１１４】
第１パルスの波高値は、最低放電維持電圧よりも大きく放電開始電圧よりも小さい範囲から選択する必要があり、重畳された電圧パルスの最高電圧は、表示セルの絶縁層の耐電圧により制限されるために、３５０Ｖを超えないようにした。
【０１１５】
さらに、第１パルスの波高値に対して第２パルスの波高値を等しいか、もしくは第１パルスの波高値よりも大きくした方が表示に際し効率が良いこと、外部供給の電源数を減らせること、消去放電の確実な発生を保証できることより、実施の形態３では、第１パルス及び第２パルスの波高値を共に１６０Ｖ、重畳後の波高値を３２０Ｖとした。
【０１１６】
この時に印加する最高電圧パルスは、開始放電後に、表示セルに消去放電を発生させるのに十分な壁電荷を蓄積する電圧（３２０Ｖ）に設定しており、かつ図２７に示す最高電圧維持期間ｔ２を、壁電荷蓄積の遅れ時間に相当する３μ秒以上としているため、最高電圧維持期間ｔ２中に消去放電を発生させるのに十分な壁電荷が蓄積される。
【０１１７】
これは、図２８に示すように、最高電圧維持期間ｔ２が短い間は放電が成長しないために、十分な輝度が得られず３μ秒以上の領域で安定することによる。
また、図２７に示す第２パルスの立ち上がりから第１パルスの立ち下がり時間ｔ２＋ｔ３は、１０μ秒以下とした。
【０１１８】
これは、第１パルスの立ち下がりで消去放電を発生させるために、第２パルスの立ち上がりで蓄積された放電による壁電荷と共に高いエネルギー状態にある放電ガス中の空間電荷を用いて放電を発生しやすくするためである。
【０１１９】
これらの制御により、共通電極一の第１パルスの立ち下がり時に、壁電荷および空間電荷による消去放電が発生する。この消去放電の際には、共通電極、個別電極ともにＯＶに接続されることとなるために、共通電極、個別電極間の電位差はなく、壁電荷は蓄積されない。
【０１２０】
この現象により、表示セルの状態は、表示放電を行わない場合と同様な初期状態にリセットされる。この壁電荷の初期化を完全に行うために、共通電極への複合電圧パルスの立ち下がり時から次の複合電圧パルスまでの期間ｔ４を５μ秒以上とし、消去放電による壁電荷の消去を完全なものとすることで、表示セルの初期化を行っている。
【０１２１】
この複合電圧パルス間の時間は、図２９に示すように、短い時間範囲では十分な消去放電が発生しないために放電が安定せず輝度が低下し、４〜５μ秒以上の時間になるほど安定となっていることが判る。
【０１２２】
従って、共通電極に印加するパルスの形状は、つまり、図２７により規定した各時間配分は、
ｔ１＞１μ秒
３μ秒＜ｔ２≦９μ秒
ｔ３＞１μ秒
とし、さらに時間制約として
ｔ２＋ｔ３＜１０μ秒
ｔ４＞５μ秒
【０１２３】
ここで、図３０に示すように、共通電極に印加する複合電圧パルスの生成は、１段目をプッシュプルのスイッチ回路で構成し、２段目はチャージポンプ回路で供給する。
【０１２４】
この回路では、２段目の電圧パルス印加こ際しては、平面表示パネルの固有負荷容量に対して十分容量の大きなコシデンサＣｄで充放電を行うが、チャージポンプ側のスイッチ回路はスイッチ回路周辺の寄生容量を駆動するだけで良いのでメインのスイッチング素子ほどの耐電力を持つ必要が無く回路を小型化できる。
【０１２５】
また、この回路では、表示パネルの要領へ充電した電荷はメインのスイッチング素子３に並列接続されたダイオードＤ１を通してほぼ駆動コンデンサＣｄに回収されるため、電力のロスは最小限に抑えられることとなる。
【０１２６】
ここで、この回路の詳細動作について図５により説明する。
第１パルスは、スイッチング素子Ｑ３、Ｑ４の状態により出力電圧がコントロールされ、スイッチング素子Ｑ４がｏｆｆ，スイッチング素子Ｑ３がｏｎの状態で、電圧Ｖ２が電極へ印加され、スイッチング素子Ｑ３がｏｆｆ、スイッチング素子Ｑ４がｏｎで、０Ｖ接地となる。
【０１２７】
第２パルスは、スイッチング素子Ｑ１，Ｑ２の状態がコンデンサＣｄを通して電極へ印加されることとなる。
まず、スイッチング素子Ｑ１がｏｆｆ、スイッチング素子Ｑ２がｏｎ時には、コンデンサＣｄの片端は０Ｖに接地される。この状態では、コンデンサＣｄにはダイオードＤ２を通して充電され、コンデンサＣｄ両端の電位はＶ２となる。
この状態で、スイッチング素子Ｑ２をｏｆｆし・スイッチング素子Ｑ１をｏｎすると、接地されていたコンデンサＣｄの端子はＶ１電位となり、コンデンサＣｄの他端には０Ｖ（接地電位）から見ると、（Ｖ１＋Ｖ２）の電圧が発生することとなる。この電位はスイッチング素子Ｑ３を通して共通電極へ供給されることとなる。
【０１２８】
従って、共通電極へ印加する電圧波形は以下に示す手順でスイッチング素子をｏｎ／ｏｆｆすることで、図２３、図２７に示すような複合電圧波形となる。
なお、各遷移状態時の１つ目の状態は貫通電流を防ぐための中間制御とする。
【０１２９】
さらに、個々の状態間の遷移（○９、○４、○６、○８）時はプッシュプルに接続されているスイッチング素子に貫通電流が流れないように、０．５μ秒程度の期間、この状態とし、パルス期間を決定するのは、○１、○３、○５、○９の期間とする。これらの遷移期間の幅は使用しているスイッチング素子（トランジスタ、ＦＥＴ）により決定されるTurn on，Ｔurn off時間に相当する。
【０１３０】
また、この方式をとることにより、第１パルスの生成回路は、電力の回収回路を付加し、表示セル、パネルの容量負荷分への無効電力を回収する必要があるが、第２パルスのパネル容量負荷に対する充電電流分の電荷は、パルス除去時にスイッチング素子Ｑ３のボディーダイオードＤ１を通してパルス生成コンデンサヘ還元されるため、パネルの容量負荷に対する電力消費は発生しなくなるというメリットがある。そして、この表示セルの表示放電制御は、個別電極に電圧バイアスを印加することによって行った。
【０１３１】
図３１に示すように、本方式の表示セルでは、共通電極に印加される電圧パルスの波高値に依存する個別電極のＤＣバイアス値Ｖ４によって放電を継続する電圧領域と放電を停止する電圧領域が存在する特性を持つことが判っている。
【０１３２】
図３１に規定されていない放電の抑制領域の上限は、表示パネルの放電開始電圧であり、本実施の形態３の表示パネルの場合、約２２０Ｖであるため、共通電極への複合電圧パルスの波高値が低い方がマージンが得やすい。
【０１３３】
共通電極へ印加する電圧値Ｖ１，Ｖ２を１６０Ｖ（Ｖ１＋Ｖ２：３２０Ｖ）とした場合、放電抑制の制御マージンは約１００Ｖ、放電維持の制御マージンは６０Ｖと非常に大きくなっている。この特性を利用することで、表示を継続する表示セルには放電領域の電圧を、表示を消す表示セルには放電抑制領域の電圧を個別電極に印加することにより表示のｏｎ／ｏｆｆ制御が可能となる。
【０１３４】
この制御によれば、図２３に示すように、個別表示セルの表示のｏｎ，ｏｆｆや輝度変更（階調表示）は、対応する個別電極へのＤＣ電圧印加期間を調整するだけで良く、共通電極に印加する複合電圧パルスに対してどの程度マスクする放電抑制領域のＤＣ電圧（Ｖ４）印加期間を持つかという制御により、輝度変調（階調表現）が可能となる。
【０１３５】
このため、従来の気体放電パネルのように、輝度期間を複数組み合わせることにより輝度変調（階調表示）を行うのではなく、共通電極への複合電圧パルスをマスクする期間の制御により輝度変調（階調表示）を行うこととなり、個別電極への電圧パルス印加の周期は最大２回／（１シーケンス）となる。従って、数十ＫＨｚを超える周波数で駆動される共通電極とは異なり、耐電力の小さな回路を使用可能となり、集積化された駆動回路の使用が可能となった。
【０１３６】
ここで、輝度変調（階調表示）は外部から入力される表示データによって行われるが、本実施の形態３の如く、表示を２５６段階の輝度表示で行うものとすると、〜７７０回の共通電極に印加するパルスを相重複する２５６通りの期間に分割し、入力されるデータにより分割された期間を選択し、表示データに対応する個別電極を通して放電抑制電圧を印加する。この動作により、入力された表示データに応じた輝度を持つ表示を行うことが可能となる。
【０１３７】
階調間の輝度差は、階調表示の際に共通電極に印加される発光に寄与する（個別電極に放電抑制電圧が印加されていない）複合電圧パルスの数で生じるために、個別電極に放電維持電圧を印加した期間中の共通電極へ印加する複合電圧パルス数を、階調間、表示セル間で調整することにより、表示入力データに応じたさまざまな階調特性を持たせることが可能となる。
【０１３８】
この実施の形態３では、１階調に３複合電圧パルスを割り当てることで、入力データ表示輝度に直線的な相関を持たせ、輝度変調（階調表示）のため、個別電極の制御は、前述したように、個別電極の駆動周波数を下げるためにシーケンス先頭から所定輝度が得られる期聞を表示期間とし、それ以降のシーケンス後半部を表示抑制期間とすることで、表示のために駆動される個別電極の周波数はシーケンス（フレーム）周波数と同一とし、非常に低い周波数で駆動制御可能とした。
【０１３９】
例えば全表示複合電圧パルス数が７６５の場合、シーケンス先頭の共通電極への印加パルスから順に数えて、階調と放電領域駈印加パルス及び放電抑制領域電圧印加パルスを次のようにする。
【０１４０】
【０１４１】
このように、階調数に応じて共通電極へ印加される複合電圧パルス数だけの個別電極への放電抑制領域ＤＣ電圧のバイアス領域を設けることにより、個別セルの輝度制御が可能となる。
【０１４２】
また、この個別電極への電圧印加の立ち下げ、立ち下げは、図２３に示すように、共通電極へ印加する複合電圧パルス間に行うものとした。これは、共通電極へ印加される複合電圧パルスによって発生する放電現象は１複合電圧パルスで完結されるため、放電の制御を複合電圧パルス中で行った場合、複合電圧パルスで発生する放電が完結しないままに終了するためである。
【０１４３】
この立ち上げ、立ち下げの複合電圧パルスとの間隔は表示セル内で発生する放電の時間特性に影響されるが、本実施の形態３の場合、消去放電は約５μ秒程度で収斂するため、個別電極への電圧印加制御は、この後行うものとし、立ち上げ、立ち下げの際の複合電圧パルスとの時間は、ｔ５＞５μ秒、ｔ６＞０．５μ秒が必要であった。
【０１４４】
また、個別電極への電圧印加制御が共通電極への複合電圧パルスの立ち上げと同期した場合、第１パルスの立ち上げで放電の発生する可能性があり、制御時間配分中、十分な時間を与える必要がある。
【０１４５】
本実施の形態３では、以上の共通電極への電圧パルス数、時間定義により、共通電極への印加パルスを
ｔ１：２μ秒
ｔ２：５μ秒
ｔ３：２μ秒
ｔ４：１１μ秒（ただし初期化シーケンス時２５μ秒）
ｔ５：６μ秒（初期化シーケンス時個別電極への電圧パルス立ち上がりま
で１０μ秒）
ｔ６：５μ秒（初期化シーケンス時個別電極への電圧パルス立ち下がりま
で５μ秒）
とし、共通電極への複合電圧パルスの平均周波数を約４６ＫＨｚとした。
また、これらの階調表現を行うために、個別電極の制御は以下のように行っている。
【０１４６】
図２０に示す階調表示制御ブロック図及び図３２に示すパルスのタイミング図に示すように、入力された映像データは、表示に必要な画素分だけ画像メモリに保存され、表示シーケンス中に読み出される。画像メモリの内容は、表示セルの位置情報に応じた個別電極を駆動するドライバ回路の個々の出力制御部分へ転送される。
【０１４７】
この映像データの転送は以下の工程によって行われる。
１）．画像メモリに格納された映像データは駆動ドライバの出力先の画素位置に対応した順番でメモリから読み出される。
２）．読み出されたデータは共通電極に印加された電圧印加パルス数をカウントした値をＬＵＴで変換した比較データと比較され、映像データが比較データと等しいか大きい場合、映像データを“Ｌ”データ、映像データが小さくなった場合は、“Ｈ”データとなる。
３）．２）項の２値化された映像データを個別電極の駆動ＩＣへ転送する。
【０１４８】
この繰り返しを共通電極へ電圧パルスを印加するのに先立ってパルス毎に行う。駆動ＩＣに転送された２値化ヂータは、ラッチ信号によって出力され、次回のラッチ信号まで状態を保持される。また、このラッチ信号のタイミングで個別電極への電圧印加のタイミングを制御する。
【０１４９】
ここで、２値化されて設定された映像データにしたがって個別電極の駆動ＩＣは出力電圧値を決定し、映像データが“Ｌ”に設定された出力は放電維持領域の電圧を出力し、映像データが“Ｈ”に設定された出力は放電抑制領域の電圧を出力する。
【０１５０】
図２３に波形例を示しているように、この時のＬＵＴの内容は、前述したシーケンス先頭からの共通電極への複合電圧パルス数から変換された値に変換され、映像データと比較され２値化されているため、映像データが２５５の時（最大輝度時）は１シーケンス全体で放電維持領域の出力、映像データが０の時は１シーケンス中全て放電抑制領域の電圧出力となる。
【０１５１】
本実施の形態３では、放電維持電圧領域の出力としてＯＶを印加、放電抑制領域の電圧として１６０Ｖを印加した。
【０１５２】
この制御により、共通電極に印加するパルス毎に映像データと共通電極印加パルスの数とが常に比較され、放電の維持・抑制の期間が決定さる。この結果、１シーケンス中の表示輝度が共通電極への電圧パルス単位で可変可能であり、放電の維持領域が時闇的に連続になることで、シーケンス間の輝度情報が相関しあうという現象が発生しなくなる。また、個別電極のスイッチングは最大初期化時と表示制御時の２回となり、スイッチング負荷が小さくなるため、ＰＤＰ用のドライバＩＣを流用することが可能となりコスト、実装、信頼性面で大きく寄与している。
【０１５３】
実施の形態４．
上述した実施の形態３では、表示セル初期化のための複合電圧パルスをシーケンス（表示フレーム）毎に挿入したが、この初期化シーケンスは放電発光を伴うために暗室コントラストを低下させる原因となるため、初期化は複数フレームで１回の割合で挿入しても良く、この場合は表示の安定性を損なわず高暗コントラストの表示が可能となる。
【０１５４】
実施の形態５．
また、実施の形態３では、個別電極の波高値としてＯＶ〜（放電抑制電圧）間のスイッチ動作で放電を制御していたが、個別電極の表示制御時の電圧は表示時ＯＶである必要はなく、出来る限り放電領域内の高い電圧に設定することで制御のためのスイッチングに要する電圧が低下し、低電圧の駆動回路が使用可能となる。例えば共通電極に印加する複合電圧の第１パルス、第２パルスの電圧波高値を１６０Ｖとした場合、個別電極への電圧は、表示の場合５０Ｖ印加、非表示の場合１００Ｖ印加で制御可能となる。
【０１５５】
この場合は、実施の形態３の動作に対して約１／３分の耐圧を持つ駆動回路で動作可能となり、信頼性、コストで有利となる。
【０１５６】
実施の形態６．
また、実施の形態３では、初期化シーケンスの際、共通電極への複合電圧パルスに引き続き全個別電極へのパルス印加を行ったが、表示セルの安定化のためには、個別電極へのパルス印加後に共通電極への複合電圧パルス印加としても良い。この際、初期化の複合電圧パルスは表示放電の１回目のパルスとカウントしても良いため、別途初期化シーケンスを挿入した場合よりもコントラストは得やすくなる。
【０１５７】
実施の形態７．
実施の形態３では、階調表示のために放電抑制期間を入力データに対してリニアとしたが、前述したようにリニアに割り振る必要はなく、ＴＶ信号等の映像信号規格に対応したγ値に合わせて輝度変調を行ってもよい。例えば、入力データ（２５６階調表示の場合）に対して共通電極へのパルス数を７６５とした場合、
複合電圧パルス数（放電領壇のバイアス）
＝ＩＮＴ（７６５×（入力データ／２５５）１／γ）
で示す計算式で計算される複合電圧パルス数（複合電圧パルスが有効な期間）分だけ個別電極を放電領域に保持し、（７６５−（複合電圧パルス数））数の期間は放電抑制領域の電圧とする。
【０１５８】
このようにすることで、外部にて表示デバイス対応の逆γ変換を行う必要が無くなり、高品位な表示が複雑な計算処理を行わずに可能となる。
【０１５９】
また、共通電極へ１シーケンス中に印加するパルス数は７６５とする必要はなく、最低表示に必要とする階調数以上であればよく、放電特性により制限される複合電圧パルスの最高周波数以下の数であれば、上述した計算式のうち７６５を置き換えれば階調制御の期聞が計算される。この計算値をＬＵＴとすることで任意の階調表示が可能となる。
【０１６０】
さらに、実施の形態３では、階調表示のための１シーケンスにおける表示期間を先に設け、非表示期間を後にしたが、この順序は逆でもよい。
【０１６１】
以上のように、上述した実施の形態３〜７で説明した平面表示パネルの駆動方法によれば、共通電極で発生させる放電は１つの複合電圧パルスで放電の開始と消去放電による表示セルの初期化が行われるため、表示動作を行わせるための動作マージンが大きく、さらに、一定間隔で全個別電極に表示初期化パルスを挿入することで共通電極を駆動することによる放電が不安定になった場合でも表示を安定に維持できる機能を持つため非常に安定な表示が可能である。
【０１６２】
また、共通電極に放電の維持機能を持たせ、全表示セルを一括で駆動でき、表示の制御はより低い周波数で個別電極を駆動することで行うことが可能であるため、回路構成が簡単になり、つまり電力の大きな回路は共通電極駆動に集中でき、個別電極駆動はより低電圧、低消費電力の回路で構成できることになり、安価であり、信頼性の高い平面表示パネルを製造できる。
【０１６３】
さらに、階調表示が１シーケンス中で連続的な期間の設定で可能なことより、階調性のある高品位な表示が可能な平面表示パネルを得ることができる。
【０１６４】
【発明の効果】
以上のように、この発明に係る平面表示パネルの制御装置及びその駆動方法によれば、１表示セル毎に個別駆動が可能な平面表示パネルの表示セル毎に独立した個別電極に対し個々にスイッチング制御して階調制御することができる。
【０１６５】
また、１表示セル毎の個別駆動が可能である電極構造、パネル構造を持つ表示パネルに対して、表示セル個々が持つ放電特性、特に、放電開始電圧と最小放電維持電圧の差によらず放電の維持制御を可能とし、十分大きな放電制御のマージンを得ること、さらに放電安定化のための動作を一定期間毎に挿入することにより安定した放電維持を可能とすることができる。
【０１６６】
さらに、１シーケンス内での連続した時間範囲で放電制御を行うことにより表示輝度が１つのまとまった期間で表現できるようにすることで映像表示に適した階調表示を可能とすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る平面表示パネルの全体を示す概略構成図である。
【図２】 この発明の実施の形態１に係る表示パネルを構成する第１の透明基板としてのフロントガラス基板上の構成を示す部分斜視図である。
【図３】 この発明の実施の形態１に係る表示パネルを構成する第２の基板としてのバックガラス基板上の構成を示す部分斜視図である。
【図４】 図３のａ−ａ’線断面図である。
【図５】 バックガラス基板上の排気溝を示す構造図である。
【図６】 リードピン６と電極取り出し用スルーホール１３の形状を説明する説明図である。
【図７】 フロントガラス基板１のリードピン６の融着部付近に設けられる封着用ガード１５の説明図である。
【図８】 フロントガラス基板１の製造工程図である。
【図９】 図８に続く製造工程図である。
【図１０】 バックガラス基板１０の製造工程図である。
【図１１】 フロントガラス基板１とバックガラス基板１０を嵌め合わせて表示パネルを組み立て封止する最終工程図である。
【図１２】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、各表示セルを放電管として表した表示パネルの等価回路図である。
【図１３】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、駆動回路のブロック構成図である。
【図１４】 、図１３の駆動回路による輝度階調の表示のための各電極への駆動波形図である。
【図１５】 図１３の変形例を示す駆動回路のブロック構成図である。
【図１６】 図１４の駆動回路による輝度階調の表示のための各電極への駆動波形図とその説明図である。
【図１７】 この発明の実施の形態２に係る平面表示パネルのシステム構成図である。
【図１８】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、図１７においてカスケード接続された各表示モジュールの駆動回路に制御信号を与える信号処理回路を示す構成図である。
【図１９】 図１８に示す信号処理回路の動作を説明する波形図である。
【図２０】 図１８に示すパルスカウンタ５６とルックアップテーブル５７及び表示データ生成部５８により個別電極制御を行うための階調データ作成に係る階調表示処理を説明するブロック図とフローチャートである。
【図２１】 図１８に示すルックアップテーブル５７の入出力特性図である。
【図２２】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する個別電極駆動部のブロック図である。
【図２３】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する駆動シーケンス図である。
【図２４】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示パネルの動作説明図である。
【図２５】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示パネルの動作説明図である。
【図２６】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの初期化動作説明図である。
【図２７】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する放電動作説明図である。
【図２８】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図２９】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図３０】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明するパルス発生回路を示す回路図である。
【図３１】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図３２】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する階調表示制御のタイミング図である。
【発明の属する技術分野】
この発明は、文字、図形、映像等を表示する平面型の表示パネルでなる平面表示パネルの制御装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
従来、放電し得るガス媒体を挟んで併設された複数の線状電極をマトリクス状に配設し、選択された両電極間に電圧を印加することにより、両電極の交点でガス放電させるようにした平面表示パネルとして、例えば日本国特開平３−１６０４８８号公報、特開平２−９０１９２号公報及び実開平３−９４７５１号公報に示すものがある。
【０００３】
しかしながら、上述した従来例に係る平面表示パネルは、透光性を有する２枚の絶縁基板を貼り合わせて空間を作り、空間内にマトリクス状の放電用電極を形成するように各基板に電極をそれぞれ設けて空間を隔てて対向配置させると共に、各電極毎に放電空間を区画するための隔壁を設ける構造となっているため、マトリクス状に対向配置した電極を選択することで表示制御を行うようになっていて、各表示セル毎に独立して表示制御することができなかった。また、上述した構造により表示パネルの平面厚さが厚くならざるを得なかった。
【０００４】
また、従来、気体放電を利用して表示を行う平面型のパネルとして、１９８３年１１月発行、大脇、吉田著の「プラズマディスプレイ」に記載されているものがある。このパネルは、放電空間を挟んでマトリックス状に対向するガラス等の絶縁体で被覆された櫛形電極を配置することにより構成され、また、行もしくは列をなす表示セルは、単一の櫛形電極により一括して駆動される。
【０００５】
また、表示制御は、行列をなす櫛形電極を用いて走査側の櫛形電極を順次駆動し、選択された櫛形電極とマトリクス対向する電極間にある表示セルに微少放電を発生させる書き込み動作とその書き込み動作により微少放電が発生した表示セルのみを選択的にしかも表示画面全体を発光させる維持動作、画面全体の表示セルの電気的な状態を揃えるための全面書き込み、全面消去動作という３つの動作によって行われている。
【０００６】
さらに、映像表示を行うためには表示セルごとの輝度制御を行う必要があるが、制御、表示電極が多くの表示セルを同時に受け持っており、表示セルが２値動作（発光・非発光の２つの状態しか取り得ない）の特性を持つ関係上、特殊な方法を用いなければ階調表示ができず、例えば日本国特開平６−１８６９２７号公報に記載されるような駆動方式を採っている。
【０００７】
これは、表示期間を輝度表現のために維持期間の異なる（維持期聞の輝度の異なる）複数期間に分割し、それぞれの期間において、表示データの書き込み、維持動作を行うことによりそれぞれの期間での輝度を組み合わせて階調表示を行う方式である。
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来のパネルの駆動方法は、対向したマトリクス電極を制御し表示放電を行うために、それぞれの電極は１００以上の複数表示セルを一括制御することとなり、表示を行うためには、マトリクス配列した電極群を用い走査電極を順次走査することによる書き込み工程、マトリクス電極群に交互に維持電圧パルス印加し書き込みが行われた表示セルのみを発光表示させる維持工程、表示セル、非表示セルの電気的な状態を均一にするための全面放電、全面消去工程を時間的に順次行う必要がある。
【０００９】
また、このようなシーケンス制御を行うためには、表示セル個々の放電開始電圧値、放電を維持するための最小の電圧値、書き込み放電を発生させるための書き込み電圧値等製造工程中で大きな個体差の発生し得る放電セルの特性に大きく依存する制御を行わざるを得ず、特に、放電維持の為の電圧は、高電圧側では放電開始電圧に、低電圧側は最小維持電圧によって制限されるために、１０〜２０Ｖ程度の幅しか無いことが多い。
【００１０】
以上の理由により、表示を安定的に行うための制御マージンを大きく取れず、表示維持の電圧、書き込みのための電圧、放電開始のための電圧等を表示パネル個々に調整する必要があり、動作を続けることによりこれらの電圧値が変動すると再調整の必要があった。また、複雑に絡み合った表示セルの特性が１枚の表示パネルにおいても大きく変動することにより製品歩留まりの低下という問題があった。
【００１１】
さらに、上述したように従来の気体放電パネルの階調制御方式では、データの書き込み、表示維持という少なくとも２つの動作を階調表現できる組み合わせ回数行うこと、さらに、書き込み動作には少なくとも１〜２ｍ秒必要であるため、表示の維持期間は書き込み期間を挟み込んで不連続となる。
【００１２】
階調表現としては、１シーケンス（約１６ｍｓ：フレーム周波数６０Ｈｚ）で終了するように制御が行われるが、１シーケンス内では時間的に連続的な輝度制御が不可能なために、表示の階調表現（パネル駆動による設計的な階調表現）と人間の目による輝度変化の知覚に対する不整合が生じる。このため、擬似輪郭と呼ばれる階調の不連続点が知覚され、映像表示の品質が大きく低下するという問題も含んでいた。
【００１３】
この発明は上述した点に鑑みてなられたもので、１表示セル毎に個別駆動が可能な平面表示パネルの表示セル毎に独立した個別電極に対し個々にスイッチング制御して階調制御することができる平面表示パネルの制御装置を得ることを目的とする。
【００１４】
また、１表示セル毎の個別駆動が可能である電極構造、パネル構造を持つ表示パネルに対して、表示セル個々が持つ放電特性、特に、放電開始電圧と最小放電維持電圧の差によらず放電の維持制御を可能とし、十分大きな放電制御のマージンを得ること、さらに放電安定化のための動作を一定期間毎に挿入することにより安定した放電維持を可能とすることができる平面表示パネルの駆動方法を得ることを目的とする。
【００１５】
さらに、１シーケンス内での連続した時間範囲で放電制御を行うことにより表示輝度が１つのまとまった期間で表現できるようにすることで映像表示に適した階調表示を可能とすることができる平面表示パネルの駆動方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る平面表示パネルの制御装置は、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示パネルに対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備えることで、表示セル毎に独立した電極に対して個々にスイッチング制御して階調制御することができるものである。
【００１７】
また、上記駆動回路は、上記個別電極に単位時間内に印加するパルスとして、放電表示を行うために電圧維持するための維持パルスとこの維持パルスに対しパルス幅が幅狭の放電発光を抑制するための消去パルスの印加の制御に基づいて階調表示することで、消去パルスが印加された期間は放電表示を停止させることができ、階調表示を行うことができるものである。
【００１８】
また、上記平面表示パネルは、複数の表示パネルを行列配置して組み合わせた表示モジュールを構成要素とし、列方向に配列された表示モジュールがカスケード接続され、かつ各表示モジュールが電源に対して並列接続されてなり、各表示モジュールの駆動回路に制御信号を与える信号処理回路として、固有アドレス情報を記憶してなるアドレス情報記憶部と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御部と、上記入力信号制御部からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファと、書き込み制御信号に基づいて上記入力信号制御部により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリと、上記入力信号制御部により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器と、上記表示用パルス生成器から出力される共通電極駆動パルスをカウントするカウンタと、上記カウンタによりカウントされたパルス数を階調データに数値変換するためのルックアップテーブルと、上記ルックアップテーブルを介した階調データと上記メモリから読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器と、上記表示用パルス生成器及び上記表示データ生成器の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファとを備えることで、表示モジュールを組み合わせた際のデータ制御を行う場合に、各表示モジュールのアドレスに対応する表示データを取り込み、データに応じた個別制御が可能にする。
【００１９】
また、この発明に係る平面表示パネルの駆動方法は、複数のセルのそれぞれに共通に駆動される共通電極及び個別に駆動される個別電極を並設し、上記共通電極に電圧パルスを印加して上記共通電極及び上記個別電極上に設けられた誘電体層上に放電による発光を生起させる平面表示パネルに対し、上記個別電極に電圧パルスを印加して上記誘電体層上に蓄積された壁電荷の極性を反転させるステップと、その後に、上記共通電極に電圧パルスが印加して上記極性の反転による壁電荷の電界が加わるようにするステップとを有することで、共通電極で発生させる放電は、１つのパルスで放電の開始と消去放電による表示セルの初期化が行われるため、表示動作を行わせるための動作マージンが大きく、さらに一定間隔で全個別電極に表示初期化パルスを挿入することで共通電極を駆動することによる放電が不安定になった場合でも表示を安定に維持できる機能を持つため非常に安定な表示が可能とする。
【００２０】
また、上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、１又は複数のシーケンス毎に上記個別電極に上記電圧パルスを印加することを特徴とするものである。
また、上記共通電極に印加される電圧パルスは、その電圧パルスの立ち上がり時に上記極性の反転による壁電荷の電界が加わって放電を開始させ、その電圧パルスの立ち下がり時にその放電による壁電荷によって消去放電を起こさせるようにすることを特徴とするものである。
【００２１】
また、上記共通電極に印加される電圧パルスは、放電開始電圧以下の第１の電圧パルスと、この第１の電圧パルス期間内に重畳される第２の電圧パルスとでなり、放電開始電圧以上の電圧値を有する複合電圧パルスであることを特徴とするものである。
【００２２】
また、上記第１の電圧パルスの立ち下がり時に上記壁電荷によって消去放電を起こさせることを特徴とするものである。
また、上記共通電極への複合電圧パルスにより消去放電を起こさせた後、上記個別電極に電圧パルスを印加して放電を停止させるステップを有することを特徴とするものである。
【００２３】
また、上記共通電極に電圧パルスを印加して放電を生じさせた際に、放電を維持すべき表示セルの個別電極に対しては放電維持領域における電圧を印加すると共に、放電を停止すべき表示セルの個別電極に対しては放電抑制領域における電圧を印加することで、共通電極に放電の維持機能を持たせ、全表示セルを一括で駆動でき、表示の制御はより低い周波数で個別電極を駆動することで行うことが可能であるため、回路構成が簡単になり、つまり電力の大きな回路は共通電極駆動に集中でき、個別電極駆動はより低電圧、低消費電力の回路で構成できることになり、安価であり、信頼性の高い平面表示パネルの製造を可能にする。
【００２４】
また、上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、そのシーケンスの１部の電圧パルス数に対応して放電を維持する放電維持謹領域の電圧を個別電極に印加して表示維持期間とし、その１シーケンスの他の部分の電圧パルス数に対応して放電を停止させる放電抑制領域の電圧を個別電極に印加して表示抑制期間として、階調表示を行うことで、階調表示が１シーケンス中で連続的な期間の設定で可能になることより、階調性のある高品位な表示が可能となり、映像表示に適した階調表示を可能にする。
【００２５】
また、上記１シーケンスの前半部分を表示維持期間とし、その後半部分を表示抑制期間とすることを特徴とするものである。
【００２６】
さらに、上記１シーケンスとして上記共通電極に印加する一定の電圧パルス数は、階調数以上であって、１階調につき複数の電圧パルス数を割り当てたことを特徴とするものである。
【００２７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係る平面表示パネルの全体を示す概略構成図である。
図１に示すように、本実施の形態に係る平面表示パネルとしてのカラーフラットパネルは、表示部と駆動部が一体となった取り扱いが容易な表示パネルで、６４ドットの表示パネルＡが４枚で成る２５６ドット表示ユニットを基準とし、各表示パネルの裏面側には端子変換基板Ｂ及び個別電極駆動回路Ｃが設けられ、これら４枚の表示パネルＡに対しパルス回路／信号処理回路Ｄが設けられる。
【００２８】
図２と図３は上記表示パネルを構成する第１の透明基板としてのフロントガラス基板と第２の基板としてのバックガラス基板上の構成を示すそれぞれ部分斜視図であり、さらに、図４は図３のａ−ａ’線断面図、図５はバックガラス基板上の排気溝を示す構造図である。
【００２９】
図２の（ａ）に示すように、フロントガラス基板１上には、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動するための共通電極２と、表示画面を構成する表示セル１セル毎に個別駆動するための個別電極３との一対の電極が複数併設されて電極群を構成している。
【００３０】
また、これら一対の電極を被覆して成る誘電体層４及び保護膜層５が設けられており、表示画面を構成する表示セル間の位置に対応する個別電極３の上には、電極取り出し用のリードピン６が立設されている。なお、３ｂは個別電極３の母電極３ａ及び共通電極２に接続されている透明電極である。
【００３１】
また、図２の（ｂ）に示すように、フロントガラス基板１上には、個別電極３のリードピン６と同様に、表示セル間の位置に対応する共通電極２の上に電極取り出し用のリードピン７が立設されており、これらリードピン６と７は、上記共通電極２及び上記個別電極３の母電極材料と同じ金属材料を主成分とするペーストまたはロウ材により上記共通電極２及び上記個別電極３の母電極に融着している。なお、共通電極のリードピンの取り出し部付近を示す図２の（ｂ）において、破線部分は誘電体層４下の電極パターンを示す。
【００３２】
一方、図３及び図４に示すように、上記フロントガラス基板１上に設けられた上記共通電極２及び個別電極３が対向するバックガラス基板１０の対応部分には、矩形でなり所望の深さを有する凹部１１がそれぞれ刻設されて各表示セルの放電空聞を形成しており、該凹部１１の底面には白色ガラスまたは金属でなる反射層（図示せず）を介して赤、緑、青の蛍光体層１２ａ，１２ｂ，１２ｃが塗布されている。また、このバックガラス基板１０には、上記リードピン６及び７と対向する位置に上記リードピン６及び７を表示画面の背面側に引き出すための電極取り出し用スルーホール１３が刻設されている。
【００３３】
また、上記凹部１１の深さＴは、放電に関与する１表示セル内の共通電極と個別電極との間隙ｔが通常１００μｍであるのに対し、３倍以上の３００〜６００μｍ程刻設され、放電空間の厚みを厚くして輝度を上げるようにしている。
【００３４】
さらに、図５に示すように、バックガラス基板１０に刻設された凹部１１によって形成される各表示セルの放電空間の間には排気溝１４が設けられ、バックガラス基板に形成される後述する排気用スルーホールと連通されていて、真空空排気時の不純ガスの経路を確保できるようにしている。
【００３５】
上記の如く構成されたフロントガラス基板１とバックガラス基板１０は、フロントガラス基板１上に立設したリードピンをバックガラス基板１０のスルーホールを経て外部に延出させるべく嵌め合わせ表示パネルを組み立てて封止するが、このとき、図６に示すように、リードピン６を、電極に融着される下端部６ａを細長い先端部６ｂより大径にし、電極取り出し用スルーホール１３を、上記リードピン６の下端部６ａが嵌挿される大径部１３ａと、上記リードピン６の先端部６ｂが延出される小径部１３ｂとの２段でなる段差形状とすることにより、リードピン６の位置合わせとフロントガラス基板１とバックガラス基板１０の無用なギャップの発生を防ぐようにしている。なお、ピンリード７も同様な形状でなる。
【００３６】
また、図７に示すように、上記フロントガラス基板１のリードピン６の融着部付近に、上記フロントガラス基板１とバックガラス基板１０の封止時に封止材の表示セルヘの流入を防止する封着用ガード１５を設けることにより、封止材の放電セルヘの流入を防止できるようにすることができる。
【００３７】
次に、上記の如く構成を有する平面表示パネルの製造方法について説明する。図８ないし図１１は平面表示パネルの製造工程図を示し、図８と図９はフロントガラス基板１の製造工程図、図１０はバックガラス基板１０の製造工程図、図１１はフロントガラス基板１とバックガラス基板１０を嵌め合わせて表示パネルを組み立て封止する最終工程図である。
【００３８】
フロントガラス基板１部の製造工程を図８及び図９を参照して説明する。
まず、図８の（ａ）に示すように、全面に個別電極の透明電極部が設けられたフロントガラス基板１に対し、エッチングエ程を経て透明電極のパターニングを行い図８の（ｂ）に示す如く透明電極パターンを形成する。
その後、図８の（ｃ）に示す如くスクリーン印刷法により共通電極２及び個別電極３の母電極を形成する。
【００３９】
さらに、続く図９の（ｄ）に示すように、共通電極２及び個別電極３上に、スクリーン印刷法により共通電極２及び個別電極３の電極取り出し用窓が設けられた絶縁体で成る誘電体層４を被覆する。
その後、図９の（ｅ）に示す如く、電極取り出し用窓を介して共通電極及び個別電極上にリードピン６及び７を立設し、その後、さらに真空蒸着法により保護膜５を形成する。
【００４０】
また、バックガラス基板１０部の製造工程を図１０を参照して説明する。
まず、図１０の（ａ）に示すバックガラス基板１０に対し、図１０の（ｂ）に示すように、サンドブラストにより、該ガラス基板上に表示画面を構成する各表示セルの放電空間を形成するための凹部１１と、上記共運電極２及び上記個別電極３上に立設されるリードピン６及び７を表示画面の背面側に引き出す電極取り出し用スルーホール１３ａ及び１３ｂと上記排気溝１４に連通する排気用スルーホール１５を刻設する。
【００４１】
そして、図１０の（ｃ）に示すように、スクリーン印刷法を利用して表示セルを形成する各凹部１１の底面に白色ガラスまたは金属でなる反射層（図示せず）を介して赤、緑、青の蛍光体層１２ａ，１２ｂ，１２ｃを形成する。
【００４２】
次に、このようにして構成されたフロントガラス基板１部とバックガラス基板１０部は、図１１の（ａ）に示すように、フロントガラス基板１のリードピン６及び７をバックガラス基板１０のスルーホール１３を経て外部に延出させるべく嵌合させてパネルを組み立て、組み立てられたこれら基板は、図１１の（ｂ）に示すように、フリットガラスが塗布されて封着されて封止層１６が形成され表示パネルが形成される。なお、１７は排気用ガラス管である。
【００４３】
従って、上記実施の形態１によれば、第１の透明基板と、この第１の透明基板上に設けられた一対の電極と、上記一対の電極と対向する部分に凹部が設けられて表示セルの放電空聞を形成する第２の基板とを備えたので、表示パネルの１表示セル毎に個別駆動が可能であり、かっ平面厚さを薄くすることができる放電空間の構造を有する平面表示パネルを得ることができる。
【００４４】
また、上記第１の透明基板上に設けられた一対の電極は、上記第１の透明基板上に複数併設されて電極群を構成したので、複数の放電セルの電極構成を容易に形成することができる。
【００４５】
また、上記凹部は、矩形でなり所望の深さを有することにより、放電空間を区画するための隔壁を設けることなしに、かつ電極形成に関係なく放電空間を直接形成して、表示パネルの平面厚さを薄くすることができる。
【００４６】
また、上記凹部は、３００〜６００μｍの範囲の深さを有することにより、放電空間の厚みを厚くして輝度を上げることができる。
【００４７】
また、上記第１の透明基板上に設けられて上記一対の電極を被覆する誘電体層を設けたので、外部への電荷の拡散を防いで電荷を放電セル内に閉じ込めることができる。
【００４８】
また、上記第２の基板の上記凹部の底面に蛍光体層を設けたことにより、カラー表示を容易に行うことができ、均一な輝度を得て映像の均一性を得ることができる。
【００４９】
また、上記第２の基板の上記凹部の底面と上記蛍光体層との間に反射層を設けたことにより、蛍光体の発光を前面に出すことができる。
【００５０】
また、上記一対の電極は、上記第１の透明基板上に設けられて表示画面を構成する全表示セルを一括または任意の複数の表示セルを部分的に同時駆動する共通電極と、上記第１の透明基板上に設けられて表示画面を構成する表示セル１セル毎に個別駆動する個別電極とを有することにより、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルが得られる。
【００５１】
また、上記第２の基板に形成される凹部の深さは、放電に関与する１表示セル内の共通電極と個別電極との間隙の３倍以上とすることにより、放電空間の厚みを厚くして輝度を上げることができる。
【００５２】
また、上記第２の基板に形成される各表示セル間に排気溝を設けると共に、上記第２の基板に上記排気溝と連通される排気用スルーホールを設けることにより、真空排気時の不純ガスの経路を確保できる。
【００５３】
また、上記第１の透明基板上の表示画面を構成する表示セル間の位置に設けられる上記共通電極及び上記個別電極上にリードピンを立設すると共に、上記第２の基板の上記リードピンと対向する位置に上記リードピンを表示画面の背面側に引き出す電極取り出し用スルーホールを設けたので、電極を表示画面の背面側に容易に引き出すことができる。
【００５４】
また、上記リードピンは、上記共通電極及び上記個別電極の母電極材料と同じ金属材料を主成分とするペーストまたはロウ材により上記共通電極及び上記個別電極の母電極に融着したので、リードピンを電極上に強固に形成することができる。
【００５５】
また、上記リードピンは、電極に融着される大径の下端部を有し、上記電極取り出し用スルーホールは、上記リードピンの下端部が嵌捧される大径部と、上記リードピンの先端部が延出される小径部とでなる段差形状を有することにより、リードピンの位置合わせを容易に行うことができると共に第１と第２のガラス基板の無用なギャップの発生を防止することができる。
【００５６】
また、上記リードピンの融着部付近に、上記第１と第２の基板の封止時に封着用ガードを設けることにより、封止材の表示セルヘの流入を防止することができる。
【００５７】
また、この実施の形態１によれば、第１の透明基板上に個別電極の透明電極をパターニングする工程と、該透明電極が形成された第１の透明基板上に個別電極と共通電極の母電極を形成する工程と、上記第１の透明基板の個別電極と共通電極を被覆する誘電体層を形成する工程と、上記誘電体層の電極取り出し窓を介して上記個別電極と上記共通電極上にリードピンを立設するピン組み立て工程と、ピン組み立て工程を経た第１の透明基板上に保護膜を形成する工程とを有すると共に、上記第２の基板上に表示画面を構成する各表示セルの放電空間を形成するための凹部と上記共通電極及び上記個別電極上に立設されるリードピンを表示画面の背面側に引き出す電極取り出し用スルーホール及び排気用スルーホールを刻設する工程と、上記表示セルを形成する各凹部の底面に蛍光体層を形成する工程とを有し、かつこれら工程を経た第１の透明基板のリードピンを第２の基板のスルーホールを経て外部に延出させるべく第１と第２の基板を畝合させてパネルを組み立てる工程と、組み立てられた第１と第２の基板を封着する工程とを有することにより、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルを容易に製造することができる。
【００５８】
実施の形態２．
上記実施の形態１によれば、フロントガラス基板１とバックガラス基板１０は、フロントガラス基板１のリードピン６及び７をバックガラス基板１０のスルーホール１３を経て外部に延出させるべく族合させてパネルを組み立て、組み立てられたこれら基板は、フリットガラスが塗布されて封着され封止層１６が形成され表示パネルが形成されて、表示パネルの１表示セル毎に個別駆動が可能であり、かつ平面厚さを薄くすることができる電極構造を有する平面表示パネルが得られるが、この実施の形態２では、上述した如く電極構造を有する平面表示パネルを駆動制御する制御装置について詳細に説明する。
【００５９】
図１２は各表示セルを放電管として表した平面表示パネルの等価回路図である。図１２に示すように、平面表示パネルは、１画素に対応する１表示セルとして、赤、緑、青の蛍光体層を塗布した３つのセル単位でなり、それら１表示セルが複数備えられてなり、各セルの共通電極２には共通電極駆動部２０からの同一駆動波形のパルスが供給され、各個別電極３としての個別電極Ｒｎｍ，Ｇｎｍ，Ｂｎｍ（ｎ，ｍは自然数）には個別電極駆動部２１からそれぞれ個別の駆動波形のパルスが供給されるようになっている。
【００６０】
なお、共通電極は１パネルを一括駆動する場合は同一駆動波形で各セルを駆動する。また、１表示パネルを複数のブロック毎に分割した共通電極を用いる場合には同一駆動波形または表示駆動部の位相を分割毎にシフトさせた駆動波形で駆動する。
【００６１】
図１３は上記共通電極駆動部２０及び上記個別電極駆動部２１でなる駆動回路のブロック構成図を示すもので、２画素６セルを駆動する場合を示すものである。
【００６２】
図１３に示すように、各セルの共通電極２に接続されて駆動パルスを供給する共通電極駆動部２０の構成としては、電源３５０Ｖに接続されたオープンドレインのＦＥＴでなるスイッチング素子Ｑ１と、２００Ｖの電圧が印加されるダイオードＤ１と、特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素了Ｑ２及びＱ３とでなるスイッチング制御部２０ａと、これら各スイッチング素子Ｑ１〜Ｑ３のゲートに制御パルスを供給する共通電極側制御パルス供給部２０ｂとを備えている。
【００６３】
また、個別電極駆動部２１の構成としては、個別電極３としての各個別電極Ｒ１１，Ｇ１１，Ｂ１１，Ｒ２１，Ｇ２１，Ｂ２１毎に、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子ＱＲ１１ａとＱＲ１１ｂ，ＱＧ１１ａとＱＧ１１ｂ，ＱＢ１１ａとＱＢ１１ｂ，ＱＢ２１ａとＱＢ２１ｂ，ＱＧ２１ａとＱＧ２１ｂ，ＱＲ２１ａとＱＲ２１ｂでなるスイッチング制御部２１ａと、これら各スイッチング素子のゲートに制御パルスを供給する個別電極側制御パルス供給部２１ｂとを備えている。
【００６４】
図１４は上述した駆動回路による輝度階調の表示のための各電極への駆動波形を示すものである。基本的に、本表示パネルは、入力パルスに対して２値動作（表示する／表示しない）の２つの状態しか取り得ない。従って、パルス自体の強弱により輝度を変化させることはできない。表示は連続した表示維持パルスを印加することによって行い、輝度の変化（階調）は共通電極に印加するパルスーパルス間の期間内に挿入され個別電極に単位時間内に印加するパルスの数によって制御する。
【００６５】
図１４に示すように、共通電極２に対しては、制御パルス供給部２０ｂからのパルス供給により、スイッチング素子Ｑ１とＱ２をＯＮさせスイッチング素子Ｑ３をＯＦＦさせることで３５０Ｖのプライミングパルスを供給して放電を開始させ、それ以降は、スイッチング素子Ｑ１をＯＦＦさせスイッチング素子Ｑ２とＱ３をＯＮ／ＯＦＦさせることで２００Ｖに低下させた表示維持パルスを供給する。
【００６６】
個別電極に対しては、１シーケンス内のパルス数を決め、全パルスが個別電極に印加された場合に最高輝度、個別電極に印加するパルス数を減らしていくことによりその個別電極で駆動されているセルの輝度を低下させる。
【００６７】
例えば、個別電極Ｒ１１に対しては１２７回のパルスを供給することで１２７階調の輝度を、個別電極Ｇ１１に対してはｎ階調の場合にｎ回のパルスを供給することで最高輝度を、個別電極Ｂ１１に対しては１回のパルスを供給することで最も暗い絵の場合の１階調を、個別電極Ｒ２１に対してはパルスの供給を停止させて非点灯状態とし、同様に、個別電極Ｇ２１に対しては１２７回のパルスを供給することで１２７階調の輝度を、個別電極Ｂ２１に対しては１回のパルスを供給することで１階調の輝度をそれぞれ制御することができる。
【００６８】
従って、個別電極の働きは、表示期間中に放電表示を維持することが可能な階調数に応じたパルスを印加し、非表示期間に維持パルスの印加を停止する制御を行う。なお、個別電極にパルス入力が行われた次の共通電極のパルスまで発光表示が行われ、個別電極へのパルス印加停止後は共通電極にパルスが入力されても発光が発生しない。
【００６９】
また、図１５は図１３に示す駆動回路の変形例を示すものである。
図１５に示す駆動回路は、図１３に示す駆動回路に対し、スイッチング制御部の構成が異なる。すなわち、スイッチング制御部として、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子でなる個別電極駆動スイッチ部２１ａａの他に、電源２００Ｖと接地端ＧＮＤとの間に接続された特性の等しいＦＥＴを対称的に接続してなるプッシュプル駆動型のスイッチング素子でなる一括駆動スイッチ部２１ａｂと、個別電極駆動スイッチ部２１ａａと一括駆動スイッチ部２１ａｂの各一対のＦＥＴの接続点間にそれぞれ設けられたダイオードの逆並列接続体群２１ａｃとを備えている。
【００７０】
図１６は上述した図１５に示す駆動回路による輝度階調の表示のための各電極への駆動波形の説明図を示すものである。放電表示を行うためには、維持パルスを印加した後、次回の放電表示を助けるために一定期間の電圧維持時間を必要とする。この電圧維持を行わずにパルスを切った場合、次回の放電発光が抑制される。
【００７１】
この現象を利用し、駆動回路により、個別電極に比較的幅広の維持パルスを印加する波形と比較的幅狭の短い時聞の維持パルス（消去パルス）を印加する場合の制御を行うことで階調表示を行うことができる。
【００７２】
すなわち、図１６の（ａ）に示すように、最高輝度時には個別電極（個別電極Ｇ１１の波形参照）へは幅の広いパルスが個別電極に印加する全パルスに対して与えられるが、中間輝度のセルに対してはシーケンスの途中から細幅の消去パルスが個別電極（個別電極Ｒ１１，Ｇ２１の波形参照）に与えられる。
【００７３】
このことにより、幅狭の消去パルスが印加された期間は放電表示が行われなくなる。この結果、表示輝度が低下し中闇の輝度が達成される。なお、個別電極に適切な細い幅のパルスを印加することで共通電極のパルスでは発光を発生できなくすることが可能である。
【００７４】
ここで、図１６の（ａ）に部分的に拡大して示すように、比較的幅広の維持パルスとは期間ＩとＩＩの幅を有し、また、比較的幅狭の維持パルスとは期間Ｉの幅を有する。さらに、これら期間ＩとＩＩ、比較的幅広の維持パルスと比較的幅狭の維持パルスとの間の期間ＩＩＩ、比較的幅狭の維持パルス印加後の期間ＩＶ、図１６の（ｂ）に示すように、一括駆動スイッチ部２１ａｂと個別電極駆動スイッチ部２１ａａをスイッチング制御することにより達成される。
【００７５】
例えば期間Ｉは、一括駆動スイッチ部２１ａｂのハイサイド側ＦＥＴがＯＮ、ローサイド側ＦＥＴがＯＦＦに制御され、個別電極駆動スイッチ部２１ａａのハイサイド側ＦＥＴがＯＦＦ、ローサイド側ＦＥＴがＯＦＦに制御される。また、期間ＩＩは、一括駆動スイッチ部２１ａｂのハイサイド側ＦＥＴがＯＦＦ、ローサイド側ＦＥＴがＯＦＦに制御され、個別電極駆動スイッチ部２１ａａのハイサイド側ＦＥＴがＯＮ、ローサイド側ＦＥＴがＯＦＦに制御される。さらに、期間ＩＩＩ及びＩＶは同様にして図１６の（ｂ）のように制御される。
【００７６】
次に、図１７は平面表示パネルのシステム構成図である。図１７に示すように、８×８ドットの表示ユニットを４つ組み合わせてなる表示モジュール３０を構成要素として表示部を構成し、各表示モジュール３０は列方向（走査線方向）に沿って配列されたもの同士が映像信号、制御信号を共有し、カスケード接続されてなる。
【００７７】
また、電源４０はそれぞれ表示モジュール３０毎に並列供給されることにより表示モジュール３０間で電圧降下が生じないように並列接続される。
【００７８】
図１８はカスケード接続された各表示モジュールの駆動回路に制御信号を与える信号処理回路を示す構成図である。図１８に示される信号処理回路５０は、固有のアドレス情報を記憶してなるモジュールアドレス情報記憶部５１と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御／表示制御部５２と、上記入力信号制御／表示制御部５２からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファ５３と、書き込み制御信号に基づいて上記入力信号制御／表示制御部５２により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリ５４と、上記入力信号制御／表示制御部５２により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器５５と、表示用パルス生成器５５から出力される共通電極駆動パルスをカウントするパルスカウンタ５６と、パルスカウンタ５６によりカウントされたパルス数を階調データに数値変換するためのルックアップテーブル５７と、ルックアップテーブル５７を介した階調データとメモリ５４から読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器５８と、表示用パルス生成器５５及び表示データ生成器５８の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファ５９と、上記表示用パルス生成器５５にクロックを与えるクロック生成器６０とを備えている。なお、ＤＡＴＡ（Ｒ），ＤＡＴＡ（Ｇ），ＤＡＴＡ（Ｂ）はそれぞれ８ビットでなるＲＧＢデータ、Ｖｓｙｎｃは垂直同期信号、Ｈｓｙｎｃは水平同期信号、ＤＥＮＢはデータイネーブル信号、ＤＣＬＫは同期信号を示す。
【００７９】
カスケード接続された横並びの各表示モジュール３０は、それぞれ別々の固有のモジュールアドレスがモジュールアドレス情報記憶部５１にあらかじめ付与されている。また、表示及び表示制御用の信号は隣接する表示モジュールからスルー出力されており、このスルーされたデータ信号が入力信号制御／表示制御部５２に供給される。
【００８０】
入力信号制御／表示制御部５２は、図１９に示すように、固有アドレスデータとデータ中の表示有効信号（ＤＡＴＡ、ＥＮＢ）及び垂直、水平同期信号から自表示モジュールが表示するデータのスタート位置を計算しこの位置から表示データをサンプリングしメモリ５４に保存する。
【００８１】
具体的には、まず、垂直、水平方向の自モジュール位着を固有アドレス情報により見出す。これは表示モジュールが垂直、水平方向に対してどの位置に配置されているかという情報を固有アドレスが持つことにより実現され、固有アドレスの水平方向位置、垂直方向位置は固有アドレスのそれぞれの位置情報を表示モジュールの画素数に対応する１６で乗算した数値である。
【００８２】
水平位置方向は水平同期信号入力後ＥＮＢが有効になった時点からのどっとクロックをカウントし、固有アドレスに定められた位置（カウント値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサンプリングした後、以降のデータを再びスルーする。
【００８３】
垂直方向位置に対しても水平位置情報と同様に垂直同期信号の入力で垂直方向のラインカウンタをリセットし、データの有効信号（ＥＮＢ）が入力されたラインをカウントする。このカウント値が固有アドレスに定められた位置（カウンタ値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサンプリングした後、以降のデータを再びスルーする。
【００８４】
この水平方向、垂直方向の処理を組み合わせることにより、表示モジュールが表示する表示データ中の１６×１６画素分のデータをメモリ５４に書き込むこととするこのメモリ５４は２段構成となっており、外部からの表示信号を書き込むメモリ部と表示の際に読み出しを行うメモリ部とをもつ。通常は、２つのメモリセルは書き込み、読み出しを表示の切り換え時の同期信号に合わせて交互にそれぞれの役目を交代する。
【００８５】
図１８に示す構成によれば、各表示ユニットに固有のアドレスを付与することで、表示ユニットを組み合わせた際、個々の表示ユニットの位置情報とすることができ、入力される表示データ、同期データより自己の表示モジュールの表示すべきデータを記憶し、そのデータに基づいて表示制御を行うことが可能となると共に、個々の表示モジュールの識別が可能となる。このことにより、データバスを通じて表示モジュールの固有アドレスと制御データを搬送することで指定された表示モジュールのみが制御データを受け取ることが可能となり、各モジュールの制御が固有アドレスに定められた位置（カウント値）までデータをスルーし、所定位置に達したクロックから１６画素分のデータをサシプリングした後、以降のデータを再びスルーすることが可能となる。
【００８６】
この表示制御の例としては、表示データのブランキング期間（データ無効時間）に表示モジュールの固有アドレスと表示データを入力することにより、例えば各モジュール間の輝度ばらつきを個々に補正するデータをモジュールに設定することが可能になり、均一な表示とするための調整作業の簡素化やメンテナンスの容易化が可能となる。
【００８７】
図２０の（ａ）と（ｂ）は、上記パルスカウンタ５６とルックアップテーブル５７及び表示データ生成部５８により個別電極制御を行うための階調データ作成に係る階調表示処理を説明するブロック図とフローチャートである。外部より表示モジュール内に展開される映像データは各色２５６階調（１６７０万色）の場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）データともに８ビットの２進データとして入力される。このデータは、表示モジュールの階調表現とは異なるためにデータのフォーマット変換を行う必要がある。表示モジュールでの階調表現のフォーマットは維持パルスの数によって表現される。従って、入力された２進フォーマットのデータをパルス数に変換する必要がある。
【００８８】
しかし、通常、１シーケンスに入力される維持パルス数は、２５６パルスであるとは限らないため、２進映像データの大きさのみで表示データとすることはできない。このため、維持パルスを数えるパルスカウンタ５６と２進映像データの大小比較時に数値変換のためのルックアップテーブル５７を必要とする。ルックアップテーブル５７は、入力されたデータに対して一定の規則性をもった大きさのデータを出力するように構成される。
【００８９】
図２１はルックアップテーブル５７の入出力特性を示すもので、カウンタ５６から出力される維持パルスの１０ビット（１０２４）の入力に対して０〜２５５の値を昇順になるように割り当てている。その入出力特性は、維持パルス数、出力値ともに整数値であるため、とびとびの階段状のグラフとなり、このグラフの入出力曲線を変化させることで出力値に任意の維持パルス数を割り振ることが可能となる。
【００９０】
入力に対して出力を自由に変化させることが可能なルリクアップテーブル５７を用いることで、映像入力データと維持パルス数の大小関係の関連付けを行うことができ、１階調当たりの維持パルス数を制御し、表示セルの輝度の変調を行うことができる。
【００９１】
すなわち、表示データ生成部５８を、図２０の（ａ）に示すように、８ビットコンパレータ５８Ｒ、５８Ｇ，５８Ｂで構成し、例えば放電表示を伴う維持パルス印加時には、個別電極の制御データを“１”（表示パルス出力）、非表示状態とする制御を行う場合のデータを“０”（非表示状態）とすると、表示データ生成部５８は、図２０の（ｂ）に示すように、カウンタリセット（垂直同期入力に同期）に基づいて表示用パルス生成器５５から出力される共通電極駆動パルスをカウントアップした１０ビットカウンタでなるパルスカウンタ５６の出力をルックアップテーブル５７で変換した値ｆ（維持パルスカウント数）と表示映像データとの比較として、
ｆ≦表示映像データの時はデータ“１”
ｆ＞表示映像データの時はデータ“０”
を求める。
【００９２】
この比較演算は、表示モジュールのセル分繰り返され、個別電極へ与える各パルス毎に全表示データに対して行われ、図２１に示す個別電極をスイッチング制御するための制御パルス供給部に転送されることにより、次の個別電極のパルスの有無、パルス形状、電圧値などに反映される。この制御により入力映像データに応じた輝度を各セルに対して表示可能にしている。
【００９３】
従って、上記実施の形態２によれば、表示画面を構成する全表示セルを一括または任意の表示セルを部分的に駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示機に対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備えたので、表示セル毎に独立した電極に対して個々にスイッチング制御して階調制御することができる。
【００９４】
また、上記駆動回路は、上記個別電極に単位時間内に印加するパルスとして、比較的幅広の維持パルスと比較的幅狭の消去パルスの印加の制御に基づいて階調表示するようにしたので、消去パルスが印加された期間は放電表示を停止させることができ、階調表示を行うことができる。
【００９５】
また、上記平面表示パネルは、複数の表示パネルを行列配置して組み合わせた表示モジュールを構成要素とし、列方向に配列された表示モジュールがカスケード接続され、かつ各表示モジュールが電源に対して並列接続されてなり、各表示モジュールの駆動回路に制御信号を与える信号処理回路として、固有アドレス情報を記憶してなるアドレス情報記憶部と、入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御部と、上記入力信号制御部からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファと、書き込み制御信号に基づいて上記入力信号制御部により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリと、上記入力信号制御部により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器と、上記表示用パルス生成器から出力される共通電極駆動パルスをカウントするカウンタと、上記カウンタによりカウントされたパルス数を階調データに数値変換するためのルックアップテーブルと、上記ルックアップテーブルを介した階調データと上記メモリから読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器と、上記表示用パルス生成器及び上記表示データ生成器の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファとを備えたので、表示モジュールを組み合わせた際のデータ制御を行う場合に、各表示モジュールのアドレスに対応する表示データを取り込み、データに応じた個別制御が可能になる。
【００９６】
実施の形態３．
次に、この実施の形態３では、実施の形態１により説明された電極構造を有する平面表示パネルの駆動方法について説明する。この実施の形態３では、表示画素を１０×１０ｍｍ２とし、表示セルの大きさは３×９ｍｍ２、共通電極２一個別電極３間の電極ギヤツプを１００μｍとし、さらに、放電ガス（Ｎｅ−Ｘｅ（５％））５００Ｔｏｒｒを放電空間の高さ６００μｍ中に封止している。
【００９７】
図２２は図１３に示す個別電極駆動部２１の制御パルス供給部２１ｂの内部構成をさらに詳細に示している。また、図２３は平面表示パネルを駆動するための駆動シーケンスの一例を示している。本平面表示パネルは、図１２のように構成されているため、１対の共通電極駆動回路と表示セル数分の個別電極駆動回路が必要となる。
【００９８】
次に動作について説明する。通常、放電を用いた平面表示パネルでは、図２４に示すように、１対の電極、ここでは、共通電極とそれに同一面内で対向する１つの個別電極に交互に高電圧パルスを印加し、放電セルの絶縁体上に蓄積される壁電荷を用いて放電を維持させる。
【００９９】
しかし、この方法では、表示制御を行うためには、表示時に共通電極と同じ周波数の高電圧パルスを個別電極に印加しなければならず、個別電極の負荷が大きくなるために、共通電極の駆動と同程度の駆動素子が必要となる。
【０１００】
また、共通電極のみに放電用の高電圧パルスを印加した場合には、図２５に示すように、いずれかの共通電極に印加される電圧パルスで発生した放電により壁電荷が蓄積され、外部から印加する電圧を弱めるように作用する。このため、以降の電圧パルスでは各表示セル内での電圧は放電開始電圧に到達せず、つまり１回目の放電で発生した壁電位でパルスの電圧が負方向ヘクランプされ、放電開始電圧を越えなくなり、高電圧パルスを印加しているにも拘わらず放電が停止する。なお、放電開始電圧に到達した場合は、放電発光を発生するが、さらに壁電荷が蓄積され、外部の電圧を弱める方向に作用する。
【０１０１】
このような状況において、放電表示を維持するために、以下の駆動方法を採用した。まず、前述した共通電極への電圧パルス印加のみで放電が終了する現象に対して、図２３に示すように、初期化パルスとして、共通電極への印加パルスの次に、全個別電極に放電維持電圧以上の波高値を持つ電圧Ｖ３のパルス入力を行う。 本実施の形態３では、Ｖ３＝１６０Ｖとしたが、最低放電維持電圧（約１３０Ｖ）以上で、かつ放電開始電圧（約２２０Ｖ）以下の電圧であればよい。
【０１０２】
また、個別電極への印加パルスのパルス幅ｔ５は、放電遅れおよび壁電荷の蓄積時間を考慮して３μ秒以上とし、パルス幅の上限はシーケンス全体の時間配分からのみ規定され、１０μ秒とした。
【０１０３】
このようにすることで、共通電極への電圧印加で発生した放電により蓄積され、共通電極に印加される電圧を弱体化させる壁電荷を利用し、個別電極への電圧パルスで逆極性の壁電荷（共通電極に印加される電圧を補強する）を蓄積する作用を持たせることが可能となり、次回の共通電極への電圧パルス印加で確実に放電が開始するようになる。
【０１０４】
初期化パルスに対して、図２６に示すように、通常の表示では、この共通電極、個別電極への電圧パルスの組み合わせによる放電は、共通電極への印加パルスで発生するが、共通電極へのパルスで放電が発生しない状態になっている場合には、共通電極への電圧パルスでは放電が発生せず、個別電極へのパルスで放電が発生する。
【０１０５】
このような場合には、個別電極での放電により壁電荷が共通電極へのパルスを補強する方向に働くため、次の共通電極へのパルス印加の際に、開始、消去放電が確実に発生するようになる。
【０１０６】
この制御により、放電が不安定な領域に移行した表示セルを定期的に初期化可能となり、安定した表示を行うことが可能となった。表示の輝度は、ある所定期間（約１６ｍｓ）中に共通電極へ印加する電圧パルスの数により規定され、この期間を１シーケンス期間としているが、本実施の形態３では、１シーケンス当たりの共通電極への電圧パルス印加数を、初期化、放電維持を含めて７６６回とし、放電安定のための個別電極への電圧パルスの印加は、図２３に示すように、共通電極へ印加する電圧パルスと組み合わせてシーケンスの先頭でシーケンス毎に実施している。
【０１０７】
さらに、共通電極への電圧パルス印加で表示放電を発生させるためには、平面表示パネルの表示セルの放電開始電圧よりも十分高い電圧値のパルスを共通電極への印加パルスとすることで、放電開始を確実にすると共に、この放電で発生する壁電荷を十分大きくし、壁電荷により逆極性の放電開始電圧を保有するようにし、共通電極への印加パルスの立ち下げ時に消去放電と呼ばれる壁電荷のみが生成する電圧に起因する放電を発生させる。
【０１０８】
この現象により、図２７に示すように、共通電極への電圧パルス印加終了後は表示セル内には壁電荷が存在しなくなる。もしくは存在しても非常に微弱な電荷となるために、次回の共通電極への電圧パルス印加時に放電を妨げる効果を持たなくなり、放電が共通電極へ印加する電圧パルス毎に発生するようになる。
【０１０９】
以上に述べたような放電を発生させるためには、共通電極に印加する電圧パルスは高電圧となり、波高値が大きくなるため、所定時間内にパルスを立ち上げ、立ち下げするにはパルスエッジを急峻にする必要があり、急峻なエッジを持つパルスを印加する場合には、回路的な難しさおよび放電の制御が難しくなる等の問題が発生する。
【０１１０】
このために、共通電極に印加するパルスは２段構成とし、２つの電圧パルスを重畳させた複合電圧パルスの形とし、放電を開始させない１段目のパルスでＤＣ的なバイアスを印加し、２段目のパルスで放電開始電圧以上の電圧を印加することで、放電を発生させる。
【０１１１】
この方法により、表示セルに放電開始電圧が印加されてから駆動最高電圧に到達するまでの時間を短縮でき、表示セルの放電遅れ以前に電圧の印加を完了できるようになる。
【０１１２】
本実施の形態３では、図２７に示すように、第１パルスの立ち上がりから第２パルスの立ち上がりまでの期間ｔ１は、１段目のパルス発生回路のＯＮ時間と第２パルス発生回路のＯＮ時間の関係により１μ秒以上とする必要があった。
【０１１３】
また、放電セルの放電開始電圧が約２２０Ｖであることより、図２７に示すように、電圧値Ｖ２の第１パルス、電圧値Ｖ１の第２パルスともに、波高値は１６０Ｖとし、重畳後の電圧値を３２０Ｖ（Ｖ１＋Ｖ２）としている。
【０１１４】
第１パルスの波高値は、最低放電維持電圧よりも大きく放電開始電圧よりも小さい範囲から選択する必要があり、重畳された電圧パルスの最高電圧は、表示セルの絶縁層の耐電圧により制限されるために、３５０Ｖを超えないようにした。
【０１１５】
さらに、第１パルスの波高値に対して第２パルスの波高値を等しいか、もしくは第１パルスの波高値よりも大きくした方が表示に際し効率が良いこと、外部供給の電源数を減らせること、消去放電の確実な発生を保証できることより、実施の形態３では、第１パルス及び第２パルスの波高値を共に１６０Ｖ、重畳後の波高値を３２０Ｖとした。
【０１１６】
この時に印加する最高電圧パルスは、開始放電後に、表示セルに消去放電を発生させるのに十分な壁電荷を蓄積する電圧（３２０Ｖ）に設定しており、かつ図２７に示す最高電圧維持期間ｔ２を、壁電荷蓄積の遅れ時間に相当する３μ秒以上としているため、最高電圧維持期間ｔ２中に消去放電を発生させるのに十分な壁電荷が蓄積される。
【０１１７】
これは、図２８に示すように、最高電圧維持期間ｔ２が短い間は放電が成長しないために、十分な輝度が得られず３μ秒以上の領域で安定することによる。
また、図２７に示す第２パルスの立ち上がりから第１パルスの立ち下がり時間ｔ２＋ｔ３は、１０μ秒以下とした。
【０１１８】
これは、第１パルスの立ち下がりで消去放電を発生させるために、第２パルスの立ち上がりで蓄積された放電による壁電荷と共に高いエネルギー状態にある放電ガス中の空間電荷を用いて放電を発生しやすくするためである。
【０１１９】
これらの制御により、共通電極一の第１パルスの立ち下がり時に、壁電荷および空間電荷による消去放電が発生する。この消去放電の際には、共通電極、個別電極ともにＯＶに接続されることとなるために、共通電極、個別電極間の電位差はなく、壁電荷は蓄積されない。
【０１２０】
この現象により、表示セルの状態は、表示放電を行わない場合と同様な初期状態にリセットされる。この壁電荷の初期化を完全に行うために、共通電極への複合電圧パルスの立ち下がり時から次の複合電圧パルスまでの期間ｔ４を５μ秒以上とし、消去放電による壁電荷の消去を完全なものとすることで、表示セルの初期化を行っている。
【０１２１】
この複合電圧パルス間の時間は、図２９に示すように、短い時間範囲では十分な消去放電が発生しないために放電が安定せず輝度が低下し、４〜５μ秒以上の時間になるほど安定となっていることが判る。
【０１２２】
従って、共通電極に印加するパルスの形状は、つまり、図２７により規定した各時間配分は、
ｔ１＞１μ秒
３μ秒＜ｔ２≦９μ秒
ｔ３＞１μ秒
とし、さらに時間制約として
ｔ２＋ｔ３＜１０μ秒
ｔ４＞５μ秒
【０１２３】
ここで、図３０に示すように、共通電極に印加する複合電圧パルスの生成は、１段目をプッシュプルのスイッチ回路で構成し、２段目はチャージポンプ回路で供給する。
【０１２４】
この回路では、２段目の電圧パルス印加こ際しては、平面表示パネルの固有負荷容量に対して十分容量の大きなコシデンサＣｄで充放電を行うが、チャージポンプ側のスイッチ回路はスイッチ回路周辺の寄生容量を駆動するだけで良いのでメインのスイッチング素子ほどの耐電力を持つ必要が無く回路を小型化できる。
【０１２５】
また、この回路では、表示パネルの要領へ充電した電荷はメインのスイッチング素子３に並列接続されたダイオードＤ１を通してほぼ駆動コンデンサＣｄに回収されるため、電力のロスは最小限に抑えられることとなる。
【０１２６】
ここで、この回路の詳細動作について図５により説明する。
第１パルスは、スイッチング素子Ｑ３、Ｑ４の状態により出力電圧がコントロールされ、スイッチング素子Ｑ４がｏｆｆ，スイッチング素子Ｑ３がｏｎの状態で、電圧Ｖ２が電極へ印加され、スイッチング素子Ｑ３がｏｆｆ、スイッチング素子Ｑ４がｏｎで、０Ｖ接地となる。
【０１２７】
第２パルスは、スイッチング素子Ｑ１，Ｑ２の状態がコンデンサＣｄを通して電極へ印加されることとなる。
まず、スイッチング素子Ｑ１がｏｆｆ、スイッチング素子Ｑ２がｏｎ時には、コンデンサＣｄの片端は０Ｖに接地される。この状態では、コンデンサＣｄにはダイオードＤ２を通して充電され、コンデンサＣｄ両端の電位はＶ２となる。
この状態で、スイッチング素子Ｑ２をｏｆｆし・スイッチング素子Ｑ１をｏｎすると、接地されていたコンデンサＣｄの端子はＶ１電位となり、コンデンサＣｄの他端には０Ｖ（接地電位）から見ると、（Ｖ１＋Ｖ２）の電圧が発生することとなる。この電位はスイッチング素子Ｑ３を通して共通電極へ供給されることとなる。
【０１２８】
従って、共通電極へ印加する電圧波形は以下に示す手順でスイッチング素子をｏｎ／ｏｆｆすることで、図２３、図２７に示すような複合電圧波形となる。
【０１２９】
さらに、個々の状態間の遷移（○９、○４、○６、○８）時はプッシュプルに接続されているスイッチング素子に貫通電流が流れないように、０．５μ秒程度の期間、この状態とし、パルス期間を決定するのは、○１、○３、○５、○９の期間とする。これらの遷移期間の幅は使用しているスイッチング素子（トランジスタ、ＦＥＴ）により決定されるTurn on，Ｔurn off時間に相当する。
【０１３０】
また、この方式をとることにより、第１パルスの生成回路は、電力の回収回路を付加し、表示セル、パネルの容量負荷分への無効電力を回収する必要があるが、第２パルスのパネル容量負荷に対する充電電流分の電荷は、パルス除去時にスイッチング素子Ｑ３のボディーダイオードＤ１を通してパルス生成コンデンサヘ還元されるため、パネルの容量負荷に対する電力消費は発生しなくなるというメリットがある。そして、この表示セルの表示放電制御は、個別電極に電圧バイアスを印加することによって行った。
【０１３１】
図３１に示すように、本方式の表示セルでは、共通電極に印加される電圧パルスの波高値に依存する個別電極のＤＣバイアス値Ｖ４によって放電を継続する電圧領域と放電を停止する電圧領域が存在する特性を持つことが判っている。
【０１３２】
図３１に規定されていない放電の抑制領域の上限は、表示パネルの放電開始電圧であり、本実施の形態３の表示パネルの場合、約２２０Ｖであるため、共通電極への複合電圧パルスの波高値が低い方がマージンが得やすい。
【０１３３】
共通電極へ印加する電圧値Ｖ１，Ｖ２を１６０Ｖ（Ｖ１＋Ｖ２：３２０Ｖ）とした場合、放電抑制の制御マージンは約１００Ｖ、放電維持の制御マージンは６０Ｖと非常に大きくなっている。この特性を利用することで、表示を継続する表示セルには放電領域の電圧を、表示を消す表示セルには放電抑制領域の電圧を個別電極に印加することにより表示のｏｎ／ｏｆｆ制御が可能となる。
【０１３４】
この制御によれば、図２３に示すように、個別表示セルの表示のｏｎ，ｏｆｆや輝度変更（階調表示）は、対応する個別電極へのＤＣ電圧印加期間を調整するだけで良く、共通電極に印加する複合電圧パルスに対してどの程度マスクする放電抑制領域のＤＣ電圧（Ｖ４）印加期間を持つかという制御により、輝度変調（階調表現）が可能となる。
【０１３５】
このため、従来の気体放電パネルのように、輝度期間を複数組み合わせることにより輝度変調（階調表示）を行うのではなく、共通電極への複合電圧パルスをマスクする期間の制御により輝度変調（階調表示）を行うこととなり、個別電極への電圧パルス印加の周期は最大２回／（１シーケンス）となる。従って、数十ＫＨｚを超える周波数で駆動される共通電極とは異なり、耐電力の小さな回路を使用可能となり、集積化された駆動回路の使用が可能となった。
【０１３６】
ここで、輝度変調（階調表示）は外部から入力される表示データによって行われるが、本実施の形態３の如く、表示を２５６段階の輝度表示で行うものとすると、〜７７０回の共通電極に印加するパルスを相重複する２５６通りの期間に分割し、入力されるデータにより分割された期間を選択し、表示データに対応する個別電極を通して放電抑制電圧を印加する。この動作により、入力された表示データに応じた輝度を持つ表示を行うことが可能となる。
【０１３７】
階調間の輝度差は、階調表示の際に共通電極に印加される発光に寄与する（個別電極に放電抑制電圧が印加されていない）複合電圧パルスの数で生じるために、個別電極に放電維持電圧を印加した期間中の共通電極へ印加する複合電圧パルス数を、階調間、表示セル間で調整することにより、表示入力データに応じたさまざまな階調特性を持たせることが可能となる。
【０１３８】
この実施の形態３では、１階調に３複合電圧パルスを割り当てることで、入力データ表示輝度に直線的な相関を持たせ、輝度変調（階調表示）のため、個別電極の制御は、前述したように、個別電極の駆動周波数を下げるためにシーケンス先頭から所定輝度が得られる期聞を表示期間とし、それ以降のシーケンス後半部を表示抑制期間とすることで、表示のために駆動される個別電極の周波数はシーケンス（フレーム）周波数と同一とし、非常に低い周波数で駆動制御可能とした。
【０１３９】
例えば全表示複合電圧パルス数が７６５の場合、シーケンス先頭の共通電極への印加パルスから順に数えて、階調と放電領域駈印加パルス及び放電抑制領域電圧印加パルスを次のようにする。
【０１４０】
このように、階調数に応じて共通電極へ印加される複合電圧パルス数だけの個別電極への放電抑制領域ＤＣ電圧のバイアス領域を設けることにより、個別セルの輝度制御が可能となる。
【０１４２】
また、この個別電極への電圧印加の立ち下げ、立ち下げは、図２３に示すように、共通電極へ印加する複合電圧パルス間に行うものとした。これは、共通電極へ印加される複合電圧パルスによって発生する放電現象は１複合電圧パルスで完結されるため、放電の制御を複合電圧パルス中で行った場合、複合電圧パルスで発生する放電が完結しないままに終了するためである。
【０１４３】
この立ち上げ、立ち下げの複合電圧パルスとの間隔は表示セル内で発生する放電の時間特性に影響されるが、本実施の形態３の場合、消去放電は約５μ秒程度で収斂するため、個別電極への電圧印加制御は、この後行うものとし、立ち上げ、立ち下げの際の複合電圧パルスとの時間は、ｔ５＞５μ秒、ｔ６＞０．５μ秒が必要であった。
【０１４４】
また、個別電極への電圧印加制御が共通電極への複合電圧パルスの立ち上げと同期した場合、第１パルスの立ち上げで放電の発生する可能性があり、制御時間配分中、十分な時間を与える必要がある。
【０１４５】
本実施の形態３では、以上の共通電極への電圧パルス数、時間定義により、共通電極への印加パルスを
ｔ１：２μ秒
ｔ２：５μ秒
ｔ３：２μ秒
ｔ４：１１μ秒（ただし初期化シーケンス時２５μ秒）
ｔ５：６μ秒（初期化シーケンス時個別電極への電圧パルス立ち上がりま
で１０μ秒）
ｔ６：５μ秒（初期化シーケンス時個別電極への電圧パルス立ち下がりま
で５μ秒）
とし、共通電極への複合電圧パルスの平均周波数を約４６ＫＨｚとした。
また、これらの階調表現を行うために、個別電極の制御は以下のように行っている。
【０１４６】
図２０に示す階調表示制御ブロック図及び図３２に示すパルスのタイミング図に示すように、入力された映像データは、表示に必要な画素分だけ画像メモリに保存され、表示シーケンス中に読み出される。画像メモリの内容は、表示セルの位置情報に応じた個別電極を駆動するドライバ回路の個々の出力制御部分へ転送される。
【０１４７】
この映像データの転送は以下の工程によって行われる。
１）．画像メモリに格納された映像データは駆動ドライバの出力先の画素位置に対応した順番でメモリから読み出される。
２）．読み出されたデータは共通電極に印加された電圧印加パルス数をカウントした値をＬＵＴで変換した比較データと比較され、映像データが比較データと等しいか大きい場合、映像データを“Ｌ”データ、映像データが小さくなった場合は、“Ｈ”データとなる。
３）．２）項の２値化された映像データを個別電極の駆動ＩＣへ転送する。
【０１４８】
この繰り返しを共通電極へ電圧パルスを印加するのに先立ってパルス毎に行う。駆動ＩＣに転送された２値化ヂータは、ラッチ信号によって出力され、次回のラッチ信号まで状態を保持される。また、このラッチ信号のタイミングで個別電極への電圧印加のタイミングを制御する。
【０１４９】
ここで、２値化されて設定された映像データにしたがって個別電極の駆動ＩＣは出力電圧値を決定し、映像データが“Ｌ”に設定された出力は放電維持領域の電圧を出力し、映像データが“Ｈ”に設定された出力は放電抑制領域の電圧を出力する。
【０１５０】
図２３に波形例を示しているように、この時のＬＵＴの内容は、前述したシーケンス先頭からの共通電極への複合電圧パルス数から変換された値に変換され、映像データと比較され２値化されているため、映像データが２５５の時（最大輝度時）は１シーケンス全体で放電維持領域の出力、映像データが０の時は１シーケンス中全て放電抑制領域の電圧出力となる。
【０１５１】
本実施の形態３では、放電維持電圧領域の出力としてＯＶを印加、放電抑制領域の電圧として１６０Ｖを印加した。
【０１５２】
この制御により、共通電極に印加するパルス毎に映像データと共通電極印加パルスの数とが常に比較され、放電の維持・抑制の期間が決定さる。この結果、１シーケンス中の表示輝度が共通電極への電圧パルス単位で可変可能であり、放電の維持領域が時闇的に連続になることで、シーケンス間の輝度情報が相関しあうという現象が発生しなくなる。また、個別電極のスイッチングは最大初期化時と表示制御時の２回となり、スイッチング負荷が小さくなるため、ＰＤＰ用のドライバＩＣを流用することが可能となりコスト、実装、信頼性面で大きく寄与している。
【０１５３】
実施の形態４．
上述した実施の形態３では、表示セル初期化のための複合電圧パルスをシーケンス（表示フレーム）毎に挿入したが、この初期化シーケンスは放電発光を伴うために暗室コントラストを低下させる原因となるため、初期化は複数フレームで１回の割合で挿入しても良く、この場合は表示の安定性を損なわず高暗コントラストの表示が可能となる。
【０１５４】
実施の形態５．
また、実施の形態３では、個別電極の波高値としてＯＶ〜（放電抑制電圧）間のスイッチ動作で放電を制御していたが、個別電極の表示制御時の電圧は表示時ＯＶである必要はなく、出来る限り放電領域内の高い電圧に設定することで制御のためのスイッチングに要する電圧が低下し、低電圧の駆動回路が使用可能となる。例えば共通電極に印加する複合電圧の第１パルス、第２パルスの電圧波高値を１６０Ｖとした場合、個別電極への電圧は、表示の場合５０Ｖ印加、非表示の場合１００Ｖ印加で制御可能となる。
【０１５５】
この場合は、実施の形態３の動作に対して約１／３分の耐圧を持つ駆動回路で動作可能となり、信頼性、コストで有利となる。
【０１５６】
実施の形態６．
また、実施の形態３では、初期化シーケンスの際、共通電極への複合電圧パルスに引き続き全個別電極へのパルス印加を行ったが、表示セルの安定化のためには、個別電極へのパルス印加後に共通電極への複合電圧パルス印加としても良い。この際、初期化の複合電圧パルスは表示放電の１回目のパルスとカウントしても良いため、別途初期化シーケンスを挿入した場合よりもコントラストは得やすくなる。
【０１５７】
実施の形態７．
実施の形態３では、階調表示のために放電抑制期間を入力データに対してリニアとしたが、前述したようにリニアに割り振る必要はなく、ＴＶ信号等の映像信号規格に対応したγ値に合わせて輝度変調を行ってもよい。例えば、入力データ（２５６階調表示の場合）に対して共通電極へのパルス数を７６５とした場合、
複合電圧パルス数（放電領壇のバイアス）
＝ＩＮＴ（７６５×（入力データ／２５５）１／γ）
で示す計算式で計算される複合電圧パルス数（複合電圧パルスが有効な期間）分だけ個別電極を放電領域に保持し、（７６５−（複合電圧パルス数））数の期間は放電抑制領域の電圧とする。
【０１５８】
このようにすることで、外部にて表示デバイス対応の逆γ変換を行う必要が無くなり、高品位な表示が複雑な計算処理を行わずに可能となる。
【０１５９】
また、共通電極へ１シーケンス中に印加するパルス数は７６５とする必要はなく、最低表示に必要とする階調数以上であればよく、放電特性により制限される複合電圧パルスの最高周波数以下の数であれば、上述した計算式のうち７６５を置き換えれば階調制御の期聞が計算される。この計算値をＬＵＴとすることで任意の階調表示が可能となる。
【０１６０】
さらに、実施の形態３では、階調表示のための１シーケンスにおける表示期間を先に設け、非表示期間を後にしたが、この順序は逆でもよい。
【０１６１】
以上のように、上述した実施の形態３〜７で説明した平面表示パネルの駆動方法によれば、共通電極で発生させる放電は１つの複合電圧パルスで放電の開始と消去放電による表示セルの初期化が行われるため、表示動作を行わせるための動作マージンが大きく、さらに、一定間隔で全個別電極に表示初期化パルスを挿入することで共通電極を駆動することによる放電が不安定になった場合でも表示を安定に維持できる機能を持つため非常に安定な表示が可能である。
【０１６２】
また、共通電極に放電の維持機能を持たせ、全表示セルを一括で駆動でき、表示の制御はより低い周波数で個別電極を駆動することで行うことが可能であるため、回路構成が簡単になり、つまり電力の大きな回路は共通電極駆動に集中でき、個別電極駆動はより低電圧、低消費電力の回路で構成できることになり、安価であり、信頼性の高い平面表示パネルを製造できる。
【０１６３】
さらに、階調表示が１シーケンス中で連続的な期間の設定で可能なことより、階調性のある高品位な表示が可能な平面表示パネルを得ることができる。
【０１６４】
【発明の効果】
以上のように、この発明に係る平面表示パネルの制御装置及びその駆動方法によれば、１表示セル毎に個別駆動が可能な平面表示パネルの表示セル毎に独立した個別電極に対し個々にスイッチング制御して階調制御することができる。
【０１６５】
また、１表示セル毎の個別駆動が可能である電極構造、パネル構造を持つ表示パネルに対して、表示セル個々が持つ放電特性、特に、放電開始電圧と最小放電維持電圧の差によらず放電の維持制御を可能とし、十分大きな放電制御のマージンを得ること、さらに放電安定化のための動作を一定期間毎に挿入することにより安定した放電維持を可能とすることができる。
【０１６６】
さらに、１シーケンス内での連続した時間範囲で放電制御を行うことにより表示輝度が１つのまとまった期間で表現できるようにすることで映像表示に適した階調表示を可能とすることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る平面表示パネルの全体を示す概略構成図である。
【図２】 この発明の実施の形態１に係る表示パネルを構成する第１の透明基板としてのフロントガラス基板上の構成を示す部分斜視図である。
【図３】 この発明の実施の形態１に係る表示パネルを構成する第２の基板としてのバックガラス基板上の構成を示す部分斜視図である。
【図４】 図３のａ−ａ’線断面図である。
【図５】 バックガラス基板上の排気溝を示す構造図である。
【図６】 リードピン６と電極取り出し用スルーホール１３の形状を説明する説明図である。
【図７】 フロントガラス基板１のリードピン６の融着部付近に設けられる封着用ガード１５の説明図である。
【図８】 フロントガラス基板１の製造工程図である。
【図９】 図８に続く製造工程図である。
【図１０】 バックガラス基板１０の製造工程図である。
【図１１】 フロントガラス基板１とバックガラス基板１０を嵌め合わせて表示パネルを組み立て封止する最終工程図である。
【図１２】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、各表示セルを放電管として表した表示パネルの等価回路図である。
【図１３】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、駆動回路のブロック構成図である。
【図１４】 、図１３の駆動回路による輝度階調の表示のための各電極への駆動波形図である。
【図１５】 図１３の変形例を示す駆動回路のブロック構成図である。
【図１６】 図１４の駆動回路による輝度階調の表示のための各電極への駆動波形図とその説明図である。
【図１７】 この発明の実施の形態２に係る平面表示パネルのシステム構成図である。
【図１８】 この発明の実施の形態２に係る平面表示パネルの制御装置を説明するもので、図１７においてカスケード接続された各表示モジュールの駆動回路に制御信号を与える信号処理回路を示す構成図である。
【図１９】 図１８に示す信号処理回路の動作を説明する波形図である。
【図２０】 図１８に示すパルスカウンタ５６とルックアップテーブル５７及び表示データ生成部５８により個別電極制御を行うための階調データ作成に係る階調表示処理を説明するブロック図とフローチャートである。
【図２１】 図１８に示すルックアップテーブル５７の入出力特性図である。
【図２２】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する個別電極駆動部のブロック図である。
【図２３】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する駆動シーケンス図である。
【図２４】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示パネルの動作説明図である。
【図２５】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示パネルの動作説明図である。
【図２６】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの初期化動作説明図である。
【図２７】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する放電動作説明図である。
【図２８】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図２９】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図３０】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明するパルス発生回路を示す回路図である。
【図３１】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する表示セルの制御特性図である。
【図３２】 この発明の実施の形態３に係る平面表示パネルの駆動方法を説明する階調表示制御のタイミング図である。
Claims (11)
- 表示画面を構成する全表示セルを一括または所定の複数の表示セルを駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示パネルに対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備え、
上記駆動回路は、上記個別電極に単位時間内に印加するパルスとして、放電表示を行うために電圧維持するための維持パルスとこの維持パルスに対しパルス幅が幅狭の放電発光を抑制するための消去パルスの印加の制御に基づいて階調表示する
ことを特徴とする平面表示パネルの制御装置。 - 表示画面を構成する全表示セルを一括または所定の複数の表示セルを駆動する共通電極と、表示セル１セル毎に個別駆動する個別電極とを備えた平面表示パネルに対し、上記個別電極に単位時間内に印加するパルスの数によって輝度を変化させて階調表示する駆動回路を備え、
上記平面表示パネルは、複数の表示パネルを行列配置して組み合わせた表示モジュールを構成要素とし、列方向に配列された表示モジュールがカスケード接続され、かつ各表示モジュールが電源に対して並列接続されてなり、
各表示モジュールの駆動回路に制御信号を与える信号処理回路として、
固有アドレス情報を記憶してなるアドレス情報記憶部と、
入力されるデータをスルーさせると共に上記固有アドレスとデータ中の表示有効信号の位置から自己が表示するデータを取り出すための入力信号制御部と、
上記入力信号制御部からスルーされたデータをカスケード接続された隣接する表示モジュールに出力させるためのスルーデータ用出力バッファと、
書き込み制御信号に基づいて上記入力信号制御部により取り出されたデータを書き込むと共に読み出し制御信号に基づいてデータの読み出しを行うメモリと、
上記入力信号制御部により取り出されたデータに基づいて共通電極及び個別電極駆動パルスを生成する表示用パルス生成器と、
上記表示用パルス生成器から出力される共通電極駆動パルスをカウントするカウンタと、
上記カウンタによりカウントされたパルス数を階調データに数値変換するためのルックアップテーブルと、
上記ルックアップテーブルを介した階調データと上記メモリから読み出された個別電極駆動用表示データとの比較に基づいて個別電極の制御データを出力する表示データ生成器と、
上記表示用パルス生成器及び上記表示データ生成器の出力を個別電極駆動回路及び共通電極駆動回路に出力する出力バッファと
を備えたことを特徴とする平面表示パネルの制御装置。 - 複数のセルのそれぞれに共通に駆動される共通電極及び個別に駆動される個別電極を並設し、上記共通電極に電圧パルスを印加して上記共通電極及び上記個別電極上に設けられた誘電体層上に放電による発光を生起させる平面表示パネルに対し、
上記個別電極に電圧パルスを印加して上記誘電体層上に蓄積された壁電荷の極性を反転させるステップと、
その後に、上記共通電極に電圧パルスが印加して上記極性の反転による壁電荷の電界が加わるようにするステップと
を有し、
上記共通電極に印加される電圧パルスは、その電圧パルスの立ち上がり時に上記極性の反転による壁電荷の電界が加わって放電を開始させ、その電圧パルスの立ち下がり時にその放電による壁電荷によって消去放電を起こさせるようにすることを特徴とする平面表示パネルの駆動方法。 - 請求項３記載の平面表示パネルの駆動方法において、上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、１又は複数のシーケンス毎 に上記個別電極に上記電圧パルスを印加することを特徴とする平面表示パネルの駆動方法。
- 請求項３記載の平面表示パネルの駆動方法において、上記共通電極に印加される電圧パルスは、放電開始電圧以下の第１の電圧パルスと、この第１の電圧パルス期間内に重畳される第２の電圧パルスとでなり、放電開始電圧以上の電圧値を有する複合電圧パルスであることを特徴とする平面表示パネルの駆動方法。
- 請求項５記載の平面表示パネルの駆動方法において、上記第１の電圧パルスの立ち下がり時に上記壁電荷によって消去放電を起こさせることを特徴とする平面表示パネルの駆動方法。
- 請求項６記載の平面表示パネルの駆動方法において、上記共通電極への複合電圧パルスにより消去放電を起こさせた後、上記個別電極に電圧パルスを印加して放電を停止させるステップを有することを特徴とする平面表示パネルの駆動方法。
- 複数のセルのそれぞれに共通に駆動される共通電極及び個別に駆動される個別電極を並設し、上記共通電極に電圧パルスを印加して上記共通電極及び上記個別電極上に設けられた誘電体層上に放電による発光を生起させる平面表示パネルに対し、
上記個別電極に電圧パルスを印加して上記誘電体層上に蓄積された壁電荷の極性を反転させるステップと、
その後に、上記共通電極に電圧パルスが印加して上記極性の反転による壁電荷の電界が加わるようにするステップと
を有し、
上記共通電極に電圧パルスを印加して放電を生じさせた際に、放電を維持すべき表示セルの個別電極に対しては放電維持領域における電圧を印加すると共に、放電を停止すべき表示セルの個別電極に対しては放電抑制領域における電圧を印加することを特徴とする平面表示パネルの駆動方法。 - 複数のセルのそれぞれに共通に駆動される共通電極及び個別に駆動される個別電極を並設し、上記共通電極に電圧パルスを印加して上記共通電極及び上記個別電極上に設けられた誘電体層上に放電による発光を生起させる平面表示パネルに対し、
上記個別電極に電圧パルスを印加して上記誘電体層上に蓄積された壁電荷の極性を反転させるステップと、
その後に、上記共通電極に電圧パルスが印加して上記極性の反転による壁電荷の電界が加わるようにするステップと
を有し、
上記共通電極に印加される一定の電圧パルス数を１シーケンスとしたときに、１又は複数のシーケンス毎に上記個別電極に上記電圧パルスを印加し、そのシーケンスの１部の電圧パルス数に対応して放電を維持する放電維持領域の電圧を個別電極に印加して表示維持期間とし、その１シーケンスの他の部分の電圧パルス数に対応して放電を停止させる放電抑制領域の電圧を個別電極に印加して表示抑制期間として、階調表示を行うことを特徴とする平面表示パネルの駆動方法。 - 請求項９記載の平面表示パネルの駆動方法において、上記１シーケンスの前半部分を表示維持期間とし、その後半部分を表示抑制期間とすることを特徴とする平面表示パネルの駆動方法。
- 請求項９記載の平面表示パネルの駆動方法において、上記１シーケンスとして上記共通電極に印加する一定の電圧パルス数は、階調数以上であって、１階調につき複数の電圧パルス数を割り当てたことを特徴とする平面表示パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002234489A JP3655899B2 (ja) | 1997-03-31 | 2002-08-12 | 平面表示パネルの制御装置及びその駆動方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-80541 | 1997-03-31 | ||
| JP9-80540 | 1997-03-31 | ||
| JP8054097 | 1997-03-31 | ||
| JP8054197 | 1997-03-31 | ||
| JP30882997 | 1997-11-11 | ||
| JP9-308829 | 1997-11-11 | ||
| JP2002234489A JP3655899B2 (ja) | 1997-03-31 | 2002-08-12 | 平面表示パネルの制御装置及びその駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54145098A Division JP3384809B2 (ja) | 1997-03-31 | 1998-03-30 | 平面表示パネルとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003140606A JP2003140606A (ja) | 2003-05-16 |
| JP3655899B2 true JP3655899B2 (ja) | 2005-06-02 |
Family
ID=27466449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002234489A Expired - Fee Related JP3655899B2 (ja) | 1997-03-31 | 2002-08-12 | 平面表示パネルの制御装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655899B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8974077B2 (en) | 2012-07-30 | 2015-03-10 | Ultravision Technologies, Llc | Heat sink for LED light source |
| US9195281B2 (en) | 2013-12-31 | 2015-11-24 | Ultravision Technologies, Llc | System and method for a modular multi-panel display |
| CN115440157B (zh) * | 2022-09-30 | 2025-04-08 | 京东方科技集团股份有限公司 | 显示装置和级联控制方法 |
-
2002
- 2002-08-12 JP JP2002234489A patent/JP3655899B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003140606A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384809B2 (ja) | 平面表示パネルとその製造方法 | |
| JPWO1998044531A1 (ja) | 平面表示パネルとその製造方法及びその制御装置並びにその駆動方法 | |
| JP2976923B2 (ja) | 容量性負荷の駆動装置 | |
| US8405575B2 (en) | Plasma display device and driving method thereof | |
| US7724214B2 (en) | Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency | |
| US6337673B1 (en) | Driving plasma display device | |
| JP3394010B2 (ja) | ガス放電パネル表示装置及びガス放電パネルの駆動方法 | |
| US6281635B1 (en) | Separate voltage driving method and apparatus for plasma display panel | |
| KR20040010769A (ko) | 플라즈마 디스플레이 패널 표시장치와 그 구동방법 | |
| US6914584B2 (en) | Plasma display device with reduced power consumption while preventing erroneous write-in | |
| JP3524323B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2907167B2 (ja) | カラープラズマディスプレイパネル | |
| US6373451B1 (en) | Method for driving AC plasma display panel | |
| JP4180034B2 (ja) | プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法 | |
| JP2000242223A (ja) | プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置 | |
| US6876342B2 (en) | Plasma display apparatus and driving method thereof | |
| US20100118056A1 (en) | Plasma display device and plasma display panel driving method | |
| US20020126069A1 (en) | AC surface discharge plasma display panel and method for driving the same | |
| JP5007021B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP3390239B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100349923B1 (ko) | 플라즈마 표시패널의 구동방법 | |
| US7710372B2 (en) | PDP data driver, PDP driving method, plasma display device, and control method for the same | |
| US20020067320A1 (en) | Display panel with sustain electrodes | |
| JP2003140606A (ja) | 平面表示パネルの制御装置及びその駆動方法 | |
| JP4580162B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |