JP3661366B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3661366B2 JP3661366B2 JP23972597A JP23972597A JP3661366B2 JP 3661366 B2 JP3661366 B2 JP 3661366B2 JP 23972597 A JP23972597 A JP 23972597A JP 23972597 A JP23972597 A JP 23972597A JP 3661366 B2 JP3661366 B2 JP 3661366B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- wiring
- semiconductor device
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線要素として、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置、更に詳細には、配線要素から金属が基板に拡散して素子特性を損じることがないようにした半導体装置、特に金属プラグ及び／又は金属溝配線を有する超ＬＳＩに最適な半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、半導体装置の配線に多層配線構造を採用することが必然になっていて、それに伴う配線抵抗の増大が半導体装置の設計及び素子特性に影響を与えている。例えば、配線抵抗が増大すると、超ＬＳＩ装置を駆動させる時の消費電力が増大し、また配線抵抗による発熱量が増大する等の種々の不都合がある。
そこで、配線抵抗を低減する方策の一貫として、多層配線構造の上下配線同士を相互接続するために設けた金属プラグの抵抗を低減するために、従来のＷプラグに代えて、Ｗプラグに比べて抵抗が小さいＣｕプラグの利用が試みられつつある。
【０００３】
ここで、図３を参照して、Ｃｕプラグの従来の形成方法を説明する。
図３に示すように、トランジスタ等が集積形成されたＳｉ基板１上に、絶縁膜としてボロン・リン・シリケートガラス（ＢＰＳＧ）膜２をリフロー法により成膜し、次いでＡｌＣｕ配線とＡｌＣｕ配線の上下に被着させたチタンナイトライド（ＴｉＮ）膜との積層配線からなる第１層のＡｌＣｕ配線３を形成する。
次に、ＡｌＣｕ配線３上に、プラズマＣＶＤ法で成膜したＰ−ＴＥＯＳ・ＮＳＧ膜とＯ３ −ＴＥＯＳ・ＮＳＧ膜との二層より成る第１の層間絶縁膜４を成膜し、更に平坦化処理を施して層間絶縁膜４の上面を平坦面５にする。
続いて、第１の層間絶縁膜４を貫通して第１層のＡｌＣｕ配線３に達する層間接続孔６を設け、第１の層間接続孔６内に第１のＣｕプラグ８を形成する。
Ｃｕプラグ８の形成に際しては、先ず、ＴｉＮ密着層７を基板全面に堆積し、次いでＴｉＮ密着層７上にブランケット法によりＣｕを堆積し、ＣＭＰ法により研磨してＣｕプラグ８を形成する。
【０００４】
以下、同様にして、第２層のＡｌＣｕ配線９、Ｐ−ＴＥＯＳ・ＮＳＧ膜とＯ３−ＴＥＯＳ・ＮＳＧ膜との二層より成る第２の層間絶縁膜１０、第２の層間絶縁膜１０の平坦面１１、第２の層間接続孔１２、ＴｉＮ密着層１３、第２のＣｕプラグ１４、及び第３層のＡｌＣｕ配線１５を形成する。
【０００５】
上述したＣｕプラグの形成方法では、先ず、Ｃｕの良好な埋め込み特性を得るために、密着層としてＴｉＮ層が用いられている。層間接続孔でのＴｉＮ密着層のボトムカバレージが良いほど、Ｃｕの濡れ性が改善されるので、ＴｉＮ密着層の膜厚は、５０ｎｍ程度が好適とされる。一方、ＴｉＮ密着層の膜厚が厚いと、ＡｌＣｕ配線とＣｕの接触抵抗（シート抵抗）が増大するので、接触抵抗を抑制するためにはＴｉＮ密着層の膜厚を薄くすることが必要である。
そこで、従来は、コリメートスパッタ法によりＴｉＮ膜を成膜することにより、膜厚８ｎｍ程度で良好なボトムカバレージを得ていて、Ｃｕの埋め込み性も良好である。
【０００６】
【発明が解決しようとする課題】
しかし、多層配線構造の上下配線の相互接続にＣｕプラグを適用するあたり、上述した従来の方法により形成したＣｕプラグには、そのＣｕ原子の挙動に起因して、次のような問題があった。
即ち、Ｃｕプラグ中のＣｕ原子は、Ｃｕ成膜中の高い成膜温度、及び、成膜後のＣｕプラグの熱履歴に起因してＣｕプラグの周囲に拡散する傾向が強い。その結果、Ｃｕプラグと層間絶縁膜との間に相互の密着を高めるために設けられたＴｉＮ／Ｔｉ密着層を貫通して層間絶縁膜内に達し、更には層間絶縁膜を貫通して半導体基板に拡散して行く。半導体基板に到達したＣｕ原子は、トランジスタ素子、キャパシタ素子などの特性に悪影響を及ぼす。
例えば、トランジスタのゲート酸化膜に拡散したＣｕ原子は、ゲート酸化膜の絶縁耐圧を低下させ、またキャパシタのリーク電流増加により、ＬＳＩの信頼性を低下させる原因の一つとなっている。
これまで、Ｃｕプラグを例にして金属拡散による影響を説明したが、他の金属プラグであっても、大なり小なりその影響は同じであり、またその影響は、ダマシン法により絶縁膜内に設けた金属溝配線についても同様である。
【０００７】
そこで、本発明の目的は、この問題点に鑑み、金属配線の相互接続用金属プラグ及び金属溝配線等の配線要素から基板への金属拡散を抑制するようにした半導体装置及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明者は、配線要素を形成する際、予め非晶質金属層を設け、その上に金属本体部を成膜し、成膜時の高温雰囲気及び成膜後の熱履歴に起因して金属本体部から拡散する金属を非晶質金属層の非晶質金属と反応させて吸収することにより、金属の基板への拡散を防止することに着眼し、本発明を完成するに到った。
上記目的を達成するために、本発明に係る半導体装置は、配線要素として、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置において、
配線要素が、配線要素の中核となる金属本体部と、金属本体部を取り囲み、かつ密着して設けられ、非晶質金属に加えて、金属本体部の金属と非晶質金属との固相反応により生成した反応生成物を含む金属拡散防止層とを備えることを特徴としている。
【０００９】
本発明では、金属本体部を構成する金属の種類には制約はないが、金属本体部を構成する金属がＣｕである場合に、本発明は最適である。
また、配線要素が、金属本体部とは反対側で金属拡散防止層を取り囲み密着して設けられた金属密着層を有しても良い。
非晶質金属としては、スパッタ法により堆積させた非晶質シリコン、又は非晶質ゲルマニウムを用いる。非晶質シリコンを用いる場合、金属拡散防止層は、金属本体部形成用の金属膜を成膜する際の成膜温度、及び金属膜成膜後の熱履歴に起因して、金属膜から非晶質シリコンに拡散した金属と非晶質シリコンとの固相反応により生成した金属シリサイド層になる。
【００１０】
本発明の半導体装置を製造するには、好適には、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置の製造方法において、
まず、絶縁膜内に設けた接続孔の孔面又は溝の溝面に非晶質シリコン又は非晶質ゲルマニウムの金属層を設ける工程と、
次いで、該非晶質金属層上に金属プラグ又は金属溝配線の中核となる金属本体部を形成する金属膜を成膜する工程とを有し、
金属膜の成膜工程での高温状態及び金属膜の加工工程を含む金属膜の成膜工程の後の工程での熱履歴に起因して拡散する金属を該非晶質金属と固相反応させることを特徴としている。
【００１１】
【発明の実施の形態】
以下に、実施形態例を挙げ、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本発明に係る半導体装置では、多層配線構造の配線同士を相互に接続するために絶縁膜を貫通して設ける金属プラグとしてＣｕプラグを形成する際、例えばＣｕプラグ埋め込みのための密着層として、絶縁膜を貫通する接続孔上にＴｉＮ層を成膜し、次いでＴｉＮ層の上層に予め非晶質シリコン（以下、簡単にａ−Ｓｉと表記する）、又は非晶質ゲルマニウム（以下、簡単にａ−Ｇｅと表記する）からなるＣｕ拡散防止用の層を成膜する。
そして、Ｃｕを成膜する際の成膜温度、その後の熱履歴により拡散したＣｕ原子とＣｕ拡散防止用の層のａ−Ｓｉ、又はａ−Ｇｅとを固相反応させ、ＣｕＳｉｘ又はＣｕＧｅｘからなる層を形成させる。
これにより、拡散したＣｕが効率良くシリサイドなどに転化して消費され、Ｃｕプラグ外への拡散が防止される。よって、従来のようにＣｕ拡散により基板上のトランジスタ素子のゲート酸化膜の耐圧低下などが発生するようなことはない。
【００１２】
【実施例】
以下に、実施例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施例１
本実施例は、本発明に係る半導体装置の実施例の一つであって、図１は実施例１の半導体装置の多層配線構造を示す基板断面図である。
本実施例の半導体装置に設けられた多層配線構造２０は、図１に示すように、第１のＣｕプラグ２２及び第２のＣｕプラグ３０が、それぞれＴｉＮ密着層２４、３２と、その内側に設けられ、ａ−Ｓｉがシリサイド化したＣｕＳｉx を含む非晶質シリコン（以下、ａ−Ｓｉと表記する）からなる有底筒状の金属拡散防止層２６、３４と、中心部のＣｕ柱部２８、３６とから構成されている。
【００１３】
以下に、図１を参照して、本実施例の半導体装置に設けた多層配線構造２０を形成する方法を説明する。
図１に示すように、従来と同様にして、トランジスタ等が集積形成されたＳｉ基板１上に、絶縁膜としてＢＰＳＧ膜２をリフロー法により成膜し、次いでＡｌＣｕ配線とＡｌＣｕ配線の上下に被着させたＴｉＮ膜との積層配線からなる第１層のＡｌＣｕ配線３を形成する。第１層のＡｌＣｕ配線３をパターニングする際には、既知のドライエッチング法により、微細加工して形成する。
【００１４】
平行平板プラズマＣＶＤ装置を使用して、基板全面に、即ち第１層のＡｌＣｕ配線３、及びＢＰＳＧ膜２上に、順次、Ｐ−ＴＥＯＳ・ＮＳＧ膜及びＯ３−ＴＥＯＳ・ＮＳＧ膜を以下の条件でプラズマＣＶＤ法により成膜し、２層の絶縁膜からなる第１の層間絶縁膜４を形成する。
Ｐ−ＴＥＯＳ・ＮＳＧ膜を成膜する条件としては、
反応ガス ：Ｏ２／ＴＥＯＳ＝５００／９００sccm
圧力 ：８．０Torr
出力 ：８００Ｗ
温度 ：４００℃
Ｏ３−ＴＥＯＳ・ＮＳＧ膜を成膜する条件としては、
反応ガス ：Ｏ２／Ｏ３ 流量＝７．０slm
Ｏ３ 濃度は１００mg/l
ＴＥＯＳバブリングＮ２ 流量＝４０sccm
バブラー温度＝６０℃
温度 ：４００℃
圧力 ：８．０Torr
【００１５】
次いで、第１の層間絶縁膜４の上面をＣＭＰ法により研磨して平坦にして、平坦面５を得る。第１の層間絶縁膜４の膜厚は、９００ｎｍ程度とする。
【００１６】
次に、第１の層間絶縁膜４上にフォトレジスト膜（図示せず）を成膜し、パターニングしてフォトマスクを形成し、続いてマグネトロンＲＩＥによりエッチングして、層間接続孔６を第１のＡｌＣｕ配線４上に開口する。
次いで、コリメートスパッタ装置を用いて、基板全面に、即ち層間接続孔６内、及び層間絶縁膜４上にＴｉ及びＴｉＮを以下の条件でコリメートスパッタ法により成膜して、膜厚がＴｉＮ／Ｔｉ＝８ｎｍ／５ｎｍのＴｉＮ密着層２４を形成する。
ＴｉＮ密着層２４の成膜条件は次の通りである。
ガス ：Ａｒ＋８０％Ｎ２＝１５０sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｔｉターゲット
コリメータのアスペクト比：１：１．５
【００１７】
遠距離スパッタ装置を用いて、層間接続孔６のＴｉＮ密着層膜２４上にスパッタ法などにより、以下の条件でａ−Ｓｉ層を膜厚２０ｎｍで成膜する。
ａ−Ｓｉ層の成膜条件は、次の通りである。
ガス ：Ａｒ＝１００sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｓｉターゲット
ターゲット基板間距離 ：２０cm
【００１８】
スパッタ装置を用いて、ａ−Ｓｉ層上にＣｕを以下の条件でスパッタ法によりブランケット成膜し、層間絶縁孔６を埋め込む。
Ｃｕの成膜条件は次の通りである。
ガス ：Ａｒ＝１００sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｃｕターゲット
Ｃｕ層を全面に成膜した基板をＣＭＰ法により研磨して層間絶縁孔６内部にＣｕ柱部２８を形成する。
【００１９】
以下、上述したプロセスを繰り返すことにより、第２のＡｌＣｕ配線９、第２の層間絶縁膜１０、平坦面１１、第２の層間接続孔１２、第２のＣｕプラグ３０及び第３のＡｌＣｕ配線１５を形成する。
【００２０】
第１のＣｕプラグ２２及び第２のＣｕプラグ３０のａ−Ｓｉ層は、Ｃｕ成膜時の高い温度状態、その後のＡｌＣｕ配線層成膜のためのＡｌＣｕスパッタリング時の加熱などの熱履歴により、Ｃｕ柱部２８、３６から拡散してきたＣｕ原子と固相反応して、ＣｕＳｉｘなるシリサイド層を含む金属防止拡散層２６、３４として機能する。
Ｃｕ柱部２８、３６から拡散したＣｕ原子は、ａ−Ｓｉ層で消費されシリサイド化するため、Ｃｕプラグ２２、３０から外部に拡散するＣｕ原子の量は、その影響が無視出来るほどの量に減る。
このため、基板上のトランジスタ素子への悪影響が無くなり、ゲート酸化膜の耐圧不良などが発生することはない。即ち、本実施例によればシリサイド層２６、３４の形成により、Ｃｕ柱部２８、３６からのＣｕ拡散を金属防止拡散層として設けられたａ−Ｓｉ層で吸収するので、ゲート酸化膜のＣｕ汚染による耐圧低下を生じない。従って、本実施例を超ＬＳＩ装置に適用した時には、高品質で信頼性の良好な超ＬＳＩ装置を得ることが出来る。
【００２１】
実施例２
本実施例は、ダマシン法によりＣｕ溝配線を形成した半導体装置に本発明に係る半導体装置を適用した例であって、図２はダマシン法により形成したＣｕ溝配線の断面図である。
本実施例の半導体装置のＣｕ溝配線４０は、断面で見て、図２に示すように、ＴｉＮ密着層４２と、その内側に設けられ、ａ−Ｓｉがシリサイド化したＣｕＳｉx を含むａ−Ｓｉからなる溝状の金属拡散防止層４４と、中心部のＣｕ線部４６とから構成されている。
基板１、ＢＰＳＧ膜２、絶縁膜４及び平坦面５は、実施例１と同じ構成であって、同様にして形成されている。
【００２２】
実施例１及び２では、Ｃｕ拡散防止層としてａ−Ｓｉを用いた例につき述べたが、これに代わって導電性が良好であり、Ｃｕと固相反応するａ−Ｇｅ等を非晶質金属として使用できることは勿論である。
また、実施例１及び２では、ａ−Ｓｉの成膜に遠距離スパッタ法を使用したが、この他に、プラズマＣＶＤ装置として、ＥＣＲ型ＣＶＤ装置、ヘリコン波ＣＶＤ装置、ＩＣＰ型ＣＶＤ装置などの高密度ＣＶＤ装置を用いることもできる。スパッタ装置としては、コリメートスパッタ装置を用いることもできる。
【００２３】
【発明の効果】
本発明によれば、配線要素、例えば金属プラグがその中核となる金属本体部と、金属本体部を取り囲み密着して設けられ、非晶質金属に加えて、金属本体部の金属と非晶質シリコン又は非晶質ゲルマニウムとの固相反応により生成した生成物を含む金属拡散防止層とを有することにより、金属プラグから拡散した金属を非晶質金属と固相反応させて、例えばａ−Ｓｉでシリサイド化して消費するため、金属プラグ外部への金属拡散が防止される。
これにより、基板上のトランジスタ素子の絶縁耐圧が金属汚染により低下するなどの、従来生じていたような不都合が生じない。従って、本発明に係る半導体装置を超ＬＳＩ装置に適用することにより、高品質で信頼性の良好な超ＬＳＩ装置を得ることができる。
【図面の簡単な説明】
【図１】 実施例１の半導体装置の多層配線構造を示す基板断面図である。
【図２】 実施例２の半導体装置のＣｕ溝配線を示す基板断面図である。
【図３】 従来の半導体装置の多層配線構造を示す基板断面図である。
【符号の説明】
１……Ｓｉ基板、２……ＢＰＳＧ膜、３……第１層のＡｌＣｕ配線、４……第１の層間絶縁膜、５……平坦面、６……層間絶縁孔、７……ＴｉＮ密着層、８……第１のＣｕプラグ、９……第２層のＡｌＣｕ配線、１０……第２の層間絶縁膜、１１……平坦面、１２……第２の層間絶縁孔、１３……第２のＴｉＮ密着層、１４……第２のＣｕプラグ、１５……第３層のＡｌＣｕ配線、２０……実施例１の半導体装置に設けられた多層配線構造、２２……第１のＣｕプラグ、２４……ＴｉＮ密着層、２６……非晶質シリコン（ａ−Ｓｉ）がシリサイド化したＣｕＳｉx からなる金属拡散防止層、２８……Ｃｕ柱部、３０……第２のＣｕプラグ、３２……ＴｉＮ密着層、３４……金属拡散防止層、３６……Ｃｕ柱部、４０……Ｃｕ溝配線、４２……ＴｉＮ密着層、４４……金属拡散防止層、４６……Ｃｕ線部４６。
【発明の属する技術分野】
本発明は、配線要素として、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置、更に詳細には、配線要素から金属が基板に拡散して素子特性を損じることがないようにした半導体装置、特に金属プラグ及び／又は金属溝配線を有する超ＬＳＩに最適な半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、半導体装置の配線に多層配線構造を採用することが必然になっていて、それに伴う配線抵抗の増大が半導体装置の設計及び素子特性に影響を与えている。例えば、配線抵抗が増大すると、超ＬＳＩ装置を駆動させる時の消費電力が増大し、また配線抵抗による発熱量が増大する等の種々の不都合がある。
そこで、配線抵抗を低減する方策の一貫として、多層配線構造の上下配線同士を相互接続するために設けた金属プラグの抵抗を低減するために、従来のＷプラグに代えて、Ｗプラグに比べて抵抗が小さいＣｕプラグの利用が試みられつつある。
【０００３】
ここで、図３を参照して、Ｃｕプラグの従来の形成方法を説明する。
図３に示すように、トランジスタ等が集積形成されたＳｉ基板１上に、絶縁膜としてボロン・リン・シリケートガラス（ＢＰＳＧ）膜２をリフロー法により成膜し、次いでＡｌＣｕ配線とＡｌＣｕ配線の上下に被着させたチタンナイトライド（ＴｉＮ）膜との積層配線からなる第１層のＡｌＣｕ配線３を形成する。
次に、ＡｌＣｕ配線３上に、プラズマＣＶＤ法で成膜したＰ−ＴＥＯＳ・ＮＳＧ膜とＯ３ −ＴＥＯＳ・ＮＳＧ膜との二層より成る第１の層間絶縁膜４を成膜し、更に平坦化処理を施して層間絶縁膜４の上面を平坦面５にする。
続いて、第１の層間絶縁膜４を貫通して第１層のＡｌＣｕ配線３に達する層間接続孔６を設け、第１の層間接続孔６内に第１のＣｕプラグ８を形成する。
Ｃｕプラグ８の形成に際しては、先ず、ＴｉＮ密着層７を基板全面に堆積し、次いでＴｉＮ密着層７上にブランケット法によりＣｕを堆積し、ＣＭＰ法により研磨してＣｕプラグ８を形成する。
【０００４】
以下、同様にして、第２層のＡｌＣｕ配線９、Ｐ−ＴＥＯＳ・ＮＳＧ膜とＯ３−ＴＥＯＳ・ＮＳＧ膜との二層より成る第２の層間絶縁膜１０、第２の層間絶縁膜１０の平坦面１１、第２の層間接続孔１２、ＴｉＮ密着層１３、第２のＣｕプラグ１４、及び第３層のＡｌＣｕ配線１５を形成する。
【０００５】
上述したＣｕプラグの形成方法では、先ず、Ｃｕの良好な埋め込み特性を得るために、密着層としてＴｉＮ層が用いられている。層間接続孔でのＴｉＮ密着層のボトムカバレージが良いほど、Ｃｕの濡れ性が改善されるので、ＴｉＮ密着層の膜厚は、５０ｎｍ程度が好適とされる。一方、ＴｉＮ密着層の膜厚が厚いと、ＡｌＣｕ配線とＣｕの接触抵抗（シート抵抗）が増大するので、接触抵抗を抑制するためにはＴｉＮ密着層の膜厚を薄くすることが必要である。
そこで、従来は、コリメートスパッタ法によりＴｉＮ膜を成膜することにより、膜厚８ｎｍ程度で良好なボトムカバレージを得ていて、Ｃｕの埋め込み性も良好である。
【０００６】
【発明が解決しようとする課題】
しかし、多層配線構造の上下配線の相互接続にＣｕプラグを適用するあたり、上述した従来の方法により形成したＣｕプラグには、そのＣｕ原子の挙動に起因して、次のような問題があった。
即ち、Ｃｕプラグ中のＣｕ原子は、Ｃｕ成膜中の高い成膜温度、及び、成膜後のＣｕプラグの熱履歴に起因してＣｕプラグの周囲に拡散する傾向が強い。その結果、Ｃｕプラグと層間絶縁膜との間に相互の密着を高めるために設けられたＴｉＮ／Ｔｉ密着層を貫通して層間絶縁膜内に達し、更には層間絶縁膜を貫通して半導体基板に拡散して行く。半導体基板に到達したＣｕ原子は、トランジスタ素子、キャパシタ素子などの特性に悪影響を及ぼす。
例えば、トランジスタのゲート酸化膜に拡散したＣｕ原子は、ゲート酸化膜の絶縁耐圧を低下させ、またキャパシタのリーク電流増加により、ＬＳＩの信頼性を低下させる原因の一つとなっている。
これまで、Ｃｕプラグを例にして金属拡散による影響を説明したが、他の金属プラグであっても、大なり小なりその影響は同じであり、またその影響は、ダマシン法により絶縁膜内に設けた金属溝配線についても同様である。
【０００７】
そこで、本発明の目的は、この問題点に鑑み、金属配線の相互接続用金属プラグ及び金属溝配線等の配線要素から基板への金属拡散を抑制するようにした半導体装置及びその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明者は、配線要素を形成する際、予め非晶質金属層を設け、その上に金属本体部を成膜し、成膜時の高温雰囲気及び成膜後の熱履歴に起因して金属本体部から拡散する金属を非晶質金属層の非晶質金属と反応させて吸収することにより、金属の基板への拡散を防止することに着眼し、本発明を完成するに到った。
上記目的を達成するために、本発明に係る半導体装置は、配線要素として、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置において、
配線要素が、配線要素の中核となる金属本体部と、金属本体部を取り囲み、かつ密着して設けられ、非晶質金属に加えて、金属本体部の金属と非晶質金属との固相反応により生成した反応生成物を含む金属拡散防止層とを備えることを特徴としている。
【０００９】
本発明では、金属本体部を構成する金属の種類には制約はないが、金属本体部を構成する金属がＣｕである場合に、本発明は最適である。
また、配線要素が、金属本体部とは反対側で金属拡散防止層を取り囲み密着して設けられた金属密着層を有しても良い。
非晶質金属としては、スパッタ法により堆積させた非晶質シリコン、又は非晶質ゲルマニウムを用いる。非晶質シリコンを用いる場合、金属拡散防止層は、金属本体部形成用の金属膜を成膜する際の成膜温度、及び金属膜成膜後の熱履歴に起因して、金属膜から非晶質シリコンに拡散した金属と非晶質シリコンとの固相反応により生成した金属シリサイド層になる。
【００１０】
本発明の半導体装置を製造するには、好適には、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置の製造方法において、
まず、絶縁膜内に設けた接続孔の孔面又は溝の溝面に非晶質シリコン又は非晶質ゲルマニウムの金属層を設ける工程と、
次いで、該非晶質金属層上に金属プラグ又は金属溝配線の中核となる金属本体部を形成する金属膜を成膜する工程とを有し、
金属膜の成膜工程での高温状態及び金属膜の加工工程を含む金属膜の成膜工程の後の工程での熱履歴に起因して拡散する金属を該非晶質金属と固相反応させることを特徴としている。
【００１１】
【発明の実施の形態】
以下に、実施形態例を挙げ、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本発明に係る半導体装置では、多層配線構造の配線同士を相互に接続するために絶縁膜を貫通して設ける金属プラグとしてＣｕプラグを形成する際、例えばＣｕプラグ埋め込みのための密着層として、絶縁膜を貫通する接続孔上にＴｉＮ層を成膜し、次いでＴｉＮ層の上層に予め非晶質シリコン（以下、簡単にａ−Ｓｉと表記する）、又は非晶質ゲルマニウム（以下、簡単にａ−Ｇｅと表記する）からなるＣｕ拡散防止用の層を成膜する。
そして、Ｃｕを成膜する際の成膜温度、その後の熱履歴により拡散したＣｕ原子とＣｕ拡散防止用の層のａ−Ｓｉ、又はａ−Ｇｅとを固相反応させ、ＣｕＳｉｘ又はＣｕＧｅｘからなる層を形成させる。
これにより、拡散したＣｕが効率良くシリサイドなどに転化して消費され、Ｃｕプラグ外への拡散が防止される。よって、従来のようにＣｕ拡散により基板上のトランジスタ素子のゲート酸化膜の耐圧低下などが発生するようなことはない。
【００１２】
【実施例】
以下に、実施例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施例１
本実施例は、本発明に係る半導体装置の実施例の一つであって、図１は実施例１の半導体装置の多層配線構造を示す基板断面図である。
本実施例の半導体装置に設けられた多層配線構造２０は、図１に示すように、第１のＣｕプラグ２２及び第２のＣｕプラグ３０が、それぞれＴｉＮ密着層２４、３２と、その内側に設けられ、ａ−Ｓｉがシリサイド化したＣｕＳｉx を含む非晶質シリコン（以下、ａ−Ｓｉと表記する）からなる有底筒状の金属拡散防止層２６、３４と、中心部のＣｕ柱部２８、３６とから構成されている。
【００１３】
以下に、図１を参照して、本実施例の半導体装置に設けた多層配線構造２０を形成する方法を説明する。
図１に示すように、従来と同様にして、トランジスタ等が集積形成されたＳｉ基板１上に、絶縁膜としてＢＰＳＧ膜２をリフロー法により成膜し、次いでＡｌＣｕ配線とＡｌＣｕ配線の上下に被着させたＴｉＮ膜との積層配線からなる第１層のＡｌＣｕ配線３を形成する。第１層のＡｌＣｕ配線３をパターニングする際には、既知のドライエッチング法により、微細加工して形成する。
【００１４】
平行平板プラズマＣＶＤ装置を使用して、基板全面に、即ち第１層のＡｌＣｕ配線３、及びＢＰＳＧ膜２上に、順次、Ｐ−ＴＥＯＳ・ＮＳＧ膜及びＯ３−ＴＥＯＳ・ＮＳＧ膜を以下の条件でプラズマＣＶＤ法により成膜し、２層の絶縁膜からなる第１の層間絶縁膜４を形成する。
Ｐ−ＴＥＯＳ・ＮＳＧ膜を成膜する条件としては、
反応ガス ：Ｏ２／ＴＥＯＳ＝５００／９００sccm
圧力 ：８．０Torr
出力 ：８００Ｗ
温度 ：４００℃
Ｏ３−ＴＥＯＳ・ＮＳＧ膜を成膜する条件としては、
反応ガス ：Ｏ２／Ｏ３ 流量＝７．０slm
Ｏ３ 濃度は１００mg/l
ＴＥＯＳバブリングＮ２ 流量＝４０sccm
バブラー温度＝６０℃
温度 ：４００℃
圧力 ：８．０Torr
【００１５】
次いで、第１の層間絶縁膜４の上面をＣＭＰ法により研磨して平坦にして、平坦面５を得る。第１の層間絶縁膜４の膜厚は、９００ｎｍ程度とする。
【００１６】
次に、第１の層間絶縁膜４上にフォトレジスト膜（図示せず）を成膜し、パターニングしてフォトマスクを形成し、続いてマグネトロンＲＩＥによりエッチングして、層間接続孔６を第１のＡｌＣｕ配線４上に開口する。
次いで、コリメートスパッタ装置を用いて、基板全面に、即ち層間接続孔６内、及び層間絶縁膜４上にＴｉ及びＴｉＮを以下の条件でコリメートスパッタ法により成膜して、膜厚がＴｉＮ／Ｔｉ＝８ｎｍ／５ｎｍのＴｉＮ密着層２４を形成する。
ＴｉＮ密着層２４の成膜条件は次の通りである。
ガス ：Ａｒ＋８０％Ｎ２＝１５０sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｔｉターゲット
コリメータのアスペクト比：１：１．５
【００１７】
遠距離スパッタ装置を用いて、層間接続孔６のＴｉＮ密着層膜２４上にスパッタ法などにより、以下の条件でａ−Ｓｉ層を膜厚２０ｎｍで成膜する。
ａ−Ｓｉ層の成膜条件は、次の通りである。
ガス ：Ａｒ＝１００sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｓｉターゲット
ターゲット基板間距離 ：２０cm
【００１８】
スパッタ装置を用いて、ａ−Ｓｉ層上にＣｕを以下の条件でスパッタ法によりブランケット成膜し、層間絶縁孔６を埋め込む。
Ｃｕの成膜条件は次の通りである。
ガス ：Ａｒ＝１００sccm
圧力 ：５ｍTorr
出力 ：１０ｋＷ
温度 ：２５０℃
ターゲット ：Ｃｕターゲット
Ｃｕ層を全面に成膜した基板をＣＭＰ法により研磨して層間絶縁孔６内部にＣｕ柱部２８を形成する。
【００１９】
以下、上述したプロセスを繰り返すことにより、第２のＡｌＣｕ配線９、第２の層間絶縁膜１０、平坦面１１、第２の層間接続孔１２、第２のＣｕプラグ３０及び第３のＡｌＣｕ配線１５を形成する。
【００２０】
第１のＣｕプラグ２２及び第２のＣｕプラグ３０のａ−Ｓｉ層は、Ｃｕ成膜時の高い温度状態、その後のＡｌＣｕ配線層成膜のためのＡｌＣｕスパッタリング時の加熱などの熱履歴により、Ｃｕ柱部２８、３６から拡散してきたＣｕ原子と固相反応して、ＣｕＳｉｘなるシリサイド層を含む金属防止拡散層２６、３４として機能する。
Ｃｕ柱部２８、３６から拡散したＣｕ原子は、ａ−Ｓｉ層で消費されシリサイド化するため、Ｃｕプラグ２２、３０から外部に拡散するＣｕ原子の量は、その影響が無視出来るほどの量に減る。
このため、基板上のトランジスタ素子への悪影響が無くなり、ゲート酸化膜の耐圧不良などが発生することはない。即ち、本実施例によればシリサイド層２６、３４の形成により、Ｃｕ柱部２８、３６からのＣｕ拡散を金属防止拡散層として設けられたａ−Ｓｉ層で吸収するので、ゲート酸化膜のＣｕ汚染による耐圧低下を生じない。従って、本実施例を超ＬＳＩ装置に適用した時には、高品質で信頼性の良好な超ＬＳＩ装置を得ることが出来る。
【００２１】
実施例２
本実施例は、ダマシン法によりＣｕ溝配線を形成した半導体装置に本発明に係る半導体装置を適用した例であって、図２はダマシン法により形成したＣｕ溝配線の断面図である。
本実施例の半導体装置のＣｕ溝配線４０は、断面で見て、図２に示すように、ＴｉＮ密着層４２と、その内側に設けられ、ａ−Ｓｉがシリサイド化したＣｕＳｉx を含むａ−Ｓｉからなる溝状の金属拡散防止層４４と、中心部のＣｕ線部４６とから構成されている。
基板１、ＢＰＳＧ膜２、絶縁膜４及び平坦面５は、実施例１と同じ構成であって、同様にして形成されている。
【００２２】
実施例１及び２では、Ｃｕ拡散防止層としてａ−Ｓｉを用いた例につき述べたが、これに代わって導電性が良好であり、Ｃｕと固相反応するａ−Ｇｅ等を非晶質金属として使用できることは勿論である。
また、実施例１及び２では、ａ−Ｓｉの成膜に遠距離スパッタ法を使用したが、この他に、プラズマＣＶＤ装置として、ＥＣＲ型ＣＶＤ装置、ヘリコン波ＣＶＤ装置、ＩＣＰ型ＣＶＤ装置などの高密度ＣＶＤ装置を用いることもできる。スパッタ装置としては、コリメートスパッタ装置を用いることもできる。
【００２３】
【発明の効果】
本発明によれば、配線要素、例えば金属プラグがその中核となる金属本体部と、金属本体部を取り囲み密着して設けられ、非晶質金属に加えて、金属本体部の金属と非晶質シリコン又は非晶質ゲルマニウムとの固相反応により生成した生成物を含む金属拡散防止層とを有することにより、金属プラグから拡散した金属を非晶質金属と固相反応させて、例えばａ−Ｓｉでシリサイド化して消費するため、金属プラグ外部への金属拡散が防止される。
これにより、基板上のトランジスタ素子の絶縁耐圧が金属汚染により低下するなどの、従来生じていたような不都合が生じない。従って、本発明に係る半導体装置を超ＬＳＩ装置に適用することにより、高品質で信頼性の良好な超ＬＳＩ装置を得ることができる。
【図面の簡単な説明】
【図１】 実施例１の半導体装置の多層配線構造を示す基板断面図である。
【図２】 実施例２の半導体装置のＣｕ溝配線を示す基板断面図である。
【図３】 従来の半導体装置の多層配線構造を示す基板断面図である。
【符号の説明】
１……Ｓｉ基板、２……ＢＰＳＧ膜、３……第１層のＡｌＣｕ配線、４……第１の層間絶縁膜、５……平坦面、６……層間絶縁孔、７……ＴｉＮ密着層、８……第１のＣｕプラグ、９……第２層のＡｌＣｕ配線、１０……第２の層間絶縁膜、１１……平坦面、１２……第２の層間絶縁孔、１３……第２のＴｉＮ密着層、１４……第２のＣｕプラグ、１５……第３層のＡｌＣｕ配線、２０……実施例１の半導体装置に設けられた多層配線構造、２２……第１のＣｕプラグ、２４……ＴｉＮ密着層、２６……非晶質シリコン（ａ−Ｓｉ）がシリサイド化したＣｕＳｉx からなる金属拡散防止層、２８……Ｃｕ柱部、３０……第２のＣｕプラグ、３２……ＴｉＮ密着層、３４……金属拡散防止層、３６……Ｃｕ柱部、４０……Ｃｕ溝配線、４２……ＴｉＮ密着層、４４……金属拡散防止層、４６……Ｃｕ線部４６。
Claims (3)
- 配線要素として、配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置であって、
配線要素が、配線要素の中核となる金属本体部と、金属本体部を取り囲み、かつ密着して設けられ、非晶質金属に加えて、金属本体部の金属と非晶質金属との固相反応により生成した反応生成物を含む金属拡散防止層とを備えることを特徴とする半導体装置において、非晶質金属が、非晶質シリコン、又は非晶質ゲルマニウムであることを特徴とする半導体装置。 - 金属拡散防止層が、金属本体部形成用の金属膜を成膜する際の成膜温度及び金属膜成膜後の熱履歴に起因して金属膜から非晶質シリコンに拡散した金属と、非晶質シリコンとの固相反応により生成した金属シリサイドを含む層であることを特徴とする請求項１に記載の半導体装置。
- 配線と拡散領域とを接続するために又は多層配線構造の上下配線同士を相互に接続するために絶縁膜を貫通して設けられた金属プラグ、又はダマシン法により絶縁膜内に設けられた金属溝配線の少なくともいずれか一方を有する半導体装置の製造方法において、
まず、絶縁膜内に設けた接続孔の孔面又は溝の溝面に非晶質シリコン、又は非晶質ゲルマニウムを堆積させる工程と、
次いで、非晶質シリコン又は非晶質ゲルマニウム金属層上に金属プラグ又は金属溝配線の中核となる金属本体部を形成する金属膜を成膜する工程とを有し、
金属膜の成膜工程での高温状態及び金属膜の加工工程を含む金属膜の成膜工程の後の工程での熱履歴に起因して拡散する金属を非晶質シリコン又は非晶質ゲルマニウムと固相反応させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23972597A JP3661366B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23972597A JP3661366B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187499A JPH1187499A (ja) | 1999-03-30 |
| JP3661366B2 true JP3661366B2 (ja) | 2005-06-15 |
Family
ID=17049005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23972597A Expired - Fee Related JP3661366B2 (ja) | 1997-09-04 | 1997-09-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661366B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG125881A1 (en) | 1999-12-03 | 2006-10-30 | Lytle Steven Alan | Define via in dual damascene process |
| JP4390367B2 (ja) | 2000-06-07 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| GB2390742B (en) * | 2002-04-26 | 2006-07-19 | Agere Systems Inc | Copper silicide passivation for improved reliability |
| JP2007311385A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP6455335B2 (ja) | 2015-06-23 | 2019-01-23 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-09-04 JP JP23972597A patent/JP3661366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187499A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011863B1 (ko) | 다층배선구조를 가지는 반도체장치 및 그의 제조방법 | |
| JP3927771B2 (ja) | マイクロ電子構造体を形成させる方法 | |
| JP3220034B2 (ja) | 半導体装置及びその製造方法 | |
| KR20010016923A (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| US6650017B1 (en) | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| JP3661366B2 (ja) | 半導体装置及びその製造方法 | |
| US5977636A (en) | Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| JP2857369B2 (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| JP2000150517A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| JP2000340769A (ja) | キャパシタの電極構造 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| JP2001230254A (ja) | 半導体装置およびその製造方法 | |
| KR20090036848A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990061032A (ko) | 반도체 소자의 제조방법 | |
| JP2004179329A (ja) | 半導体装置及びその製造方法 | |
| KR100721195B1 (ko) | 반도체 소자의 듀얼 다마신 금속 배선 형성 방법 | |
| JPH05175196A (ja) | 半導体装置の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050314 |
|
| LAPS | Cancellation because of no payment of annual fees |