JP3663825B2 - 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 - Google Patents
液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 Download PDFInfo
- Publication number
- JP3663825B2 JP3663825B2 JP10370997A JP10370997A JP3663825B2 JP 3663825 B2 JP3663825 B2 JP 3663825B2 JP 10370997 A JP10370997 A JP 10370997A JP 10370997 A JP10370997 A JP 10370997A JP 3663825 B2 JP3663825 B2 JP 3663825B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- electrode
- substrate
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 122
- 239000000758 substrate Substances 0.000 title claims description 94
- 239000003990 capacitor Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000012535 impurity Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 83
- 238000000034 method Methods 0.000 description 19
- 230000010287 polarization Effects 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板上に形成された絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。
【０００２】
【従来の技術】
従来、投射型表示装置のライトバルブに用いられる透過型アクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコン又はポリシリコンを用いたＴＦＴアレーを形成した構造の液晶パネルが実用化されている。
【０００３】
【発明が解決しようとする課題】
上記ＴＦＴを用いたアクティブマトリックス液晶パネルはデバイスサイズが比較的大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたＴＦＴの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【０００４】
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成されたＭＯＳＦＥＴアレーで反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが提案されている。
【０００５】
しかしながら半導体を基板とする液晶パネルにおいては、デバイスサイズの縮小と共にパネル解像度の増加に応じて各画素のサイズも小さくなるため、画素電極のみでは液晶の駆動に必要な電圧を保持するのに充分な容量（１００ｆＦ程度が必要）が得られないという欠点がある。そこで、本発明者は、ゲート絶縁膜を誘電体とする保持容量を各画素に作り込む方法を検討した。
【０００６】
しかし、保持容量の一方の電極は定電位に固定されることが望ましいが、そのような定電位を各保持容量に供給するための配線（以下、容量線と称する）のレイアウトおよびコンタクトホールの形成位置の確保が極めて困難であることを見い出した。
【０００７】
図１０および図１１に、本発明に先立って本発明者が検討した半導体を基板とする反射型液晶パネルにおける保持容量の構造およびこの保持容量の一方の電極に定電位を供給するための容量線のレイアウト方法の例を示す。図１１は図１０におけるＡ−Ａ’，Ｂ−Ｂ’の不連続断面を連続的に示した断面図である。図１０において、４ａはスイッチング用ＭＯＳＦＥＴのゲート電極、９はスイッチング用ＭＯＳＦＥＴに画素に印加すべき信号を供給するデータ線、１２はアルミニウム等からなる反射電極、６は保持容量の一方の電極となる導電層である。
【０００８】
図１０の例では、反射電極１２が接続されるドレイン領域としての拡散層５ｂを広く形成して保持容量の他方の電極となし、その上にゲート絶縁膜３を介して保持容量の一方の電極としての導電層６を例えばゲート電極と同一のポリシリコン層等によって形成する。そして、上記保持容量の一方の電極としての導電層６に定電位を与える方法として、図１１に示すように、上記導電層６と同一のポリシリコン層からなる容量線１６で隣接する画素の保持容量の電極としての導電層に接続し、画素領域の外側において上記容量線１６を接地電位のような定電位を供給する配線に接続するというものである。
【０００９】
しかしながら、図１０および図１１に示すような方式にあっては、各画素の保持容量電極としての導電層の間に容量線が形成されるため、絶縁膜表面の凹凸が大きくなり反射電極の平坦化が困難になるという不都合がある。また、容量線１６とデータ線９とが交差するためデータ線の寄生容量が増加するとともに、容量線１６とデータ線９との間のカップリング容量を介して保持容量にノイズが入り電位が安定しなくなるという問題点がある。
【００１０】
この発明の目的は、半導体を基板とする反射型液晶パネルにおいて、保持容量の一方の電極に定電位を供給するための配線を不要にし歩留まりの向上を可能にする技術を提供することにある。
【００１１】
この発明の他の目的は、半導体を基板とする反射型液晶パネルにおいて、反射電極の平坦化を容易にする技術を提供することにある。
【００１２】
この発明の他の目的は、保持容量に印加される定電圧を安定化させることができる技術を提供することにある。
【００１３】
この発明の他の目的は、プロセスの工程数を増加させることなく必要な保持容量が得られるようにした技術を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、上記目的を達成するため、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張形成して保持容量の一方の電極となし、この半導体領域の上方に絶縁膜を介して保持容量の他方の電極となる導電層を形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において電位を与える給電層に電気的に接続するようにした。
【００１５】
上記した手段によれば、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための容量線が不要となり、画素の構造が簡単になって歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となる。また、各画素電極に印加される信号を供給するデータ線と交差する容量線を形成する必要がなくなり、データ線の寄生容量を減らすことができるとともに、保持容量へのノイズを低減して電位を安定化させることができる。
【００１６】
なお、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにすると良い。
【００１７】
さらに、上記スイッチング素子は、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとする良い。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００１９】
図１および図２は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、図１および図２にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図１は図２におけるＩ−Ｉ線に沿った断面を示す。
【００２０】
図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｐ型ウェルでもよい）、２はこの半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。このフィールド酸化膜２は、選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。
【００２１】
上記フィールド酸化膜２には一画素ごとに開口部が形成され、この開口部の内側の基板表面にゲート酸化膜（絶縁膜）３が形成され、このゲート絶縁膜３の上にポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面には高不純物濃度のＮ型不純物導入層からなるソース、ドレイン領域５ａ，５ｂが形成され、ＭＯＳＦＥＴが構成されている。そして、この実施例では上記ソース、ドレイン領域５ａ，５ｂのうちドレイン領域５ｂが基板表面に沿って画素領域の内側に拡張され、この拡張部５ｂ’の上方にゲート絶縁膜３と同時に形成された絶縁膜３’を介して、保持容量の一方の電極となる導電層６が形成されている。
【００２２】
この導電層６は、特に限定されるものでないが、上記ゲート電極４ａと同一のポリシリコンあるいはメタルシリサイドから形成される。上記ゲート電極４ａは、図２に示すように、基板の一方向（画素行方向）に配設されている走査線４から突出するように形成されている。
【００２３】
また、上記導電層６の一部に対応して基板表面にはオーミック接触を図るための高濃度のＰ型不純物導入層からなるコンタクト領域７が形成され、上記導電層６の一端はこのコンタクト領域７に対応して上記絶縁膜３’に形成された開口部３ａにてコンタクト領域７に接続されている。上記半導体基板１上には、画素領域の外側において定電位（Ｐ型基板／Ｐ型ウェルの場合は接地電位）を与える給電層１９と該給電層１９が電気的に接続される高不純物濃度のＰ型コンタクト領域１７とが設けられ、ＰＮ接合に逆バイアスを与えるための定電位が印加されており、上記導電層６には上記コンタクト領域７を介して上記給電層１９から与えられた基板電位が印加され、電位が固定されるように構成されている。上記給電層１９は、上記データ線９と同一のアルミニウム層等により形成される。
【００２４】
上記絶縁膜３，３’は熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記ゲート電極４ａおよび導電層６は、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。上記ソース領域５ａは、上記ゲート電極４ａをマスクとして基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。
【００２５】
また、上記Ｎ型ドレイン領域５ｂおよびＰ型コンタクト領域７は、この実施例では、専用のイオン打込みと熱処理によるドーピング処理で、それぞれゲート電極を形成する前にイオン注入法で形成される。ソース、ドレイン領域５ａ，５ｂの好ましい不純物濃度は１×１０２０／ｃｍ３、Ｐ型コンタクト領域７の好ましい 不純物濃度は１×１０１８〜１０２０／ｃｍ３である。なお、上記Ｎ型ドレイン領域 ５ｂおよびＰ型コンタクト領域７は、画素領域の外側に形成される後述の周辺回路を構成するＭＯＳＦＥＴのソース、ドレイン領域となる不純物導入層と同時に形成するようにしても良い。
【００２６】
上記ゲート電極４ａおよび導電層６からフィールド酸化膜２上にかけては第１の層間絶縁膜８が形成され、この絶縁膜８上にはアルミニウムを主体とするメタル層からなるデータ線９が、図２に示すように、上記走査線４と交差する方向に形成され、データ線９は絶縁膜８に形成されたコンタクトホール１０にてソース領域５ａに電気的に接続されている。
【００２７】
上記絶縁膜８は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。上記データ線９構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。
【００２８】
上記データ線７から層間絶縁膜８上にかけては第２の層間絶縁膜１１が形成されている。この第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。
【００２９】
この実施例においては、上記第２層間絶縁膜１１の上に図２に示されているように、ほぼ１画素に対応した矩形状の反射電極としての画素電極１２が形成されている。そして、上記第２層間絶縁膜１１、第１層間絶縁膜８およびゲート絶縁膜２を貫通するコンタクトホール１３が設けられており、このコンタクトホール１３にて上記画素電極１２が上記ドレイン領域５ｂに電気的に接続されている。上記画素電極１２は、特に限定されないが、例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングによって一辺が１５〜２０μｍ程度の正方形のような形状とされる。また、上記画素電極１２の上には、パシベーション膜が形成されその上に配向膜が全面的に形成され、ラビング処理される。
【００３０】
図２は図１に示されている反射側の液晶パネル基板の平面レイアウトである。同図に示されているように、この実施例では、ゲート線４に沿ってその近傍に保持容量の一方の電極となる導電層６が設けられている。ただし、この導電層６およびこれに対向して基板表面に設けられる保持容量の他方の電極としてのドレイン拡張部５ｂ’は、ＭＯＳＦＥＴのゲート電極４ａとコンタクトホール１０，１３の形成箇所を除く反射電極１２の下方全体に形成することができる。
【００３１】
この実施例においては、各画素の保持容量の一方の電極となる導電層６間を接続する容量線を設ける必要がないので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜１１の表面の凹凸が小さくなり平坦な反射電極１２を形成し易くなる。また、データ線と交差する容量線がないためデータ線に不要な寄生容量が付いて、ドライバの負荷が増大したりカップリング容量を介して保持容量にノイズが入ったりしにくくなる。さらに、上記保持容量の誘電体を構成する絶縁膜３’はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜３と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層６はＭＯＳＦＥＴのゲート電極４ａと同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく保持容量を構成することができ、プロセスを簡略化することが可能となる。
【００３２】
なお、上記コンタクトホール１３内にはタングステン等の高融点金属からなる柱状の接続プラグを充填し、この接続プラグを介して上記画素電極１２を上記ドレイン領域５ｂに接続するようにしても良い。この場合、上記画素電極１２は、特に限定されないが、接続プラグを構成するタングステン等をＣＶＤ法により被着した後、タングステンと第２層間絶縁膜１１をＣＭＰ（化学的機械研磨）法で削って平坦化してから、アルミニウム層を被着して形成しても良いし、ＣＭＰ法で第２層間絶縁膜を平坦化してから、コンタクトホール１３を開口し、その中にタングステンを充填した後、画素電極１２を構成するアルミニウム層を形成するようにしても良い。
【００３３】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＮ型不純物導入層とした場合について説明したが、半導体基板１をＮ型基板又はＮ型ウェルとし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＰ型不純物導入層とすることも可能である。この場合、コンタクト領域７はＮ型不純物導入層となり、ここに供給される電位は高電源電位となる。
【００３４】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴを半導体基板表面に形成したものについて説明したが、半導体基板の表面に基板と異なる導電型のウェル領域を形成し、このウェル領域の表面に画素スイッチング用ＭＯＳＦＥＴを形成するようにしたものにも適用することができる。その場合、画素領域のウェル領域は、周辺回路を構成するＭＯＳＦＥＴのウェル領域とは分離されたウェル領域とされるのが良い。
【００３５】
さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路は５Ｖのような小さな電圧で駆動されるため、周辺回路を構成するＦＥＴのゲート絶縁膜を画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成してＦＥＴの特性を向上させ周辺回路の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。
【００３６】
ところで、第１の実施例においては、保持容量の電極間に印加される電圧は、図７に示すように、データ線に印加される画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３８に設けられる共通電極３７に印加されるＬＣコモン電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）にすぎない。そこで、第１の実施例においては、保持容量の一方の電極６を構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜３を、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。なお、図７のＶGは画素スイッチング用ＦＥＴのゲート電極４ａにゲート線４を 介して供給されるゲート信号である。
【００３７】
また、上記保持容量の一方の電極となる導電層６を、画素スイッチング用ＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層でなく、周辺回路を構成するＭＯＳＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層で構成するようにしても良い。
【００３８】
図３および図４は、本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施例を示す。図３は画素スイッチング用ＭＯＳＦＥＴの断面図である。 本実施例は第１の実施例におけるスイッチング用ＭＯＳＦＥＴをＣＭＯＳとしたものである。５ａ，５ｂはＮチャネルＭＯＳＦＥＴのソース、ドレイン領域、４ａはそのゲート電極である。これらは、半導体基板１に形成されたＰウェル領域２１の表面に形成されている点を除いて第１の実施例におけるスイッチング用ＭＯＳＦＥＴと同じ構成である。
【００３９】
一方、この実施例では、上記ＮチャネルＭＯＳＦＥＴと並行してその近傍に、ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂと、そのゲート電極２４ａが形成されている。ソース、ドレイン領域２５ａ，２５ｂはＰ型不純物導入層であり、基板表面に形成されたＮウェル領域２２上に形成されている。Ｐウェル領域２１およびＮウェル領域２２は、各々画素行方向（ゲート線方向）に隣接する画素と連続するように形成されている。ＰチャネルＭＯＳＦＥＴのゲート電極２４ａは、ＮチャネルＭＯＳＦＥＴ側の第１ゲート線４と平行に配設された第２ゲート線２４から突出するように形成され、第２ゲート線２４に第１ゲート線４に印加される信号と逆相の信号が印加されることにより、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとは同時にオン、オフ制御される。
【００４０】
上記ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂは、ＮチャネルＭＯＳＦＥＴの上をレジスト等で覆った状態でゲート電極２４ａをマスクとしてＰ型不純物のイオン打込みを行なうことで自己整合的に形成される。図の実施例では、ＮチャネルＭＯＳＦＥＴのドレイン領域を構成する不純物導入層５ｂを拡張してその拡張部５ｂ’の上に絶縁膜３’を介して導電層６を形成し、この導電層６をコンタクトホール３ａおよび高不純物濃度のＰ型コンタクト領域７を介してＰ型ウェル領域２１に接続することにより、その電位を固定するように構成されている。ＰチャネルＭＯＳＦＥＴ側は、そのドレイン領域２５ｂが単にコンタクトホール１３を介して反射電極１２に接続された構成とされている。
【００４１】
上記Ｐウェル領域２１およびＮウェル領域２２は、各々上記ゲート線４，２４の配設方向（走査方向）に沿って隣接する画素領域のウェル領域と連続するように形成され、画素領域の外側にて、Ｐウェル領域２１は接地電位を供給するグランドラインに、またＮウェル領域２２は高電源電圧Ｖｃｃを供給する電源ラインにそれぞれ接続される。なお、図３において、１４はチャネルストッパ層である。
【００４２】
また、特に限定されるものでないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。
【００４３】
また、図３，図４では保持容量はＮ型不純物導入層５ｂ’と導入層６により構成しているが、同様にＰ型不純物導入層２５ｂを拡張して拡張部２５ｂ’を形成し、絶縁膜３を介してＮウェル２２から電位を与えられた導電層を形成するようにして、Ｐウェル及びＮウェルの両方に容量を形成してもよい。
【００４４】
図５は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。
【００４５】
図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２６が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線８に画像データに応じた画像信号を供給するデータ線駆動回路３１やゲート線４を順番に走査するゲート線駆動回路３２、パッド領域３３を介して外部から入力される画像データを取り込む入力回路３４、これらの回路を制御するタイミング制御回路３５等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
【００４６】
この実施例においては、上記遮光膜２６は、図１に示されている画素電極１２と同一工程で形成されるアルミニウム層で構成され、電源電圧や画像信号の中心電位あるいはＬＣコモン電位等の所定電位が印加されるように構成されている。遮光膜２６に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。
【００４７】
図６は上記液晶パネル用基板を適用した反射型液晶パネル３０の断面構成を示す。図６に示すように、液晶パネル３０は、半導体基板１の裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接着されている。これとともに、その表面側には、ＬＣコモン電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３７を有する入射側のガラス基板３８が適当な間隔をおいて配置され、周囲をシール材３９で封止された間隙内に周知のＴＮ（Twisted Nematic） 型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶４０などが充填されて液晶パネルとして構成されている 。なお、外部から信号を入力したり、パッド領域３３は上記シール材３９の外側に来るようにシール材を設ける位置が設定されている。
【００４８】
周辺回路上の遮光膜２６は、液晶４０を介在して対向電極３７と対向されるように構成されている。そして、遮光膜２６にＬＣコモン電位を印加すれば、対向電極３７にはＬＣコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００４９】
この実施例においては、半導体基板からなる上記液晶パネル基板３０は、その裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３０に支持基板３６を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたってギャップが均一になるという利点がある。
【００５０】
図８は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図８は、光学要素１３０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。
【００５１】
光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。
【００５２】
一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
【００５３】
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５４】
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５５】
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投射される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投射光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投射光学系に至らずＯＮ画素の反射光が投射光学系５００に至るのでノーマリーブラック表示となる。
【００５６】
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【００５７】
図６にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電圧（例えばＬＣコモン電位。同じ電位であればこれと異なる電位でも構わない。但し、画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【００５８】
上記実施例に従うと、反射型液晶パネル１１１〜１１３の各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【００５９】
図９は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【００６０】
図９（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００６１】
図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００６２】
図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【００６３】
【発明の効果】
以上説明したように、この発明は、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張して形成し、この半導体領域の上方に絶縁膜を介して保持容量の一方の電極となる導電層を各画素毎に形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において定電位を与える給電層に電気的に接続させて電位を固定するようにしたので、画素電極下に保持容量を形成することにより、比較的小さな面積で大きな容量を得ることができ、これによって、素子の縮小化が可能となるとともに、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための配線が不要となるので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となるという効果がある。
【００６４】
また、各画素電極に印加される信号を供給するデータ線と交差する容量線がないため、データ線の寄生容量を減らしてドライバの負荷を軽減することができるとともに、保持容量にノイズが入りにくくなって保持容量の電位が安定するという効果がある。
【００６５】
さらに、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく、上記構成の保持容量を有する液晶パネル用基板を製造することができるという効果がある。
【００６６】
また、上記スイッチング素子を、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとすることにより、データ線から画素電極へ印加する信号のレベル落ちが低減され、低いゲート電圧でスイッチング用トランジスタをオンさせることができるようになり、その分トランジスタの耐圧を下げることができ低耐圧プロセスにより基板を製造することも可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例を示す断面図。
【図２】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例の平面レイアウト図。
【図３】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例を示す断面図。
【図４】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例の平面レイアウト図。
【図５】実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図７】本発明を適用した反射型液晶パネルの画素電極スイッチング用ＦＥＴのゲート駆動波形およびデータ線駆動波形例を示す波形図。
【図８】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図である。
【図９】（ａ），（ｂ），（ｃ）は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【図１０】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例を示す断面図。
【図１１】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例の平面レイアウト図。
【符号の説明】
１ 半導体基板
２ フィールド酸化膜
３ ゲート絶縁膜
３’ 保持容量の誘電体となる絶縁膜
４ ゲート線
４ａ ゲート電極
５ａ，５ｂ ソース・ドレイン領域
６ 保持容量の電極（導電層）
７ コンタクト領域
８ 第１層間絶縁膜
９ データ線
１０ コンタクトホール
１１ 第２層間絶縁膜
１２ 反射電極（画素電極）
１３ コンタクトホール
１７ 給電部コンタクト領域
A １９ 給電層
２０ 画素領域
２１ Ｐ型ウェル領域
２２ Ｎ型ウェル領域
２４ 第２ゲート線
２５ａ，２５ｂ ＰチャネルＭＯＳＦＥＴのソース・ドレイン領域
２６ 遮光膜
３０ 液晶パネル
３１ データ線駆動回路
３２ ゲート線駆動回路
３３ パッド領域
３４ 入力回路
３５ タイミング制御回路
３６ 支持基板
３７ 対向電極
３８ 入射側のガラス基板
３９ シール材
４０ 液晶
１１０ 光源部
２００ 偏光ビームスプリッタ
３００ ライトバルブ（反射型液晶パネル）
４１２，４１３ ダイクロイックミラー
５００ 投射光学系
６００ スクリーン
【発明の属する技術分野】
本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板上に形成された絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。
【０００２】
【従来の技術】
従来、投射型表示装置のライトバルブに用いられる透過型アクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコン又はポリシリコンを用いたＴＦＴアレーを形成した構造の液晶パネルが実用化されている。
【０００３】
【発明が解決しようとする課題】
上記ＴＦＴを用いたアクティブマトリックス液晶パネルはデバイスサイズが比較的大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたＴＦＴの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
【０００４】
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成されたＭＯＳＦＥＴアレーで反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルが提案されている。
【０００５】
しかしながら半導体を基板とする液晶パネルにおいては、デバイスサイズの縮小と共にパネル解像度の増加に応じて各画素のサイズも小さくなるため、画素電極のみでは液晶の駆動に必要な電圧を保持するのに充分な容量（１００ｆＦ程度が必要）が得られないという欠点がある。そこで、本発明者は、ゲート絶縁膜を誘電体とする保持容量を各画素に作り込む方法を検討した。
【０００６】
しかし、保持容量の一方の電極は定電位に固定されることが望ましいが、そのような定電位を各保持容量に供給するための配線（以下、容量線と称する）のレイアウトおよびコンタクトホールの形成位置の確保が極めて困難であることを見い出した。
【０００７】
図１０および図１１に、本発明に先立って本発明者が検討した半導体を基板とする反射型液晶パネルにおける保持容量の構造およびこの保持容量の一方の電極に定電位を供給するための容量線のレイアウト方法の例を示す。図１１は図１０におけるＡ−Ａ’，Ｂ−Ｂ’の不連続断面を連続的に示した断面図である。図１０において、４ａはスイッチング用ＭＯＳＦＥＴのゲート電極、９はスイッチング用ＭＯＳＦＥＴに画素に印加すべき信号を供給するデータ線、１２はアルミニウム等からなる反射電極、６は保持容量の一方の電極となる導電層である。
【０００８】
図１０の例では、反射電極１２が接続されるドレイン領域としての拡散層５ｂを広く形成して保持容量の他方の電極となし、その上にゲート絶縁膜３を介して保持容量の一方の電極としての導電層６を例えばゲート電極と同一のポリシリコン層等によって形成する。そして、上記保持容量の一方の電極としての導電層６に定電位を与える方法として、図１１に示すように、上記導電層６と同一のポリシリコン層からなる容量線１６で隣接する画素の保持容量の電極としての導電層に接続し、画素領域の外側において上記容量線１６を接地電位のような定電位を供給する配線に接続するというものである。
【０００９】
しかしながら、図１０および図１１に示すような方式にあっては、各画素の保持容量電極としての導電層の間に容量線が形成されるため、絶縁膜表面の凹凸が大きくなり反射電極の平坦化が困難になるという不都合がある。また、容量線１６とデータ線９とが交差するためデータ線の寄生容量が増加するとともに、容量線１６とデータ線９との間のカップリング容量を介して保持容量にノイズが入り電位が安定しなくなるという問題点がある。
【００１０】
この発明の目的は、半導体を基板とする反射型液晶パネルにおいて、保持容量の一方の電極に定電位を供給するための配線を不要にし歩留まりの向上を可能にする技術を提供することにある。
【００１１】
この発明の他の目的は、半導体を基板とする反射型液晶パネルにおいて、反射電極の平坦化を容易にする技術を提供することにある。
【００１２】
この発明の他の目的は、保持容量に印加される定電圧を安定化させることができる技術を提供することにある。
【００１３】
この発明の他の目的は、プロセスの工程数を増加させることなく必要な保持容量が得られるようにした技術を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、上記目的を達成するため、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張形成して保持容量の一方の電極となし、この半導体領域の上方に絶縁膜を介して保持容量の他方の電極となる導電層を形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において電位を与える給電層に電気的に接続するようにした。
【００１５】
上記した手段によれば、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための容量線が不要となり、画素の構造が簡単になって歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となる。また、各画素電極に印加される信号を供給するデータ線と交差する容量線を形成する必要がなくなり、データ線の寄生容量を減らすことができるとともに、保持容量へのノイズを低減して電位を安定化させることができる。
【００１６】
なお、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにすると良い。
【００１７】
さらに、上記スイッチング素子は、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとする良い。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００１９】
図１および図２は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、図１および図２にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図１は図２におけるＩ−Ｉ線に沿った断面を示す。
【００２０】
図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｐ型ウェルでもよい）、２はこの半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。このフィールド酸化膜２は、選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。
【００２１】
上記フィールド酸化膜２には一画素ごとに開口部が形成され、この開口部の内側の基板表面にゲート酸化膜（絶縁膜）３が形成され、このゲート絶縁膜３の上にポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面には高不純物濃度のＮ型不純物導入層からなるソース、ドレイン領域５ａ，５ｂが形成され、ＭＯＳＦＥＴが構成されている。そして、この実施例では上記ソース、ドレイン領域５ａ，５ｂのうちドレイン領域５ｂが基板表面に沿って画素領域の内側に拡張され、この拡張部５ｂ’の上方にゲート絶縁膜３と同時に形成された絶縁膜３’を介して、保持容量の一方の電極となる導電層６が形成されている。
【００２２】
この導電層６は、特に限定されるものでないが、上記ゲート電極４ａと同一のポリシリコンあるいはメタルシリサイドから形成される。上記ゲート電極４ａは、図２に示すように、基板の一方向（画素行方向）に配設されている走査線４から突出するように形成されている。
【００２３】
また、上記導電層６の一部に対応して基板表面にはオーミック接触を図るための高濃度のＰ型不純物導入層からなるコンタクト領域７が形成され、上記導電層６の一端はこのコンタクト領域７に対応して上記絶縁膜３’に形成された開口部３ａにてコンタクト領域７に接続されている。上記半導体基板１上には、画素領域の外側において定電位（Ｐ型基板／Ｐ型ウェルの場合は接地電位）を与える給電層１９と該給電層１９が電気的に接続される高不純物濃度のＰ型コンタクト領域１７とが設けられ、ＰＮ接合に逆バイアスを与えるための定電位が印加されており、上記導電層６には上記コンタクト領域７を介して上記給電層１９から与えられた基板電位が印加され、電位が固定されるように構成されている。上記給電層１９は、上記データ線９と同一のアルミニウム層等により形成される。
【００２４】
上記絶縁膜３，３’は熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記ゲート電極４ａおよび導電層６は、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。上記ソース領域５ａは、上記ゲート電極４ａをマスクとして基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。
【００２５】
また、上記Ｎ型ドレイン領域５ｂおよびＰ型コンタクト領域７は、この実施例では、専用のイオン打込みと熱処理によるドーピング処理で、それぞれゲート電極を形成する前にイオン注入法で形成される。ソース、ドレイン領域５ａ，５ｂの好ましい不純物濃度は１×１０２０／ｃｍ３、Ｐ型コンタクト領域７の好ましい 不純物濃度は１×１０１８〜１０２０／ｃｍ３である。なお、上記Ｎ型ドレイン領域 ５ｂおよびＰ型コンタクト領域７は、画素領域の外側に形成される後述の周辺回路を構成するＭＯＳＦＥＴのソース、ドレイン領域となる不純物導入層と同時に形成するようにしても良い。
【００２６】
上記ゲート電極４ａおよび導電層６からフィールド酸化膜２上にかけては第１の層間絶縁膜８が形成され、この絶縁膜８上にはアルミニウムを主体とするメタル層からなるデータ線９が、図２に示すように、上記走査線４と交差する方向に形成され、データ線９は絶縁膜８に形成されたコンタクトホール１０にてソース領域５ａに電気的に接続されている。
【００２７】
上記絶縁膜８は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。上記データ線９構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。
【００２８】
上記データ線７から層間絶縁膜８上にかけては第２の層間絶縁膜１１が形成されている。この第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。
【００２９】
この実施例においては、上記第２層間絶縁膜１１の上に図２に示されているように、ほぼ１画素に対応した矩形状の反射電極としての画素電極１２が形成されている。そして、上記第２層間絶縁膜１１、第１層間絶縁膜８およびゲート絶縁膜２を貫通するコンタクトホール１３が設けられており、このコンタクトホール１３にて上記画素電極１２が上記ドレイン領域５ｂに電気的に接続されている。上記画素電極１２は、特に限定されないが、例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングによって一辺が１５〜２０μｍ程度の正方形のような形状とされる。また、上記画素電極１２の上には、パシベーション膜が形成されその上に配向膜が全面的に形成され、ラビング処理される。
【００３０】
図２は図１に示されている反射側の液晶パネル基板の平面レイアウトである。同図に示されているように、この実施例では、ゲート線４に沿ってその近傍に保持容量の一方の電極となる導電層６が設けられている。ただし、この導電層６およびこれに対向して基板表面に設けられる保持容量の他方の電極としてのドレイン拡張部５ｂ’は、ＭＯＳＦＥＴのゲート電極４ａとコンタクトホール１０，１３の形成箇所を除く反射電極１２の下方全体に形成することができる。
【００３１】
この実施例においては、各画素の保持容量の一方の電極となる導電層６間を接続する容量線を設ける必要がないので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜１１の表面の凹凸が小さくなり平坦な反射電極１２を形成し易くなる。また、データ線と交差する容量線がないためデータ線に不要な寄生容量が付いて、ドライバの負荷が増大したりカップリング容量を介して保持容量にノイズが入ったりしにくくなる。さらに、上記保持容量の誘電体を構成する絶縁膜３’はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜３と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層６はＭＯＳＦＥＴのゲート電極４ａと同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく保持容量を構成することができ、プロセスを簡略化することが可能となる。
【００３２】
なお、上記コンタクトホール１３内にはタングステン等の高融点金属からなる柱状の接続プラグを充填し、この接続プラグを介して上記画素電極１２を上記ドレイン領域５ｂに接続するようにしても良い。この場合、上記画素電極１２は、特に限定されないが、接続プラグを構成するタングステン等をＣＶＤ法により被着した後、タングステンと第２層間絶縁膜１１をＣＭＰ（化学的機械研磨）法で削って平坦化してから、アルミニウム層を被着して形成しても良いし、ＣＭＰ法で第２層間絶縁膜を平坦化してから、コンタクトホール１３を開口し、その中にタングステンを充填した後、画素電極１２を構成するアルミニウム層を形成するようにしても良い。
【００３３】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＮ型不純物導入層とした場合について説明したが、半導体基板１をＮ型基板又はＮ型ウェルとし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域（５ｂ’）をＰ型不純物導入層とすることも可能である。この場合、コンタクト領域７はＮ型不純物導入層となり、ここに供給される電位は高電源電位となる。
【００３４】
また、上記実施例では、画素スイッチング用ＭＯＳＦＥＴを半導体基板表面に形成したものについて説明したが、半導体基板の表面に基板と異なる導電型のウェル領域を形成し、このウェル領域の表面に画素スイッチング用ＭＯＳＦＥＴを形成するようにしたものにも適用することができる。その場合、画素領域のウェル領域は、周辺回路を構成するＭＯＳＦＥＴのウェル領域とは分離されたウェル領域とされるのが良い。
【００３５】
さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路は５Ｖのような小さな電圧で駆動されるため、周辺回路を構成するＦＥＴのゲート絶縁膜を画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成してＦＥＴの特性を向上させ周辺回路の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。
【００３６】
ところで、第１の実施例においては、保持容量の電極間に印加される電圧は、図７に示すように、データ線に印加される画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３８に設けられる共通電極３７に印加されるＬＣコモン電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）にすぎない。そこで、第１の実施例においては、保持容量の一方の電極６を構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜３を、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。なお、図７のＶGは画素スイッチング用ＦＥＴのゲート電極４ａにゲート線４を 介して供給されるゲート信号である。
【００３７】
また、上記保持容量の一方の電極となる導電層６を、画素スイッチング用ＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層でなく、周辺回路を構成するＭＯＳＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層で構成するようにしても良い。
【００３８】
図３および図４は、本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施例を示す。図３は画素スイッチング用ＭＯＳＦＥＴの断面図である。 本実施例は第１の実施例におけるスイッチング用ＭＯＳＦＥＴをＣＭＯＳとしたものである。５ａ，５ｂはＮチャネルＭＯＳＦＥＴのソース、ドレイン領域、４ａはそのゲート電極である。これらは、半導体基板１に形成されたＰウェル領域２１の表面に形成されている点を除いて第１の実施例におけるスイッチング用ＭＯＳＦＥＴと同じ構成である。
【００３９】
一方、この実施例では、上記ＮチャネルＭＯＳＦＥＴと並行してその近傍に、ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂと、そのゲート電極２４ａが形成されている。ソース、ドレイン領域２５ａ，２５ｂはＰ型不純物導入層であり、基板表面に形成されたＮウェル領域２２上に形成されている。Ｐウェル領域２１およびＮウェル領域２２は、各々画素行方向（ゲート線方向）に隣接する画素と連続するように形成されている。ＰチャネルＭＯＳＦＥＴのゲート電極２４ａは、ＮチャネルＭＯＳＦＥＴ側の第１ゲート線４と平行に配設された第２ゲート線２４から突出するように形成され、第２ゲート線２４に第１ゲート線４に印加される信号と逆相の信号が印加されることにより、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴとは同時にオン、オフ制御される。
【００４０】
上記ＰチャネルＭＯＳＦＥＴのソース、ドレイン領域２５ａ，２５ｂは、ＮチャネルＭＯＳＦＥＴの上をレジスト等で覆った状態でゲート電極２４ａをマスクとしてＰ型不純物のイオン打込みを行なうことで自己整合的に形成される。図の実施例では、ＮチャネルＭＯＳＦＥＴのドレイン領域を構成する不純物導入層５ｂを拡張してその拡張部５ｂ’の上に絶縁膜３’を介して導電層６を形成し、この導電層６をコンタクトホール３ａおよび高不純物濃度のＰ型コンタクト領域７を介してＰ型ウェル領域２１に接続することにより、その電位を固定するように構成されている。ＰチャネルＭＯＳＦＥＴ側は、そのドレイン領域２５ｂが単にコンタクトホール１３を介して反射電極１２に接続された構成とされている。
【００４１】
上記Ｐウェル領域２１およびＮウェル領域２２は、各々上記ゲート線４，２４の配設方向（走査方向）に沿って隣接する画素領域のウェル領域と連続するように形成され、画素領域の外側にて、Ｐウェル領域２１は接地電位を供給するグランドラインに、またＮウェル領域２２は高電源電圧Ｖｃｃを供給する電源ラインにそれぞれ接続される。なお、図３において、１４はチャネルストッパ層である。
【００４２】
また、特に限定されるものでないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。
【００４３】
また、図３，図４では保持容量はＮ型不純物導入層５ｂ’と導入層６により構成しているが、同様にＰ型不純物導入層２５ｂを拡張して拡張部２５ｂ’を形成し、絶縁膜３を介してＮウェル２２から電位を与えられた導電層を形成するようにして、Ｐウェル及びＮウェルの両方に容量を形成してもよい。
【００４４】
図５は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。
【００４５】
図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２６が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線８に画像データに応じた画像信号を供給するデータ線駆動回路３１やゲート線４を順番に走査するゲート線駆動回路３２、パッド領域３３を介して外部から入力される画像データを取り込む入力回路３４、これらの回路を制御するタイミング制御回路３５等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
【００４６】
この実施例においては、上記遮光膜２６は、図１に示されている画素電極１２と同一工程で形成されるアルミニウム層で構成され、電源電圧や画像信号の中心電位あるいはＬＣコモン電位等の所定電位が印加されるように構成されている。遮光膜２６に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。
【００４７】
図６は上記液晶パネル用基板を適用した反射型液晶パネル３０の断面構成を示す。図６に示すように、液晶パネル３０は、半導体基板１の裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接着されている。これとともに、その表面側には、ＬＣコモン電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３７を有する入射側のガラス基板３８が適当な間隔をおいて配置され、周囲をシール材３９で封止された間隙内に周知のＴＮ（Twisted Nematic） 型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶４０などが充填されて液晶パネルとして構成されている 。なお、外部から信号を入力したり、パッド領域３３は上記シール材３９の外側に来るようにシール材を設ける位置が設定されている。
【００４８】
周辺回路上の遮光膜２６は、液晶４０を介在して対向電極３７と対向されるように構成されている。そして、遮光膜２６にＬＣコモン電位を印加すれば、対向電極３７にはＬＣコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００４９】
この実施例においては、半導体基板からなる上記液晶パネル基板３０は、その裏面にガラスもしくはセラミック等からなる支持基板３６が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３０に支持基板３６を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたってギャップが均一になるという利点がある。
【００５０】
図８は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図８は、光学要素１３０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。
【００５１】
光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。
【００５２】
一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
【００５３】
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５４】
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
【００５５】
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投射される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投射光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投射光学系に至らずＯＮ画素の反射光が投射光学系５００に至るのでノーマリーブラック表示となる。
【００５６】
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。
【００５７】
図６にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電圧（例えばＬＣコモン電位。同じ電位であればこれと異なる電位でも構わない。但し、画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
【００５８】
上記実施例に従うと、反射型液晶パネル１１１〜１１３の各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
【００５９】
図９は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【００６０】
図９（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００６１】
図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００６２】
図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【００６３】
【発明の効果】
以上説明したように、この発明は、反射電極となる画素電極の下方の半導体基板表面に画素電極をスイッチングする素子（ＭＯＳＦＥＴ）の活性領域（ドレイン領域）となる比較的不純物濃度の高い半導体領域を拡張して形成し、この半導体領域の上方に絶縁膜を介して保持容量の一方の電極となる導電層を各画素毎に形成し、前記導電層は半導体基板の表面に形成されたこれと同一導電型の高濃度半導体領域を介して半導体基板に電気的に接続させるとともに、上記半導体基板には画素領域の外側において定電位を与える給電層に電気的に接続させて電位を固定するようにしたので、画素電極下に保持容量を形成することにより、比較的小さな面積で大きな容量を得ることができ、これによって、素子の縮小化が可能となるとともに、保持容量の一方の電極に基板電位が印加されることにより、保持容量の一方の電極に電位を供給するための配線が不要となるので、画素の構造が簡単となり歩留まりが向上するとともに、絶縁膜表面の凹凸が小さくなり反射電極の平坦化が容易となるという効果がある。
【００６４】
また、各画素電極に印加される信号を供給するデータ線と交差する容量線がないため、データ線の寄生容量を減らしてドライバの負荷を軽減することができるとともに、保持容量にノイズが入りにくくなって保持容量の電位が安定するという効果がある。
【００６５】
さらに、上記保持容量の誘電体を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の一方の電極を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにしたので、プロセスの工程数を増加させることなく、上記構成の保持容量を有する液晶パネル用基板を製造することができるという効果がある。
【００６６】
また、上記スイッチング素子を、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタとすることにより、データ線から画素電極へ印加する信号のレベル落ちが低減され、低いゲート電圧でスイッチング用トランジスタをオンさせることができるようになり、その分トランジスタの耐圧を下げることができ低耐圧プロセスにより基板を製造することも可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例を示す断面図。
【図２】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例の平面レイアウト図。
【図３】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例を示す断面図。
【図４】本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第２の実施例の平面レイアウト図。
【図５】実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。
【図６】実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
【図７】本発明を適用した反射型液晶パネルの画素電極スイッチング用ＦＥＴのゲート駆動波形およびデータ線駆動波形例を示す波形図。
【図８】実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図である。
【図９】（ａ），（ｂ），（ｃ）は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
【図１０】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例を示す断面図。
【図１１】本発明に先立って検討した反射型液晶パネルの反射電極側基板の画素領域の構成例の平面レイアウト図。
【符号の説明】
１ 半導体基板
２ フィールド酸化膜
３ ゲート絶縁膜
３’ 保持容量の誘電体となる絶縁膜
４ ゲート線
４ａ ゲート電極
５ａ，５ｂ ソース・ドレイン領域
６ 保持容量の電極（導電層）
７ コンタクト領域
８ 第１層間絶縁膜
９ データ線
１０ コンタクトホール
１１ 第２層間絶縁膜
１２ 反射電極（画素電極）
１３ コンタクトホール
１７ 給電部コンタクト領域
A １９ 給電層
２０ 画素領域
２１ Ｐ型ウェル領域
２２ Ｎ型ウェル領域
２４ 第２ゲート線
２５ａ，２５ｂ ＰチャネルＭＯＳＦＥＴのソース・ドレイン領域
２６ 遮光膜
３０ 液晶パネル
３１ データ線駆動回路
３２ ゲート線駆動回路
３３ パッド領域
３４ 入力回路
３５ タイミング制御回路
３６ 支持基板
３７ 対向電極
３８ 入射側のガラス基板
３９ シール材
４０ 液晶
１１０ 光源部
２００ 偏光ビームスプリッタ
３００ ライトバルブ（反射型液晶パネル）
４１２，４１３ ダイクロイックミラー
５００ 投射光学系
６００ スクリーン
Claims (8)
- 半導体基板上に反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々スイッチング素子が形成され、前記スイッチング素子を介して前記反射電極に電圧が印加されるように構成されるとともに、上記スイッチング素子のオン時に電荷が蓄積される保持容量が各画素ごとに設けられてなる液晶パネル用基板において、
上記反射電極の下方の半導体基板表面に上記スイッチング素子を構成する半導体領域と連続し保持容量の一方の電極となり、上記反射電極に電気的に接続されていて、前記半導体基板と逆導電型の比較的不純物濃度の高い半導体領域が形成され、この半導体領域の上方に絶縁膜を介して上記保持容量の他方の電極となる導電層が各画素毎に形成され、前記導電層は、上記半導体基板の表面に形成された、前記半導体基板と同一導電型の高不純物濃度のコンタクト領域に接続され、該コンタクト領域を介して上記導電層に上記半導体基板と同一の電位が印加されるように構成されていることを特徴とする液晶パネル用基板。 - 上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の誘電体を構成する絶縁膜は上記トランジスタのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜であることを特徴とする請求項１に記載の液晶パネル用基板。
- 上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の他方の電極を構成する導電層は、上記トランジスタのゲート電極と同時に形成される導電層であることを特徴とする請求項１または２に記載の液晶パネル用基板。
- 上記スイッチング素子は絶縁ゲート型電界効果トランジスタであり、上記保持容量の一方の電極を構成する半導体領域は、上記トランジスタのドレインもしくはソース領域となる不純物導入層と同時に形成される不純物導入層であることを特徴とする請求項１、２または３に記載の液晶パネル用基板。
- 上記スイッチング素子は、１つの画素にＰチャネル型トランジスタとＮチャネル型トランジスタとが形成されてなる相補型トランジスタであり、上記保持容量の一方の電極を構成する半導体領域は、上記相補型トランジスタのうちの一方のトランジスタのドレインもしくはソース領域となる不純物導入層と同時に形成される不純物導入層であることを特徴とする請求項１、２、３または４に記載の液晶パネル用基板。
- 請求項１〜５のいすれかに記載の液晶パネル用基板と、対向電極を有する入射側の透明基板とが適当な間隔をおいて配置されるとともに、上記液晶パネル用基板と上記透明基板との間隙内に液晶が封入されていることを特徴とする液晶パネル。
- 請求項６に記載の液晶パネルを表示部として備えていることを特徴とする電子機器。
- 光源と、前記光源からの光を変調する請求項５に記載の構成の反射型液晶パネルと、該液晶パネルにより変調された光を集光し投写する投写レンズとを備えていることを特徴とする投写型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10370997A JP3663825B2 (ja) | 1997-04-21 | 1997-04-21 | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10370997A JP3663825B2 (ja) | 1997-04-21 | 1997-04-21 | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10293323A JPH10293323A (ja) | 1998-11-04 |
| JP3663825B2 true JP3663825B2 (ja) | 2005-06-22 |
Family
ID=14361270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10370997A Expired - Lifetime JP3663825B2 (ja) | 1997-04-21 | 1997-04-21 | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3663825B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3753613B2 (ja) | 2000-03-17 | 2006-03-08 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いたプロジェクタ |
| JP3807230B2 (ja) * | 2000-03-17 | 2006-08-09 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
| JP2002196700A (ja) * | 2000-12-22 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置 |
| WO2003104883A1 (ja) * | 2002-06-11 | 2003-12-18 | ソニー株式会社 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
| JP4501362B2 (ja) * | 2002-06-11 | 2010-07-14 | ソニー株式会社 | 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ |
| GB2449403B (en) | 2006-03-15 | 2011-08-10 | Sharp Kk | Active matrix substrate, display apparatus and television receiver |
-
1997
- 1997-04-21 JP JP10370997A patent/JP3663825B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10293323A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5088715B2 (ja) | 液晶パネル及びそれを用いた電子機器並びに投写型表示装置 | |
| US7154460B2 (en) | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same | |
| JP3541650B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3663825B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
| JP3812068B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
| JP3803436B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| CN101424854B (zh) | 液晶用基板和液晶面板 | |
| JP4222311B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP3690405B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3680851B2 (ja) | 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置 | |
| JP3654295B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器 | |
| JP4222326B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP2004206134A (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4222312B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 | |
| JP3632698B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP3632699B2 (ja) | 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 | |
| JP4270157B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |