JP3668404B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3668404B2 JP3668404B2 JP2000037902A JP2000037902A JP3668404B2 JP 3668404 B2 JP3668404 B2 JP 3668404B2 JP 2000037902 A JP2000037902 A JP 2000037902A JP 2000037902 A JP2000037902 A JP 2000037902A JP 3668404 B2 JP3668404 B2 JP 3668404B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- dielectric constant
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、銅を主成分とする配線層と、低誘電率絶縁膜とを有する半導体製造装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化、高集積化に従い、配線が多層化されると同時に配線幅および配線間隔が小さくなってきている。これによって、▲１▼配線抵抗の増大、且つ、▲２▼配線間容量(線間容量および層間容量)の増大のために、配線遅延を起こし、半導体装置の動作速度を低下させる原因となっている。そこで、配線抵抗および配線間容量を低減する事が必要となってきている。そこで、半導体装置の配線遅延の発生を防ぐために以下の(１),(２)のような提案がある。
【０００３】
(１) 配線抵抗を低減するために、アルミニウム系の材料から(Ａｌの抵抗率３μΩｃｍ)、銅または銅を主成分とする配線材料(銅の抵抗率１.８μΩｃｍ)に変更する。
【０００４】
(２) 配線間容量を低減するために、酸化珪素膜(誘電率ｋ＝４)から低誘電率絶縁膜(誘電率ｋ＜３)へ変更する。
【０００５】
しかし、上記のような銅配線と低誘電率絶縁膜が直接接触している２層構造では、銅配線の銅原子が低誘電率膜中に拡散することが懸念される。そのため、従来、半導体装置の製造方法としては、銅と低誘電率絶縁膜の間にバリア膜を形成し、そのバリア膜で銅の拡散を防止するものがある。上記バリア膜は、用途に応じて金属バリア膜と絶縁バリア膜のどちらかが用いられる。上記金属バリア膜の例としては、純タンタル膜(Ｔａ)、窒化タンタル膜(ＴａＮ)、窒化チタン膜(ＴｉＮ)、窒化タングステン膜(ＷＮ)等がある。このような金属バリア膜は、絶縁膜中への銅の拡散を防止すると共に、銅の密着性の向上や下層配線との導通を取るために、主に銅配線の側面および底面に用いられる。一方、上記絶縁バリア膜の例としては、窒化珪素(ＳｉＮ)膜、シリコンオキシナイトライド(ＳｉＯＮ)膜のように、銅の拡散ブロックとして機能するものと、ＰＳＧ(phospho silicate glass)膜のように拡散した銅をトラップすることで拡散を防止するものとがある。このような絶縁バリア膜は主に銅配線上部に使用される。
【０００６】
図２(ａ)〜(ｅ)は、従来の半導体装置の製造方法を示す工程図であり、３１は下層導通部、３２は例えばＳｉＯＦ,ＳｉＱＣ等の低誘電率絶縁膜、３３は配線用溝、３４は接続孔、３５は金属バリア膜、３６は銅配線膜、３７は絶縁バリア膜を示している。
【０００７】
従来の半導体装置は次のように製造される。
【０００８】
まず、図２(ａ)に示すように、下層導通部３１上に低誘電率絶縁膜３２を６００〜９００ｎｍ堆積し、その後エッチングによって、低誘電率絶縁膜３２に配線部となる配線用溝３３を形成する。次に、図２(ｂ)に示すように、上記配線用溝３３の所望の場所に接続孔３４をエッチングにより形成する。そして、図２(ｃ)に示すように、上記配線用溝３３および接続孔３４における底部,側壁部の表面がすべて覆われるように、金属バリア膜３５をＣＶＤ(化学気相成長))法またはスパッタ法で１０〜５０ｎｍ堆積させる。そして、図２(ｄ)に示すように、開口部である配線用溝３３,接続孔３４をすべて塞ぐように、銅配線膜３６をＣＶＤ法またはメッキ法で堆積させる。最後に、図２(ｅ)に示すように、上記配線用溝３３,接続孔３４より上部の金属バリア膜３５,銅配線膜３６を、ＣＭＰ(化学機械的研磨)法で除去して、低誘電率絶縁膜３２,金属バリア膜３５および銅配線膜３６の表面の平坦化を行った後、低誘電率絶縁膜３２上に絶縁バリア膜３７を堆積させる。
【０００９】
【発明が解決しようとする課題】
ところで、図２(ｅ)に示すようなデュアルダマシン構造の半導体装置では、微細化と共に金属バリア膜３５を薄くしなくては、配線領域に占める銅配線膜３６の体積が減少するため、実効的銅配線抵抗が高くなる。そのため、上記金属バリア膜３５を例えば５ｎｍ程度まで薄くして実効的銅配線抵抗の小さくした場合、Ｃｕ拡散に対する金属バリア膜３５のバリア性がなくなり、Ｃｕが低誘電率絶縁膜３２に拡散して、リーク増大および誘電率の上昇が発生してしまうという問題がある。実際に、図３に示すようなデュアルダマシン構造を形成した場合、金属バリア膜３５の厚みが接続孔３４の側壁で５ｎｍ以下と最も薄くなるため、金属バリア膜３５のバリア性が最も弱くなる。
【００１０】
以上の結果から、線間絶縁膜４２と層間絶縁膜４３とからなる低誘電率絶縁膜３２自体にバリア性を持たせる事が必要であり、特に接続孔３４を有する層間絶縁膜４３にバリア性が必要となる。
【００１１】
そこで、上記低誘電率絶縁膜３２として、ＳｉＯ2に炭化水素を含有した膜や、ＰＳＧ膜等を用いることが考えられる。このＳｉＯ2に炭化水素を含有した膜は低誘電率である。しかし、ＳｉＯ2に炭化水素を含有した膜は銅の拡散に対するバリア性が不充分であるという問題がある。一方、ＰＳＧ膜は、拡散した銅のトラップ能力があり拡散バリアになる(Journal of Electrochemical society, 139, 11,p.3264,1992,H.Miyazaki, H.Kojima,A.Hiraiwa and Y.Hommaに記載)。しかし、上記ＰＳＧ膜は、誘電率がＳｉＯ2と同程度であり、吸湿性が高いという問題がある。また、このような高い吸湿性により吸収された水分が、誘電率の増大、銅のイオン化(腐食)を促進させる。また、絶縁膜中のＣｕの拡散、特にバイアス印加中でのＣｕの拡散が銅イオンで行われることを考慮すると、リンガラス特有のＣｕトラップ効果を相殺してしまうという問題がある。
【００１２】
また、ＭＯＳＬＳＩ(metal oxide semiconductor large scale integrated circuit)においては微細化と共に高速化と電源電圧低減が同時に進行し、ノイズに対するマージンが小さくなる。一方、隣り合う配線間の距離が狭まると、隣接する配線の信号が配線間容量を通して、ノイズとして隣の配線に伝わり電位変動を引き起こし、回路の誤動作を誘引する可能性が増大する。つまり、クロストークノイズが大きくなるという問題がある。そのような回路の概念図を図４に示している。この図４では、配線１０１が配線１０２と間の配線間容量Ｃ１をコンデンサ１０３で概念的に図示すると共に、配線１０２と、配線１０２より下方の下層配線１０５との間の層間容量Ｃ２をコンデンサ１０４で概念的に図示している。なお、上記下層配線１０５は、配線１０２が延びる方向と直交する方向に延びている。上記配線１０１の信号による配線１０２の電位変動は、
【００１３】
【数１】
【００１４】
に比例する。すなわち、動作が高速化するほどクロストークノイズが大きくなり、層間容量Ｃ２が配線間容量Ｃ１に対して大きければクロストークノイズは小さくなる。
【００１５】
以上より、本発明の目的は、低誘電率絶縁膜への銅の拡散を防止でき、低誘電率絶縁膜の誘電率および吸水性を低減できる小さなクロストークノイズの半導体装置およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半導体基板と、上記半導体基板上に形成され、銅を主成分とする配線層と、上記配線層の周囲に形成され、酸化珪素膜より低い誘電率を有する低誘電率絶縁膜とを備えた半導体装置において、上記低誘電率絶縁膜がリンおよび炭化水素を含んでいることを特徴としている。
【００１７】
本発明の半導体装置によれば、上記低誘電率絶縁膜にリンを含有することによって、リンが銅原子をゲッタリングするので、低誘電率絶縁膜に銅原子が拡散するのを防ぐことができる。また、上記低誘電率絶縁膜に炭化水素を含有していることによって、炭化水素が水分子を排除するので、吸水性を低減することができ、また、低誘電率絶縁膜の誘電率が低減するので、クロストークノイズを小さくできる。
【００１８】
また、好ましくは、一実施形態の発明の半導体装置では、上記低誘電率絶縁膜は、リンを含む第１のシリコン酸化膜と、上記第１のシリコン酸化膜上に形成され、リンおよび炭化水素を含む第２のシリコン膜とからなっている。
【００１９】
また、好ましくは、一実施形態の発明の半導体装置では、上記第１のシリコン酸化膜には接続孔が形成されると共に、上記第２のシリコン酸化膜には上記接続孔に連通する配線用溝が形成され、上記接続孔と上記配線溝とを上記配線層の材料で塞ぐことで上記配線層が形成され、上記接続孔と上記配線層との間、および、上記配線用溝と上記配線層との間にバリア膜が形成されている。
【００２０】
また、好ましくは、一実施形態の発明の半導体装では、上記第１のシリコン酸化膜が炭化水素を含んでいる。
【００２１】
また、好ましくは、一実施形態の発明の半導体装置では、上記第２のシリコン酸化膜中のリンの濃度が、上記第１のシリコン酸化膜中のリンの濃度よりも低く、かつ、上記第２のシリコン酸化膜中の炭化水素の濃度が、上記第１のシリコン酸化膜中の炭化水素の濃度よりも高くなっている。
【００２２】
この場合、上記第２のシリコン酸化膜中のリンの濃度が、上記第１のシリコン酸化膜中のリンの濃度よりも低く、かつ、第２のシリコン酸化膜が、第１のシリコン酸化膜よりも多くの炭化水素を含むことによって、配線間の絶縁膜に相当する第２のシリコン酸化膜の誘電率が、層間の絶縁膜に相当する第１のシリコン酸化膜の誘電率よりもより低くなり、クロストークノイズをより確実に低減できる。
【００２３】
また、好ましくは、一実施形態の発明の半導体装置では、上記炭化水素が少なくともメチル基やエチル基等のアルキル基を含んでいる。
【００２４】
この場合、ＳｉＯ2を主成分とする低誘電率絶縁膜にメチル基、エチル基等のアルキル基を含む炭化水素が含まれるので、低誘電率絶縁膜の密度および分極率を低減することができる。
【００２５】
本発明の半導体装置の製造方法によれば、上記低誘電率絶縁膜をプラズマ分解により形成する工程を有していることを特徴としている。
【００２６】
上記構成の半導体装置の製造方法によれば、低誘電率絶縁膜をプラズマ分解により形成する工程を有していることによって、良質な低誘電率絶縁膜の形成を実現することができる。この場合、好ましくは、ホスフィン、亜酸化窒素、テトラメチルシランをプラズマ分解の原料ガスとして用いる。
【００２７】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法を図示の実施の形態により詳細に説明する。
【００２８】
図１は本発明の実施の一形態の半導体装置の工程図である。上記半導体装置は、図１(ｄ)に示すように、半導体基板１と、半導体基板１上に形成され、接続孔２ａを有する第１の絶縁膜としての層間絶縁膜２と、層間絶縁膜２上に形成され、配線用溝３ａを有する第２の絶縁膜としての線間絶縁膜３と、接続孔２ａ,配線用溝３ａを塞ぐ配線層としての銅配線膜４とを備えている。また、上記半導体基板１と層間絶縁膜２との間には下層導通部２１を形成すると共に、銅配線膜４と層間絶縁膜２,線間絶縁膜３との間には金属バリア膜５を形成している。上記下層導通部２１は、銅配線層２２,金属バリア膜２３,下層絶縁膜２４および絶縁膜バリア２５からなっている。なお、上記層間絶縁膜２と線間絶縁膜３とで低誘電率絶縁膜を構成している。
【００２９】
上記層間絶縁膜２と線間絶縁膜３とは、ＳｉＯ2を主成分とすると共に、リンと炭化水素を含有している。上記線間絶縁膜３は、層間絶縁膜２より多くの炭化水を含有し、例えば、層間絶縁膜２の誘電率４.０(または３.０)に対して線間絶縁膜３の誘電率が３.５(または２.６)になるように成膜条件の変更で調整している。この線間絶縁膜３の誘電率は小さいほどよく、後述する方法で誘電率２.２〜２.３ぐらいまで小さく調整することが可能である。しかし、誘電率が小さくなるとエッチング加工は難しくなる。つまり、炭化水素をより多く含ませれば誘電率は小さくなるが、後に酸素プラズマで炭素を除去すると、酸化膜が形成されて酸化膜のエッチングが進まなくなる。好ましくは、線間絶縁膜３の少なくとも誘電率２.５以上であり、層間絶縁膜２の誘電率３.０〜４.２である。但し、ＬＳＩの用途、例えば高速用を目指すか、低消費電力に重点を置くか、あるいは配線のレイアウトにより層間絶縁膜２と線間絶縁膜３との最適の誘電率および誘電率の比は異なり、一般的には、線間絶縁膜３と層間絶縁膜２との比が３：４以上の違いが有るほうが望ましい。
【００３０】
上記構成の半導体装置は、層間絶縁膜２,線間絶縁膜３にリンを含有させることによって、リンが銅原子をゲッタリングするので、銅配線膜４の銅原子が層間絶縁膜２,線間絶縁膜３に拡散するのを防ぐことができる。また、上記層間絶縁膜２,線間絶縁膜３に炭化水素を含有させることによって、炭化水素が水分子を排除するので、層間絶縁膜２,線間絶縁膜３の吸水性を低減することができると共に、層間絶縁膜２,線間絶縁膜３にの誘電率が低減するので、クロストークノイズを小さくできる。
【００３１】
また、上記線間絶縁膜３が、層間絶縁膜２よりも多くの炭化水素を含んでいるので、線間絶縁膜３の誘電率が、層間絶縁膜２の誘電率よりもより低くなり、クロストークノイズをより確実に低減できる。
【００３２】
また、上記半導体装置は次のように製造される。
【００３３】
まず、図１(ａ)に示すように、上記半導体基板１上に下層導通部２１を積層した後、その下層導通部２１上に層間絶縁膜２,線間絶縁膜３を順次積層する。
【００３４】
上記層間絶縁膜２,線間絶縁膜３の形成はプラズマＣＶＤ法を用いている。このプラズマＣＶＤ法における原料ガスは、例えば、ホスフィン(ＰＨ3)、テトラメチルシラン(Ｓｉ(ＣＨ3)4、以下ＴＭＳと記述する)および亜酸化窒素(Ｎ2Ｏ)を用いる。
【００３５】
また、他の成膜条件としては、例えば、Ｎ2Ｏ流量１０００ｓｃｃｍ〜１００００ｓｃｃｍ、ＰＨ3流量１００ｓｃｃｍ〜５００ｓｃｃｍ、ＴＭＳ＋シラン総流量５００ｓｃｃｍ〜１５００ｓｃｃｍ、圧力１.５Ｔｏｒｒ〜５.０Ｔｏｒｒ、ＲＦ(radio frequency)電力４００Ｗ〜１５００Ｗおよび基板温度３００℃〜５００℃である。より具体的には、例えば、Ｎ2Ｏ流量８０００ｓｃｃｍ、ＰＨ3流量１００ｓｃｃｍ、ＴＭＳ流量１０００ｓｃｃｍ、シラン流量２００ｓｃｃｍ、圧力２.５Ｔｏｒｒ、ＲＦ電力９００Ｗおよび基板温度４００℃で層間絶縁膜２,線間絶縁膜３を成膜する。この場合、炭化水素の濃度３０％かつリンの濃度１％の層間絶縁膜２,線間絶縁膜３を形成でき、それらの誘電率は３.０前後である。この場合、上記層間絶縁膜２の成膜条件は、線間絶縁膜３の成膜条件に対してＴＭＳ流量を半分以下から０ｓｃｃｍにする。また、上記層間絶縁膜２の成膜条件のＴＭＳ流量を０ｓｃｃｍ、線間絶縁膜３の成膜条件のＴＭＳ流量５００ｓｃｃｍにした場合、デザインルールと回路性能の要求に応じて、層間絶縁膜２,線間絶縁膜３の誘電率の上限４.２〜３.５内を変化させることができる。なお、好ましくは、ＰＨ3の流量は、線間絶縁膜３の形成時よりも層間絶縁膜２の形成時の方において多くする。例えば、上記層間絶縁膜２の形成時においては、ＰＨ3の流量を２５０ｓｃｃｍにして、上記層間絶縁膜２のリン濃度を約３％にすることが望ましい。一方、上記線間絶縁膜３の形成時においては、配線用溝３ａの側壁に金属バリア膜５が５ｎｍ以上堆積している場合には必ずしもリンの含有は必要ではなくＰＨ3は０ｓｃｃｍにしても良い。
【００３６】
そして、エッチングによって、上記線間絶縁膜３の所望の箇所に配線用溝３ａを形成する。このとき、上記線間絶縁膜３を例えば３００ｎｍ〜７００ｎｍに堆積させ、層間絶縁膜２を例えば４００ｎｍ〜８００ｎｍに堆積させている。
【００３７】
次に、図１(ｂ)に示すように、上記配線用溝３ａの下方に接続孔２ａをエッチングで形成する。この接続孔２ａは、下層導通部２１の銅配線層２２まで達している。
【００３８】
次に、図１(ｃ)に示すように、上記配線用溝３ａ,接続孔２ａおよび線間絶縁膜３の表面を覆うように、金属バリア膜５を５ｎｍ〜１０ｎｍ堆積させる。
【００３９】
次に、図１(ｄ)に示すように、配線用溝３ａ,接続孔２ａを塞ぐように、例えばＣＶＤ法やメッキ法などにより銅配線膜４を約１μｍ堆積させる。最後に、図１(ｃ)中に示す二点鎖線より上方の金属バリア膜５,銅配線膜４をＣＭＰ法で除去して、金属バリア膜５,銅配線膜４および線間絶縁膜３の表面を平坦化した後、絶縁バリア膜６を５０ｎｍ〜ｌ００ｎｍ堆積する。
【００４０】
このように、上記層間絶縁膜２,線間絶縁膜３をプラズマＣＶＤ法を用いて形成しているので、良質な層間絶縁膜２,線間絶縁膜の形成を実現することができる。
【００４１】
【発明の効果】
以上より明らかなように、本発明の半導体装置は、低誘電率絶縁膜にリンを含有するので、リンで銅原子がゲッタリングされ、低誘電率絶縁膜に銅原子が拡散するのを防ぐことができる。また、上記低誘電率絶縁膜に炭化水素を含有するので、炭化水素が水分子を排除し、吸水性を低減することができる。また、上記低誘電率絶縁膜に炭化水素を含有するので、低誘電率絶縁膜の誘電率が低減し、クロストークノイズを小さくできる。
【図面の簡単な説明】
【図１】 図１は本発明の実施の一形態の半導体装置の製造方法の工程図である。
【図２】 図２は従来の半導体装置の製造方法の工程図である。
【図３】 図３は従来の半導体装置の概略断面図である。
【図４】 図４は従来の半導体装置のクロストークノイズを説明するための概念図である。
【符号の説明】
１ 半導体基板
２ 層間絶縁膜
２ａ 配線用溝
３ 線間絶縁膜
３ａ 接続孔
４ 銅配線膜
５,２３ 金属バリア膜
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に、銅を主成分とする配線層と、低誘電率絶縁膜とを有する半導体製造装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化、高集積化に従い、配線が多層化されると同時に配線幅および配線間隔が小さくなってきている。これによって、▲１▼配線抵抗の増大、且つ、▲２▼配線間容量(線間容量および層間容量)の増大のために、配線遅延を起こし、半導体装置の動作速度を低下させる原因となっている。そこで、配線抵抗および配線間容量を低減する事が必要となってきている。そこで、半導体装置の配線遅延の発生を防ぐために以下の(１),(２)のような提案がある。
【０００３】
(１) 配線抵抗を低減するために、アルミニウム系の材料から(Ａｌの抵抗率３μΩｃｍ)、銅または銅を主成分とする配線材料(銅の抵抗率１.８μΩｃｍ)に変更する。
【０００４】
(２) 配線間容量を低減するために、酸化珪素膜(誘電率ｋ＝４)から低誘電率絶縁膜(誘電率ｋ＜３)へ変更する。
【０００５】
しかし、上記のような銅配線と低誘電率絶縁膜が直接接触している２層構造では、銅配線の銅原子が低誘電率膜中に拡散することが懸念される。そのため、従来、半導体装置の製造方法としては、銅と低誘電率絶縁膜の間にバリア膜を形成し、そのバリア膜で銅の拡散を防止するものがある。上記バリア膜は、用途に応じて金属バリア膜と絶縁バリア膜のどちらかが用いられる。上記金属バリア膜の例としては、純タンタル膜(Ｔａ)、窒化タンタル膜(ＴａＮ)、窒化チタン膜(ＴｉＮ)、窒化タングステン膜(ＷＮ)等がある。このような金属バリア膜は、絶縁膜中への銅の拡散を防止すると共に、銅の密着性の向上や下層配線との導通を取るために、主に銅配線の側面および底面に用いられる。一方、上記絶縁バリア膜の例としては、窒化珪素(ＳｉＮ)膜、シリコンオキシナイトライド(ＳｉＯＮ)膜のように、銅の拡散ブロックとして機能するものと、ＰＳＧ(phospho silicate glass)膜のように拡散した銅をトラップすることで拡散を防止するものとがある。このような絶縁バリア膜は主に銅配線上部に使用される。
【０００６】
図２(ａ)〜(ｅ)は、従来の半導体装置の製造方法を示す工程図であり、３１は下層導通部、３２は例えばＳｉＯＦ,ＳｉＱＣ等の低誘電率絶縁膜、３３は配線用溝、３４は接続孔、３５は金属バリア膜、３６は銅配線膜、３７は絶縁バリア膜を示している。
【０００７】
従来の半導体装置は次のように製造される。
【０００８】
まず、図２(ａ)に示すように、下層導通部３１上に低誘電率絶縁膜３２を６００〜９００ｎｍ堆積し、その後エッチングによって、低誘電率絶縁膜３２に配線部となる配線用溝３３を形成する。次に、図２(ｂ)に示すように、上記配線用溝３３の所望の場所に接続孔３４をエッチングにより形成する。そして、図２(ｃ)に示すように、上記配線用溝３３および接続孔３４における底部,側壁部の表面がすべて覆われるように、金属バリア膜３５をＣＶＤ(化学気相成長))法またはスパッタ法で１０〜５０ｎｍ堆積させる。そして、図２(ｄ)に示すように、開口部である配線用溝３３,接続孔３４をすべて塞ぐように、銅配線膜３６をＣＶＤ法またはメッキ法で堆積させる。最後に、図２(ｅ)に示すように、上記配線用溝３３,接続孔３４より上部の金属バリア膜３５,銅配線膜３６を、ＣＭＰ(化学機械的研磨)法で除去して、低誘電率絶縁膜３２,金属バリア膜３５および銅配線膜３６の表面の平坦化を行った後、低誘電率絶縁膜３２上に絶縁バリア膜３７を堆積させる。
【０００９】
【発明が解決しようとする課題】
ところで、図２(ｅ)に示すようなデュアルダマシン構造の半導体装置では、微細化と共に金属バリア膜３５を薄くしなくては、配線領域に占める銅配線膜３６の体積が減少するため、実効的銅配線抵抗が高くなる。そのため、上記金属バリア膜３５を例えば５ｎｍ程度まで薄くして実効的銅配線抵抗の小さくした場合、Ｃｕ拡散に対する金属バリア膜３５のバリア性がなくなり、Ｃｕが低誘電率絶縁膜３２に拡散して、リーク増大および誘電率の上昇が発生してしまうという問題がある。実際に、図３に示すようなデュアルダマシン構造を形成した場合、金属バリア膜３５の厚みが接続孔３４の側壁で５ｎｍ以下と最も薄くなるため、金属バリア膜３５のバリア性が最も弱くなる。
【００１０】
以上の結果から、線間絶縁膜４２と層間絶縁膜４３とからなる低誘電率絶縁膜３２自体にバリア性を持たせる事が必要であり、特に接続孔３４を有する層間絶縁膜４３にバリア性が必要となる。
【００１１】
そこで、上記低誘電率絶縁膜３２として、ＳｉＯ2に炭化水素を含有した膜や、ＰＳＧ膜等を用いることが考えられる。このＳｉＯ2に炭化水素を含有した膜は低誘電率である。しかし、ＳｉＯ2に炭化水素を含有した膜は銅の拡散に対するバリア性が不充分であるという問題がある。一方、ＰＳＧ膜は、拡散した銅のトラップ能力があり拡散バリアになる(Journal of Electrochemical society, 139, 11,p.3264,1992,H.Miyazaki, H.Kojima,A.Hiraiwa and Y.Hommaに記載)。しかし、上記ＰＳＧ膜は、誘電率がＳｉＯ2と同程度であり、吸湿性が高いという問題がある。また、このような高い吸湿性により吸収された水分が、誘電率の増大、銅のイオン化(腐食)を促進させる。また、絶縁膜中のＣｕの拡散、特にバイアス印加中でのＣｕの拡散が銅イオンで行われることを考慮すると、リンガラス特有のＣｕトラップ効果を相殺してしまうという問題がある。
【００１２】
また、ＭＯＳＬＳＩ(metal oxide semiconductor large scale integrated circuit)においては微細化と共に高速化と電源電圧低減が同時に進行し、ノイズに対するマージンが小さくなる。一方、隣り合う配線間の距離が狭まると、隣接する配線の信号が配線間容量を通して、ノイズとして隣の配線に伝わり電位変動を引き起こし、回路の誤動作を誘引する可能性が増大する。つまり、クロストークノイズが大きくなるという問題がある。そのような回路の概念図を図４に示している。この図４では、配線１０１が配線１０２と間の配線間容量Ｃ１をコンデンサ１０３で概念的に図示すると共に、配線１０２と、配線１０２より下方の下層配線１０５との間の層間容量Ｃ２をコンデンサ１０４で概念的に図示している。なお、上記下層配線１０５は、配線１０２が延びる方向と直交する方向に延びている。上記配線１０１の信号による配線１０２の電位変動は、
【００１３】
【数１】
に比例する。すなわち、動作が高速化するほどクロストークノイズが大きくなり、層間容量Ｃ２が配線間容量Ｃ１に対して大きければクロストークノイズは小さくなる。
【００１５】
以上より、本発明の目的は、低誘電率絶縁膜への銅の拡散を防止でき、低誘電率絶縁膜の誘電率および吸水性を低減できる小さなクロストークノイズの半導体装置およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、半導体基板と、上記半導体基板上に形成され、銅を主成分とする配線層と、上記配線層の周囲に形成され、酸化珪素膜より低い誘電率を有する低誘電率絶縁膜とを備えた半導体装置において、上記低誘電率絶縁膜がリンおよび炭化水素を含んでいることを特徴としている。
【００１７】
本発明の半導体装置によれば、上記低誘電率絶縁膜にリンを含有することによって、リンが銅原子をゲッタリングするので、低誘電率絶縁膜に銅原子が拡散するのを防ぐことができる。また、上記低誘電率絶縁膜に炭化水素を含有していることによって、炭化水素が水分子を排除するので、吸水性を低減することができ、また、低誘電率絶縁膜の誘電率が低減するので、クロストークノイズを小さくできる。
【００１８】
また、好ましくは、一実施形態の発明の半導体装置では、上記低誘電率絶縁膜は、リンを含む第１のシリコン酸化膜と、上記第１のシリコン酸化膜上に形成され、リンおよび炭化水素を含む第２のシリコン膜とからなっている。
【００１９】
また、好ましくは、一実施形態の発明の半導体装置では、上記第１のシリコン酸化膜には接続孔が形成されると共に、上記第２のシリコン酸化膜には上記接続孔に連通する配線用溝が形成され、上記接続孔と上記配線溝とを上記配線層の材料で塞ぐことで上記配線層が形成され、上記接続孔と上記配線層との間、および、上記配線用溝と上記配線層との間にバリア膜が形成されている。
【００２０】
また、好ましくは、一実施形態の発明の半導体装では、上記第１のシリコン酸化膜が炭化水素を含んでいる。
【００２１】
また、好ましくは、一実施形態の発明の半導体装置では、上記第２のシリコン酸化膜中のリンの濃度が、上記第１のシリコン酸化膜中のリンの濃度よりも低く、かつ、上記第２のシリコン酸化膜中の炭化水素の濃度が、上記第１のシリコン酸化膜中の炭化水素の濃度よりも高くなっている。
【００２２】
この場合、上記第２のシリコン酸化膜中のリンの濃度が、上記第１のシリコン酸化膜中のリンの濃度よりも低く、かつ、第２のシリコン酸化膜が、第１のシリコン酸化膜よりも多くの炭化水素を含むことによって、配線間の絶縁膜に相当する第２のシリコン酸化膜の誘電率が、層間の絶縁膜に相当する第１のシリコン酸化膜の誘電率よりもより低くなり、クロストークノイズをより確実に低減できる。
【００２３】
また、好ましくは、一実施形態の発明の半導体装置では、上記炭化水素が少なくともメチル基やエチル基等のアルキル基を含んでいる。
【００２４】
この場合、ＳｉＯ2を主成分とする低誘電率絶縁膜にメチル基、エチル基等のアルキル基を含む炭化水素が含まれるので、低誘電率絶縁膜の密度および分極率を低減することができる。
【００２５】
本発明の半導体装置の製造方法によれば、上記低誘電率絶縁膜をプラズマ分解により形成する工程を有していることを特徴としている。
【００２６】
上記構成の半導体装置の製造方法によれば、低誘電率絶縁膜をプラズマ分解により形成する工程を有していることによって、良質な低誘電率絶縁膜の形成を実現することができる。この場合、好ましくは、ホスフィン、亜酸化窒素、テトラメチルシランをプラズマ分解の原料ガスとして用いる。
【００２７】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法を図示の実施の形態により詳細に説明する。
【００２８】
図１は本発明の実施の一形態の半導体装置の工程図である。上記半導体装置は、図１(ｄ)に示すように、半導体基板１と、半導体基板１上に形成され、接続孔２ａを有する第１の絶縁膜としての層間絶縁膜２と、層間絶縁膜２上に形成され、配線用溝３ａを有する第２の絶縁膜としての線間絶縁膜３と、接続孔２ａ,配線用溝３ａを塞ぐ配線層としての銅配線膜４とを備えている。また、上記半導体基板１と層間絶縁膜２との間には下層導通部２１を形成すると共に、銅配線膜４と層間絶縁膜２,線間絶縁膜３との間には金属バリア膜５を形成している。上記下層導通部２１は、銅配線層２２,金属バリア膜２３,下層絶縁膜２４および絶縁膜バリア２５からなっている。なお、上記層間絶縁膜２と線間絶縁膜３とで低誘電率絶縁膜を構成している。
【００２９】
上記層間絶縁膜２と線間絶縁膜３とは、ＳｉＯ2を主成分とすると共に、リンと炭化水素を含有している。上記線間絶縁膜３は、層間絶縁膜２より多くの炭化水を含有し、例えば、層間絶縁膜２の誘電率４.０(または３.０)に対して線間絶縁膜３の誘電率が３.５(または２.６)になるように成膜条件の変更で調整している。この線間絶縁膜３の誘電率は小さいほどよく、後述する方法で誘電率２.２〜２.３ぐらいまで小さく調整することが可能である。しかし、誘電率が小さくなるとエッチング加工は難しくなる。つまり、炭化水素をより多く含ませれば誘電率は小さくなるが、後に酸素プラズマで炭素を除去すると、酸化膜が形成されて酸化膜のエッチングが進まなくなる。好ましくは、線間絶縁膜３の少なくとも誘電率２.５以上であり、層間絶縁膜２の誘電率３.０〜４.２である。但し、ＬＳＩの用途、例えば高速用を目指すか、低消費電力に重点を置くか、あるいは配線のレイアウトにより層間絶縁膜２と線間絶縁膜３との最適の誘電率および誘電率の比は異なり、一般的には、線間絶縁膜３と層間絶縁膜２との比が３：４以上の違いが有るほうが望ましい。
【００３０】
上記構成の半導体装置は、層間絶縁膜２,線間絶縁膜３にリンを含有させることによって、リンが銅原子をゲッタリングするので、銅配線膜４の銅原子が層間絶縁膜２,線間絶縁膜３に拡散するのを防ぐことができる。また、上記層間絶縁膜２,線間絶縁膜３に炭化水素を含有させることによって、炭化水素が水分子を排除するので、層間絶縁膜２,線間絶縁膜３の吸水性を低減することができると共に、層間絶縁膜２,線間絶縁膜３にの誘電率が低減するので、クロストークノイズを小さくできる。
【００３１】
また、上記線間絶縁膜３が、層間絶縁膜２よりも多くの炭化水素を含んでいるので、線間絶縁膜３の誘電率が、層間絶縁膜２の誘電率よりもより低くなり、クロストークノイズをより確実に低減できる。
【００３２】
また、上記半導体装置は次のように製造される。
【００３３】
まず、図１(ａ)に示すように、上記半導体基板１上に下層導通部２１を積層した後、その下層導通部２１上に層間絶縁膜２,線間絶縁膜３を順次積層する。
【００３４】
上記層間絶縁膜２,線間絶縁膜３の形成はプラズマＣＶＤ法を用いている。このプラズマＣＶＤ法における原料ガスは、例えば、ホスフィン(ＰＨ3)、テトラメチルシラン(Ｓｉ(ＣＨ3)4、以下ＴＭＳと記述する)および亜酸化窒素(Ｎ2Ｏ)を用いる。
【００３５】
また、他の成膜条件としては、例えば、Ｎ2Ｏ流量１０００ｓｃｃｍ〜１００００ｓｃｃｍ、ＰＨ3流量１００ｓｃｃｍ〜５００ｓｃｃｍ、ＴＭＳ＋シラン総流量５００ｓｃｃｍ〜１５００ｓｃｃｍ、圧力１.５Ｔｏｒｒ〜５.０Ｔｏｒｒ、ＲＦ(radio frequency)電力４００Ｗ〜１５００Ｗおよび基板温度３００℃〜５００℃である。より具体的には、例えば、Ｎ2Ｏ流量８０００ｓｃｃｍ、ＰＨ3流量１００ｓｃｃｍ、ＴＭＳ流量１０００ｓｃｃｍ、シラン流量２００ｓｃｃｍ、圧力２.５Ｔｏｒｒ、ＲＦ電力９００Ｗおよび基板温度４００℃で層間絶縁膜２,線間絶縁膜３を成膜する。この場合、炭化水素の濃度３０％かつリンの濃度１％の層間絶縁膜２,線間絶縁膜３を形成でき、それらの誘電率は３.０前後である。この場合、上記層間絶縁膜２の成膜条件は、線間絶縁膜３の成膜条件に対してＴＭＳ流量を半分以下から０ｓｃｃｍにする。また、上記層間絶縁膜２の成膜条件のＴＭＳ流量を０ｓｃｃｍ、線間絶縁膜３の成膜条件のＴＭＳ流量５００ｓｃｃｍにした場合、デザインルールと回路性能の要求に応じて、層間絶縁膜２,線間絶縁膜３の誘電率の上限４.２〜３.５内を変化させることができる。なお、好ましくは、ＰＨ3の流量は、線間絶縁膜３の形成時よりも層間絶縁膜２の形成時の方において多くする。例えば、上記層間絶縁膜２の形成時においては、ＰＨ3の流量を２５０ｓｃｃｍにして、上記層間絶縁膜２のリン濃度を約３％にすることが望ましい。一方、上記線間絶縁膜３の形成時においては、配線用溝３ａの側壁に金属バリア膜５が５ｎｍ以上堆積している場合には必ずしもリンの含有は必要ではなくＰＨ3は０ｓｃｃｍにしても良い。
【００３６】
そして、エッチングによって、上記線間絶縁膜３の所望の箇所に配線用溝３ａを形成する。このとき、上記線間絶縁膜３を例えば３００ｎｍ〜７００ｎｍに堆積させ、層間絶縁膜２を例えば４００ｎｍ〜８００ｎｍに堆積させている。
【００３７】
次に、図１(ｂ)に示すように、上記配線用溝３ａの下方に接続孔２ａをエッチングで形成する。この接続孔２ａは、下層導通部２１の銅配線層２２まで達している。
【００３８】
次に、図１(ｃ)に示すように、上記配線用溝３ａ,接続孔２ａおよび線間絶縁膜３の表面を覆うように、金属バリア膜５を５ｎｍ〜１０ｎｍ堆積させる。
【００３９】
次に、図１(ｄ)に示すように、配線用溝３ａ,接続孔２ａを塞ぐように、例えばＣＶＤ法やメッキ法などにより銅配線膜４を約１μｍ堆積させる。最後に、図１(ｃ)中に示す二点鎖線より上方の金属バリア膜５,銅配線膜４をＣＭＰ法で除去して、金属バリア膜５,銅配線膜４および線間絶縁膜３の表面を平坦化した後、絶縁バリア膜６を５０ｎｍ〜ｌ００ｎｍ堆積する。
【００４０】
このように、上記層間絶縁膜２,線間絶縁膜３をプラズマＣＶＤ法を用いて形成しているので、良質な層間絶縁膜２,線間絶縁膜の形成を実現することができる。
【００４１】
【発明の効果】
以上より明らかなように、本発明の半導体装置は、低誘電率絶縁膜にリンを含有するので、リンで銅原子がゲッタリングされ、低誘電率絶縁膜に銅原子が拡散するのを防ぐことができる。また、上記低誘電率絶縁膜に炭化水素を含有するので、炭化水素が水分子を排除し、吸水性を低減することができる。また、上記低誘電率絶縁膜に炭化水素を含有するので、低誘電率絶縁膜の誘電率が低減し、クロストークノイズを小さくできる。
【図面の簡単な説明】
【図１】 図１は本発明の実施の一形態の半導体装置の製造方法の工程図である。
【図２】 図２は従来の半導体装置の製造方法の工程図である。
【図３】 図３は従来の半導体装置の概略断面図である。
【図４】 図４は従来の半導体装置のクロストークノイズを説明するための概念図である。
【符号の説明】
１ 半導体基板
２ 層間絶縁膜
２ａ 配線用溝
３ 線間絶縁膜
３ａ 接続孔
４ 銅配線膜
５,２３ 金属バリア膜
Claims (7)
- 半導体基板と、上記半導体基板上に形成され、銅を主成分とする配線層と、上記配線層の周囲に形成され、酸化珪素膜より低い誘電率を有する低誘電率絶縁膜とを備えた半導体装置において、
上記低誘電率絶縁膜がリンおよび炭化水素を含んでいることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
上記低誘電率絶縁膜は、リンを含む第１のシリコン酸化膜と、上記第１のシリコン酸化膜上に形成され、リンおよび炭化水素を含む第２のシリコン膜とからなることを特徴とする半導体装置。 - 請求項２に記載の半導体装置において、
上記第１のシリコン酸化膜には接続孔が形成されると共に、上記第２のシリコン酸化膜には上記接続孔に連通する配線用溝が形成され、
上記接続孔と上記配線溝とを上記配線層の材料で塞ぐことで上記配線層が形成され、
上記接続孔と上記配線層との間、および、上記配線用溝と上記配線層との間にバリア膜が形成されていることを特徴とする半導体装置。 - 請求項２または３に記載の半導体装置において、
上記第１のシリコン酸化膜が炭化水素を含んでいることを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
上記第２のシリコン酸化膜中のリンの濃度が、上記第１のシリコン酸化膜中のリンの濃度よりも低く、かつ、上記第２のシリコン酸化膜中の炭化水素の濃度が、上記第１のシリコン酸化膜中の炭化水素の濃度よりも高いことを特徴とする半導体装置。 - 請求項１乃至５のいずれか１つに記載の半導体装置において、
上記炭化水素が少なくともアルキル基を含むことを特徴とする半導体装置。 - 請求項１乃至６のいずれか１つに記載の半導体装置の製造方法であって、
上記低誘電率絶縁膜をプラズマ分解により形成する工程を有していることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000037902A JP3668404B2 (ja) | 2000-02-16 | 2000-02-16 | 半導体装置およびその製造方法 |
| US09/671,737 US6630740B1 (en) | 2000-02-16 | 2000-09-29 | Semiconductor device |
| TW089120463A TW578239B (en) | 2000-02-16 | 2000-10-02 | Semiconductor device and method for fabricating the device |
| KR10-2000-0070563A KR100377442B1 (ko) | 2000-02-16 | 2000-11-24 | 반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000037902A JP3668404B2 (ja) | 2000-02-16 | 2000-02-16 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230254A JP2001230254A (ja) | 2001-08-24 |
| JP3668404B2 true JP3668404B2 (ja) | 2005-07-06 |
Family
ID=18561722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000037902A Expired - Fee Related JP3668404B2 (ja) | 2000-02-16 | 2000-02-16 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6630740B1 (ja) |
| JP (1) | JP3668404B2 (ja) |
| KR (1) | KR100377442B1 (ja) |
| TW (1) | TW578239B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792408B1 (ko) * | 2001-12-31 | 2008-01-09 | 주식회사 하이닉스반도체 | 싱글 다마신공정을 이용한 금속배선 형성 방법 |
| US7101788B2 (en) * | 2002-02-28 | 2006-09-05 | Texas Instruments Incorporated | Semiconductor devices and methods of manufacturing such semiconductor devices |
| KR100431325B1 (ko) * | 2002-06-28 | 2004-05-12 | 주식회사 하이닉스반도체 | 적층된 에스아이엔을 이용한 구리확산방지막 형성방법 |
| JP2004349474A (ja) * | 2003-05-22 | 2004-12-09 | Toshiba Corp | 半導体装置とその製造方法 |
| FR2863789B1 (fr) * | 2003-12-12 | 2006-09-29 | St Microelectronics Sa | Dispositif de resonateur acoustique |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3065003B2 (ja) | 1997-11-27 | 2000-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| TW437017B (en) | 1998-02-05 | 2001-05-28 | Asm Japan Kk | Silicone polymer insulation film on semiconductor substrate and method for formation thereof |
| US6228758B1 (en) * | 1998-10-14 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of making dual damascene conductive interconnections and integrated circuit device comprising same |
-
2000
- 2000-02-16 JP JP2000037902A patent/JP3668404B2/ja not_active Expired - Fee Related
- 2000-09-29 US US09/671,737 patent/US6630740B1/en not_active Expired - Lifetime
- 2000-10-02 TW TW089120463A patent/TW578239B/zh not_active IP Right Cessation
- 2000-11-24 KR KR10-2000-0070563A patent/KR100377442B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100377442B1 (ko) | 2003-03-26 |
| TW578239B (en) | 2004-03-01 |
| JP2001230254A (ja) | 2001-08-24 |
| KR20010081964A (ko) | 2001-08-29 |
| US6630740B1 (en) | 2003-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7053487B2 (en) | Semiconductor device | |
| US6624053B2 (en) | Damascene-type interconnection structure and its production process | |
| KR100355586B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4086673B2 (ja) | 半導体装置及びその製造方法 | |
| US7176121B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7507666B2 (en) | Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition | |
| US8178437B2 (en) | Barrier material and process for Cu interconnect | |
| US6472231B1 (en) | Dielectric layer with treated top surface forming an etch stop layer and method of making the same | |
| US8012871B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7259090B2 (en) | Copper damascene integration scheme for improved barrier layers | |
| US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
| US9704740B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| US20040175926A1 (en) | Method for manufacturing a semiconductor component having a barrier-lined opening | |
| KR20080102983A (ko) | 반도체 장치 | |
| JP2006005190A (ja) | 半導体装置 | |
| JP2917783B2 (ja) | 半導体装置及びその製造方法 | |
| CN1989608A (zh) | 半导体装置以及半导体装置的制造方法 | |
| US6576545B1 (en) | Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers | |
| JP3668404B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001015595A (ja) | 半導体装置 | |
| US20050064629A1 (en) | Tungsten-copper interconnect and method for fabricating the same | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |