JP3671457B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP3671457B2
JP3671457B2 JP14087095A JP14087095A JP3671457B2 JP 3671457 B2 JP3671457 B2 JP 3671457B2 JP 14087095 A JP14087095 A JP 14087095A JP 14087095 A JP14087095 A JP 14087095A JP 3671457 B2 JP3671457 B2 JP 3671457B2
Authority
JP
Japan
Prior art keywords
heat sink
heat
substrate
multilayer substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14087095A
Other languages
English (en)
Other versions
JPH08335782A (ja
Inventor
浅井  康富
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP14087095A priority Critical patent/JP3671457B2/ja
Priority to US08/663,029 priority patent/US5731067A/en
Publication of JPH08335782A publication Critical patent/JPH08335782A/ja
Application granted granted Critical
Publication of JP3671457B2 publication Critical patent/JP3671457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/258—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【産業上の利用分野】
この発明は多層基板に関するものである。
【0002】
【従来の技術】
従来、多層基板においては、例えば図18に示すように、多層よりなるセラミック基板31上にCuやAgよりなる厚膜導体32が印刷焼成にて形成され、その上に半田33を介してMoやCuよりなるヒートシンク34が配置され、さらにその上に半田35を介してパワー素子36が実装されている。尚、図中、37はワイヤであり、38はチップターミナルである。
【0003】
ところが、上記の如くセラミック基板31上にヒートシンク34を配置する構造では、過渡的な熱抵抗を下げ、且つヒートシンク34のコストダウン及び実装容積の縮小を実現することは困難であった。そこで、従来、半導体素子直下の多層基板にスルーホールを形成し、そこに金属ペーストを充填してヒートシンクとして用いた多層基板が提案されている(例えば、特開平3−286590号公報)。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来技術(上記公報)では、ヒートシンクが半導体素子に対して垂直方向にしか形成されておらず、放熱性においては垂直方向のみにその効果が得られるだけであり、ヒートシンクとしての効果が十分に発揮されていない。即ち、半導体素子による発熱は、半導体素子直下の基板に対して広角に(ほぼ45°下方に)発散するように考えることができる。従って、上記公報のように半導体素子の下方のみにヒートシンクを形成したとしても45°方向に広がる熱までも十分に放熱することができない。
【0005】
そこで、この発明は上記課題に着目してなされたものであって、その目的は、半導体素子等、パワー素子による発熱を効率的に放熱することができる多層基板を提供することにある。
【0010】
請求項1に記載の発明では、複数の絶縁層からなり基板表層にパワー素子が搭載されると共に、パワー素子下部領域の絶縁層に熱伝達用導体からなるヒートシンクを設けた多層基板であって、前記ヒートシンクは、前記パワー素子下方の絶縁層に設けられた第1のヒートシンク部と、その第1のヒートシンク部に対して横に並列状態で配置され、上下複数の絶縁層を貫通するように延設された第2のヒートシンク部とを有し、前記第1のヒートシンク部と第2のヒートシンク部とが絶縁されていることを要旨としている。
【0011】
請求項2に記載の発明では、請求項1に記載の発明において、前記第2のヒートシンク部の一端は、前記基板表層の反対側の基板裏面に露出している。
請求項3に記載の発明では、請求項2に記載の発明において、前記第2のヒートシンク部の基板裏面における露出部を、前記絶縁層の平面方向に延設している。
【0012】
請求項4に記載の発明では、請求項1〜3の何れか1項に記載の発明において、前記第2のヒートシンク部は、前記基板表層に露出することなく配置されている。
【0013】
【作用】
請求項1に記載の発明によれば、半導体素子等、パワー素子により発生した熱は、第1のヒートシンク部並びに第2のヒートシンク部により吸収、発散される。このとき、第2のヒートシンク部は、第1のヒートシンク部よりも下方であって且つ基板表層に平行となる少なくとも一方向に延設されているため、パワー素子による熱は基板表層に垂直な方向だけでなく他の方向にも放熱され、放熱性が向上する。つまり、熱が例えばパワー素子の下方45°に伝達されるとした場合にも、その際に最も効果的なヒートシンクを多層基板内に設けることが可能となる。
【0017】
また、請求項2,3に記載の発明によれば、第2のヒートシンク部を基板裏面に露出させることで、熱が基板裏面にて効率的に発散され、基板の温度上昇を回避できる。
【0018】
請求項4に記載の発明によれば、第2のヒートシンク部を基板表層に露出させていないため、基板表層での各種素子の高密度実装が可能となる。
【0019】
【実施例】
以下、この発明を具体化した実施例を図面に従って説明する。
図1に全体構成図を示す。多層基板2は、アルミナよりなる3つの絶縁層1a,1b,1cを重ねて形成されている。多層基板2の最上層の絶縁層1aにおける所定領域には充填金属収納用貫通部(以下、単に貫通部という)3aが形成され、この貫通部3a内に熱伝導性のよい熱伝達用導体としての充填金属4aが充填されている。また、絶縁層1aの下層にあたる絶縁層1bの所定領域には充填金属収納用貫通部(以下、単に貫通部という)3bが形成され、この貫通部3b内には前記充填金属4aと同じ金属からなる熱伝達用導体としての充填金属4bが充填されている。尚、本実施例では、上記充填金属4a,4bによりヒートシンクS1,S2が構成されており、充填金属4aの部分が第1のヒートシンク部に、充填金属4bの部分が第2のヒートシンク部に相当する。
【0020】
ヒートシンクS1,S2は、多層基板2の表層(基板表層)に対して平行となる図の横方向に延設されており、このうちヒートシンクS2の横方向の長さはヒートシンクS1の横方向の長さよりも大きい。即ち、ヒートシンクS2の上面(下面)での面積はヒートシンクS1の上面(下面)での面積よりも大きい。このとき、ヒートシンクS1,S2の中心はほぼ同一であるため、その断面形状はピラミッド状をなしている。また、ヒートシンクS1,S2(充填金属4a,4b)は、絶縁層1bにおける内層配線5と電気的に接続されている。
【0021】
充填金属4a,4bには、高融点材料であるMo(モリブデン)粒子とアルミナ粒子の混合物が用いられている。ここで、Mo(モリブデン)は、その熱伝導度が0.328cal・cm-1deg-1s-1(20℃)、融点が2622±10℃である。他の充填金属4a,4bとしては、高融点材料であるW(タングステン)粒子とアルミナ粒子の混合物、或いは、Mo(モリブデン)粒子とW(タングステン)粒子とアルミナ粒子との混合物が使用される。W(タングステン)は、その熱伝導度が0.382cal・cm-1deg-1s-1(20℃)、融点が3382℃である。
【0022】
ヒートシンクS1(充填金属4a)の上にはパワー素子6(シリコンチップ)が半田(或いはAgペースト)によりダイマウントされている。また、パワー素子6はワイヤ7にて多層基板2の最上層の絶縁層1a上の導体部と電気的に接続されている。
【0023】
次に、多層基板2の製造方法を図2〜図6を用いて説明する。
図2に示すように、平板状のアルミナグリーンシート8(図1の絶縁層1aに相当する)を用意する。このアルミナグリーンシート8の厚みは0.254mmである。そして、アルミナグリーンシート8の所定領域に正方形状の貫通部3aをパンチングにより形成する。尚、貫通部3aはスルーホールの形成と同一工程で作ってもよい。
【0024】
その後、図3に示すように、貫通部3bを形成したアルミナグリーンシート9(図1の絶縁層1bに相当する)と、貫通部の無いアルミナグリーンシート10(図1の絶縁層1cに相当する)とを2枚重ねにし、エマルジョンマスク或いはメタルマスクを用いてMo粒子とアルミナ粒子を混合したペースト11を印刷により貫通部3bに充填する。さらにその上に、前記アルミナグリーンシート8を重ね合わせる。その結果、図4のものが得られる。
【0025】
さらに、図5に示すように、エマルジョンマスク或いはメタルマスクを用いてMo粒子とアルミナ粒子を混合したペースト11を印刷により貫通部3aに充填する。
【0026】
その後、積層されたアルミナグリーンシート8〜10を加圧し、千数百℃以上で焼成することにより、多層セラミック基板を得る。さらに、焼成された多層基板の表面の導体部分(ペースト11を焼成した充填金属4、メタライズ)に接合性を向上させるためにメッキを施す。そして、多層基板の表面または裏面に厚膜導体、厚膜抵抗体、ガラス等の印刷・焼成を繰り返す。
【0027】
そして、図6に示すように、ペースト11を焼成した充填金属4に、パワー素子6を半田(或いはAgペースト)によりダイマウントし、ワイヤ7によるワイヤーボンドを施す。その結果、図1に示す多層基板2が形成される。
【0028】
この図1の構成においては、パワー素子6に発生する熱がヒートシンクS1,S2(充填金属4a,4b)で吸収できる。このとき、充填金属4a,4bの成分であるMo(モリブデン)自体も極めて低抵抗であるため、充填金属4a,4bを配線として考えた場合には基板全体の発熱を軽減できる。
【0029】
また、図1の構成では、下側のヒートシンクS2の横方向の幅を上側のヒートシンクS1の横方向の幅よりも大きくし、両ヒートシンクS1,S2をピラミッド状に多層配置した。かかる場合、パワー素子6で発生した熱は、同素子6の下方へ向けて広角(約45°の角度)で伝達されるが、この熱がヒートシンクS1,S2でいち早く吸収される。その結果、パワー素子6での発熱をより効果的に放熱させることが可能となる。
【0030】
さらに、充填金属4a,4bにて構成されるヒートシンクS1,S2を絶縁層1a,1bの厚さに応じて厚くすることができるので、表層導体(図18の厚膜導体32)を使用した場合に比べ電気抵抗を数10分の1にできる。さらには、熱抵抗も例えば、Mo単体の80〜90%程度になるが充填金属4a,4bの厚みや面積を大きくして充填金属4a,4bの体積を増加することにより、図18のヒートシンク34を使用したものよりも熱抵抗を小さくすることができる。
【0031】
また、充填金属4a,4bにはMo粒子に対しアルミナ粒子を混合してあるので、充填金属4a,4bの熱膨張率をアルミナ基板の熱膨張率に近づけることができる。よって、アルミナ基板と充填金属4a,4bの熱応力を低く抑えることができる。
【0032】
さらに本実施例では、表層(絶縁層1a)内に熱伝導性のよい充填金属4a(熱伝達用導体)を充填し、その充填金属4a上にパワー素子6を配置した。また、絶縁層1bには、充填金属4aに接触させて充填金属4b(熱伝達用導体)を充填した。よって、パワー素子6で発生した熱は、表層(絶縁層1a)内の充填金属4a及びその下層(絶縁層1b)の充填金属4bを通して伝達され放熱される。この際、従来のヒートシンクが基板内に配置されていると考えるならば、充填金属4a,4bの体積を大きくすることにより過渡熱抵抗を下げることができ、このように過渡熱抵抗を下げることができるのでヒートシンクを薄くして定常熱抵抗を下げることが可能となる。換言すれば、従来のように表層の上方に突出したヒートシンクは不要、若しくはヒートシンクを小さくすることが可能となり、コストダウンが図れると共に実装容積を縮小させることができる。さらに、放熱のために高価なAlN等の基板材料を使用する必要もなくなり安価に熱伝導性の優れた基板を作成することが可能となる。
【0033】
また、充填金属4a,4bには、高融点材料(多層基板2の焼成温度よりも融点の高い材料)であるMo(融点;2622±10℃)の粒子を使用したので、グリーンシートに充填金属のペーストを充填した後、グリーンシートを千数百℃以上で焼成しても充填金属であるMoが融けることがない。
【0034】
また、図1では、多層基板2内において横方向に延びるヒートシンクS2を埋設したため、基板表面の高密度化が可能になる。
尚、この発明は上記実施例に限定されるものでなく、その変形例を以下に記述する。例えば図7において、多層基板2の表層(絶縁層1a)にはヒートシンクが配置されておらず、2層目以降の絶縁層1b,1cにヒートシンクS1,S2が2段に配置されている。この場合、ヒートシンクS1,S2はパワー素子6に接触していないが、接触している場合(例えば、図1の場合)に近い効果が期待できる。
【0035】
また、図8は前述の図1を変形した具体例を示す。図8において、多層基板2の絶縁層1a,1bには図1と同様のヒートシンクS1,S2が形成されている。また、絶縁層1cには、絶縁層1bのヒートシンクS2よりも横方向に幅の長いヒートシンクS3が形成されている。この場合、絶縁層1b,1cのヒートシンクS2,S3が第2のヒートシンク部に相当する。この構成でも、ヒートシンクS1〜S3がピラミッド状に多層配置される構造となるため、約45°方向で広がる熱(パワー素子6による発熱)を効率的に吸収し、放熱性を高めることができる。尚、最下層のヒートシンクS3は、特にヒートシンク全域に充填金属を充填させなくてもよく、ヒートシンクS3に複数の貫通穴を形成してもよい。
【0036】
また、図8の多層基板2において、表層の反対側の基板裏面には、接着剤21によりアルミニウム製の放熱板22が接合されている。この場合、接着剤21に高熱伝導性のものを使用することにより、熱抵抗を大幅に低減させることができる。
【0037】
図9は他の実施例の構成を示す。図9において、多層基板2は4層の絶縁層1a〜1dを有し、パワー素子6直下の絶縁層1a及び絶縁層1b(絶縁層1aだけでも可)には、比較的幅の狭いヒートシンクS4(第1のヒートシンク部)が設けられている。また、絶縁層1cを隔てた最下層の絶縁層1dには、比較的幅の広いヒートシンクS5(第2のヒートシンク部)が設けられている。この場合、パワー素子6による発熱は絶縁層1c(充填金属の無い層)を経由して最下層(絶縁層1d)のヒートシンクS5に伝達される。つまり、熱は基板裏面から放熱されることになる。尚、パワー素子6直下のヒートシンクS4に電流が流れない構成であれば、そのヒートシンクS4と最下層のヒートシンクS5とを直接、接続することができ、それにより大きな放熱効果が得られる。
【0038】
図10は図9の変形例を示す。図10の多層基板2において、絶縁層1dの下方には絶縁層1eが設けられ、この絶縁層1eには、ヒートシンクS5と同じ幅のヒートシンクS6が設けられている。このヒートシンクS6には多数のホール23が形成されている。この場合、ホール23によりヒートシンクS6の放熱面積が増し、放熱性が向上する。
【0039】
ここで、図11には、図10における絶縁層1eの形成過程を示す。つまり、図11(a)において、アルミナグリーンシート24に矩形状の貫通部25を成形し、そこに充填金属26を充填する。そして、充填金属26を乾燥させた後に、図11(b)に示すように、例えば円形状(四角形状,長穴形状等、形状は任意でよい)のホール27をパンチング等により成形する。
【0040】
さらに、図12は他の変形例の構成を示す。図12において、多層基板2の表層には、IC回路(チップ)50及びコンデンサ51が設けられると共に、その下方領域には内部抵抗52及び抵抗53等が設けられており(以下、制御回路55という)、この制御回路55によりパワー素子6が駆動されるようになっている。ヒートシンクS7〜S9は、上記制御回路55から離れる方向(図の左下方)に階段状に設けられている。この場合、上記制御回路55は、概してパワー素子6による発熱の影響を受け易いが、ヒートシンクS7〜S9により発熱による制御回路55の温度上昇が抑えられる。即ち、パワー素子6による発熱の横方向の広がりを吸収し且つ放熱すると共に、熱伝導に方向性を持たせることができ、その結果、制御回路55への熱影響が回避できる。
【0041】
尚、図12の実施例においては、制御回路55から離れる方向に伝熱方向を設定したが、この構成に限られるものではなく、伝熱方向を任意に設定できることをその要点とする。
【0042】
以下、請求項1〜4に記載した発明を具体化した実施例を図13〜図16を用いて説明する。図13〜図16は、図12の一部を変更した図であり、同図12と同様の制御回路55を有する。
【0043】
図13では、多層基板2は絶縁層1a〜1dを有し、その表層(絶縁層1a)には2つのパワー素子6,6’が搭載されている。各パワー素子6,6’の直下には、絶縁層1a〜1cを貫通するようにヒートシンクS10,S10’(第1のヒートシンク部)が設けられている。また、両ヒートシンクS10,S10’の間には、絶縁層1b〜1dを貫通するようにヒートシンクS11(第2のヒートシンク部)が設けられており、このヒートシンクS11の底面は基板裏面に露出している。
【0044】
この場合、ヒートシンクS10,S10’,S11を並列に、且つ縦方向にずらして設けることによりパワー素子6,6’の発熱を前記ヒートシンクで効率的に吸収でき、その結果、熱の伝達方向を制限し、制御回路55への熱伝導を軽減することができる。また、ヒートシンクS11が基板裏面に露出しているため、ヒートシンクS11にて吸収された熱を基板裏面からいち早く放出することができる。
【0045】
また、図14において、パワー素子6直下には絶縁層1a〜1cを貫通するようにヒートシンクS10(第1のヒートシンク部)が設けられ、その近傍には絶縁層1a〜1dを貫通するようにヒートシンクS10に平行なヒートシンクS12(第2のヒートシンク部)が設けられている。ヒートシンクS12は、パワー素子6と、その素子6による熱影響を受け易い制御回路55との間に設けられている。さらに、多層基板2の底面には、高熱伝導性材料からなる接着剤21により放熱板22が接合されている。それ故に、パワー素子6による熱は、ヒートシンクS10,S12、接着剤21、放熱板22にて吸収又は放熱され、制御回路55に対して熱的に遮断される。尚、放熱板22から多層基板2への熱伝達も考えられるが、制御回路55の下部にあたる放熱板22の一部(図14のX部)を排除すればこの不都合も解消できる。
【0046】
図15,16は、図14の一部を変更した図である。図15において、多層基板2は絶縁層1a〜1eを有し、その最下層(絶縁層1e)には、図14の放熱板22に代わるヒートシンクS13が配置されている。このヒートシンクS13は、ヒートシンクS12に連結されている。また、図16では、ヒートシンクS13の一部、即ち制御回路55の下方に位置する部分が排除されている。ここで、ヒートシンクS12,S13が第2のヒートシンク部に相当する。
【0047】
この場合、図15,16のいずれにおいても、効率の良い放熱作用を得ることができる。また、図15の構成と図16の構成とを比較すれば、図16の方が制御回路55に与える熱の影響度が少ないと言える。但し、図15の方が放熱性には優れていると言える。
【0048】
図15,16では、パワー素子6直下のヒートシンクS10が多層基板2の裏面にまで貫通して設けられていないが、この構成に限定されるものではない。つまり、ヒートシンクS10が、ヒートシンクS13に直結される構成であってもよい。
【0049】
図14〜図16では、第2のヒートシンク部(ヒートシンクS12)が多層基板2の表層(絶縁層1a)に露出して構成しているが、これを変更し、ヒートシンクS12を表層に露出させないようにしてもよい。この場合、基板表面の高密度化が可能になる。
【0050】
一方で、本発明の多層基板は、熱発生量の大きいPGA(ピングリッドアレイ)や、チップキャリア、スライドブレージング、フラットパッケージ等のパッケージ構造にも適用することができる。即ち、図17はPGAに適用した具体例を示す。図17において、PGA80は、セラミック板81、セラミックパッケージ82及びピン端子83を有する。セラミックパッケージ82には、発生熱量の大きなIC素子84等が内蔵されており、セラミック板81はIC素子84やワイヤボンディング部85等を保護している。
【0051】
セラミックパッケージ82には、熱抵抗の小さい充填金属からなるヒートシンクS13〜S15が多層に設けられており、それらはピラミッド状に積層されている。この場合、IC素子84にて発生した比較的多量の熱は、ヒートシンクS13〜S15を伝わってパッケージ外(大気中)に放出される。
【0052】
また、本実施例によれば、以下に示す効果も得られる。即ち、本実施例ではパワー素子がシリコン基板に形成され、ヒートシンクがモリブデン(Mo)やタングステン(W)からなる。この場合、シリコンの熱膨張係数が3ppm/℃、モリブデンの熱膨張係数が4ppm/℃、タングステンの熱膨張係数が4.5ppm/℃であるため、熱膨張係数に関して各金属の相性が良い。そのため、応力緩和層を必要としない。
【0053】
さらに、本実施例では、アルミナ層(絶縁層)と上記高融点材料(Mo,W)を用いており、この場合、やはり基板との熱膨張係数の整合性が良い。即ち、アルミナ基板の熱膨張係数は7.5ppm/℃であり、充填金属としてのモリブデンやタングステンの熱膨張係数はおよそ3.7〜5.3ppm/℃、4.5〜5.0ppm/℃程度と非常に近寄っている。そのため、焼成後に充填材料が抜け落ちてしまうという問題も解消できる。
【0054】
尚、本発明のパワー素子としては、パワートランジスタ、パワーダイオード、又は高速マイクロコンピュータに使用される発熱量の大きい素子や、スーパーコンピュータやワークステーションに使用される発熱量の大きい素子が、それに相当する。
【0055】
基板材質としてはガラスとセラミックの複合材料であるガラスセラミックまたはガラス材を用いてもよい。この場合の導体材は、Ag,Ag−Pd,Cu等を用いる。製法はアルミナの場合と同一である。
【0056】
【発明の効果】
以上詳述したように請求項1〜4に記載の発明によれば、半導体素子等、パワー素子による発熱を効率的に放熱することができるという優れた効果を発揮する。この場合、放熱性を向上させると共に、放熱の方向性を持たせることができる。
【図面の簡単な説明】
【図1】実施例の多層基板の断面図。
【図2】多層基板の製造工程図。
【図3】多層基板の製造工程図。
【図4】多層基板の製造工程図。
【図5】多層基板の製造工程図。
【図6】多層基板の製造工程図。
【図7】他の別例の多層基板の断面図。
【図8】他の別例の多層基板の断面図。
【図9】他の別例の多層基板の断面図。
【図10】他の別例の多層基板の断面図。
【図11】図10の多層基板の製造工程の一部を示す図。
【図12】他の別例の多層基板の断面図。
【図13】他の別例の多層基板の断面図。
【図14】他の別例の多層基板の断面図。
【図15】他の別例の多層基板の断面図。
【図16】他の別例の多層基板の断面図。
【図17】他の別例の多層基板の断面図。
【図18】従来の多層基板の断面図。
【符号の説明】
1a〜1e…絶縁層、2…多層基板、4a,4b…熱伝達用導体としての充填金属、6…パワー素子、S1〜S15…ヒートシンク(第1,第2のヒートシンク部)、55…制御回路。

Claims (4)

  1. 複数の絶縁層からなり基板表層にパワー素子が搭載されると共に、パワー素子下部領域の絶縁層に熱伝達用導体からなるヒートシンクを設けた多層基板であって、
    前記ヒートシンクは、前記パワー素子下方の絶縁層に設けられた第1のヒートシンク部と、その第1のヒートシンク部に対して横に並列状態で配置され、上下複数の絶縁層を貫通するように延設された第2のヒートシンク部とを有し、前記第1のヒートシンク部と第2のヒートシンク部とが絶縁されていることを特徴とする多層基板。
  2. 請求項1に記載の多層基板において、
    前記第2のヒートシンク部の一端は、前記基板表層の反対側の基板裏面に露出している多層基板。
  3. 請求項2に記載の多層基板において、
    前記第2のヒートシンク部の基板裏面における露出部を、前記絶縁層の平面方向に延設した多層基板。
  4. 請求項1〜3の何れか1項に記載の多層基板において、
    前記第2のヒートシンク部は、前記基板表層に露出することなく配置されている多層基板。
JP14087095A 1995-06-07 1995-06-07 多層基板 Expired - Fee Related JP3671457B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14087095A JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板
US08/663,029 US5731067A (en) 1995-06-07 1996-06-07 Multi-layered substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14087095A JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005058708A Division JP3818310B2 (ja) 2005-03-03 2005-03-03 多層基板

Publications (2)

Publication Number Publication Date
JPH08335782A JPH08335782A (ja) 1996-12-17
JP3671457B2 true JP3671457B2 (ja) 2005-07-13

Family

ID=15278675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14087095A Expired - Fee Related JP3671457B2 (ja) 1995-06-07 1995-06-07 多層基板

Country Status (2)

Country Link
US (1) US5731067A (ja)
JP (1) JP3671457B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3185682B2 (ja) * 1996-09-19 2001-07-11 株式会社村田製作所 放熱板付誘電体基板
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JPH10308582A (ja) * 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP2001077540A (ja) * 1999-09-06 2001-03-23 Toshiba Corp セラミック基板
JP3929660B2 (ja) * 1999-10-29 2007-06-13 京セラ株式会社 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
WO2006054236A2 (en) * 2004-11-19 2006-05-26 Koninklijke Philips Electronics N.V. Composite led modules
KR100593945B1 (ko) * 2005-05-30 2006-06-30 삼성전기주식회사 고출력 led 패키지 및 그 제조방법
JP2007019425A (ja) * 2005-07-11 2007-01-25 Cmk Corp プリント配線板及びその製造方法
US20080299688A1 (en) * 2007-06-02 2008-12-04 Pei-Choa Wang Method of bonding a solder type light emitting diode chip
US8153231B2 (en) * 2007-09-24 2012-04-10 Tredegar Film Products Corporation Thin web
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP5499960B2 (ja) * 2010-07-06 2014-05-21 旭硝子株式会社 素子用基板、発光装置
JP2012134230A (ja) * 2010-12-20 2012-07-12 Kyocera Corp 回路基板およびそれを用いた電子装置
US9596747B2 (en) * 2011-07-22 2017-03-14 Kyocera Corporation Wiring substrate and electronic device
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
US10165669B2 (en) * 2011-12-22 2018-12-25 Kyocera Corporation Wiring board and electronic device
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
DE102012108107A1 (de) * 2012-08-31 2014-03-27 Epcos Ag Leuchtdiodenvorrichtung
DE102012113014A1 (de) 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
JP6122354B2 (ja) * 2013-06-25 2017-04-26 京セラ株式会社 圧力検出装置用基体および圧力検出装置
EP2838325B1 (en) 2013-08-16 2021-06-16 NGK Insulators, Ltd. Ceramic circuit board and electronic device
EP2838327B1 (en) 2013-08-16 2018-11-14 NGK Insulators, Ltd. Heat dissipating circuit board and electronic device
JP6389388B2 (ja) * 2014-07-24 2018-09-12 日本特殊陶業株式会社 配線基板
DE102014216194B3 (de) * 2014-08-14 2015-12-10 Robert Bosch Gmbh Schaltungsträger mit einem Wärmeleitelement, Verbindungsanordnung mit einem Schaltungsträger und Verfahren zum Abführen von Verlustwärme
JP6567305B2 (ja) * 2015-03-20 2019-08-28 Agc株式会社 Led光源
JP6633935B2 (ja) * 2016-02-16 2020-01-22 株式会社 日立パワーデバイス パワー半導体モジュール
WO2017217059A1 (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 弾性波装置
JP2018101661A (ja) * 2016-12-19 2018-06-28 新電元工業株式会社 実装基板及び発熱部品実装モジュール
CN110139466A (zh) * 2019-04-03 2019-08-16 沪士电子股份有限公司 高导热绝缘体、pcb板及制备方法
CN110809358B (zh) * 2019-10-24 2021-07-20 广州兴森快捷电路科技有限公司 散热pcb板及其制作方法
JP7458505B2 (ja) * 2020-11-17 2024-03-29 日本電子材料株式会社 プローブカード用多層配線基板及びプローブカード
DE112022003296T5 (de) * 2021-06-28 2024-05-29 KYOCERA AVX Components Corporation Einbettbare elektrisch isolierende wärmesenkekomponente und diese umfassende leiterplatte
JP7542119B2 (ja) * 2022-07-29 2024-08-29 Ngkエレクトロデバイス株式会社 パッケージ、半導体モジュール、およびパッケージの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714471A (en) * 1980-06-30 1982-01-25 Komatsu Ltd Welding position controlling method in automatic welding machine
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
FR2556503B1 (fr) * 1983-12-08 1986-12-12 Eurofarad Substrat d'interconnexion en alumine pour composant electronique
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4883704A (en) * 1987-03-30 1989-11-28 Kabushiki Kaisha Toshiba Circuit substrate comprising nitride type ceramics, method for preparing it, and metallizing composition for use in it
JP2712295B2 (ja) * 1988-05-26 1998-02-10 株式会社デンソー 混成集積回路
JP2665561B2 (ja) * 1989-09-26 1997-10-22 日本特殊陶業株式会社 セラミック多層基板
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
JPH03286590A (ja) * 1990-04-03 1991-12-17 Nippon Cement Co Ltd セラミック配線基板
JP2753761B2 (ja) * 1990-06-06 1998-05-20 イビデン株式会社 電子部品搭載用基板及びその製造方法
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JPH0513610A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 半導体集積回路チツプ実装用基板
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JPH0529502A (ja) * 1991-07-23 1993-02-05 Nec Ic Microcomput Syst Ltd プリント基板
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
JP3322432B2 (ja) * 1992-03-11 2002-09-09 株式会社東芝 多層配線基板
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
US5395679A (en) * 1993-03-29 1995-03-07 Delco Electronics Corp. Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits
JP3520540B2 (ja) * 1993-12-07 2004-04-19 株式会社デンソー 多層基板

Also Published As

Publication number Publication date
US5731067A (en) 1998-03-24
JPH08335782A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
JPH08335782A (ja) 多層基板
JP4086068B2 (ja) 半導体装置
CN100452378C (zh) 半导体器件
CN108475666A (zh) 功率模块
US6115255A (en) Hybrid high-power integrated circuit
JP3603354B2 (ja) 混成集積回路装置
JPH10247703A (ja) ボールグリッドアレイパッケージ及びプリントボード
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
JPH0613491A (ja) 多層配線基板
JP3818310B2 (ja) 多層基板
JPH06104350A (ja) 多層配線基板
JP6686467B2 (ja) 電子部品放熱構造
JP3520540B2 (ja) 多層基板
JP3611957B2 (ja) 積層型実装体
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH08264688A (ja) 半導体用セラミックパッケージ
JP2000200977A (ja) ハイブリッドモジュ―ル
WO2023148848A1 (ja) 半導体装置及びその製造方法、並びに半導体装置用熱伝導シート
JPH05218226A (ja) 多層配線基板
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JPH08222668A (ja) Icパッケージ
US12575434B2 (en) Semiconductor assembly having dual conduction channels for electricity and heat passage
JP2965223B2 (ja) 放熱用複合基板
JP2004006993A (ja) 多層基板
JP2003110044A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees