JP3674550B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3674550B2 JP3674550B2 JP2001221125A JP2001221125A JP3674550B2 JP 3674550 B2 JP3674550 B2 JP 3674550B2 JP 2001221125 A JP2001221125 A JP 2001221125A JP 2001221125 A JP2001221125 A JP 2001221125A JP 3674550 B2 JP3674550 B2 JP 3674550B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- internal
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２つの半導体チップを対向させてそれぞれの半導体チップの電極をバンプにより接続した半導体装置に関するものであり、特に、バンプが形成される電極の裏面側に形成される配線層数を考慮した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の低コスト化および小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩを有する半導体チップどうしがフェースダウン方式で接合されてなる半導体装置が提案されている。
【０００３】
以下、従来の半導体装置について説明する。
【０００４】
図３は、従来の半導体装置を示す断面図である。
【０００５】
図３に示すように、第１の半導体チップ１の上に内部電極２および外部電極３が、また第１の半導体チップ１の内部電極２に無電解ＮｉめっきによりＮｉよりなる第１のバンプ４が形成されている。また、第２の半導体チップ５の内部電極６と第２の半導体チップ５の内部電極６上に形成されたバリヤメタル７の上面にはんだよりなる第２のバンプ８が形成され、第１のバンプ４と第２のバンプ８とが接続されている。
【０００６】
また、第１の半導体チップ１と第２の半導体チップ５との間には絶縁性樹脂９が充填されており、第１の半導体チップ１と第２の半導体チップ５とはバンプおよび絶縁性樹脂９によって一体化されている。なお、第１の半導体チップ１内には内部配線１０が形成されているため、第１の半導体チップ１の内部配線１０が形成された部分と形成されていない部分で、第１の半導体チップ１の内部配線１０の厚み分だけ第１の半導体チップ１の内部電極２間で表面の高さに段差が生じ、このため第１の半導体チップ１の第１のバンプ４と第２の半導体チップ５の第２のバンプ８との接合部において、第１の半導体チップ１の内部配線１０がない部分の第１の半導体チップ１の内部電極２上に形成された第１のバンプ４は第２の半導体チップ５の第２のバンプ８との接続面積が小さくなっている。
【０００７】
また、第１の半導体チップ１はリードフレームのダイパッド１１にダイボンド樹脂１２により固定されているとともに、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３とは金属細線１４を介して電気的に接続されている。第１の半導体チップ１、第２の半導体チップ５、金属細線１４、ダイパッド１１および外部リード１３の一部は封止樹脂１５によって封止されている。
【０００８】
次に、従来の半導体装置の製造方法について説明する。
【０００９】
図４は、従来の半導体装置の製造方法の各工程を示す断面図である。
【００１０】
まず、図４（ａ）に示すように、第１の半導体チップ１の内部電極２に無電解めっき法によりＮｉよりなる第１のバンプ４を形成する。また、第２の半導体チップ５の内部電極６上の第２のバンプ８の形成については、第２の半導体チップ５のウェハー上に蒸着により、バリヤメタル７を形成した後、レジストによりバンプパターンを形成し電解はんだめっきによりはんだよりなる第２のバンプ８を形成する。そして、はんだよりなる第２のバンプ８をマスクにして第２のバリヤメタル７をウエットエッチングにより溶解除去した後、はんだよりなる第２のバンプ８をリフローして半球状にする。
【００１１】
次に、図４（ｂ）に示すように、第１の半導体チップ１上に封止樹脂１５を塗布し、接続用ツール３４に真空吸着した第２の半導体チップ５のはんだよりなる第２のバンプ８と第１の半導体チップ１の内部電極２とＮｉよりなる第１のバンプ４を一致させる。
【００１２】
次に、図４（ｃ）に示すように、第２の半導体チップ５を第１の半導体チップ１に設置し、加熱によりはんだよりなる第２のバンプ８を溶融させ第２の半導体チップ５の内部電極６に形成された第２のバンプ８と、第１の半導体チップ１の内部電極２に形成された第１のバンプ４とをはんだづけにより接合する。ここで、第２の半導体チップ５の上面からツール３４により押圧する。
【００１３】
最後に、図４（ｄ）に示すように、第１の半導体チップ１をリードフレームのダイパッド１１にダイボンドし、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３を金属細線１４により接続し、封止樹脂１５によって封止する。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、第１の半導体チップの各電極の裏面側に形成された配線層数が異なる場合、各電極の上面に形成されたバンプの高さも異なる。したがって、第２の半導体チップの電極に形成された第２のバンプに対して第１のバンプが食い込む量にバラツキが生じ、第２のバンプと第１のバンプとの接合面積が十分に確保できずに接合強度が不足するという課題が発生する。
【００１５】
本発明は、電極の裏面側に形成される配線層数を同一にすることで、電極に形成されるバンプの高さを揃え、２つの相対する半導体素子の電極どうしのバンプを介した接合部の接合強度を安定して確保する半導体装置およびその製造方法を提供するものである。
【００１７】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第１の半導体チップの内部電極と第２の半導体チップの電極とが接続部材を介して接続され、接続に用いた前記第１の半導体チップの内部電極の裏面側に形成された内部配線用配線層数が異なる前記内部電極に対しては、前記内部電極の裏面側に第１のダミー配線を配置し、前記内部電極各々の裏面側に形成された配線層数を同一とし、接続に用いた前記第２の半導体チップの電極の裏面側に形成された内部配線用配線層数が異なる前記電極に対しては、前記電極の裏面側に第２のダミー配線を配置し、前記電極各々の裏面側に形成された配線層数を同一としている。
【００１８】
また、接続部材はバンプである。
【００１９】
また、接続部材は、第１の半導体チップの内部電極に形成された第１のバンプと、第２の半導体チップの電極に形成された第２のバンプとからなる。
【００２０】
したがって、第１のバンプと第２のバンプとの各々の接合部分において接合面積が同一となるので、全ての接合部で接合強度を安定して確保することができる。
【００２１】
また、第１のバンプは半田バンプであり、前記第１のバンプに第２のバンプが食い込んでいる。
【００２２】
このように、第１のバンプを半田バンプにより形成することで、第２のバンプが半田バンプよりなる第１のバンプに食い込みやすくなる。
【００２３】
また、第１の半導体チップの裏面がダイパッドの上面に接着され、前記第１の半導体チップの上面で、第２の半導体チップが搭載された部分を除く部分に形成された外部電極とリードとが金属細線で電気的に接続され、前記第１の半導体チップ、前記第２の半導体チップおよび前記金属細線が封止樹脂により封止されている。
【００２４】
これにより、２つの半導体チップが相対して接合された半導体装置が封止樹脂で封止された樹脂封止型半導体装置の実現が可能となり、外部端子としてリードが突出している。
【００２５】
以上、本発明の半導体装置は、それぞれの半導体チップの電極の裏面側に選択的にダミーの配線を形成することで、それぞれの半導体チップの電極の裏面側の配線層数を同一にして、半導体チップの電極の表面の高さを一定とすることにより、２つの半導体チップそれぞれに形成されたバンプどうしの接合面積を一定にすることにより、接続信頼性が向上した高性能な半導体装置を得る。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態の半導体装置およびその製造方法について図面を参照しながら説明する。
【００２７】
まず、本実施形態の半導体装置について説明する。
【００２８】
図１は、本実施形態の半導体装置を示す断面図である。
【００２９】
図１に示すように、１６は第１の半導体チップ、１７は第２の半導体チップ、１８は第２の半導体チップ１７の保護膜、１９は第１の半導体チップの外部電極、２０は第１の半導体チップの内部電極、２１は第１のバンプ、２２は第１の半導体チップの内部配線、２３はダミー配線、２４は第２の半導体チップの内部電極、２５は第２の半導体チップのバリヤメタル、２６は第２のバンプ、２７は封止樹脂、２８はダイボンド樹脂、２９はリードフレームの外部リード、３０はリードフレームのダイパッド、３１は金属細線、３２は封止樹脂を示している。
【００３０】
そして、第１の半導体チップ１６と第２の半導体チップ１７は間隙を有した状態で、第１の半導体チップ１６の内部電極２０に無電解めっき法により形成し、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１と、第２の半導体チップ１７の内部電極２４上にＴｉ／Ｃｕ／Ｎｉの順序で膜厚が０．２／０．５／３[μｍ]の厚みで形成されたバリヤメタル２５の上面に電解はんだめっきにより成され、直径が５０[μｍ]で高さが４０[μｍ]のＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６とが電気的に接合されている。また、すべての接合に用いる第１の半導体チップ１６の内部電極２０の裏面側にはダミー配線２３が形成され、配線層数が同一になっており、第１の半導体チップ１６上の内部電極２０の表面高さが一定になっている。また、第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続した状態で、封止樹脂３２にて封止されている。
【００３１】
以上、本実施形態の半導体装置は、第１の半導体素子の内部電極の裏面側に選択的にダミー配線が形成されることで、全ての内部電極の高さが同一になるので、内部電極各々の上面に形成される全ての第１のバンプの高さを同一にすることが可能となる。すなわち、内部電極の裏面側に形成される内部配線層数が、各々の内部電極の裏面側で異なっても、裏面側に内部配線が形成されていない内部電極の裏面側にダミー配線を形成することで、全ての内部電極の高さを、裏面側に内部配線が形成された内部電極の高さに揃えることができる。
【００３２】
したがって、内部電極の高さが揃った状態でバンプが形成されるので、第２の半導体チップの内部電極に形成された第２のバンプに対する第１のバンプの食い込み量が一定となり、接合強度を確保することができる。
【００３３】
次に、本実施形態の半導体装置の製造方法について説明する。
【００３４】
図２は、本実施形態の半導体装置の製造方法の各工程を示した断面図である。
【００３５】
図２（ａ）に示すように、第１の半導体チップ１６においては第１の半導体チップ１６の内部電極２０の下層には内部配線２２とダミー配線２３を形成し、内部配線２２の層数を統一することで、第１の半導体チップ１６の内部電極２０の表面高さを一定にしている。また、第１の半導体チップ１６の内部電極２０上に無電解めっき法によって第１のバンプ２１が形成される。無電解めっき法においては、無電解Ｎｉめっき前処理を行った第１の半導体チップ１６を９０[℃]に加温した無電解Ｎｉめっき液が浸漬することによって、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１を形成する。
【００３６】
また、第２の半導体チップ１７の内部電極２４に電解めっき法により第２のバンプ２６を形成する。第２のバンプ２６の形成については、第２の半導体チップ１７のウェハー上に蒸着によりＴｉ／Ｃｕの第２のバリヤメタル２５を膜厚０．２／０．５[μｍ]で形成した後、２０[μｍ]厚程度のレジストにより、直径が５０[μｍ]のバンプパターンを形成し、バンプパターンの上面に電解Ｎｉめっきにより３[μｍ]のＮｉをめっきしその上に、電解はんだめっきによって直径が５０[μｍ]で高さが３０[μｍ]のＳｎ−３．５Ａｇよりなる第２のバンプ２６を形成する。そして、ＮｉとＳｎ−３．５Ａｇで形成した第２のバンプ２６をマスクにしてＴｉ／Ｃｕで形成された第２のバリヤメタル２５をＴｉは過酸化水素水、Ｃｕは硫酸でウエットエッチングにより溶解除去し、Ｓｎ−３．５Ａｇのめっき層をリフローして半球状にする。
【００３７】
次に、図２（ｂ）に示すように、第１の半導体チップ１６上の第２の半導体チップ１７を搭載する位置に第１の半導体チップ１６の外部電極１９を塞がないようにエポキシ、ポリイミド、アクリル等の封止樹脂２７を塗布し、接合用ツール３３に真空吸着した第２の半導体チップ１７の第２のバンプ２６と第１の半導体チップ１６の第１のバンプ２１を一致させる。
【００３８】
次に、図２（ｃ）に示すように、接合用ツール３３を介して加熱することにより第１のバンプ２１と第２のバンプ２６により第２の半導体チップ１７と第１の半導体チップ１６を接合する。その後、２００[℃]から２７０[℃]に加熱によりＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６を溶融させＮｉよりなる第１のバンプ２１をはんだづけにより接合し、さらに封止樹脂２７を硬化させる。また、この時、第１の半導体チップ１６と第２の半導体チップ１７の表面間の間隙は、２〜３０[μｍ]である。
【００３９】
次に、図２（ｄ）に示すように、第２の半導体チップ１７が接合された第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続し、最後に封止樹脂３２にて封止する。
【００４０】
【発明の効果】
本発明の半導体装置は、半導体チップの内部電極の裏面側にダミー配線を形成することで、半導体チップの内部配線層数を同一にして、半導体チップの内部電極表面の高さを一定にすることにより、内部電極上に形成したバンプどうしの接合面積を一定にすることで、接合信頼性が向上した高性能な半導体装置を得るものとなっている。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１ 第１の半導体チップ
２ 内部電極
３ 外部電極
４ 第１のバンプ
５ 第２の半導体チップ
６ 内部電極
７ バリヤメタル
８ 第２のバンプ
９ 絶縁性樹脂
１０ 内部配線
１１ ダイパッド
１２ ダイボンド樹脂
１３ 外部リード
１４ 金属細線
１５ 封止樹脂
１６ 第１の半導体チップ
１７ 第２の半導体チップ
１８ 保護膜
１９ 外部電極
２０ 内部電極
２１ 第１のバンプ
２２ 内部配線
２３ ダミー配線
２４ 内部電極
２５ バリヤメタル
２６ 第２のバンプ
２７ 封止樹脂
２８ ダイボンド樹脂
２９ 外部リード
３０ ダイパッド
３１ 金属細線
３２ 封止樹脂
３３ 接合用ツール
【発明の属する技術分野】
本発明は、２つの半導体チップを対向させてそれぞれの半導体チップの電極をバンプにより接続した半導体装置に関するものであり、特に、バンプが形成される電極の裏面側に形成される配線層数を考慮した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の低コスト化および小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩを有する半導体チップどうしがフェースダウン方式で接合されてなる半導体装置が提案されている。
【０００３】
以下、従来の半導体装置について説明する。
【０００４】
図３は、従来の半導体装置を示す断面図である。
【０００５】
図３に示すように、第１の半導体チップ１の上に内部電極２および外部電極３が、また第１の半導体チップ１の内部電極２に無電解ＮｉめっきによりＮｉよりなる第１のバンプ４が形成されている。また、第２の半導体チップ５の内部電極６と第２の半導体チップ５の内部電極６上に形成されたバリヤメタル７の上面にはんだよりなる第２のバンプ８が形成され、第１のバンプ４と第２のバンプ８とが接続されている。
【０００６】
また、第１の半導体チップ１と第２の半導体チップ５との間には絶縁性樹脂９が充填されており、第１の半導体チップ１と第２の半導体チップ５とはバンプおよび絶縁性樹脂９によって一体化されている。なお、第１の半導体チップ１内には内部配線１０が形成されているため、第１の半導体チップ１の内部配線１０が形成された部分と形成されていない部分で、第１の半導体チップ１の内部配線１０の厚み分だけ第１の半導体チップ１の内部電極２間で表面の高さに段差が生じ、このため第１の半導体チップ１の第１のバンプ４と第２の半導体チップ５の第２のバンプ８との接合部において、第１の半導体チップ１の内部配線１０がない部分の第１の半導体チップ１の内部電極２上に形成された第１のバンプ４は第２の半導体チップ５の第２のバンプ８との接続面積が小さくなっている。
【０００７】
また、第１の半導体チップ１はリードフレームのダイパッド１１にダイボンド樹脂１２により固定されているとともに、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３とは金属細線１４を介して電気的に接続されている。第１の半導体チップ１、第２の半導体チップ５、金属細線１４、ダイパッド１１および外部リード１３の一部は封止樹脂１５によって封止されている。
【０００８】
次に、従来の半導体装置の製造方法について説明する。
【０００９】
図４は、従来の半導体装置の製造方法の各工程を示す断面図である。
【００１０】
まず、図４（ａ）に示すように、第１の半導体チップ１の内部電極２に無電解めっき法によりＮｉよりなる第１のバンプ４を形成する。また、第２の半導体チップ５の内部電極６上の第２のバンプ８の形成については、第２の半導体チップ５のウェハー上に蒸着により、バリヤメタル７を形成した後、レジストによりバンプパターンを形成し電解はんだめっきによりはんだよりなる第２のバンプ８を形成する。そして、はんだよりなる第２のバンプ８をマスクにして第２のバリヤメタル７をウエットエッチングにより溶解除去した後、はんだよりなる第２のバンプ８をリフローして半球状にする。
【００１１】
次に、図４（ｂ）に示すように、第１の半導体チップ１上に封止樹脂１５を塗布し、接続用ツール３４に真空吸着した第２の半導体チップ５のはんだよりなる第２のバンプ８と第１の半導体チップ１の内部電極２とＮｉよりなる第１のバンプ４を一致させる。
【００１２】
次に、図４（ｃ）に示すように、第２の半導体チップ５を第１の半導体チップ１に設置し、加熱によりはんだよりなる第２のバンプ８を溶融させ第２の半導体チップ５の内部電極６に形成された第２のバンプ８と、第１の半導体チップ１の内部電極２に形成された第１のバンプ４とをはんだづけにより接合する。ここで、第２の半導体チップ５の上面からツール３４により押圧する。
【００１３】
最後に、図４（ｄ）に示すように、第１の半導体チップ１をリードフレームのダイパッド１１にダイボンドし、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３を金属細線１４により接続し、封止樹脂１５によって封止する。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、第１の半導体チップの各電極の裏面側に形成された配線層数が異なる場合、各電極の上面に形成されたバンプの高さも異なる。したがって、第２の半導体チップの電極に形成された第２のバンプに対して第１のバンプが食い込む量にバラツキが生じ、第２のバンプと第１のバンプとの接合面積が十分に確保できずに接合強度が不足するという課題が発生する。
【００１５】
本発明は、電極の裏面側に形成される配線層数を同一にすることで、電極に形成されるバンプの高さを揃え、２つの相対する半導体素子の電極どうしのバンプを介した接合部の接合強度を安定して確保する半導体装置およびその製造方法を提供するものである。
【００１７】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第１の半導体チップの内部電極と第２の半導体チップの電極とが接続部材を介して接続され、接続に用いた前記第１の半導体チップの内部電極の裏面側に形成された内部配線用配線層数が異なる前記内部電極に対しては、前記内部電極の裏面側に第１のダミー配線を配置し、前記内部電極各々の裏面側に形成された配線層数を同一とし、接続に用いた前記第２の半導体チップの電極の裏面側に形成された内部配線用配線層数が異なる前記電極に対しては、前記電極の裏面側に第２のダミー配線を配置し、前記電極各々の裏面側に形成された配線層数を同一としている。
【００１８】
また、接続部材はバンプである。
【００１９】
また、接続部材は、第１の半導体チップの内部電極に形成された第１のバンプと、第２の半導体チップの電極に形成された第２のバンプとからなる。
【００２０】
したがって、第１のバンプと第２のバンプとの各々の接合部分において接合面積が同一となるので、全ての接合部で接合強度を安定して確保することができる。
【００２１】
また、第１のバンプは半田バンプであり、前記第１のバンプに第２のバンプが食い込んでいる。
【００２２】
このように、第１のバンプを半田バンプにより形成することで、第２のバンプが半田バンプよりなる第１のバンプに食い込みやすくなる。
【００２３】
また、第１の半導体チップの裏面がダイパッドの上面に接着され、前記第１の半導体チップの上面で、第２の半導体チップが搭載された部分を除く部分に形成された外部電極とリードとが金属細線で電気的に接続され、前記第１の半導体チップ、前記第２の半導体チップおよび前記金属細線が封止樹脂により封止されている。
【００２４】
これにより、２つの半導体チップが相対して接合された半導体装置が封止樹脂で封止された樹脂封止型半導体装置の実現が可能となり、外部端子としてリードが突出している。
【００２５】
以上、本発明の半導体装置は、それぞれの半導体チップの電極の裏面側に選択的にダミーの配線を形成することで、それぞれの半導体チップの電極の裏面側の配線層数を同一にして、半導体チップの電極の表面の高さを一定とすることにより、２つの半導体チップそれぞれに形成されたバンプどうしの接合面積を一定にすることにより、接続信頼性が向上した高性能な半導体装置を得る。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態の半導体装置およびその製造方法について図面を参照しながら説明する。
【００２７】
まず、本実施形態の半導体装置について説明する。
【００２８】
図１は、本実施形態の半導体装置を示す断面図である。
【００２９】
図１に示すように、１６は第１の半導体チップ、１７は第２の半導体チップ、１８は第２の半導体チップ１７の保護膜、１９は第１の半導体チップの外部電極、２０は第１の半導体チップの内部電極、２１は第１のバンプ、２２は第１の半導体チップの内部配線、２３はダミー配線、２４は第２の半導体チップの内部電極、２５は第２の半導体チップのバリヤメタル、２６は第２のバンプ、２７は封止樹脂、２８はダイボンド樹脂、２９はリードフレームの外部リード、３０はリードフレームのダイパッド、３１は金属細線、３２は封止樹脂を示している。
【００３０】
そして、第１の半導体チップ１６と第２の半導体チップ１７は間隙を有した状態で、第１の半導体チップ１６の内部電極２０に無電解めっき法により形成し、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１と、第２の半導体チップ１７の内部電極２４上にＴｉ／Ｃｕ／Ｎｉの順序で膜厚が０．２／０．５／３[μｍ]の厚みで形成されたバリヤメタル２５の上面に電解はんだめっきにより成され、直径が５０[μｍ]で高さが４０[μｍ]のＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６とが電気的に接合されている。また、すべての接合に用いる第１の半導体チップ１６の内部電極２０の裏面側にはダミー配線２３が形成され、配線層数が同一になっており、第１の半導体チップ１６上の内部電極２０の表面高さが一定になっている。また、第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続した状態で、封止樹脂３２にて封止されている。
【００３１】
以上、本実施形態の半導体装置は、第１の半導体素子の内部電極の裏面側に選択的にダミー配線が形成されることで、全ての内部電極の高さが同一になるので、内部電極各々の上面に形成される全ての第１のバンプの高さを同一にすることが可能となる。すなわち、内部電極の裏面側に形成される内部配線層数が、各々の内部電極の裏面側で異なっても、裏面側に内部配線が形成されていない内部電極の裏面側にダミー配線を形成することで、全ての内部電極の高さを、裏面側に内部配線が形成された内部電極の高さに揃えることができる。
【００３２】
したがって、内部電極の高さが揃った状態でバンプが形成されるので、第２の半導体チップの内部電極に形成された第２のバンプに対する第１のバンプの食い込み量が一定となり、接合強度を確保することができる。
【００３３】
次に、本実施形態の半導体装置の製造方法について説明する。
【００３４】
図２は、本実施形態の半導体装置の製造方法の各工程を示した断面図である。
【００３５】
図２（ａ）に示すように、第１の半導体チップ１６においては第１の半導体チップ１６の内部電極２０の下層には内部配線２２とダミー配線２３を形成し、内部配線２２の層数を統一することで、第１の半導体チップ１６の内部電極２０の表面高さを一定にしている。また、第１の半導体チップ１６の内部電極２０上に無電解めっき法によって第１のバンプ２１が形成される。無電解めっき法においては、無電解Ｎｉめっき前処理を行った第１の半導体チップ１６を９０[℃]に加温した無電解Ｎｉめっき液が浸漬することによって、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１を形成する。
【００３６】
また、第２の半導体チップ１７の内部電極２４に電解めっき法により第２のバンプ２６を形成する。第２のバンプ２６の形成については、第２の半導体チップ１７のウェハー上に蒸着によりＴｉ／Ｃｕの第２のバリヤメタル２５を膜厚０．２／０．５[μｍ]で形成した後、２０[μｍ]厚程度のレジストにより、直径が５０[μｍ]のバンプパターンを形成し、バンプパターンの上面に電解Ｎｉめっきにより３[μｍ]のＮｉをめっきしその上に、電解はんだめっきによって直径が５０[μｍ]で高さが３０[μｍ]のＳｎ−３．５Ａｇよりなる第２のバンプ２６を形成する。そして、ＮｉとＳｎ−３．５Ａｇで形成した第２のバンプ２６をマスクにしてＴｉ／Ｃｕで形成された第２のバリヤメタル２５をＴｉは過酸化水素水、Ｃｕは硫酸でウエットエッチングにより溶解除去し、Ｓｎ−３．５Ａｇのめっき層をリフローして半球状にする。
【００３７】
次に、図２（ｂ）に示すように、第１の半導体チップ１６上の第２の半導体チップ１７を搭載する位置に第１の半導体チップ１６の外部電極１９を塞がないようにエポキシ、ポリイミド、アクリル等の封止樹脂２７を塗布し、接合用ツール３３に真空吸着した第２の半導体チップ１７の第２のバンプ２６と第１の半導体チップ１６の第１のバンプ２１を一致させる。
【００３８】
次に、図２（ｃ）に示すように、接合用ツール３３を介して加熱することにより第１のバンプ２１と第２のバンプ２６により第２の半導体チップ１７と第１の半導体チップ１６を接合する。その後、２００[℃]から２７０[℃]に加熱によりＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６を溶融させＮｉよりなる第１のバンプ２１をはんだづけにより接合し、さらに封止樹脂２７を硬化させる。また、この時、第１の半導体チップ１６と第２の半導体チップ１７の表面間の間隙は、２〜３０[μｍ]である。
【００３９】
次に、図２（ｄ）に示すように、第２の半導体チップ１７が接合された第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続し、最後に封止樹脂３２にて封止する。
【００４０】
【発明の効果】
本発明の半導体装置は、半導体チップの内部電極の裏面側にダミー配線を形成することで、半導体チップの内部配線層数を同一にして、半導体チップの内部電極表面の高さを一定にすることにより、内部電極上に形成したバンプどうしの接合面積を一定にすることで、接合信頼性が向上した高性能な半導体装置を得るものとなっている。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１ 第１の半導体チップ
２ 内部電極
３ 外部電極
４ 第１のバンプ
５ 第２の半導体チップ
６ 内部電極
７ バリヤメタル
８ 第２のバンプ
９ 絶縁性樹脂
１０ 内部配線
１１ ダイパッド
１２ ダイボンド樹脂
１３ 外部リード
１４ 金属細線
１５ 封止樹脂
１６ 第１の半導体チップ
１７ 第２の半導体チップ
１８ 保護膜
１９ 外部電極
２０ 内部電極
２１ 第１のバンプ
２２ 内部配線
２３ ダミー配線
２４ 内部電極
２５ バリヤメタル
２６ 第２のバンプ
２７ 封止樹脂
２８ ダイボンド樹脂
２９ 外部リード
３０ ダイパッド
３１ 金属細線
３２ 封止樹脂
３３ 接合用ツール
Claims (5)
- 第１の半導体チップの内部電極と第２の半導体チップの電極とが接続部材を介して接続され、接続に用いた前記第１の半導体チップの内部電極の裏面側に形成された内部配線用配線層数が異なる前記内部電極に対しては、前記内部電極の裏面側に第１のダミー配線を配置し、前記内部電極各々の裏面側に形成された配線層数を同一とし、接続に用いた前記第２の半導体チップの電極の裏面側に形成された内部配線用配線層数が異なる前記電極に対しては、前記電極の裏面側に第２のダミー配線を配置し、前記電極各々の裏面側に形成された配線層数を同一としたことを特徴とする半導体装置。
- 接続部材はバンプであることを特徴とする請求項１に記載の半導体装置。
- 接続部材は、第１の半導体チップの内部電極に形成された第１のバンプと、第２の半導体チップの電極に形成された第２のバンプとからなることを特徴とする請求項１に記載の半導体装置。
- 第１のバンプは半田バンプであり、前記第１のバンプに第２のバンプが食い込んでいることを特徴とする請求項３に記載の半導体装置。
- 第１の半導体チップの裏面がダイパッドの上面に接着され、前記第１の半導体チップの上面で、第２の半導体チップが搭載された部分を除く部分に形成された外部電極とリードとが金属細線で電気的に接続され、前記第１の半導体チップ、前記第２の半導体チップおよび前記金属細線が封止樹脂により封止されていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221125A JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221125A JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037243A JP2003037243A (ja) | 2003-02-07 |
| JP3674550B2 true JP3674550B2 (ja) | 2005-07-20 |
Family
ID=19054843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221125A Expired - Fee Related JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674550B2 (ja) |
-
2001
- 2001-07-23 JP JP2001221125A patent/JP3674550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037243A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| TWI431701B (zh) | 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法 | |
| CN100495694C (zh) | 半导体器件 | |
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN108231716B (zh) | 封装结构及其制造方法 | |
| KR20150041029A (ko) | Bva 인터포저 | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| KR20060044637A (ko) | 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| JP2003197856A (ja) | 半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006179570A (ja) | 半導体装置の製造方法 | |
| CN114725031B (zh) | 倒装芯片的封装结构 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| US20090127705A1 (en) | Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010157775A (ja) | 半導体装置の製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP3649165B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |