JP3700524B2 - 多層集合基板および多層セラミック部品の製造方法 - Google Patents

多層集合基板および多層セラミック部品の製造方法 Download PDF

Info

Publication number
JP3700524B2
JP3700524B2 JP2000058600A JP2000058600A JP3700524B2 JP 3700524 B2 JP3700524 B2 JP 3700524B2 JP 2000058600 A JP2000058600 A JP 2000058600A JP 2000058600 A JP2000058600 A JP 2000058600A JP 3700524 B2 JP3700524 B2 JP 3700524B2
Authority
JP
Japan
Prior art keywords
multilayer
crack
ceramic
break
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000058600A
Other languages
English (en)
Other versions
JP2001251024A (ja
Inventor
範夫 酒井
和浩 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000058600A priority Critical patent/JP3700524B2/ja
Priority to SE0100413A priority patent/SE524327C2/sv
Priority to US09/783,922 priority patent/US6621010B2/en
Priority to FI20010401A priority patent/FI118623B/fi
Priority to CNB011109793A priority patent/CN1165209C/zh
Publication of JP2001251024A publication Critical patent/JP2001251024A/ja
Priority to US10/348,024 priority patent/US7162794B2/en
Application granted granted Critical
Publication of JP3700524B2 publication Critical patent/JP3700524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302Bending a rigid substrate; Breaking rigid substrates by bending
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49789Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979Breaking through weakened portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、複数の多層セラミック部品を取り出すための多層集合基板およびこの多層集合基板を用いて実施される多層セラミック部品の製造方法に関するもので、特に、複数の多層セラミック部品を取り出すための分割を容易にするためのブレーク用溝が設けられた多層集合基板における強度の向上を図るための改良に関するものである。
【0002】
【従来の技術】
たとえば多層セラミック基板のような多層セラミック部品は、その製造の能率化を図るため、しばしば、多層集合基板の状態で用意され、この多層集合基板を分割することによって、複数の多層セラミック部品を取り出すようにされる。
【0003】
図10は、従来の多層集合基板1を概略的に示す平面図である。
【0004】
多層集合基板1は、複数のセラミックグリーンシートが積層された積層体を焼成することによって得られたものであり、積層された複数のセラミック層をもって構成された積層構造を有している。
【0005】
多層セラミック基板1の主面上には、格子状に配置された複数のブレーク用溝2が設けられている。これら複数のブレーク用溝2によって区画された複数の領域3に、得ようとする多層セラミック部品4が構成されている。そして、ブレーク用溝2に沿って分割することによって、この多層集合基板1から複数の多層セラミック部品を取り出すことができる。
【0006】
【発明が解決しようとする課題】
たとえば移動体通信機において用いられる電子部品に対しては、低背化が要望されており、これに対応するため、そこに用いられる多層セラミック部品に対しても、低背化が要求されている。
【0007】
再び図10を参照して説明すると、多層セラミック基板4が低背化されるに従って、多層集合基板1の厚みを薄くする必要がある。
【0008】
他方、焼成工程を経て、多層集合基板1を得た後、ここから個々の多層セラミック部品4を取り出す前の段階で、多層セラミック部品4として必要なめっき、クリーム半田の印刷あるいは他の電子部品の実装といった加工工程を済ませておく方が、これら加工工程を複数の多層セラミック部品4に対して同時に実施できるので、より能率的である。
【0009】
しかしながら、前述したように薄くされた多層集合基板1に対して、部品実装等の加工工程を実施しようとするとき、多層集合基板1に加わる圧力や熱等によって、多層集合基板1がブレーク用溝2に沿って不所望にも割れてしまうことがある。
【0010】
また、極端な場合には、多層集合基板1を得るための焼成時に、不均一な収縮が生じたり、あるいは降温時のサーマルショックが及ぼされたりすることによって、多層集合基板1が割れてしまうこともある。
【0011】
そこで、この発明の目的は、上述したような問題を解決し得る多層集合基板、およびこの多層集合基板を用いて実施される多層セラミック部品の製造方法を提供しようとすることである。
【0012】
【課題を解決するための手段】
この発明は、複数のセラミックグリーンシートが積層された積層体を焼成することによって得られたものであり、積層された複数のセラミック層をもって構成された積層構造を有し、その主面上には格子状に配置された複数のブレーク用溝が設けられ、これら複数のブレーク用溝によって区画された複数の領域に多層セラミック部品が構成されていて、ブレーク用溝に沿って分割することによって複数の多層セラミック部品を取り出すことができるようにされた、多層集合基板にまず向けられるものであって、上述した技術的課題を解決するため、当該多層集合基板のマージン部であって、前記ブレーク用溝の下側かつ当該多層集合基板の内部に、少なくとも1つのブレーク用溝の両側に跨るように、金属を含む割れ防止用導体を配置したことを特徴としている。
【0013】
この発明に係る多層集合基板において、好ましくは、割れ防止用導体は、これが跨るブレーク用溝の端部であって他のブレーク用溝との交差点より外側の部分に配置され、多層セラミック部品は、4辺がブレーク用溝によって囲まれた各領域に構成されている。
【0014】
割れ防止用導体は、好ましくは、複数のセラミック層の少なくとも1つに沿って形成された割れ防止用導体膜をもって構成される。
【0015】
上述の割れ防止用導体膜は、複数のセラミック層の間の少なくとも1つの界面に沿って形成されることが好ましい。
【0016】
割れ防止用導体膜は、互いに平行な複数のブレーク用溝に跨るように形成されても、互いに交差する2つのブレーク用溝の双方に跨るように形成されてもよい。
【0017】
また、割れ防止用導体は、上述したような割れ防止用導体膜ではなく、複数のセラミック層の少なくとも1つを貫通するように形成された割れ防止用ビアホール導体をもって構成されてもよい。
【0018】
この場合、割れ防止用ビアホール導体は、ブレーク用溝が形成されていない複数のセラミック層の少なくとも1つを貫通するように形成されることが好ましい。
【0019】
また、割れ防止用導体は、好ましくは、積層体の焼成と同時に焼成されることによって形成されたものである。この場合、割れ防止用導体は、セラミック層に含まれるセラミック成分と同じセラミック成分を含んでいることがより好ましい。
【0020】
この発明は、また、上述したような多層集合基板を用いて実施される多層セラミック部品の製造方法にも向けられる。この多層セラミック部品の製造方法は、上述のように構成された多層集合基板を用意する工程と、ブレーク用溝に沿って多層集合基板を分割する工程とを備えることを特徴としている。
【0021】
この発明に係る多層セラミック部品の製造方法において、多層集合基板の各領域に他の電子部品を実装する工程をさらに備えていてもよい。
【0022】
【発明の実施の形態】
図1は、この発明の第1の実施形態による多層集合基板11を概略的に示す平面図である。図2は、図1の線II−IIに沿う拡大断面図である。
【0023】
多層集合基板11は、複数のセラミックグリーンシートが積層された積層体を焼成することによって得られたものであり、積層された複数のセラミック層12をもって構成された積層構造を有している。
【0024】
多層集合基板11の主面上には、格子状に配置された複数のブレーク用溝13が設けられている。これら複数のブレーク用溝13によって区画された複数の領域14には、多層セラミック基板のような多層セラミック部品15が構成されている。なお、多層セラミック部品15は、そこに設けられる配線導体等の図示が省略された状態で示されている。
【0025】
このような多層集合基板11を、ブレーク用溝13に沿って分割することによって、複数の多層セラミック部品15を取り出すことができる。
【0026】
上述した多層セラミック部品15が構成される複数の領域14は、その4辺がブレーク用溝13によって囲まれていて、多層集合基板11の中央部に配置されている。
【0027】
多層集合基板11の、上述した中央部の周囲に位置するマージン部には、この発明の特徴となる金属を含む割れ防止用導体としての割れ防止用導体膜16が配置されている。割れ防止用導体膜16は、ブレーク用溝13の各々の両側に跨るように形成されている。より特定的には、割れ防止用導体膜16は、これが跨るブレーク用溝13の端部であって他のブレーク用溝13との交差点より外側の部分に配置され、多層セラミック部品15のための領域14内には位置しないようにされている。
【0028】
また、割れ防止用導体膜16は、多層集合基板11の主面上ではなく、ブレーク用溝13の下側かつ多層集合基板11の内部に、より具体的には、複数のセラミック層12の間の少なくとも1つの界面に沿って形成されている。これによって、図2によく示されているように、割れ防止用導体膜16がブレーク用溝13によって分断されることがないようにされる。
【0029】
また、同じく図2によく示されているように、この実施形態では、複数の割れ防止用導体膜16が積層方向に並ぶように配列されている。
【0030】
このような多層集合基板11を得るため、複数のセラミックグリーンシートが用意され、これらセラミックグリーンシートの特定のものには、多層セラミック部品15において必要とする配線導体となるべき導電性ペーストが印刷によって付与される。ビアホール導体を設ける場合には、セラミックグリーンシートに貫通孔が設けられ、この貫通孔に導電性ペーストを付与することが行なわれる。
【0031】
また、特定のセラミックグリーンシート上には、割れ防止用導体膜16を形成するための導電性ペーストがたとえば印刷によって付与される。この割れ防止用導体膜16のための導電性ペーストの印刷は、前述した多層セラミック部品15における配線導体のための導電性ペーストの印刷と同時に行なうことが好ましい。
【0032】
次に、複数のセラミックグリーンシートを積層し、圧着することによって、積層体を作製し、この積層体の主面上に、ブレーク用溝13を形成する。そして、この積層体を焼成することによって、多層集合基板11を得ることができる。
【0033】
このようにして得られた多層集合基板11を、ブレーク用溝13に沿って分割することにより、複数の多層セラミック部品15が取り出されるが、このような分割を行なう前に、たとえば、多層セラミック部品15の表面に形成された電極にめっきを施したり、ベアチップを搭載したり、ボンディングを行なったり、表面実装部品を実装したりすることを済ませておくことが好ましい。
【0034】
上述のような加工工程を終えた後、多層集合基板11が、ブレーク用溝13に沿って分割され、複数の多層セラミック部品15が取り出される。その後、必要に応じて、ケースの装着、特性測定などが、得られた多層セラミック部品15に対して実施される。
【0035】
以上のように、この実施形態に係る多層集合基板11によれば、ブレーク用溝13の両側に跨るように、金属を含む割れ防止用導体膜16が配置されているので、この割れ防止用導体膜16に含まれる金属の延性によって、多層集合基板11が不用意にブレーク用溝13に沿って割れてしまうことを有利に防止することができる。また、セラミックをもって構成される多層集合基板11の一部に亀裂が入っても、割れ防止用導体膜16の部分で、このような亀裂が進展することを阻止することができる。
【0036】
したがって、前述したような部品の実装等の加工工程において加わる圧力や熱による多層集合基板11の不用意な割れや、焼成工程における不均一な収縮あるいは降温時のサーマルショック等による多層集合基板11の不所望な割れを生じにくくすることができる。
【0037】
図3ないし図9は、それぞれ、この発明の他の実施形態を説明するためのものである。これらの図面において、図1または図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【0038】
図3は、この発明の第2の実施形態による多層集合基板11aを示す平面図である。
【0039】
図3に示した多層集合基板11aにおいては、割れ防止用導体膜17が、互いに平行な複数のブレーク用溝13に跨るように形成されている。特に、この実施形態では、多層集合基板11aの各辺に沿って、一連の割れ防止用導体膜17が形成されている。
【0040】
図4は、この発明の第3の実施形態による多層集合基板11bを示す平面図である。
【0041】
図4に示した多層集合基板11bにおいては、割れ防止用導体膜18が、互いに交差する2つのブレーク用溝13の双方に跨るように形成されている。特に、この実施形態では、多層集合基板11bの4つの角にのみ、L字状に延びる割れ防止用導体膜18が配置されている。
【0042】
図4に示した実施形態からわかるように、割れ防止用導体膜は、すべてのブレーク用溝13に関連して設けられていなくてもよく、特に割れが生じやすい箇所のみに設けられていてもよい。
【0043】
図5は、この発明の第4の実施形態による多層集合基板11cを示す平面図である。
【0044】
図5に示した多層集合基板11cにおいては、互いに交差する2つのブレーク用溝13の双方に跨るように、L字状に延びる割れ防止用導体膜18が形成されているとともに、他のブレーク用溝13には、図1に示した多層集合基板11の場合と同様の態様で、割れ防止用導体膜16が形成されている。
【0045】
図6は、この発明の第5の実施形態による多層集合基板11dを示す平面図である。
【0046】
図6に示した多層集合基板11dにおいては、その4つの辺に沿って連続的に延びる割れ防止用導体膜19が形成されている。この割れ防止用導体膜19は、図3に示した割れ防止用導体膜17の特徴と図4および図5に示した割れ防止用導体膜18の特徴とを備えている。すなわち、割れ防止用導体膜19は、互いに平行な複数のブレーク用溝13に跨るように形成されるとともに、互いに交差する2つのブレーク用溝の双方に跨るように形成されている。
【0047】
図4、図5および図6にそれぞれ示した多層集合基板11b、11cおよび11dによれば、互いに交差する2つのブレーク用溝13の双方に跨るように、4つの角の部分に配置された割れ防止用導体膜18または19を備えているので、多層集合基板11b、11cおよび11dの各々において、角の部分での割れを生じにくくすることができるとともに、角の部分でブレーク用溝13に沿って亀裂が入ることがあっても、このような亀裂は割れ防止用導体膜18または19の部分で留まり、角の部分が欠け落ちることを防止することができる。
【0048】
なお、この種の多層集合基板は、焼成したとき、特に4つの角の部分で反りやすく、たとえば、半田クリームを印刷する際に用いるメタルマスクの当接によって割れやすい。また、このような反りが生じていなくても、4つの角の部分は、多層集合基板を取り扱う際に、工具等に当たることによって割れてしまうことが多い。図4ないし図6に示した各実施形態によれば、上述のように割れやすい角の部分での補強を有利に図ることができる。
【0049】
図7は、この発明の第6の実施形態による多層集合基板11eを示す平面図である。図8は、図7の線VIII−VIIIに沿う拡大断面図である。
【0050】
図7に示した多層集合基板11eにおいては、割れ防止用導体として、上述した実施形態の場合のような割れ防止用導体膜ではなく、複数のセラミック層12の少なくとも1つを貫通するように形成された割れ防止用ビアホール導体20を備えていることを特徴としている。この実施形態では、割れ防止用ビアホール導体20は、ブレーク用溝13が形成されていないセラミック層12を貫通するように形成されている。このような割れ防止用ビアホール導体20は、多層セラミック部品15において形成されることのある配線導体のためのビアホール導体と実質的に同様の方法によって形成することができる。
【0051】
図示した割れ防止用ビアホール導体20は、断面が円形であったが、断面形状は、任意に変更することができる。また、図示の割れ防止用ビアホール導体20は、2つずつ並んで設けられたが、その数は任意に変更することができる。
【0052】
割れ防止用ビアホール導体20によれば、前述したような割れ防止用導体膜16〜19の場合に比べると、その厚みをより厚くすることが容易であるので、より高い補強効果を期待することができる。この補強効果をさらに高めるため、以下のような実施形態を採用してもよい。
【0053】
図9は、この発明の第7の実施形態による多層集合基板11fを示す、図8に相当する図である。
【0054】
図9に示した多層集合基板11fにおいては、複数のセラミック層12を貫通するように、割れ防止用ビアホール導体21が形成されている。
【0055】
以上説明した各実施形態においてそれぞれ採用された割れ防止用導体としての割れ防止用導体膜16〜19ならびに割れ防止用ビアホール導体20および21は、それらを適宜組み合わせて、1つの多層集合基板に設けられてもよい。たとえば、割れ防止用導体膜16〜19のいずれかと割れ防止用ビアホール導体20および21のいずれかとの双方が、1つの多層集合基板に設けられてもよい。
【0056】
また、以上説明した各実施形態において、割れ防止用導体膜16〜19ならびに割れ防止用ビアホール導体20および21は、多層集合基板11〜11fを得るための積層体の焼成と同時に焼成されることによって形成されたものである。この場合、割れ防止用導体膜16〜19ならびに割れ防止用ビアホール導体20および21のような割れ防止用導体は、多層セラミック部品15において配線導体を形成するために用いた導電性ペーストと同じ導電性ペーストを用いて形成することが可能であるが、これら割れ防止用導体にあっては、電気的性能を特に考慮する必要がないので、通常の導電性ペースト中に重量比で数%ないし50%程度の含有量をもって、セラミック層12に含まれるセラミック成分と同じ成分のセラミック粉末を混合したものを用いてもよい。
【0057】
このように、割れ防止用導体を形成するため、セラミック成分を含む導電性ペーストを用いるようにすれば、次のような利点がもたらされる。
【0058】
すなわち、割れ防止用導体の形成のための導電性ペーストにセラミック成分を含ませておくことにより、その周囲のセラミック部分との間で焼結時の収縮挙動をより近似させることができる。そのため、焼成後の多層集合基板に内在する応力を緩和することができ、多層集合基板に対して施される種々の加工工程において、このような応力が原因となる割れを生じにくくすることができる。
【0059】
また、特に割れ防止用導体として割れ防止用導体膜が形成される場合には、このような割れ防止用導体膜は、多層集合基板のマージン部に配置されるので、多層集合基板全体に占める面積割合は比較的大きくなる。そのため、割れ防止用導体膜とセラミック部分との間で、焼成時の収縮挙動が大きく異なっていると、得られた多層集合基板の周囲にうねりが生じたり、多層集合基板全体が反ったりすることがある。このようなうねりや反りを抑制するため、割れ防止用導体膜を形成するための導電性ペーストにセラミック成分を含ませておくことが有効である。
【0060】
【発明の効果】
以上のように、この発明に係る多層集合基板によれば、当該多層集合基板のマージン部であって、ブレーク用溝の下側かつ当該多層集合基板の内部に、ブレーク用溝の両側に跨るように、金属を含む割れ防止用導体が配置されているので、この金属が有する延性によって、ブレーク用溝に沿って多層集合基板が不用意に割れてしまうことを防止することができるとともに、割れ防止用導体によって干渉されることなく、多層セラミック部品を取り出すための領域を広くとることができる。
【0061】
したがって、より具体的には、ブレーク用溝に沿って分割して複数の多層セラミック部品を取り出す前の段階で、多層集合基板に対して実施される種々の加工工程の途中で多層集合基板が不用意に割れてしまうことを防止することができる。
【0062】
そして、このように不用意な割れが生じにくくされることにより、多層集合基板の寸法を問題なく大きくすることができ、その結果、ここから取り出される多層セラミック部品の個数を増やすことができ、多層セラミック部品の製造コストを低減することができる。
【0063】
また、ブレーク溝に沿って分割する際の割れの容易さはブレーク溝の深さや形状等によって制御するとともに、不用意な割れが生じにくくすることは割れ防止用導体によって制御することができるので、多層集合基板に対して実施される種々の加工工程での条件の設定が容易になり、また、多層セラミック部品の製造の能率を高めることが可能となる。
【0064】
この発明に係る多層集合基板において、割れ防止用導体は、これが跨るブレーク用溝の端部であって他のブレーク用溝との交差点より外側の部分に配置され、多層セラミック部品は、4辺がブレーク用溝によって囲まれた各領域に構成されていると、割れ防止用導体を、多層セラミック部品を取り出す領域に影響を及ぼすことなく形成することができる。
【0065】
また、割れ防止用導体を、割れ防止用導体膜によって与えるようにすれば、比較的広い面積にわたって、割れ防止効果を発揮させることができる。
【0066】
上述した割れ防止用導体膜が、複数のセラミック層の間の少なくとも1つの界面に沿って形成されると、ブレーク用溝によって分断されることなく、割れ防止用導体膜を形成することが可能になる。
【0068】
また、上述のようにマージン部に配置された割れ防止用導体膜が、互いに平行な複数のブレーク用溝に跨るように形成されると、多層集合基板の辺の比較的長い範囲にわたって割れ防止効果を発揮させることができる。
【0069】
また、マージン部に配置された割れ防止用導体膜が、互いに交差する2つのブレーク用溝の双方に跨るように形成されていると、多層集合基板の角の部分における割れを効果的に防止することができる。
【0070】
また、この発明に係る多層集合基板において、割れ防止用導体として、割れ防止用ビアホール導体が形成されていると、上述した割れ防止用導体膜に比べて、厚み方向の寸法をより大きくすることが容易であるので、補強効果をより高めることができる。特に、複数のセラミック層を貫通するように割れ防止用ビアホール導体を形成すれば、さらに厚み方向寸法を大きくすることができるので、補強効果をより一層高めることができる。
【0071】
上述したような割れ防止用ビアホール導体が、ブレーク用溝の形成されていないセラミック層を貫通するように形成されると、ブレーク用溝によって割れ防止用ビアホール導体が分断されることを防止することができる。
【0072】
また、この発明に係る多層集合基板において、割れ防止用導体が、複数のセラミックグリーンシートが積層された積層体の焼成と同時に焼成されることによって形成されたものである場合、この割れ防止用導体が、セラミック層に含まれるセラミック成分と同じセラミック成分を含んでいると、セラミック部分と割れ防止用導体との間において、焼成時での収縮挙動を近似させることができ、多層集合基板の内部応力を緩和することができ、このような応力による割れの発生を抑えることができるとともに、多層集合基板においてうねりや反りが生じにくくすることができる。
【0073】
したがって、上述のような多層集合基板を用いて多層セラミック部品を製造するようにすれば、高い歩留まりをもって、多層セラミック部品を得ることができる。
【0074】
また、このような多層セラミック部品の製造方法において、多層集合基板の段階で、各領域に他の電子部品を実装する工程をさらに備えている場合には、このような工程において、ブレーク用溝に沿って多層集合基板が不用意に割れる可能性があるが、この発明に係る多層集合基板によれば、このような割れが有利に防止され得るので、このような他の電子部品を実装する工程を問題なく採用することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態による多層集合基板11を示す平面図である。
【図2】図1の線II−IIに沿う拡大断面図である。
【図3】この発明の第2の実施形態による多層集合基板11aを示す平面図である。
【図4】この発明の第3の実施形態による多層集合基板11bを示す平面図である。
【図5】この発明の第4の実施形態による多層集合基板11cを示す平面図である。
【図6】この発明の第5の実施形態による多層集合基板11dを示す平面図である。
【図7】この発明の第6の実施形態による多層集合基板11eを示す平面図である。
【図8】図7の線VIII−VIIIに沿う拡大断面図である。
【図9】この発明の第7の実施形態による多層集合基板11fを示す、図8に相当する図である。
【図10】従来の多層集合基板1を示す平面図である。
【符号の説明】
11,11a,11b,11c,11d,11e,11f 多層集合基板
12 セラミック層
13 ブレーク用溝
14 領域
15 多層セラミック部品
16〜19 割れ防止用導体膜
20,21 割れ防止用ビアホール導体

Claims (12)

  1. 複数のセラミックグリーンシートが積層された積層体を焼成することによって得られたものであり、積層された複数のセラミック層をもって構成された積層構造を有し、その主面上には格子状に配置された複数のブレーク用溝が設けられ、前記複数のブレーク用溝によって区画された複数の領域に多層セラミック部品が構成されていて、前記ブレーク用溝に沿って分割することによって複数の多層セラミック部品を取り出すことができるようにされた、多層集合基板であって、
    当該多層集合基板のマージン部であって、前記ブレーク用溝の下側かつ当該多層集合基板の内部に、少なくとも1つの前記ブレーク用溝の両側に跨るように、金属を含む割れ防止用導体を配置したことを特徴とする、多層集合基板。
  2. 前記割れ防止用導体は、これが跨る前記ブレーク用溝の端部であって、他の前記ブレーク用溝との交差点より外側の部分に配置され、前記多層セラミック部品は、4辺が前記ブレーク用溝によって囲まれた各前記領域に構成されている、請求項1に記載の多層集合基板。
  3. 前記割れ防止用導体は、複数の前記セラミック層の少なくとも1つに沿って形成された割れ防止用導体膜を含む、請求項1または2に記載の多層集合基板。
  4. 前記割れ防止用導体膜は、複数の前記セラミック層の間の少なくとも1つの界面に沿って形成される、請求項3に記載の多層集合基板
  5. 前記割れ防止用導体膜は、互いに平行な複数の前記ブレーク用溝に跨るように形成される、請求項3または4に記載の多層集合基板。
  6. 前記割れ防止用導体膜は、互いに交差する2つの前記ブレーク用溝の双方に跨るように形成される、請求項3ないし5のいずれかに記載の多層集合基板。
  7. 前記割れ防止用導体は、複数の前記セラミック層の少なくとも1つを貫通するように形成された割れ防止用ビアホール導体を含む、請求項1ないしのいずれかに記載の多層集合基板。
  8. 前記割れ防止用ビアホール導体は、ブレーク用溝が形成されていない複数の前記セラミック層の少なくとも1つを貫通するように形成される、請求項に記載の多層集合基板。
  9. 前記割れ防止用導体は、前記積層体の焼成と同時に焼成されることによって形成されたものである、請求項1ないしのいずれかに記載の多層集合基板。
  10. 前記割れ防止用導体は、前記セラミック層に含まれるセラミック成分と同じセラミック成分を含む、請求項に記載の多層集合基板。
  11. 請求項1ないし10のいずれかに記載の多層集合基板を用意する工程と、前記ブレーク用溝に沿って前記多層集合基板を分割する工程とを備える、多層セラミック部品の製造方法。
  12. 前記多層集合基板の各前記領域に他の電子部品を実装する工程をさらに備える、請求項11に記載の多層セラミック部品の製造方法。
JP2000058600A 2000-03-03 2000-03-03 多層集合基板および多層セラミック部品の製造方法 Expired - Lifetime JP3700524B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000058600A JP3700524B2 (ja) 2000-03-03 2000-03-03 多層集合基板および多層セラミック部品の製造方法
SE0100413A SE524327C2 (sv) 2000-03-03 2001-02-09 Anordning och förfarande för att tillverka integrerade keramiska flerskiktssubstrat med brytspår och sprickförebyggande organ innefattande ledare
US09/783,922 US6621010B2 (en) 2000-03-03 2001-02-15 Multilayer integrated substrate and manufacturing method for multilayer ceramic element
FI20010401A FI118623B (fi) 2000-03-03 2001-02-28 Integroitu monikerrossubstraatti ja menetelmä keraamisen monikerroselementin ja keraamisen elementin valmistamiseksi
CNB011109793A CN1165209C (zh) 2000-03-03 2001-03-05 多层集成式基片和多层陶瓷元件的制造方法
US10/348,024 US7162794B2 (en) 2000-03-03 2003-01-22 Manufacturing method for multilayer ceramic elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058600A JP3700524B2 (ja) 2000-03-03 2000-03-03 多層集合基板および多層セラミック部品の製造方法

Publications (2)

Publication Number Publication Date
JP2001251024A JP2001251024A (ja) 2001-09-14
JP3700524B2 true JP3700524B2 (ja) 2005-09-28

Family

ID=18579175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058600A Expired - Lifetime JP3700524B2 (ja) 2000-03-03 2000-03-03 多層集合基板および多層セラミック部品の製造方法

Country Status (5)

Country Link
US (2) US6621010B2 (ja)
JP (1) JP3700524B2 (ja)
CN (1) CN1165209C (ja)
FI (1) FI118623B (ja)
SE (1) SE524327C2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2002126554A (ru) * 2000-03-06 2004-03-20 Акадиа Фармасьютикалз, Инк. (Us) Азациклические соединения для применения при лечении опосредованных серотонином заболеваний
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
US7446827B2 (en) * 2004-10-15 2008-11-04 3M Innovative Properties Company Direct-lit liquid crystal displays with laminated diffuser plates
CN100455162C (zh) * 2004-11-05 2009-01-21 日月光半导体制造股份有限公司 电路板的制造方法
JP2007324277A (ja) * 2006-05-31 2007-12-13 Sumitomo Metal Electronics Devices Inc セラミック回路基板集合体
CN101530011A (zh) * 2006-11-30 2009-09-09 株式会社德山 金属化陶瓷基板芯片的制造方法
JP5169086B2 (ja) * 2007-09-10 2013-03-27 山一電機株式会社 プローブコンタクトの製造方法
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
JP2013207065A (ja) * 2012-03-28 2013-10-07 Denso Corp セラミック基板の製造方法
EP3217428B1 (de) * 2016-03-07 2022-09-07 Infineon Technologies AG Mehrfachsubstrat sowie verfahren zu dessen herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569008B2 (ja) 1973-06-25 1981-02-26
JPS60172357A (ja) 1984-02-18 1985-09-05 大西 久俊 ベストサンド
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US5045141A (en) * 1988-07-01 1991-09-03 Amoco Corporation Method of making solderable printed circuits formed without plating
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
JPH09117910A (ja) 1995-10-25 1997-05-06 Murata Mfg Co Ltd 電子部品用基板の製造方法
US5994762A (en) * 1996-07-26 1999-11-30 Hitachi, Ltd. Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
JPH1131881A (ja) 1997-07-11 1999-02-02 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
US6235612B1 (en) * 1998-06-10 2001-05-22 Texas Instruments Incorporated Edge bond pads on integrated circuits

Also Published As

Publication number Publication date
US7162794B2 (en) 2007-01-16
FI20010401L (fi) 2001-09-04
FI20010401A0 (fi) 2001-02-28
SE524327C2 (sv) 2004-07-27
CN1322105A (zh) 2001-11-14
CN1165209C (zh) 2004-09-01
US20010018983A1 (en) 2001-09-06
JP2001251024A (ja) 2001-09-14
FI118623B (fi) 2008-01-15
US6621010B2 (en) 2003-09-16
SE0100413L (sv) 2001-09-04
US20030167629A1 (en) 2003-09-11
SE0100413D0 (sv) 2001-02-09

Similar Documents

Publication Publication Date Title
JP5921074B2 (ja) 積層基板の製造方法
US8410887B2 (en) Built-in-coil substrate
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
JP3700524B2 (ja) 多層集合基板および多層セラミック部品の製造方法
US5700549A (en) Structure to reduce stress in multilayer ceramic substrates
KR20070083505A (ko) 세라믹 다층 기판
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP2009196885A (ja) 拡散防止層を有する低温同時焼成セラミック基板及びその製造方法
JP5880780B2 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP4746422B2 (ja) コンデンサの製造方法及びコンデンサ
CN202014413U (zh) 多层陶瓷基板
JP2001119144A (ja) 多層セラミック基板およびその製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JP2002171035A (ja) 大型回路基板
JP2002185136A (ja) 多層セラミック基板の製造方法
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
JP5046099B2 (ja) 多層セラミックス基板の製造方法
KR20250139013A (ko) 글래스 기판 및 이를 포함하는 다층 배선 기판
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
KR100780220B1 (ko) 무수축 세라믹 기판의 제조방법
JP2001160683A (ja) 多層セラミック基板およびその製造方法
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP2020150000A (ja) セラミックス基板
JP2009087965A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

R150 Certificate of patent or registration of utility model

Ref document number: 3700524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130722

Year of fee payment: 8

EXPY Cancellation because of completion of term