JP3731405B2 - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP3731405B2 JP3731405B2 JP26853099A JP26853099A JP3731405B2 JP 3731405 B2 JP3731405 B2 JP 3731405B2 JP 26853099 A JP26853099 A JP 26853099A JP 26853099 A JP26853099 A JP 26853099A JP 3731405 B2 JP3731405 B2 JP 3731405B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor pattern
- conductor
- electro
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電気光学装置の製造方法に係り、特に、製造工程中における静電気に起因する障害を防止する技術に関する。
【０００２】
【従来の技術】
一般に、液晶表示パネルを有する液晶装置などの電気光学装置においては、電気光学物質に所定の電界を印加するための電極パターンを基板の表面上に備えている。例えば、液晶装置においては、液晶セルを構成する２枚の透明基板の表面上に所定の電極パターンが形成され、この電極パターン上に保護膜及び配向膜が積層される。また、必要に応じてカラーフィルタなどが形成される場合もある。
【０００３】
図５は、従来のパッシブマトリクス型の液晶装置を構成する一方の透明基板上の電極パターン１０を模式的に示す概略平面図である。この電極パターン１０は液晶セルを構成するパネル基板よりも大きな母基板上のパネル予定領域１０Ａ内に形成される。電極パターン１０は、ストライプ状に形成され、相互に並列した複数の電極部１１と、各電極部１１の一端部から引き出される配線部１２とを備えている。また、パネル予定領域１０Ａの外部には、複数の配線部１２のそれぞれにおける先端部１２ａに対して僅かな間隔を隔てて対向する複数の除電分岐部２１を有する除電パターン２０（静電保護用パターン）が形成されている。配線部１２の先端部１２ａはパネル予定領域１０Ａの外側に配置され、その結果、配線部１２と除電分岐部２１との対向部もまたパネル予定領域１０Ａの外側に設定されている。
【０００４】
除電パターン２０は、電極パターン１０が帯電し、その帯電量が電極パターン１０内において放電（スパーク）を発生させるほどに高まる前に、配線部１２の先端部１２ａと除電分岐部２１との間において放電を発生させることによって、製造工程中における静電気により電極間や配線間にスパークが発生し、損傷を受けることを防止するために設けられているものである。
【０００５】
上記のように電極パターン１０及び除電パターン２０が形成された母基板は、もう一方の母基板に対して図示しないシール材を介して貼り合わせられ、そのシール材の内側には液晶が注入される。この製造工程において、図示の母基板は途中段階にて図５に示すパネル予定領域１０Ａに沿って分離される。したがって、最終的には、上記除電パターン２０は配線部１２の先端部１２ａとともに除去される。
【０００６】
【発明が解決しようとする課題】
ところで、上記液晶装置において、液晶パネル自体に駆動ドライバ回路を内蔵したドライバＩＣなどの集積回路チップを搭載するＣＯＧ(Chip On Glass)構造を採用する場合がある。特に、近年の携帯機器の小型化に伴って駆動回路を含めた液晶装置の小型化が要求されるようになってきており、ＣＯＧ構造を採用する機会は増加している。しかしながら、このＣＯＧ構造を有する液晶装置を製造する場合、電極パターンの配線部の先端に設けられた接続端子を、集積回路チップの狭ピッチの端子配列に合わせて配列させなければならないため、この配線部の先に上述のような除電パターンを形成することは構造上困難であり、また、チップ実装部の下に導体パターンを形成することは電気的にも問題がある。
【０００７】
そこで本発明は上記問題点を解決するものであり、その課題は、ＣＯＧ構造を有する液晶装置に対しても十分な除電効果を得ることのできる静電対策を施した製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明の電気光学装置の製造方法は、電気光学物質に電界を印加するための電極部、及び該電極部の一端部から引き出された配線部を有する複数の第１の導体パターンを基板上に形成する電気光学装置の製造方法であり、前記複数の第１の導体パターンの前記一端部以外の部分において、前記第１の導体パターンと接続する部分と前記第１の導体パターンと所定間隔離して対向する部分とを交互に有する除電用の第２の導体パターンを形成し、前記第１の導体パターンにプローブを当てて前記第２の導体パターンの電位に対する前記複数の第１の導体パターンの電位を順次測定することによって、前記複数の第１の導体パターンのパターン検査を行うことを特徴とする。
【０００９】
この発明によれば、前導体パターンの前記一端部以外の部分において前記導体パターンと接続するように、或いは前記導体パターンと所定間隔離した位置に、除電用の第２の導体パターンを形成することにより、配線部や実装部のパターン構造に支障を与えることなく除電用のパターンを形成できるので、電極パターンの設計の自由度を高めることができる。特に、半導体チップを基板上に直接実装するＣＯＧ構造を有する電気光学装置である場合には、半導体チップ実装部に除電用のパターンを設けることができないが、本発明によれば支障なく除電パターンを形成し、十分な静電気対策をとることが可能になる。
【００１０】
本発明において、前記配線部の先端には前記基板上に実装される半導体チップに接続される接続端子部が形成されることが好ましい。
【００１１】
本発明において、前記第１の導体パターン及び前記第２の導体パターンは各々が対向するように形成され、その対向部分においては前記第１の導体パターン、又は前記第２の導体パターンの少なくとも一方が先細となっていると好ましい。
【００１２】
この発明によれば、第１の導体パターンと除電用の第２の導体パターンとが所定間隔を以って対向配置されている場合、両者の対向端部のうち少なくとも一方が先細形状になっていることによって、この対向部分において放電部位が限定され、放電が容易に発生するようになるので、電極パターンの他の部位において放電が発生することを防止することができる。特に、本発明の場合、第１の導体パターンの外縁部のうち、配線部が引き出された一端部以外の外縁部に対向して除電用の第２の導体パターンが設けられているので、対向部分における第１及び第２の導体パターンのパターン形状をより自由に設計することができるので、上述の先細形状も容易に形成することができる。
【００１３】
本発明において、第１の導体パターンは、前記対向部分におけるパターン幅が前記電極部より細く形成されると好ましい。
【００１４】
この発明によれば、第１の導体パターンにおける除電用の第２の導体パターンに対向する部分のパターン幅は電極パターンの構造によって定まるが、除電用の第２の導体パターンに対向する部分を電極部よりも細幅に形成することによって、第１の導体パターンのパターン形状に影響されることなく放電を容易に発生させることができる。特に、本発明の場合、第１の導体パターンの外縁部のうち、配線部が引き出された一端部以外の外縁部に除電用の第２の導体パターンが設けられているので、第１の導体パターン除電用の第２の導体パターンの対向部分におけるパターン形状をより自由に設計することができる。そのため、上述の細幅形状も容易に形成することができる。
【００１５】
本発明において、前記第２の導体パターンを切り離す工程を有することを特徴とする。
【００１６】
この発明によれば、前記第２の導体パターンを切り離す工程を有するため、電気光学装置には除電用の第２の導体パターンが残存しないので、除電用パターンの残存による電気的影響を回避することができるとともに、除電用パターンをより自由に、且つ、効果的なパターン形状に構成することができる。
【００１７】
なお、上記各発明においては、上記の第１の導体パターンにはストライプ状の電極部を複数並列形成し、この電極部の一端部から前記配線部が引き出されるように構成され、前記除電用の第２の導体パターンは、前記電極部における前記一端部とは反対側の他端部に導電接続し、或いは、対向配置されるように構成することが望ましい。この手段によれば、ストライプ状の電極部の一端部には配線部が引き出され、他端部には除電パターンが配置されているので、電極パターンを大きく変更することなく、除電用の導体パターンを機能させることが可能になる。
【００１８】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る電気光学装置の実施形態について詳細に説明する。以下に示す実施形態は、いずれもパッシブマトリクス型の液晶パネルを有する液晶装置に関するものであるが、本発明はその他の種々の形式の液晶装置にも適用可能であり、また、プラズマディスプレイやエレクトロルミネッセンスディスプレイ装置などの種々の電気光学装置にも適用可能なものである。
【００１９】
図１は本実施形態の液晶装置における母基板上の電極パターンを示す模式的な平面図である。また、図２は、複数のパネル予定領域を含む母基板１００の全体の平面構造の例を示す平面図である。母基板１００は通常、縦横に３以上のパネル予定領域３０Ａを配列させたものであるが、図２においては図示の便宜上、４つのパネル予定領域３０Ａを含む母基板として描いてある。また、母基板としては、単一のパネル予定領域のみを有し、当該パネル予定領域の外側に若干の周囲領域を備えたものであっても構わない。
【００２０】
各パネル予定領域３０Ａにおいては、ストライプ状に並列形成された複数の電極部３１と、これらの電極部３１のそれぞれから引き出された複数の配線部３２とを有する導体パターン３０が形成されている。導体パターン３０において、配線部３２の先端部は接続端子３２ａとなっており、パネル予定領域３０Ａの端部に設定された図示一点鎖線で示す外部接続部３３内に所定の配列態様で形成されている。外部接続部３３内に配列された複数の接続端子３２ａには、公知の異方性導電フィルム（ＡＣＦ）を介して、駆動ドライバＩＣなどの集積回路チップが実装される。また、外部接続部３３内には上記配線部３２には導電接続されていない外部端子３４も形成されている。この外部端子３４は、上記の集積回路チップと、パネル端部に接続されるフレキシブル配線基板などの配線部材とを導通させるためのものである。
【００２１】
上述のように、本実施形態の導体パターン３０は、電極部３１、配線部３２及び外部接続部３３から概略構成されている。ここで、電極部３１には、配線部３２や外部接続部３３とは反対側の端部３１ａからパネル予定領域３０Ａの外部まで伸びる延長パターン部３１ｂが形成されている。この延長パターン部３１ｂはパネル予定領域３０Ａの外側において除電パターン４０の除電分岐部４１と対向するように形成されている。除電パターン４０は従来例と同様に母基板１００の表面上に導体パターン３０と同時に同材質にて形成される。
【００２２】
上記導体パターン３０及び除電パターン４０は、例えばＩＴＯ（インジウムスズ酸化物）などの透明導電体や、アルミニウムなどの金属薄膜などによって構成される。なお、本実施形態ではパッシブマトリクス型の液晶装置を構成する液晶パネル用の母基板であるので、ストライプ状の電極部３１が形成されているが、本実施形態とは異なる導体パターンを有する場合もあり、例えば、液晶パネルの形式によってマトリクス状に配列された画素電極と、該画素電極に接続された走査線やデータ線などの配線と、画素電極と配線とに導電接続されたアクティブ素子（ＴＦＴやＴＦＤなど）とからなる導体パターンが構成されていてもよい。
【００２３】
本実施形態では、各パネル予定領域３０Ａにおいて形成された導体パターン３０における配線部３２及び外部接続部３３とは反対側の電極部３１の端部３１ａに対して対向する除電パターン４０を有し、この除電パターン４０は、図２に示すように、複数のパネル予定領域３０Ａ中の導体パターン３０に対向する部分が相互に一体に連結されるようにして構成されている。この除電パターン４０には、通常、製造工程中において接地電位などの一定電位が供給される。
【００２４】
本実施形態においては、何らかの理由によって導体パターン３０の各電極部３１が帯電した場合、他の部位（例えば電極部３１間や配線部３２間、或いは、接続端子３２ａ間など）において放電が生ずる前に、各電極部３１の端部３１ａから伸びる延長パターン部３１ｂの先端と除電用の導体パターン除電パターン４０の除電分岐部４１との対向部分において放電が発生し、静電気が除電用の導体パターン４０に逃げるように設計されている。したがって、電極部３１や配線部３２が帯電しても電極部３１間、配線部３２間、或いは接続端子３２ａ間に放電が発生し、電極、配線、端子等の損傷が防止される。この場合、延長パターン部３１ｂと除電分岐部４１との間隔は、上記目的を達成できるようにするために、電極部３１間の間隔や狭ピッチに形成された配線部３２間或いは接続端子３２ａ間の間隔よりも狭く形成されることが望ましい。
【００２５】
また、本実施形態では、延長パターン部３１ｂは電極部３１よりも細幅に形成されている。これは、同様の細幅に形成された除電分岐部４１と対向させることによって、当該対向部分の狭い領域に電荷を集中させ、放電しやすいようにするためである。
【００２６】
図３は上記実施形態の変形例を示すものである。この変形例においては、その端部３１ａから延長パターン部３１ｂが伸びて除電用の導体パターン４０の除電分岐部４１に対向する電極部３１と、その端部３１ａが導通パターン部４２を通して除電用の導体パターン４０に導電接続されている電極部３１とが交互に形成されている。この場合には、導通パターン４２を通して除電用の導体パターン４０に導電接続されている電極３１は放電することなく静電気が除電用の導体パターン４０を通して逃げるようになっているが、延長パターン部３１ｂが除電分岐部４１に対向している電極部３１は上記と同様に除電分岐部４１に対する放電によって静電気が除電用の導体パターン４０へと逃げるようになっている。
【００２７】
この変形例において、例えば電極部３１にプローブ等（例えばロール状の測定電極）を当てて図示左側から右側へ向けて複数の電極部３１の電位を連続して測定すると、図３の上部に示すように、導通パターン部４２によって除電用の導体パターン４０と導電接続されている電極部３１の電位は０（除電用の導体パターン４０の電位と同じ）となり、これに隣接する電極部３１の電位はＶ（延長パターン部３１ｂと除電分岐部４１との間の放電発生電圧よりも低い電位）となる。このようにして電極部３１の電位分布を測定することによって、導体パターン３０及び除電用の導体パターン４０のパターン検査を行うことができる。
【００２８】
図４は、上記実施形態或いは変形例における導電パターン３０と導電パターン４０の対向部分の細部構造を示す拡大部分平面図である。図４（ａ）には上記実施形態における導体パターン３０と除電用の導体パターン４０の対向部分の平面パターンとして好適な構造を示す。このパターンにおいては、電極部３１はそのままパネル予定領域３０Ａの外側に延長し、その先端部３１ｃは先細形状となっている。一方、除電用の導体パターン４０の除電分岐部４１の先端部４１ａもまた先細形状となっており、上記の先端部３１ｃと対向している。このように形成することによって、先端部３１ｃと先端部４１ａとの間で放電が発生しやすくなるため、電極部３１や配線部３２などの損傷を防止することができる。
【００２９】
図４（ｂ）には上記変形例における導体パターン３０と除電用の導体パターン４０の対向部分の平面パターンとして好適な構造を示す。このパターンにおいては、広幅の電極部３１から細幅の延長パターン部３１ｂがパネル予定領域３０Ａの外側へ伸び、その延長パターン部３１ｂの先端部３１ｄは先細形状となっている。一方、除電用の導体パターン４０の除電分岐部４１は当初比較的広幅に形成されているが、途中から細幅の突出部４１ｂとなり、この突出部４１ｂの先端部４１ｃは先細形状となっている。このパターン構造によれば、延長パターン部３１ｂと突出部４１ｂとが共に細幅に形成されており、相互に対向する先端部３１ｄと先端部４１ｃとが共に先細形状となっていることによって、これらの対向部分における放電が発生しやすくなるので、他の部分で放電が発生することによるパターン破壊などを防止することができる。
【００３０】
上記実施形態では、導体パターンにおいて配線部が引き出される側の端部とは反対側の端部を除電用の導体パターンに対して導電接続させたり、対向配置させたりしているが、導体パターンの構成上可能でさえあれば、上記のような反対側、すなわち図１における上側外縁部の代わりに、配線部が引き出される側とは異なる外縁部である、例えば、図１における右側外縁部や左側外縁部において除電用の導体パターンに対して導電接続させたり、対向配置させたりしても構わない。このような構造は画素毎に画素電極が配列され、各画素電極間に走査線やデータ線等の配線が形成されている場合には十分可能である。ただし、上述のようにパッシブマトリクス型のパネルにおいては、配線部３２が引き出されている電極部３１の一端部とは反対側の電極部３１の端部３１ａを除電用の導体パターン４０に導電接続させたり、対向配置させたりすることが簡易なパターン構成を維持できる点で好ましい。
【００３１】
尚、本発明の電気光学装置の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えばアクティブマトリクス型の液晶装置においても、電極や配線の保護はもちろんのこと、アクティブ素子の静電破壊を防止するために保護用の除電用の導体パターンを設ける場合があり、このような場合においても、ＣＯＧ構造を採用した場合には、上記実施形態と同様にＣＯＧ実装を行うための外部接続部の反対側から配線を引き出して除電用の導体パターンに導電接続させたり、除電用の導体パターンに対して所定の間隙を持って対向させたりすることによって、有効な静電対策を講じることが可能になる。
【００３２】
【発明の効果】
以上、説明したように本発明によれば、導体パターンにおける、配線部が引き出された電極部の一端部以外の外縁部に対して、導電接続されるか、或いは、所定間隔を以って対向するように構成された除電用の導体パターンを形成することにより、配線部や実装部のパターン構造に支障を与えることなく除電用の導体パターンを形成できるので、導体パターンの設計の自由度を高めることができる。特に、集積回路チップなどを実装するためのＣＯＧ構造を有する電気光学装置である場合には、チップ実装部に除電用の導体パターンを設けることができないが、本発明によれば支障なく除電用の導体パターンを形成し、十分な静電気対策をとることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る電気光学装置の製造方法の実施形態を示す一つのパネル領域に対応するパターン構造を模式的に示す平面図である。
【図２】同実施形態において使用する母基板の平面構造を模式的に示す全体平面図である。
【図３】同実施形態の変形例を示す平面図である。
【図４】同実施形態における導体パターンと除電用の導体パターンとの対向部分の好適なパターン構造を示す拡大部分平面図（ａ）及び上記変形例における導体パターンと除電用の導体パターンとの対向部分の好適なパターン構造を示す拡大部分平面図（ｂ）である。
【図５】従来の導体パターン及び除電用の導体パターンを模式的に示す平面図である。
【符号の説明】
３０ 導体パターン
３０Ａ パネル予定領域
３１ 電極部
３１ａ 端部
３１ｂ 延長パターン部
３２ 配線部
３２ａ 接続端子
３３ 外部接続部
４０ 除電用の導体パターン
４１ 除電分岐部
【発明の属する技術分野】
本発明は電気光学装置の製造方法に係り、特に、製造工程中における静電気に起因する障害を防止する技術に関する。
【０００２】
【従来の技術】
一般に、液晶表示パネルを有する液晶装置などの電気光学装置においては、電気光学物質に所定の電界を印加するための電極パターンを基板の表面上に備えている。例えば、液晶装置においては、液晶セルを構成する２枚の透明基板の表面上に所定の電極パターンが形成され、この電極パターン上に保護膜及び配向膜が積層される。また、必要に応じてカラーフィルタなどが形成される場合もある。
【０００３】
図５は、従来のパッシブマトリクス型の液晶装置を構成する一方の透明基板上の電極パターン１０を模式的に示す概略平面図である。この電極パターン１０は液晶セルを構成するパネル基板よりも大きな母基板上のパネル予定領域１０Ａ内に形成される。電極パターン１０は、ストライプ状に形成され、相互に並列した複数の電極部１１と、各電極部１１の一端部から引き出される配線部１２とを備えている。また、パネル予定領域１０Ａの外部には、複数の配線部１２のそれぞれにおける先端部１２ａに対して僅かな間隔を隔てて対向する複数の除電分岐部２１を有する除電パターン２０（静電保護用パターン）が形成されている。配線部１２の先端部１２ａはパネル予定領域１０Ａの外側に配置され、その結果、配線部１２と除電分岐部２１との対向部もまたパネル予定領域１０Ａの外側に設定されている。
【０００４】
除電パターン２０は、電極パターン１０が帯電し、その帯電量が電極パターン１０内において放電（スパーク）を発生させるほどに高まる前に、配線部１２の先端部１２ａと除電分岐部２１との間において放電を発生させることによって、製造工程中における静電気により電極間や配線間にスパークが発生し、損傷を受けることを防止するために設けられているものである。
【０００５】
上記のように電極パターン１０及び除電パターン２０が形成された母基板は、もう一方の母基板に対して図示しないシール材を介して貼り合わせられ、そのシール材の内側には液晶が注入される。この製造工程において、図示の母基板は途中段階にて図５に示すパネル予定領域１０Ａに沿って分離される。したがって、最終的には、上記除電パターン２０は配線部１２の先端部１２ａとともに除去される。
【０００６】
【発明が解決しようとする課題】
ところで、上記液晶装置において、液晶パネル自体に駆動ドライバ回路を内蔵したドライバＩＣなどの集積回路チップを搭載するＣＯＧ(Chip On Glass)構造を採用する場合がある。特に、近年の携帯機器の小型化に伴って駆動回路を含めた液晶装置の小型化が要求されるようになってきており、ＣＯＧ構造を採用する機会は増加している。しかしながら、このＣＯＧ構造を有する液晶装置を製造する場合、電極パターンの配線部の先端に設けられた接続端子を、集積回路チップの狭ピッチの端子配列に合わせて配列させなければならないため、この配線部の先に上述のような除電パターンを形成することは構造上困難であり、また、チップ実装部の下に導体パターンを形成することは電気的にも問題がある。
【０００７】
そこで本発明は上記問題点を解決するものであり、その課題は、ＣＯＧ構造を有する液晶装置に対しても十分な除電効果を得ることのできる静電対策を施した製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明の電気光学装置の製造方法は、電気光学物質に電界を印加するための電極部、及び該電極部の一端部から引き出された配線部を有する複数の第１の導体パターンを基板上に形成する電気光学装置の製造方法であり、前記複数の第１の導体パターンの前記一端部以外の部分において、前記第１の導体パターンと接続する部分と前記第１の導体パターンと所定間隔離して対向する部分とを交互に有する除電用の第２の導体パターンを形成し、前記第１の導体パターンにプローブを当てて前記第２の導体パターンの電位に対する前記複数の第１の導体パターンの電位を順次測定することによって、前記複数の第１の導体パターンのパターン検査を行うことを特徴とする。
【０００９】
この発明によれば、前導体パターンの前記一端部以外の部分において前記導体パターンと接続するように、或いは前記導体パターンと所定間隔離した位置に、除電用の第２の導体パターンを形成することにより、配線部や実装部のパターン構造に支障を与えることなく除電用のパターンを形成できるので、電極パターンの設計の自由度を高めることができる。特に、半導体チップを基板上に直接実装するＣＯＧ構造を有する電気光学装置である場合には、半導体チップ実装部に除電用のパターンを設けることができないが、本発明によれば支障なく除電パターンを形成し、十分な静電気対策をとることが可能になる。
【００１０】
本発明において、前記配線部の先端には前記基板上に実装される半導体チップに接続される接続端子部が形成されることが好ましい。
【００１１】
本発明において、前記第１の導体パターン及び前記第２の導体パターンは各々が対向するように形成され、その対向部分においては前記第１の導体パターン、又は前記第２の導体パターンの少なくとも一方が先細となっていると好ましい。
【００１２】
この発明によれば、第１の導体パターンと除電用の第２の導体パターンとが所定間隔を以って対向配置されている場合、両者の対向端部のうち少なくとも一方が先細形状になっていることによって、この対向部分において放電部位が限定され、放電が容易に発生するようになるので、電極パターンの他の部位において放電が発生することを防止することができる。特に、本発明の場合、第１の導体パターンの外縁部のうち、配線部が引き出された一端部以外の外縁部に対向して除電用の第２の導体パターンが設けられているので、対向部分における第１及び第２の導体パターンのパターン形状をより自由に設計することができるので、上述の先細形状も容易に形成することができる。
【００１３】
本発明において、第１の導体パターンは、前記対向部分におけるパターン幅が前記電極部より細く形成されると好ましい。
【００１４】
この発明によれば、第１の導体パターンにおける除電用の第２の導体パターンに対向する部分のパターン幅は電極パターンの構造によって定まるが、除電用の第２の導体パターンに対向する部分を電極部よりも細幅に形成することによって、第１の導体パターンのパターン形状に影響されることなく放電を容易に発生させることができる。特に、本発明の場合、第１の導体パターンの外縁部のうち、配線部が引き出された一端部以外の外縁部に除電用の第２の導体パターンが設けられているので、第１の導体パターン除電用の第２の導体パターンの対向部分におけるパターン形状をより自由に設計することができる。そのため、上述の細幅形状も容易に形成することができる。
【００１５】
本発明において、前記第２の導体パターンを切り離す工程を有することを特徴とする。
【００１６】
この発明によれば、前記第２の導体パターンを切り離す工程を有するため、電気光学装置には除電用の第２の導体パターンが残存しないので、除電用パターンの残存による電気的影響を回避することができるとともに、除電用パターンをより自由に、且つ、効果的なパターン形状に構成することができる。
【００１７】
なお、上記各発明においては、上記の第１の導体パターンにはストライプ状の電極部を複数並列形成し、この電極部の一端部から前記配線部が引き出されるように構成され、前記除電用の第２の導体パターンは、前記電極部における前記一端部とは反対側の他端部に導電接続し、或いは、対向配置されるように構成することが望ましい。この手段によれば、ストライプ状の電極部の一端部には配線部が引き出され、他端部には除電パターンが配置されているので、電極パターンを大きく変更することなく、除電用の導体パターンを機能させることが可能になる。
【００１８】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る電気光学装置の実施形態について詳細に説明する。以下に示す実施形態は、いずれもパッシブマトリクス型の液晶パネルを有する液晶装置に関するものであるが、本発明はその他の種々の形式の液晶装置にも適用可能であり、また、プラズマディスプレイやエレクトロルミネッセンスディスプレイ装置などの種々の電気光学装置にも適用可能なものである。
【００１９】
図１は本実施形態の液晶装置における母基板上の電極パターンを示す模式的な平面図である。また、図２は、複数のパネル予定領域を含む母基板１００の全体の平面構造の例を示す平面図である。母基板１００は通常、縦横に３以上のパネル予定領域３０Ａを配列させたものであるが、図２においては図示の便宜上、４つのパネル予定領域３０Ａを含む母基板として描いてある。また、母基板としては、単一のパネル予定領域のみを有し、当該パネル予定領域の外側に若干の周囲領域を備えたものであっても構わない。
【００２０】
各パネル予定領域３０Ａにおいては、ストライプ状に並列形成された複数の電極部３１と、これらの電極部３１のそれぞれから引き出された複数の配線部３２とを有する導体パターン３０が形成されている。導体パターン３０において、配線部３２の先端部は接続端子３２ａとなっており、パネル予定領域３０Ａの端部に設定された図示一点鎖線で示す外部接続部３３内に所定の配列態様で形成されている。外部接続部３３内に配列された複数の接続端子３２ａには、公知の異方性導電フィルム（ＡＣＦ）を介して、駆動ドライバＩＣなどの集積回路チップが実装される。また、外部接続部３３内には上記配線部３２には導電接続されていない外部端子３４も形成されている。この外部端子３４は、上記の集積回路チップと、パネル端部に接続されるフレキシブル配線基板などの配線部材とを導通させるためのものである。
【００２１】
上述のように、本実施形態の導体パターン３０は、電極部３１、配線部３２及び外部接続部３３から概略構成されている。ここで、電極部３１には、配線部３２や外部接続部３３とは反対側の端部３１ａからパネル予定領域３０Ａの外部まで伸びる延長パターン部３１ｂが形成されている。この延長パターン部３１ｂはパネル予定領域３０Ａの外側において除電パターン４０の除電分岐部４１と対向するように形成されている。除電パターン４０は従来例と同様に母基板１００の表面上に導体パターン３０と同時に同材質にて形成される。
【００２２】
上記導体パターン３０及び除電パターン４０は、例えばＩＴＯ（インジウムスズ酸化物）などの透明導電体や、アルミニウムなどの金属薄膜などによって構成される。なお、本実施形態ではパッシブマトリクス型の液晶装置を構成する液晶パネル用の母基板であるので、ストライプ状の電極部３１が形成されているが、本実施形態とは異なる導体パターンを有する場合もあり、例えば、液晶パネルの形式によってマトリクス状に配列された画素電極と、該画素電極に接続された走査線やデータ線などの配線と、画素電極と配線とに導電接続されたアクティブ素子（ＴＦＴやＴＦＤなど）とからなる導体パターンが構成されていてもよい。
【００２３】
本実施形態では、各パネル予定領域３０Ａにおいて形成された導体パターン３０における配線部３２及び外部接続部３３とは反対側の電極部３１の端部３１ａに対して対向する除電パターン４０を有し、この除電パターン４０は、図２に示すように、複数のパネル予定領域３０Ａ中の導体パターン３０に対向する部分が相互に一体に連結されるようにして構成されている。この除電パターン４０には、通常、製造工程中において接地電位などの一定電位が供給される。
【００２４】
本実施形態においては、何らかの理由によって導体パターン３０の各電極部３１が帯電した場合、他の部位（例えば電極部３１間や配線部３２間、或いは、接続端子３２ａ間など）において放電が生ずる前に、各電極部３１の端部３１ａから伸びる延長パターン部３１ｂの先端と除電用の導体パターン除電パターン４０の除電分岐部４１との対向部分において放電が発生し、静電気が除電用の導体パターン４０に逃げるように設計されている。したがって、電極部３１や配線部３２が帯電しても電極部３１間、配線部３２間、或いは接続端子３２ａ間に放電が発生し、電極、配線、端子等の損傷が防止される。この場合、延長パターン部３１ｂと除電分岐部４１との間隔は、上記目的を達成できるようにするために、電極部３１間の間隔や狭ピッチに形成された配線部３２間或いは接続端子３２ａ間の間隔よりも狭く形成されることが望ましい。
【００２５】
また、本実施形態では、延長パターン部３１ｂは電極部３１よりも細幅に形成されている。これは、同様の細幅に形成された除電分岐部４１と対向させることによって、当該対向部分の狭い領域に電荷を集中させ、放電しやすいようにするためである。
【００２６】
図３は上記実施形態の変形例を示すものである。この変形例においては、その端部３１ａから延長パターン部３１ｂが伸びて除電用の導体パターン４０の除電分岐部４１に対向する電極部３１と、その端部３１ａが導通パターン部４２を通して除電用の導体パターン４０に導電接続されている電極部３１とが交互に形成されている。この場合には、導通パターン４２を通して除電用の導体パターン４０に導電接続されている電極３１は放電することなく静電気が除電用の導体パターン４０を通して逃げるようになっているが、延長パターン部３１ｂが除電分岐部４１に対向している電極部３１は上記と同様に除電分岐部４１に対する放電によって静電気が除電用の導体パターン４０へと逃げるようになっている。
【００２７】
この変形例において、例えば電極部３１にプローブ等（例えばロール状の測定電極）を当てて図示左側から右側へ向けて複数の電極部３１の電位を連続して測定すると、図３の上部に示すように、導通パターン部４２によって除電用の導体パターン４０と導電接続されている電極部３１の電位は０（除電用の導体パターン４０の電位と同じ）となり、これに隣接する電極部３１の電位はＶ（延長パターン部３１ｂと除電分岐部４１との間の放電発生電圧よりも低い電位）となる。このようにして電極部３１の電位分布を測定することによって、導体パターン３０及び除電用の導体パターン４０のパターン検査を行うことができる。
【００２８】
図４は、上記実施形態或いは変形例における導電パターン３０と導電パターン４０の対向部分の細部構造を示す拡大部分平面図である。図４（ａ）には上記実施形態における導体パターン３０と除電用の導体パターン４０の対向部分の平面パターンとして好適な構造を示す。このパターンにおいては、電極部３１はそのままパネル予定領域３０Ａの外側に延長し、その先端部３１ｃは先細形状となっている。一方、除電用の導体パターン４０の除電分岐部４１の先端部４１ａもまた先細形状となっており、上記の先端部３１ｃと対向している。このように形成することによって、先端部３１ｃと先端部４１ａとの間で放電が発生しやすくなるため、電極部３１や配線部３２などの損傷を防止することができる。
【００２９】
図４（ｂ）には上記変形例における導体パターン３０と除電用の導体パターン４０の対向部分の平面パターンとして好適な構造を示す。このパターンにおいては、広幅の電極部３１から細幅の延長パターン部３１ｂがパネル予定領域３０Ａの外側へ伸び、その延長パターン部３１ｂの先端部３１ｄは先細形状となっている。一方、除電用の導体パターン４０の除電分岐部４１は当初比較的広幅に形成されているが、途中から細幅の突出部４１ｂとなり、この突出部４１ｂの先端部４１ｃは先細形状となっている。このパターン構造によれば、延長パターン部３１ｂと突出部４１ｂとが共に細幅に形成されており、相互に対向する先端部３１ｄと先端部４１ｃとが共に先細形状となっていることによって、これらの対向部分における放電が発生しやすくなるので、他の部分で放電が発生することによるパターン破壊などを防止することができる。
【００３０】
上記実施形態では、導体パターンにおいて配線部が引き出される側の端部とは反対側の端部を除電用の導体パターンに対して導電接続させたり、対向配置させたりしているが、導体パターンの構成上可能でさえあれば、上記のような反対側、すなわち図１における上側外縁部の代わりに、配線部が引き出される側とは異なる外縁部である、例えば、図１における右側外縁部や左側外縁部において除電用の導体パターンに対して導電接続させたり、対向配置させたりしても構わない。このような構造は画素毎に画素電極が配列され、各画素電極間に走査線やデータ線等の配線が形成されている場合には十分可能である。ただし、上述のようにパッシブマトリクス型のパネルにおいては、配線部３２が引き出されている電極部３１の一端部とは反対側の電極部３１の端部３１ａを除電用の導体パターン４０に導電接続させたり、対向配置させたりすることが簡易なパターン構成を維持できる点で好ましい。
【００３１】
尚、本発明の電気光学装置の製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えばアクティブマトリクス型の液晶装置においても、電極や配線の保護はもちろんのこと、アクティブ素子の静電破壊を防止するために保護用の除電用の導体パターンを設ける場合があり、このような場合においても、ＣＯＧ構造を採用した場合には、上記実施形態と同様にＣＯＧ実装を行うための外部接続部の反対側から配線を引き出して除電用の導体パターンに導電接続させたり、除電用の導体パターンに対して所定の間隙を持って対向させたりすることによって、有効な静電対策を講じることが可能になる。
【００３２】
【発明の効果】
以上、説明したように本発明によれば、導体パターンにおける、配線部が引き出された電極部の一端部以外の外縁部に対して、導電接続されるか、或いは、所定間隔を以って対向するように構成された除電用の導体パターンを形成することにより、配線部や実装部のパターン構造に支障を与えることなく除電用の導体パターンを形成できるので、導体パターンの設計の自由度を高めることができる。特に、集積回路チップなどを実装するためのＣＯＧ構造を有する電気光学装置である場合には、チップ実装部に除電用の導体パターンを設けることができないが、本発明によれば支障なく除電用の導体パターンを形成し、十分な静電気対策をとることが可能になる。
【図面の簡単な説明】
【図１】本発明に係る電気光学装置の製造方法の実施形態を示す一つのパネル領域に対応するパターン構造を模式的に示す平面図である。
【図２】同実施形態において使用する母基板の平面構造を模式的に示す全体平面図である。
【図３】同実施形態の変形例を示す平面図である。
【図４】同実施形態における導体パターンと除電用の導体パターンとの対向部分の好適なパターン構造を示す拡大部分平面図（ａ）及び上記変形例における導体パターンと除電用の導体パターンとの対向部分の好適なパターン構造を示す拡大部分平面図（ｂ）である。
【図５】従来の導体パターン及び除電用の導体パターンを模式的に示す平面図である。
【符号の説明】
３０ 導体パターン
３０Ａ パネル予定領域
３１ 電極部
３１ａ 端部
３１ｂ 延長パターン部
３２ 配線部
３２ａ 接続端子
３３ 外部接続部
４０ 除電用の導体パターン
４１ 除電分岐部
Claims (6)
- 電気光学物質に電界を印加するための電極部、及び該電極部の一端部から引き出された配線部を有する複数の第１の導体パターンを基板上に形成する電気光学装置の製造方法であり、
前記複数の第１の導体パターンの前記一端部以外の部分において、前記第１の導体パターンと接続する部分と前記第１の導体パターンと所定間隔離して対向する部分とを交互に有する除電用の第２の導体パターンを形成し、
前記第１の導体パターンにプローブを当てて前記第２の導体パターンの電位に対する前記複数の第１の導体パターンの電位を順次測定することによって、前記複数の第１の導体パターンのパターン検査を行うことを特徴とする電気光学装置の製造方法。 - 請求項１において、前記配線部の先端には前記基板上に実装される半導体チップに接続される接続端子部が形成されることを特徴とする電気光学装置の製造方法。
- 請求項１又は請求項２において、前記第１の導体パターン及び前記第２の導体パターンは各々が対向するように形成され、その対向部分においては前記第１の導体パターン、又は前記第２の導体パターンの少なくとも一方が先細となっていることを特徴とする電気光学装置の製造方法。
- 請求項３において、前記第１の導体パターンは、前記対向部分におけるパターン幅が前記電極部より細いことを特徴とする電気光学装置の製造方法。
- 請求項１から請求項４までのいずれか１項において、前記第２の導体パターンを切り離す工程を有することを特徴とする電気光学装置の製造方法。
- 請求項１において、前記パターン検査は、前記複数の第１の導体パターンのうち前記第２の導体パターンと接続する前記第１の導体パターンの電位が、前記第２の導体パターンの電位と同じとなり、
前記複数の第１の導体パターンのうち前記第２の導体パターンと電位が同じ前記第１の導体パターンに隣接する前記第１の導体パターンの電位が、前記第２の導体パターンの電位と異なるか否かを測定することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26853099A JP3731405B2 (ja) | 1999-09-22 | 1999-09-22 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26853099A JP3731405B2 (ja) | 1999-09-22 | 1999-09-22 | 電気光学装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092371A JP2001092371A (ja) | 2001-04-06 |
| JP3731405B2 true JP3731405B2 (ja) | 2006-01-05 |
Family
ID=17459804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26853099A Expired - Fee Related JP3731405B2 (ja) | 1999-09-22 | 1999-09-22 | 電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731405B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4347581B2 (ja) * | 2003-01-31 | 2009-10-21 | オプトレックス株式会社 | 液晶表示パネル |
| JP2006071778A (ja) * | 2004-08-31 | 2006-03-16 | Optrex Corp | 液晶表示パネル |
| KR100752368B1 (ko) | 2004-11-15 | 2007-08-27 | 삼성에스디아이 주식회사 | 평판표시소자 및 그 제조방법 |
| DE102012223159A1 (de) * | 2012-12-14 | 2014-06-18 | Osram Opto Semiconductors Gmbh | Organische, optoelektronische bauelementevorrichtung und verfahren zum herstellen einer organischen, optoelektronischen bauelementevorrichtung |
| KR102252974B1 (ko) * | 2014-12-01 | 2021-05-20 | 삼성디스플레이 주식회사 | 표시 장치 |
-
1999
- 1999-09-22 JP JP26853099A patent/JP3731405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001092371A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0772073B1 (en) | Liquid crystal display | |
| KR101945866B1 (ko) | 차폐 도전체를 가지는 액정 표시 장치 | |
| JP4667505B2 (ja) | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用基板の製造方法および表示パネルの製造方法 | |
| JP5315747B2 (ja) | 表示装置 | |
| US10168591B2 (en) | Liquid crystal display device | |
| EP0793135B1 (en) | Liquid crystal display | |
| EP3278360B1 (en) | Array substrates, methods for fabricating the same, and display device containing the same | |
| KR100286049B1 (ko) | 정전기 보호 회로를 가지는 액정 표시 장치 | |
| KR101842537B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 어레이 기판 | |
| JP3800868B2 (ja) | 液晶表示装置 | |
| KR20150004999A (ko) | 액정 표시 장치 | |
| KR100314345B1 (ko) | 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법 | |
| US20180364514A1 (en) | Display device | |
| JPH086056A (ja) | 液晶表示デバイスおよびその製造方法 | |
| JP3731405B2 (ja) | 電気光学装置の製造方法 | |
| JP2001166324A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0345934A (ja) | 液晶表示装置 | |
| US7649606B2 (en) | Electro-optical device and electronic apparatus | |
| JP4347581B2 (ja) | 液晶表示パネル | |
| JPH028817A (ja) | 電気装置の製造方法 | |
| KR101182302B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| JP4087151B2 (ja) | 液晶表示装置 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH11142874A (ja) | 液晶表示装置 | |
| JP3138344B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |