JP3770034B2 - フォトダイオードアレイモジュール - Google Patents
フォトダイオードアレイモジュール Download PDFInfo
- Publication number
- JP3770034B2 JP3770034B2 JP2000053352A JP2000053352A JP3770034B2 JP 3770034 B2 JP3770034 B2 JP 3770034B2 JP 2000053352 A JP2000053352 A JP 2000053352A JP 2000053352 A JP2000053352 A JP 2000053352A JP 3770034 B2 JP3770034 B2 JP 3770034B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- photodiode
- photodiode array
- output
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数チャンネルを備えたフォトダイオードアレイモジュールに関し、特に各フォトダイオードの信号読み出しを行うシフトレジスタのクロック信号配線の距離をすべてのチャンネルにおいて等しくすることによって、各チャンネル毎に発生する信号の読み出し遅延量を一定にすることが可能なフォトダイオードアレイモジュールに関するものである。
【０００２】
【従来の技術】
フォトダイオードアレイモジュールは、例えば入射される光源のパワースペクトラムを測定するスペクトラムアナライザのセンサーとして用いられている。
【０００３】
図１１は、従来のフォトダイオードアレイモジュールを用いたスペクトラムアナライザの構成図である。同図において、スペクトラムアナライザ１０は、光ファイバー１から入射される入射光２を、レンズ３を介して回折格子４で回折させ、波長毎に分離されたこの回折光５をフォトダイオードアレイ６の個々のフォトダイオードＦ１〜Ｆ２５６で受光し、このフォトダイオードＦ１〜Ｆ２５６から出力される各波長毎の光パワーに対応する電気的出力信号ＯＴＳ（以下、単に出力信号ＯＴＳという。）をシフトレジスタ７によって読み出し、ここで読み出された出力信号ＯＴＳをフォトダイオードＦ１〜Ｆ２５６の配列順にグラフ化することによって入射光２のパワースペクトラム８を得ることができる。
【０００４】
図１２は、従来のフォトダイオードアレイモジュールの構成図である。同図では２５６個のフォトダイオードＦ１〜Ｆ２５６から成るフォトダイオードアレイを用いたフォトダイオードアレイもジュールについて説明する。
【０００５】
図１２において、フォトダイオード１００を構成する第１のフォトダイオードＦ１の出力端子は、切換スイッチＳＷ１の固定接点ｃに接続され、この切換スイッチＳＷ１の可動接点ａは出力信号パッドＯＴＰに接続され、可動接点ｂは共通電位に接続されている。
【０００６】
また、フリップフロップＸ１の入力端子Ｄはスタート信号パッドＳＴＰに接続され、クロック信号入力端子ＣＫはクロック信号パッドＣＫＰに接続されている。
【０００７】
フリップフロップＸ１の出力端子Ｑと、クロック信号パッドＣＫＰはそれぞれアンドゲートＡ１に入力され、このアンドゲートＡ１の出力は切換スイッチＳＷ１の制御端子に入力されている。
【０００８】
このような構成の切換スイッチＳＷ１とフリップフロップＸ１とアンドゲートＡ１はフォトダイオードＦ１の出力信号を読み出すマルチプレクサＭ１を構成している。
【０００９】
基板１０上には、フォトダイオードアレイ１００と、上記と同一構成のマルチプレクサＭ１〜Ｍ２５６が備えられ、前段のフリップフロップの出力端子Ｑを次段のフリップフロップの入力端子Ｄに順次接続すると共に、各切換スイッチＳＷ１の可動接点ａを出力信号パッドＯＴＰに接続し、各フリップフロップのクロック信号入力端子ＣＫをクロック信号パッドＣＫＰに接続することによって、２５６チャンネルのフォトダイオードアレイモジュールが形成されている。（以下、マルチプレクサＭ１〜Ｍ２５６を総称してシフトレジスタ２０という。）
【００１０】
尚、クロック信号パッドＣＫＰは、フォトダイオードアレイモジュールが形成された基板１０（以下、フォトダイオードアレイモジュール１０という。）に外部回路から出力されるクロック信号ＣＫＳを入力するための入力パッドであり、スタート信号パッドＳＴＰは、外部回路から出力される読み出し開始パルス信号を入力するための入力パッドであり、出力信号パッドＯＴＰはフォトダイオードアレイモジュール１０の出力信号を外部回路に出力するための信号出力パッドである。
【００１１】
このような構成のフォトダイオードアレイモジュール１０では、スタート信号パッドＳＴＰに読み出し開始パルス信号を入力することによって、このパルス信号が順次次段のフリップフロップに伝達され、切換スイッチ１から切換スイッチ２５６の方向に固定接点ｃが可動接点ａに一定の時間、切換えられるため、フォトダイオードＦ１からフォトダイオードＦ２５６の出力信号が順次出力信号パッドＯＴＰから出力される。
【００１２】
図１３フォトダイオードアレイモジュール１０の波形図を示す。同図は、読み出し開始パルス信号ＳＴＳと、クロック信号ＣＫＳと、フリップフロップＸ１、Ｘ２、Ｘ２５６の出力信号Ｑ１、Ｑ２、Ｑ２５６と、アンドゲートＡ１、Ａ２，Ａ２５６の出力信号Ｅ１，Ｅ２，Ｅ２５６と、出力信号パッドＯＴＰから出力される出力信号ＯＴＳの波形図である。
【００１３】
同図において、読み出し開始パルス信号ＳＴＳが入力されると、フリップフロップＸ１、Ｘ２、Ｘ２５６は、クロック信号ＣＫＳのタイミングに従って、出力信号Ｑ１、Ｑ２、Ｑ２５６を発生する。この出力信号Ｑ１、Ｑ２、Ｑ２５６とクロック信号ＣＫＳの論理積信号がアンドゲートＡ１、Ａ２，Ａ２５６から切換スイッチＳＷ１〜ＳＷ２５６の制御端子に出力されるため、出力信号ＯＴＳの期間Ｔ１では、フォトダイオードＦ１の出力信号が出力信号パッドＯＴＰから出力され、期間Ｔ２では、フォトダイオードＦ２の出力信号が出力信号パッドＯＴＰから出力され、期間Ｔ２５６では、フォトダイオードＦ２５６の出力信号が出力信号パッドＯＴＰから出力される。
【００１４】
従来のフォトダイオードアレイモジュール１０では、このような動作によって各チャンネルの出力信号ＯＴＳを読み出すことが可能である。ここで読み出された出力信号は例えばスペクトラムアナライザによってフォトダイオードＦ１〜Ｆ２５６の配列順にグラフ化することによって入射光のパワースペクトラムに変換することができる。
【００１５】
【発明が解決しようとする課題】
フォトダイオードアレイモジュールは、光信号を扱う素子であるため出力信号の高速読み出しが不可欠である。これを実現するためにはクロック信号を高速化する必要があるが、クロック信号を高速化すると以下の問題点がある。
【００１６】
フォトダイオードアレイモジュールは、多数のフォトダイオード及びマルチプレクサを直列に配列して構成されている。従って、クロック信号パッドＣＫＰから各フリップフロップまでの配線距離が後段のフリップフロップになるに従って長くなる。
【００１７】
このように、クロック信号パッドＣＫＰから配線距離の異なる多数のフリップフロップに高速クロック信号を入力すると、基板上の配線に存在する浮遊抵抗や浮遊容量の影響によって、実際には図１４に示すようにクロック信号パッドＣＫＰからクロック信号入力端子ＣＫまでの配線距離が長くなるに従ってフリップフロップに入力されるクロック信号ＣＫＳに遅れＤ１〜Ｄ２５６が発生する。
【００１８】
従って、マルチプレクサの配列順番が後段になるに従ってアンドゲートの出力信号の遅れＡＤ１からＡＤ２５６が大きくなるため、各フォトダイオードの出力信号の読み出しにばらつきが発生する。この読み出しのばらつきは、出力信号をスペクトラムアナライザによって入射光のパワースペクトラムに変換したときにジッタとして現れてしまう。
【００１９】
つまり、従来のフォトダイオードアレイモジュールは、クロック信号パッドＣＫＰからクロック信号入力端子ＣＫまでの配線距離の違いにより各フォトダイオードの出力信号の読み出しにばらつきが発生するという問題点があった。
【００２０】
本発明は、上記課題を解決するもので、フォトダイオードアレイを構成する各フォトダイオードの出力信号の読み出しタイミングを均一にすることが可能なフォトダイオードアレイモジュールを提供することを目的とする。
【００２１】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、
複数のフォトダイオードから成るフォトダイオードアレイと、この複数のフォトダイオードから出力される各電気的出力信号をクロック信号のタイミングに従って順次読み出す読み出し用シフトレジスタから成る複数のチャンネルを備えたフォトダイオードアレイモジュールにおいて、
前記読み出し用シフトレジスタは、すべてのチャンネルに入力される前記クロック信号を入力する信号入力パッドから前記読み出し用シフトレジスタの各チャンネルのクロック信号入力端子までの配線距離がすべて等しくなるように構成され、奇数チャンネルのフォトダイオードの出力信号を読み出す第１のシフトレジスタと偶数チャンネルのフォトダイオードの出力信号を読み出す第２のシフトレジスタによって構成され、
前記第１、第２のシフトレジスタは、順方向と逆方向に読み出しが可能で同一構成であり、片方の読み出し方向を反転させて、前記フォトダイオードアレイの上側と下側に逆向きに配置され、
前記第１、第２のシフトレジスタの前記クロック信号を入力するそれぞれの前記信号入力パッドは、フォトダイオードアレイモジュールが形成された基板の左右対称の位置にそれぞれ設置されたことを特徴とするものである。
【００２２】
このような構成によれば、クロック信号パッドから各チャンネルのマルチプレクサまでの基板上の配線に存在する浮遊抵抗や浮遊容量の値が一定となるため、各マルチプレクサに備えられたフリップフロップに入力されるクロック信号の遅れを一定とすることが可能
となる。
また、前記シフトレジスタを奇数チャンネルのフォトダイオードの出力信号と偶数チャンネルのフォトダイオードの出力信号を読み出す２個のシフトレジスタによって構成することによって、フォトダイオードの出力信号の高速読み出しが可能である。
これは、順方向と逆方向に読み出しが可能であるシフトレジスタを２個用いて、例えばフォトダイオードアレイの下側に順方向に出力信号を読み出すシフトレジスタを配置し、これによって奇数番号のフォトダイオードの出力信号を読み出し、フォトダイオードアレイの上側に逆方向に出力信号を読み出すシフトレジスタを配置し、これによって偶数番号のフォトダイオードの出力信号を読み出すことによって実現することが可能である。
このような用途に用いられるシフトレジスタは、前記クロック信号を入力する信号入力パッドをフォトダイオードアレイモジュールが形成された基板の左右対称の位置に設置することによって、左右逆方向に設置された２個のシフトレジスタに単一方向からクロック信号を入力することが可能である。
【００２３】
このような構成は、請求項２のように前記クロック信号をツリー構造を成す配線によって前記読み出し用シフトレジスタの各チャンネルに入力することによって実現することが可能である。
【００２４】
請求項３に記載の発明は、請求項１記載の発明において、
前記第１、第２のシフトレジスタは、
前記クロック信号が前記クロック信号入力端子に入力されるフリップフロップと、
このフリップフロップの出力と前記クロック信号とに基づいてフォトダイオードの出力信号の読み出しを制御するアンドゲートと、
順方向の読み出し時には、フリップフロップの入力端子を前段のフリップフロップの出力端子に接続し、逆方向の読み出し時には、フリップフロップの入力端子を次段のフリップフロップの出力端子に接続する切替スイッチと
を設けたことを特徴とするものである。
【００２７】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係るフォトダイオードアレイモジュールの一実施例を示す構成図である。尚、同図において従来例と同一の構成要素は同一の符号を付し、その説明を省略する。
【００２８】
図１において、フォトダイオードアレイモジュール２００に備えられたフォトダイオードアレイ１００は、奇数番号のフォトダイオードの出力を読み出すシフトレジスタＳＬ２と偶数番号のフォトダイオードの出力を読み出すシフトレジスタＳＬ３に接続されている。
【００２９】
図２はシフトレジスタＳＬ２の構成図である。同図においてマルチプレクサＭ１〜Ｍ２５６にはツリー構造を成す配線（以下、クロック配線部という。）２０２によってクロック信号ＣＫＳが入力されている。このツリー構造を成す配線の各分岐点にはバッファＢＦが備えられている。また、クロック信号パッドＣＫＰとスタート信号パッドＳＴＰと出力信号パッドＯＴＰは基板２０１の両端に左右対称の位置に備えられている。
【００３０】
クロック信号ＣＫＳを上記のようなツリー構造を成すクロック配線部２０２によってマルチプレクサＭ１〜Ｍ２５６に接続することによって、クロック信号パッドＣＫＰから各マルチプレクサＭ１〜Ｍ２５６までの配線距離を統一することが可能となる。
【００３１】
これによって、クロック信号パッドＣＫＰから各マルチプレクサＭ１〜Ｍ２５６までの基板上の配線に存在する浮遊抵抗や浮遊容量の値が一定となるため、図３に示すように各マルチプレクサＭ１〜Ｍ２５６に備えられたフリップフロップＸ１〜Ｘ２５６に入力されるクロック信号ＣＫＳの遅れＤ１〜Ｄ２５６が一定となる。
【００３２】
従って、各フォトダイオードの出力信号の読み出しタイミングが均一となるためこの出力信号をスペクトラムアナライザによってパワースペクトラムに変換したときにジッタが発生しない。
【００３３】
また、シフトレジスタＳＬ２は、上述にように各フォトダイオードの出力信号の読み出しタイミングが均一であるため、これと同一構成のシフトレジスタＳＬ３を用いてフォトダイオードアレイ１００の出力信号を上下方向から読み出すことが可能となる。これによって出力信号の読み出しを高速化することができる。
【００３４】
このような構成のフォトダイオードアレイモジュールを実現するためには、シフトレジスタＳＬ２またはＳＬ３のいずれかのシフトレジスタの読み出し方向を反転させる必要があるが、これは図４のような構成で実現することができる。
【００３５】
図４において、スタート信号パッドＳＴＰは切換スイッチＳＷＤ１の可動接点ｂに接続され、この切換スイッチＳＷＤ１の固定接点ｃはフリップフロップＸ１の入力端子Ｄに接続されている。
【００３６】
また、切換スイッチＳＷＤ１の可動接点ａは、次段のフリップフロップＸ２の出力端子Ｑに接続されている。
【００３７】
フリップフロップＸ２の入力端子Ｄに固定接点ｃを接続された切換スイッチＳＷＤ２の可動接点ｂは前段のリップフロップＸ２の出力端子Ｑに接続され、可動接点ａは、次段のフリップフロップＸ３の出力端子Ｑに接続されている。
【００３８】
以下、同様の接続形態で切換スイッチＳＷＤ３〜ＳＷＤ２５６がフリップフロップＸ３〜Ｘ２５６に接続されている。また最終段のフリップフロップＸ２５６に接続された切換スイッチＳＷＤ２５６の可動接点ａはスタート信号パッドＳＴＰに接続されている。
【００３９】
また、切換スイッチＳＷＤ１〜ＳＷＤ２５６の制御端子は、切換信号入力パッドＳＬＰに接続されている。この切換信号入力パッドＳＬＰには外部回路から入力される切換信号ＳＬが入力され、この切換信号ＳＬがハイの時、スイッチＳＷＤ１〜ＳＷＤ２５６の固定接点ｃが可動接点ｂに接続され、ローの時、スイッチＳＷＤ１〜ＳＷＤ２５６の固定接点ｃが可動接点ａに接続される。
【００４０】
このような構成のシフトレジスタＳＦ２、ＳＦ３では、切換信号ＳＬをハイにすることによって、フリップフロップＸ１〜Ｘ２５６の接続形態が図１１と同様になり、切換信号ＳＬをローにすることによって、フリップフロップＸ１〜Ｘ２５６の接続形態がすべて逆方向に接続される。
【００４１】
従って、図３のような構成のフォトダイオードアレイモジュールでは、切換信号ＳＬによって、フォトダイオードアレイモジュールの読み出し方向を制御することが可能である。
【００４２】
また更に、クロック信号パッドＣＫＰとスタート信号パッドＳＴＰと出力信号パッドＯＴＰと切換信号入力パッドＳＬＰを基板の両端に左右対称の位置に備えることによって、図１のように２個のシフトレジスタを逆向きに配置した場合に、左右端のいずれの側からでも１方向からクロック信号ＣＫＳとスタート信号ＳＴＳを入力することが可能であり、左右端のいずれの側からでも１方向から出力信号ＯＴＳを取り出すことが可能となる。
【００４３】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００４４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１に記載の発明では、各マルチプレクサに備えられたフリップフロップに入力されるクロック信号の遅れを一定とすることが可能となるため、各フォトダイオードの出力信号の読み出しタイミングが均一となり、出力信号をパワースペクトラムに変換したときのジッタの発生を抑えることが可能となる。
また、前記シフトレジスタを奇数チャンネルのフォトダイオードの出力信号と偶数チャンネルのフォトダイオードの出力信号を読み出す２個のシフトレジスタによって構成することによって、フォトダイオードの出力信号を高速読み出しすることが可能となる。
また、このような構成は、順方向と逆方向に読み出しが可能であるシフトレジスタを２個用いて、例えばフォトダイオードアレイの下側に順方向に出力信号を読み出すシフトレジスタを配置し、これによって奇数番号のフォトダイオードの出力信号を読み出し、フォトダイオードアレイの上側に逆方向に出力信号を読み出すシフトレジスタを配置し、これによって偶数番号のフォトダイオードの出力信号を読み出すことによって実現することが可能である。
また、このような用途に用いられるシフトレジスタは、前記クロック信号を入力する信
号入力パッドをフォトダイオードアレイモジュールが形成された基板の左右対称の位置に設置することによって、左右逆方向に設置された２個のシフトレジスタに単一方向からクロック信号を入力することが可能である。
【００４５】
このような構成は、請求項２のように前記クロック信号をツリー構造を成す配線によって前記読み出し用シフトレジスタの各チャンネルに入力することによって簡単に実現することが可能である
【図面の簡単な説明】
【図１】本発明に係るフォトダイオードアレイモジュールの一実施例を示す構成図である。
【図２】本発明に係るシフトレジスタの構成図である。
【図３】本発明に係るフォトダイオードアレイモジュールの波形図である。
【図４】スペクトラムアナライザの構成図である。
【図５】従来のフォトダイオードアレイモジュールの一例を示す構成図である。
【図６】従来のフォトダイオードアレイモジュールの一例を示す構成図である。
【図７】従来のフォトダイオードアレイモジュールの波形図である。
【図８】従来のフォトダイオードアレイモジュールの波形図である。
【符号の説明】
１００ フォトダイオードアレイ
ＳＦ１、ＳＦ２、ＳＦ３ シフトレジスタ
１０、２００ フォトダイオードアレイモジュール
ＣＫＰ クロック信号パッド
ＳＴＰ スタート信号パッド
ＯＴＰ 出力信号パッド
ＳＬＰ 切換信号パッド
ＳＷ１〜ＳＷ２５６、ＳＷＤ１〜ＳＷＤ２５６ 切換スイッチ
Ｘ１〜Ｘ２５６ フリップフロップ
Ａ１〜Ａ２５６ アンドゲート
Ｍ１〜Ｍ２５６ マルチプレクサ
【発明の属する技術分野】
本発明は、複数チャンネルを備えたフォトダイオードアレイモジュールに関し、特に各フォトダイオードの信号読み出しを行うシフトレジスタのクロック信号配線の距離をすべてのチャンネルにおいて等しくすることによって、各チャンネル毎に発生する信号の読み出し遅延量を一定にすることが可能なフォトダイオードアレイモジュールに関するものである。
【０００２】
【従来の技術】
フォトダイオードアレイモジュールは、例えば入射される光源のパワースペクトラムを測定するスペクトラムアナライザのセンサーとして用いられている。
【０００３】
図１１は、従来のフォトダイオードアレイモジュールを用いたスペクトラムアナライザの構成図である。同図において、スペクトラムアナライザ１０は、光ファイバー１から入射される入射光２を、レンズ３を介して回折格子４で回折させ、波長毎に分離されたこの回折光５をフォトダイオードアレイ６の個々のフォトダイオードＦ１〜Ｆ２５６で受光し、このフォトダイオードＦ１〜Ｆ２５６から出力される各波長毎の光パワーに対応する電気的出力信号ＯＴＳ（以下、単に出力信号ＯＴＳという。）をシフトレジスタ７によって読み出し、ここで読み出された出力信号ＯＴＳをフォトダイオードＦ１〜Ｆ２５６の配列順にグラフ化することによって入射光２のパワースペクトラム８を得ることができる。
【０００４】
図１２は、従来のフォトダイオードアレイモジュールの構成図である。同図では２５６個のフォトダイオードＦ１〜Ｆ２５６から成るフォトダイオードアレイを用いたフォトダイオードアレイもジュールについて説明する。
【０００５】
図１２において、フォトダイオード１００を構成する第１のフォトダイオードＦ１の出力端子は、切換スイッチＳＷ１の固定接点ｃに接続され、この切換スイッチＳＷ１の可動接点ａは出力信号パッドＯＴＰに接続され、可動接点ｂは共通電位に接続されている。
【０００６】
また、フリップフロップＸ１の入力端子Ｄはスタート信号パッドＳＴＰに接続され、クロック信号入力端子ＣＫはクロック信号パッドＣＫＰに接続されている。
【０００７】
フリップフロップＸ１の出力端子Ｑと、クロック信号パッドＣＫＰはそれぞれアンドゲートＡ１に入力され、このアンドゲートＡ１の出力は切換スイッチＳＷ１の制御端子に入力されている。
【０００８】
このような構成の切換スイッチＳＷ１とフリップフロップＸ１とアンドゲートＡ１はフォトダイオードＦ１の出力信号を読み出すマルチプレクサＭ１を構成している。
【０００９】
基板１０上には、フォトダイオードアレイ１００と、上記と同一構成のマルチプレクサＭ１〜Ｍ２５６が備えられ、前段のフリップフロップの出力端子Ｑを次段のフリップフロップの入力端子Ｄに順次接続すると共に、各切換スイッチＳＷ１の可動接点ａを出力信号パッドＯＴＰに接続し、各フリップフロップのクロック信号入力端子ＣＫをクロック信号パッドＣＫＰに接続することによって、２５６チャンネルのフォトダイオードアレイモジュールが形成されている。（以下、マルチプレクサＭ１〜Ｍ２５６を総称してシフトレジスタ２０という。）
【００１０】
尚、クロック信号パッドＣＫＰは、フォトダイオードアレイモジュールが形成された基板１０（以下、フォトダイオードアレイモジュール１０という。）に外部回路から出力されるクロック信号ＣＫＳを入力するための入力パッドであり、スタート信号パッドＳＴＰは、外部回路から出力される読み出し開始パルス信号を入力するための入力パッドであり、出力信号パッドＯＴＰはフォトダイオードアレイモジュール１０の出力信号を外部回路に出力するための信号出力パッドである。
【００１１】
このような構成のフォトダイオードアレイモジュール１０では、スタート信号パッドＳＴＰに読み出し開始パルス信号を入力することによって、このパルス信号が順次次段のフリップフロップに伝達され、切換スイッチ１から切換スイッチ２５６の方向に固定接点ｃが可動接点ａに一定の時間、切換えられるため、フォトダイオードＦ１からフォトダイオードＦ２５６の出力信号が順次出力信号パッドＯＴＰから出力される。
【００１２】
図１３フォトダイオードアレイモジュール１０の波形図を示す。同図は、読み出し開始パルス信号ＳＴＳと、クロック信号ＣＫＳと、フリップフロップＸ１、Ｘ２、Ｘ２５６の出力信号Ｑ１、Ｑ２、Ｑ２５６と、アンドゲートＡ１、Ａ２，Ａ２５６の出力信号Ｅ１，Ｅ２，Ｅ２５６と、出力信号パッドＯＴＰから出力される出力信号ＯＴＳの波形図である。
【００１３】
同図において、読み出し開始パルス信号ＳＴＳが入力されると、フリップフロップＸ１、Ｘ２、Ｘ２５６は、クロック信号ＣＫＳのタイミングに従って、出力信号Ｑ１、Ｑ２、Ｑ２５６を発生する。この出力信号Ｑ１、Ｑ２、Ｑ２５６とクロック信号ＣＫＳの論理積信号がアンドゲートＡ１、Ａ２，Ａ２５６から切換スイッチＳＷ１〜ＳＷ２５６の制御端子に出力されるため、出力信号ＯＴＳの期間Ｔ１では、フォトダイオードＦ１の出力信号が出力信号パッドＯＴＰから出力され、期間Ｔ２では、フォトダイオードＦ２の出力信号が出力信号パッドＯＴＰから出力され、期間Ｔ２５６では、フォトダイオードＦ２５６の出力信号が出力信号パッドＯＴＰから出力される。
【００１４】
従来のフォトダイオードアレイモジュール１０では、このような動作によって各チャンネルの出力信号ＯＴＳを読み出すことが可能である。ここで読み出された出力信号は例えばスペクトラムアナライザによってフォトダイオードＦ１〜Ｆ２５６の配列順にグラフ化することによって入射光のパワースペクトラムに変換することができる。
【００１５】
【発明が解決しようとする課題】
フォトダイオードアレイモジュールは、光信号を扱う素子であるため出力信号の高速読み出しが不可欠である。これを実現するためにはクロック信号を高速化する必要があるが、クロック信号を高速化すると以下の問題点がある。
【００１６】
フォトダイオードアレイモジュールは、多数のフォトダイオード及びマルチプレクサを直列に配列して構成されている。従って、クロック信号パッドＣＫＰから各フリップフロップまでの配線距離が後段のフリップフロップになるに従って長くなる。
【００１７】
このように、クロック信号パッドＣＫＰから配線距離の異なる多数のフリップフロップに高速クロック信号を入力すると、基板上の配線に存在する浮遊抵抗や浮遊容量の影響によって、実際には図１４に示すようにクロック信号パッドＣＫＰからクロック信号入力端子ＣＫまでの配線距離が長くなるに従ってフリップフロップに入力されるクロック信号ＣＫＳに遅れＤ１〜Ｄ２５６が発生する。
【００１８】
従って、マルチプレクサの配列順番が後段になるに従ってアンドゲートの出力信号の遅れＡＤ１からＡＤ２５６が大きくなるため、各フォトダイオードの出力信号の読み出しにばらつきが発生する。この読み出しのばらつきは、出力信号をスペクトラムアナライザによって入射光のパワースペクトラムに変換したときにジッタとして現れてしまう。
【００１９】
つまり、従来のフォトダイオードアレイモジュールは、クロック信号パッドＣＫＰからクロック信号入力端子ＣＫまでの配線距離の違いにより各フォトダイオードの出力信号の読み出しにばらつきが発生するという問題点があった。
【００２０】
本発明は、上記課題を解決するもので、フォトダイオードアレイを構成する各フォトダイオードの出力信号の読み出しタイミングを均一にすることが可能なフォトダイオードアレイモジュールを提供することを目的とする。
【００２１】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、
複数のフォトダイオードから成るフォトダイオードアレイと、この複数のフォトダイオードから出力される各電気的出力信号をクロック信号のタイミングに従って順次読み出す読み出し用シフトレジスタから成る複数のチャンネルを備えたフォトダイオードアレイモジュールにおいて、
前記読み出し用シフトレジスタは、すべてのチャンネルに入力される前記クロック信号を入力する信号入力パッドから前記読み出し用シフトレジスタの各チャンネルのクロック信号入力端子までの配線距離がすべて等しくなるように構成され、奇数チャンネルのフォトダイオードの出力信号を読み出す第１のシフトレジスタと偶数チャンネルのフォトダイオードの出力信号を読み出す第２のシフトレジスタによって構成され、
前記第１、第２のシフトレジスタは、順方向と逆方向に読み出しが可能で同一構成であり、片方の読み出し方向を反転させて、前記フォトダイオードアレイの上側と下側に逆向きに配置され、
前記第１、第２のシフトレジスタの前記クロック信号を入力するそれぞれの前記信号入力パッドは、フォトダイオードアレイモジュールが形成された基板の左右対称の位置にそれぞれ設置されたことを特徴とするものである。
【００２２】
このような構成によれば、クロック信号パッドから各チャンネルのマルチプレクサまでの基板上の配線に存在する浮遊抵抗や浮遊容量の値が一定となるため、各マルチプレクサに備えられたフリップフロップに入力されるクロック信号の遅れを一定とすることが可能
となる。
また、前記シフトレジスタを奇数チャンネルのフォトダイオードの出力信号と偶数チャンネルのフォトダイオードの出力信号を読み出す２個のシフトレジスタによって構成することによって、フォトダイオードの出力信号の高速読み出しが可能である。
これは、順方向と逆方向に読み出しが可能であるシフトレジスタを２個用いて、例えばフォトダイオードアレイの下側に順方向に出力信号を読み出すシフトレジスタを配置し、これによって奇数番号のフォトダイオードの出力信号を読み出し、フォトダイオードアレイの上側に逆方向に出力信号を読み出すシフトレジスタを配置し、これによって偶数番号のフォトダイオードの出力信号を読み出すことによって実現することが可能である。
このような用途に用いられるシフトレジスタは、前記クロック信号を入力する信号入力パッドをフォトダイオードアレイモジュールが形成された基板の左右対称の位置に設置することによって、左右逆方向に設置された２個のシフトレジスタに単一方向からクロック信号を入力することが可能である。
【００２３】
このような構成は、請求項２のように前記クロック信号をツリー構造を成す配線によって前記読み出し用シフトレジスタの各チャンネルに入力することによって実現することが可能である。
【００２４】
請求項３に記載の発明は、請求項１記載の発明において、
前記第１、第２のシフトレジスタは、
前記クロック信号が前記クロック信号入力端子に入力されるフリップフロップと、
このフリップフロップの出力と前記クロック信号とに基づいてフォトダイオードの出力信号の読み出しを制御するアンドゲートと、
順方向の読み出し時には、フリップフロップの入力端子を前段のフリップフロップの出力端子に接続し、逆方向の読み出し時には、フリップフロップの入力端子を次段のフリップフロップの出力端子に接続する切替スイッチと
を設けたことを特徴とするものである。
【００２７】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係るフォトダイオードアレイモジュールの一実施例を示す構成図である。尚、同図において従来例と同一の構成要素は同一の符号を付し、その説明を省略する。
【００２８】
図１において、フォトダイオードアレイモジュール２００に備えられたフォトダイオードアレイ１００は、奇数番号のフォトダイオードの出力を読み出すシフトレジスタＳＬ２と偶数番号のフォトダイオードの出力を読み出すシフトレジスタＳＬ３に接続されている。
【００２９】
図２はシフトレジスタＳＬ２の構成図である。同図においてマルチプレクサＭ１〜Ｍ２５６にはツリー構造を成す配線（以下、クロック配線部という。）２０２によってクロック信号ＣＫＳが入力されている。このツリー構造を成す配線の各分岐点にはバッファＢＦが備えられている。また、クロック信号パッドＣＫＰとスタート信号パッドＳＴＰと出力信号パッドＯＴＰは基板２０１の両端に左右対称の位置に備えられている。
【００３０】
クロック信号ＣＫＳを上記のようなツリー構造を成すクロック配線部２０２によってマルチプレクサＭ１〜Ｍ２５６に接続することによって、クロック信号パッドＣＫＰから各マルチプレクサＭ１〜Ｍ２５６までの配線距離を統一することが可能となる。
【００３１】
これによって、クロック信号パッドＣＫＰから各マルチプレクサＭ１〜Ｍ２５６までの基板上の配線に存在する浮遊抵抗や浮遊容量の値が一定となるため、図３に示すように各マルチプレクサＭ１〜Ｍ２５６に備えられたフリップフロップＸ１〜Ｘ２５６に入力されるクロック信号ＣＫＳの遅れＤ１〜Ｄ２５６が一定となる。
【００３２】
従って、各フォトダイオードの出力信号の読み出しタイミングが均一となるためこの出力信号をスペクトラムアナライザによってパワースペクトラムに変換したときにジッタが発生しない。
【００３３】
また、シフトレジスタＳＬ２は、上述にように各フォトダイオードの出力信号の読み出しタイミングが均一であるため、これと同一構成のシフトレジスタＳＬ３を用いてフォトダイオードアレイ１００の出力信号を上下方向から読み出すことが可能となる。これによって出力信号の読み出しを高速化することができる。
【００３４】
このような構成のフォトダイオードアレイモジュールを実現するためには、シフトレジスタＳＬ２またはＳＬ３のいずれかのシフトレジスタの読み出し方向を反転させる必要があるが、これは図４のような構成で実現することができる。
【００３５】
図４において、スタート信号パッドＳＴＰは切換スイッチＳＷＤ１の可動接点ｂに接続され、この切換スイッチＳＷＤ１の固定接点ｃはフリップフロップＸ１の入力端子Ｄに接続されている。
【００３６】
また、切換スイッチＳＷＤ１の可動接点ａは、次段のフリップフロップＸ２の出力端子Ｑに接続されている。
【００３７】
フリップフロップＸ２の入力端子Ｄに固定接点ｃを接続された切換スイッチＳＷＤ２の可動接点ｂは前段のリップフロップＸ２の出力端子Ｑに接続され、可動接点ａは、次段のフリップフロップＸ３の出力端子Ｑに接続されている。
【００３８】
以下、同様の接続形態で切換スイッチＳＷＤ３〜ＳＷＤ２５６がフリップフロップＸ３〜Ｘ２５６に接続されている。また最終段のフリップフロップＸ２５６に接続された切換スイッチＳＷＤ２５６の可動接点ａはスタート信号パッドＳＴＰに接続されている。
【００３９】
また、切換スイッチＳＷＤ１〜ＳＷＤ２５６の制御端子は、切換信号入力パッドＳＬＰに接続されている。この切換信号入力パッドＳＬＰには外部回路から入力される切換信号ＳＬが入力され、この切換信号ＳＬがハイの時、スイッチＳＷＤ１〜ＳＷＤ２５６の固定接点ｃが可動接点ｂに接続され、ローの時、スイッチＳＷＤ１〜ＳＷＤ２５６の固定接点ｃが可動接点ａに接続される。
【００４０】
このような構成のシフトレジスタＳＦ２、ＳＦ３では、切換信号ＳＬをハイにすることによって、フリップフロップＸ１〜Ｘ２５６の接続形態が図１１と同様になり、切換信号ＳＬをローにすることによって、フリップフロップＸ１〜Ｘ２５６の接続形態がすべて逆方向に接続される。
【００４１】
従って、図３のような構成のフォトダイオードアレイモジュールでは、切換信号ＳＬによって、フォトダイオードアレイモジュールの読み出し方向を制御することが可能である。
【００４２】
また更に、クロック信号パッドＣＫＰとスタート信号パッドＳＴＰと出力信号パッドＯＴＰと切換信号入力パッドＳＬＰを基板の両端に左右対称の位置に備えることによって、図１のように２個のシフトレジスタを逆向きに配置した場合に、左右端のいずれの側からでも１方向からクロック信号ＣＫＳとスタート信号ＳＴＳを入力することが可能であり、左右端のいずれの側からでも１方向から出力信号ＯＴＳを取り出すことが可能となる。
【００４３】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【００４４】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１に記載の発明では、各マルチプレクサに備えられたフリップフロップに入力されるクロック信号の遅れを一定とすることが可能となるため、各フォトダイオードの出力信号の読み出しタイミングが均一となり、出力信号をパワースペクトラムに変換したときのジッタの発生を抑えることが可能となる。
また、前記シフトレジスタを奇数チャンネルのフォトダイオードの出力信号と偶数チャンネルのフォトダイオードの出力信号を読み出す２個のシフトレジスタによって構成することによって、フォトダイオードの出力信号を高速読み出しすることが可能となる。
また、このような構成は、順方向と逆方向に読み出しが可能であるシフトレジスタを２個用いて、例えばフォトダイオードアレイの下側に順方向に出力信号を読み出すシフトレジスタを配置し、これによって奇数番号のフォトダイオードの出力信号を読み出し、フォトダイオードアレイの上側に逆方向に出力信号を読み出すシフトレジスタを配置し、これによって偶数番号のフォトダイオードの出力信号を読み出すことによって実現することが可能である。
また、このような用途に用いられるシフトレジスタは、前記クロック信号を入力する信
号入力パッドをフォトダイオードアレイモジュールが形成された基板の左右対称の位置に設置することによって、左右逆方向に設置された２個のシフトレジスタに単一方向からクロック信号を入力することが可能である。
【００４５】
このような構成は、請求項２のように前記クロック信号をツリー構造を成す配線によって前記読み出し用シフトレジスタの各チャンネルに入力することによって簡単に実現することが可能である
【図面の簡単な説明】
【図１】本発明に係るフォトダイオードアレイモジュールの一実施例を示す構成図である。
【図２】本発明に係るシフトレジスタの構成図である。
【図３】本発明に係るフォトダイオードアレイモジュールの波形図である。
【図４】スペクトラムアナライザの構成図である。
【図５】従来のフォトダイオードアレイモジュールの一例を示す構成図である。
【図６】従来のフォトダイオードアレイモジュールの一例を示す構成図である。
【図７】従来のフォトダイオードアレイモジュールの波形図である。
【図８】従来のフォトダイオードアレイモジュールの波形図である。
【符号の説明】
１００ フォトダイオードアレイ
ＳＦ１、ＳＦ２、ＳＦ３ シフトレジスタ
１０、２００ フォトダイオードアレイモジュール
ＣＫＰ クロック信号パッド
ＳＴＰ スタート信号パッド
ＯＴＰ 出力信号パッド
ＳＬＰ 切換信号パッド
ＳＷ１〜ＳＷ２５６、ＳＷＤ１〜ＳＷＤ２５６ 切換スイッチ
Ｘ１〜Ｘ２５６ フリップフロップ
Ａ１〜Ａ２５６ アンドゲート
Ｍ１〜Ｍ２５６ マルチプレクサ
Claims (3)
- 複数のフォトダイオードから成るフォトダイオードアレイと、この複数のフォトダイオードから出力される各電気的出力信号をクロック信号のタイミングに従って順次読み出す読み出し用シフトレジスタから成る複数のチャンネルを備えたフォトダイオードアレイモジュールにおいて、
前記読み出し用シフトレジスタは、すべてのチャンネルに入力される前記クロック信号を入力する信号入力パッドから前記読み出し用シフトレジスタの各チャンネルのクロック信号入力端子までの配線距離がすべて等しくなるように構成され、奇数チャンネルのフォトダイオードの出力信号を読み出す第１のシフトレジスタと偶数チャンネルのフォトダイオードの出力信号を読み出す第２のシフトレジスタによって構成され、
前記第１、第２のシフトレジスタは、順方向と逆方向に読み出しが可能で同一構成であり、片方の読み出し方向を反転させて、前記フォトダイオードアレイの上側と下側に逆向きに配置され、
前記第１、第２のシフトレジスタの前記クロック信号を入力するそれぞれの前記信号入力パッドは、フォトダイオードアレイモジュールが形成された基板の左右対称の位置にそれぞれ設置されたことを特徴とするフォトダイオードアレイモジュール。 - 前記クロック信号は、ツリー構造を成す配線によって前記読み出し用シフトレジスタの各チャンネルに入力されるように構成されたことを特徴とする請求項１に記載のフォトダイオードアレイモジュール。
- 前記第１、第２のシフトレジスタは、
前記クロック信号が前記クロック信号入力端子に入力されるフリップフロップと、
このフリップフロップの出力と前記クロック信号とに基づいてフォトダイオードの出力信号の読み出しを制御するアンドゲートと、
順方向の読み出し時には、フリップフロップの入力端子を前段のフリップフロップの出力端子に接続し、逆方向の読み出し時には、フリップフロップの入力端子を次段のフリップフロップの出力端子に接続する切替スイッチと
を設けたことを特徴とする請求項１記載のフォトダイオードアレイモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053352A JP3770034B2 (ja) | 2000-02-29 | 2000-02-29 | フォトダイオードアレイモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053352A JP3770034B2 (ja) | 2000-02-29 | 2000-02-29 | フォトダイオードアレイモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244446A JP2001244446A (ja) | 2001-09-07 |
| JP3770034B2 true JP3770034B2 (ja) | 2006-04-26 |
Family
ID=18574751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000053352A Expired - Fee Related JP3770034B2 (ja) | 2000-02-29 | 2000-02-29 | フォトダイオードアレイモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770034B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524652B2 (ja) * | 2005-07-06 | 2010-08-18 | ソニー株式会社 | Ａｄ変換装置並びに半導体装置 |
| WO2009001237A1 (en) | 2007-06-25 | 2008-12-31 | Koninklijke Philips Electronics N.V. | Photodiode self-test |
| EP2176686B1 (en) | 2007-08-08 | 2014-05-21 | Koninklijke Philips N.V. | Silicon photomultiplier trigger network |
-
2000
- 2000-02-29 JP JP2000053352A patent/JP3770034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244446A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0323075A2 (en) | An optical switch | |
| US20020044718A1 (en) | Optical switch expanding method, optical switch, and optical crossconnecting apparatus | |
| JP2530069B2 (ja) | 光論理装置 | |
| JP3770034B2 (ja) | フォトダイオードアレイモジュール | |
| CN103336334B (zh) | 一种基于阵列波导光栅的光交换系统 | |
| JPH04145380A (ja) | スキャンパス回路 | |
| JP3010448B2 (ja) | デイジタル通信装置 | |
| US5349653A (en) | Apparatus for converting parallel bits of an electrical data signal into serial bits of an optical data signal utilizing an optical time delay | |
| KR100480276B1 (ko) | 양방향 광회선 분배 장치 | |
| CN101388953A (zh) | 光电转换器、图像传感器和信号读出电路 | |
| DE3881220D1 (de) | Kommunikationsvermittlungselement. | |
| EP0350027A3 (en) | Sample-hold circuit | |
| JPH0349238B2 (ja) | ||
| SU879815A1 (ru) | Устройство временной коммутации | |
| JPH0652952B2 (ja) | 光時分割多重通話路構成方式 | |
| JP2003318863A (ja) | 可変遅延型光バッファ回路 | |
| JP2528686B2 (ja) | 光パルス分離回路および光パルス多重回路 | |
| SU1152038A1 (ru) | Счетно-сдвиговое устройство | |
| JP6631921B2 (ja) | 光演算器 | |
| JPH0530559A (ja) | 周波数分割・時分割型光通話路 | |
| JPS62120797A (ja) | 光時分割多重化装置および光時分割多重分離化装置 | |
| SU320063A1 (ru) | БИБЛИОТЕЧКАА. Е. Бобров | |
| SU1152037A1 (ru) | Реверсивный регистр сдвига | |
| JPH0424602A (ja) | 波長選択光遅延素子及び時分割光交換機 | |
| JPS62219728A (ja) | 光信号チヤンネル選択方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |