JP3773355B2 - 半導体装置の製造装置 - Google Patents
半導体装置の製造装置 Download PDFInfo
- Publication number
- JP3773355B2 JP3773355B2 JP12484498A JP12484498A JP3773355B2 JP 3773355 B2 JP3773355 B2 JP 3773355B2 JP 12484498 A JP12484498 A JP 12484498A JP 12484498 A JP12484498 A JP 12484498A JP 3773355 B2 JP3773355 B2 JP 3773355B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chamber
- semiconductor device
- reaction chamber
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造装置及びその製造方法に係り、特に大気とは絶縁された雰囲気下でクラスタリングされた製造装置を用いた製造工程中における半導体層の表面及びその上に形成された絶縁膜の特性の管理に関する。
【0002】
【従来の技術】
近年、半導体装置の製造工程中の一連の工程を大気に暴露することなく実現し、大気暴露に起因する自然酸化膜の形成や汚染物質の付着を防止しようとするクラスタリングの概念が報告されている(文献1:Schuegrafら,IEEE/International Reliability and Physics Symposium 97,p.7)。このクラスタリングされたプロセスを用いると、高品質の半導体装置が得られることが検証されている。
【0003】
一方、従来の半導体装置の製造工程の管理は、各工程の終了後に工程で使用した装置外にウエハを取り出して行なわれている。例えば、酸化膜の形成工程においては、酸化を行うためのチャンバの外部に設置されたエリプソメータにより酸化膜の膜厚が測定される。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の光学的測定方法を上述のクラスタリングされた製造装置を用いて行なわれる製造工程の管理に適用すると、以下のような問題が生じる。
【0005】
すなわち、上述のようなクラスタリングされた製造装置を用いたプロセスでは、ウエハに対して多くの一連の処理を行なった後に、ウエハ上に形成されたMOSキャパシタやMOSトランジスタの特性を測定することになるが、その一連の処理の途中工程におけるウエハの状態を管理する方法がなかった。そのため、研究室レベルではともかく、MOSデバイスの量産工程においては、せっかくクラスタリングを用いた製造装置を用いても、高品質の半導体装置を形成できるという保証がないのが現状である。
【0006】
本発明は斯かる点に鑑みてなされたものであり、その目的は、クラスタリングされた製造装置を用いた一連の処理中において、ウエハの表面状態を光学的評価を通じて把握することにより、高品質の半導体装置を効率よく、かつ、何らかの異常により規格外のウエハができた場合にも良品として製造するための装置及び方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明では、以下のような半導体装置の製造装置に関する手段と半導体装置の製造方法に関する手段とを講じている。
【0008】
本発明の半導体装置の製造装置は、ウエハにアニール処理を行なうための第1の反応室と、ウエハに上記アニール処理とは異なる処理を行なうための第2の反応室とを少なくとも備え、上記第1の反応室及び第2の反応室を含む共通空間を大気とは遮断した雰囲気に維持することが可能に、かつ、上記第1の反応室と第2の反応室との間でウエハを搬送することが可能に構成されることによってクラスタリングされ、上記共通空間に連通する光学的測定室が上記第1の反応室及び第2の反応室とは異なる部位に配置された半導体装置の製造装置であって、上記光学的測定室には、ウエハを設置した状態で上記ウエハの表面状態を光学的に評価するためのエリプソメータが配設され、上記第1の反応室から上記光学的測定室まで、上記共通空間を通してウエハを搬送するように構成され、上記光学的測定室は、ウエハの方位を設定するオリエンター室又はウエハを冷却するための冷却室としても機能する。
【0009】
これにより、ウエハを大気にさらすことにより形成される自然酸化膜や吸着ガスなどの影響のない状態でウエハの表面状態を光学的に評価することができる。したがって、アモルファス層や酸化膜の膜厚などを高精度で測定することが可能となり、特に微細化された半導体装置の製造工程を適正に管理する機能を有する半導体装置の製造装置が得られる。
【0010】
また、上記半導体装置の製造装置において、上記第1の反応室及び第2の反応室とは異なる部位に配置され上記共通空間に連通する光学的測定室に、エリプソメータを配設することができる。
【0011】
これにより、ウエハに処理を施すための構造にとらわれることなく、光学的評価を行うのに適した光学的測定室を設けることが可能になる。
【0012】
さらには、上記半導体装置の製造装置において、上記光学的測定室を、ウエハの方位を設定するオリエンター室、又はウエハを冷却するための冷却室として兼用させることができる。
【0013】
これにより、製造装置内に設けられているオリエンター室や冷却室を利用して光学的評価を行うことができる。
【0014】
上記半導体装置の製造装置において、上記エリプソメータは、分光エリプソメータであってもよい。
【0015】
上記半導体装置の製造装置において、上記アニール処理とは異なる処理を、金属膜を形成する処理とすることができる。
【0016】
上記半導体装置の製造装置において、上記第2の反応室をウエハ上の吸着ガスなどを除去するための予備加熱を行なうデガスチャンバとすることができる。
【0017】
これにより、ウエハの表面上に水分やガスが吸着されていない状態で、ウエハの状態を光学的に評価することができるので、各種の処理前のウエハの表面付近の半導体層や膜の厚みなどをより正確に把握することができる。
【0018】
【発明の実施の形態】
本発明の実施形態について説明する前に、まず、本発明の各実施形態で用いられる半導体装置の製造装置について説明する。
【0019】
図1は、半導体装置の製造装置50の構成を模式的に示すブロック図である。同図において、51はバッファチャンバ、61はトランスファチャンバ、60a,60bはバッファチャンバ51とトランスファチャンバ61との間に設けられたゲートをそれぞれ示す。バッファチャンバ51の周囲には、ウエハをウエハカセットに収納し、あるいは取り出すためのロード・アンロード室52a,52bと、吸着ガスを追い出す等の目的でウエハの予備加熱を行なうためのデガスチャンバ53と、スルーチャンバ54と、ウエハのオリフラなどを基準としてウエハの方位を設定するためのオリエンターを配置したオリエンターチャンバ55と、ウエハを冷却するためのクーリングチャンバ56とが配置されている。また、トランスファチャンバ61の周囲には、ウエハ上の各種膜や基板そのものなどをエッチングするためのエッチングチャンバ62と、ウエハに熱処理を施すためのアニールチャンバ63と、ウエハ上にCVDによる膜を形成するための第1成膜チャンバと、ウエハ上にスパッタリングによる膜を形成するための第2成膜チャンバ65とが配設されている。すなわち、各チャンバ53,54,55,56,62,63,64,65が大気から遮断された減圧雰囲気下の共通空間内に配置されており、いわゆるクラスタリングされた製造装置となっている。
【0020】
ここで、本発明の特徴は、オリエンターチャンバ55(あるいは、バッファチャンバ51、トランスファチャンバ61、ロード・アンロード室52a,52b、デガスチャンバ53、スルーチャンバ54,もしくはクーリングチャンバ56)などの共通空間内の一部にエリプソメータなどの光学的評価装置が配設されている点である。
【0021】
すなわち、成膜,アニール,エッチング等の一連のプロセスが終了するまでウエハを製造装置外の大気にさらすことなく、その間のウエハの状態(基板内のイオン注入領域(アモルファス層)の厚みや、成膜した膜の厚みなどをエリプソメータにより測定することで、次の処理の判断や、当該工程における処理条件の調整などの管理を行なうことが可能となる。つまり、大気にさらすことによって形成される自然酸化膜や、吸着ガスなどのない、つまり表面における物理的,化学的状態の変化を受けない状態でウエハの状態を測定することができるように構成されている。
【0022】
次に、エリプソメータによる酸化膜の膜厚や、イオン注入層の厚みなどの測定原理について説明する。
【0023】
図2は、ウエハ11上のイオン注入領域15の状態を測定するための分光エリプソメータの構成を概略的に示す側面図である。Xe光源20から出力されるXe光を偏光子21により直線偏光に変えて、基板面に垂直な方向に対して角度θ0 でウエハ11に入射させ、楕円偏光として反射される光を検光子22を経た後分光器23に入射させて、分光しながら、ディテクター24により各波長における複素屈折率N=n−ikを測定するように構成されている。ただし、入射光の直線偏光の軸は、p方向(光軸に垂直な面と入射光及び反射光を含む面との交線の方向)と、s方向(光軸に垂直な面内でp方向に垂直な方向)に対して傾いている。
【0024】
次に、本実施形態で使用した分光エリプソメトリの測定原理について説明する。上記図2に示すウエハ11へのXe光の入射光とウエハ主面の法線とのなす角をθ0 とすると、各波長における試料の複素屈折率N=n−ikは、下記式(1),(2)で表される。
【0025】
【式1】
ここで、Ψはp成分とs成分との間の振幅反射率比を、Δは上記p成分とs成分との間の位相差をそれぞれ示す。すなわち、反射光のtan Ψ,cos Δを測定することにより、式(1),(2)から各波長における試料の物性を表す複素屈折率N(=n−ik)が求められる。
【0026】
そして、測定光のある波長におけるn,kがわかれば酸化膜等の透明膜の厚みdが求まることが知られており、現在では、酸化膜等の膜厚を測定するためのエリプソメータが市販されている。
【0027】
また、検出光を広い波長範囲に分光してエリプソメトリにより各波長領域でのn,kを求める分光エリプソメトリ法もある。その場合、本発明者等は、以下の実施形態で説明するように、分光エリプソメトリによって得られるcos Δのスペクトル形状を利用すれば、高濃度の不純物イオンを注入した領域の膜厚や、イオン注入条件等に関する有用な情報が得られることを見出している。
【0028】
次に、この製造装置を用いて行なわれる各種処理と、その処理に関する光学的測定とについて、個別に説明する。
【0029】
(第1の実施形態)
本実施形態では、不純物イオンの注入後のアニール工程の管理方法について説明する。この製造装置を用いて例えばイオン注入後のアニールを行なうときは、不純物のイオン注入が施された半導体領域(イオン注入領域=アモルファス層)を有するウエハが、この製造装置のロード・アンロード室52aでウエハカセットにセットされる。そして、ウエハがデガスチャンバ53で予備加熱された後、オリエンターチャンバ55においてイオン注入領域(アモルファス層)の厚み等に関する分光エリプソメトリ法による測定が行なわれる。その後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、アニールチャンバ63内にセットされた後、注入された不純物を活性化するためのアニール(RTAなど)が行なわれる。処理が終了すると、トランスファチャンバ61からゲート60bを経てクーリングチャンバ56に運ばれ、ウエハが十分冷却されてからオリエンターチャンバ55に搬入されて、再びウエハのイオン注入領域について分光エリプソメトリ法による測定が行なわれる。
【0030】
すなわち、本実施形態では、アニールを行なう前、及びアニールを行なった後のウエハに対し、オリエンターチャンバ55に取り付けられた分光エリプソメトリ評価装置を用いて、イオン注入領域の膜厚測定などを行なうようにしている。以下、分光エリプソメトリ法によって得られるイオン注入領域の特性に関する情報の例について説明する。
【0031】
図3は、イオン注入を行っていないシリコン基板からの反射光のtan Ψ及びcos Δのスペクトルを示す。一方、図4は高濃度不純物のイオン注入を行った後のシリコン基板からの反射光のtan Ψ及びcos Δのスペクトルを示す。図4のcosΔのスペクトル線を図3のcos Δのスペクトル線3Aと比較するとわかるように、シリコン単結晶に不純物をドープすると、cos Δのスペクトル形状は、未注入のときのスペクトル線3Aに比べ長波長領域(450nm〜850nm)で負の側に移動する傾向を示す。
【0032】
図5は、アモルファスシリコン層に対して注入エネルギーを変えたときのcos Δのスペクトル形状の変化を示す。ただし、不純物イオン(As+ )のドーズ量は4×1015cm-2である。図5からわかるように、アモルファスシリコン層へのイオン注入の場合、ある波長(たとえば630nm)におけるcos Δ,tan Ψを測定しても、注入エネルギーが増大しても、cos Δ,tan Ψの測定値が増大するとも減少するともいえないが、スペクトル形状とイオン注入エネルギーとの関係を予め調べておくことにより、ある注入量におけるイオン注入エネルギーとイオン注入領域の厚みとの関係がわかる。
【0033】
図6は、分光エリプソメトリ法によるcos Δ,tan Ψのスペクトル形状を利用して、各種注入エネルギー条件(20,30,40,50(keV))とイオン注入領域(アモルファス層)の厚みとの関係を示す特性図である。この図6のデータは、図5に示す注入エネルギー条件(20,30,40,50(keV))について、膜厚測定器でイオン注入領域の厚みを測定して、cos Δ,tan Ψのスペクトル形状と注入領域の厚みの測定結果との相関を調べておくことにより、イオン注入エネルギーと注入領域の厚みとの関係を求めたものである。つまり、イオン注入領域の厚みに対応したcos Δ,tan Ψのスペクトル形状の基準パターンを予め準備しておき、各サンプルについて測定した結果得られるcos Δ等のスペクトル形状をこの基準パターンと比較するのである。図6には、TEM,TRIM(計算)による注入エネルギーと注入領域の厚みとの関係も示されている。図3からわかるように、本実施形態に係る分光エリプソメトリ法によって求められる注入領域の厚みは、計算値よりもTEMによる実測結果に近く、非破壊で高精度の測定を行うことができる。つまり、インラインでの検査に適した評価方法であるといえる。
【0034】
図7は、イオン注入エネルギーを40(keV)と一定にしておき、注入量(ドーズ量)を2.0,2.5,3.0,3.5,4.0×1015cm-2の5段階で変化させたときの注入量と注入領域の厚みとの関係を示す図である。この図7のデータも、各イオン注入量に対応する分光エリプソメトリのcos Δ等のスペクトル形状と注入領域の厚みの実測値との対応関係を予め調べておくことにより、容易に得られる。
【0035】
ただし、図6及び図7に示すデータを得るに際し、シリコン基板は予めp型不純物がドープされたp型シリコン基板を用い、その抵抗率は10.0〜15.0(Ω・cm)、基板面の結晶方位は(100)である。また、注入イオン種としてはAs+ を用い、注入エネルギーを20〜80(keV)の間で変え、注入量を2〜4×1015cm-2の間で変えている。また、分光は、250〜800nmの範囲で行っている。
【0036】
また、図8は、分光エリプソメトリ法により測定して得られた不純物注入領域のウエハ面内均一性を示す図である。ただし、As+ を注入エネルギー40(keV),ドーズ量5×1015cm-2の条件で注入したときの測定結果を示す。同図に示す本実施形態に係る分光エリプソメトリ法では、注入領域の厚みが69nmであり面内均一性は0.153%である。また、同図のうち(−)で示す膜厚が薄くなっている部分がアモルファス化している領域である。このような分光エリプソメトリ法によるイオン注入領域の厚みの面内均一性測定によれば、非破壊でありながら注入領域の厚みのばらつきを把握できる。
【0037】
そして、イオン注入領域の厚みに関する情報が得られると、そのデータをデータ変換ソフトを利用して、アニール時間として出力する。アニール時間は、カットセンサーにて、自動で指定の時間がくると、次のステップに進むような方式を採用している。
【0038】
したがって、図6,図7のデータを利用して、アニール前におけるイオン注入領域の厚みを予め正確に把握しておくことにより、次工程であるアニール処理の条件を適正に決定することができる。また、注入領域の厚みが適正範囲にあるかどうかの合否の判定をも行なうことができる。
【0039】
特に、本実施形態の方法によると、このように大気と遮断された状態で光学的測定を行なうことにより、デガスチャンバ53でウエハ表面に吸着されている水分やガスを十分除去した状態で、イオン注入領域の厚みなどを極めて正確に把握できるので、アニール工程の条件をより適正に設定することができる。
【0040】
また、アニールに限らず、すべてのプロセスで変更ソフトと入力ソフトがあればある程度の条件出しをしておくことにより、処理中に自動的に条件が変わり、常に同じ製品を提供することが可能になる。
【0041】
なお、図1に示す製造装置50に、イオン注入装置をも付設した場合には、イオン注入後、大気にさらすことなくウエハのイオン注入領域の状態を検知できるので、より正確な光学的測定が可能となる。また、アニール前にエッチングチャンバ62で自然酸化膜を除去してからオリエンターチャンバ55で光学的測定を行なってもよい。
【0042】
次に、アニール後におけるイオン注入領域の状態についての光学的測定について説明する。
【0043】
図9〜図10はそれぞれ各図に示す条件でシリコン基板に不純物イオンを注入した領域に対する分光エリプソメトリ法によるtan Ψ,cos Δのスペクトル線をそれぞれ示す。
【0044】
図9と図10とを比較すると、図9のスペクトル線の方が図10のスペクトル線よりも減少領域Ra及び増大領域Rcの勾配がやや緩やかである。このことは、たとえば図9における波長300nmにおけるcos Δの値よりも図10における同じ波長におけるcos Δの値が小さいことからわかる。したがって、図10に示す条件の方がシリコン基板をアモルファス化させにくいことがわかる。ここで、図9に示す条件と図10に示す条件とを比較すると、図10に示す条件は電流密度が大きい点だけが両者の相違点である。すなわち、図10に示すような大電流によるイオン注入を行った場合、イオン注入によってアモルファス層が結晶状態に回復しようとするいわゆるビームアニール効果が生じていることがわかる。すなわち、アニール後におけるスペクトル形状からアニール効果がわかることになる。したがって、アニール後のスペクトル形状とアニール条件,イオン注入領域(ソース・ドレイン領域)の各種特性との関係を予め調べておくことにより、アニール条件を適正に調整したり、次工程の条件例えばシリサイド化のための処理条件を決定したり、次工程への進行の可否を判定するなど、製造工程の管理を行なうことができる。
【0045】
しかも、アニール工程と次の工程との間で光学的測定を行なっても、大気と遮断された共通空間からウエハを取り出すわけではないので、次工程に影響を与えることなく一連の処理を進めることができる。
【0046】
(第2の実施形態)
次に、図1に示す製造装置50内で行なわれるスパッタリング工程の管理方法に関する第2の実施形態について説明する。
【0047】
この製造装置を用いて、例えば上記第1の実施形態におけるアニール処理が行なわれたイオン注入領域の上に金属膜を形成するためのスパッタリングを行なうときは、ウエハがデガスチャンバ53で予備加熱された後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、第2成膜チャンバ65内にセットされた後、ウエハ上に金属膜を形成するためのスパッタリングが行なわれる。その後、処理が終了すると、クーリングチャンバ56を経てオリエンターチャンバ55で、紫外線領域の波長を用いたエリプソメータによる金属膜の厚みの測定が行なわれる。
【0048】
そして、金属膜の厚みに関する情報が得られると、そのデータをデータ変換ソフトを利用して、次工程の条件が設定される。すなわち、変更ソフトから次工程の処理条件へと入力されると、自動的にセンサーが切り換わり、次工程の条件が変更されるようにプログラミングされている。次工程が金属膜をパターニングするためのエッチングを行なう工程であれば、部分的に除去される領域での金属膜を全厚みに亘って除去するためのエッチング時間が設定される。さらに、次工程が金属膜とシリコンとを反応させるシリサイド処理であれば、シリサイド化のための熱処理時間や温度が設定される。
【0049】
また、金属膜の厚みが不足している場合には、第2成膜チャンバ65にウエハを戻して、追加デポを行なうよう指示する。さらに、金属膜が厚すぎる場合には、金属膜を所定の厚みにするためのエッチングを行なう時間が設定される。
【0050】
したがって、スパッタリング工程で形成された金属膜の厚みを予め正確に把握しておくことにより、次工程であるエッチング工程や熱処理工程の条件を適正に決定することができる。また、金属膜の厚みが適正範囲にあるかどうかの合否の判定をも行なうことができる。
【0051】
特に、本実施形態の方法によると、このように大気と遮断された状態で光学的測定を行なうことにより、形成された金属膜などの成膜の表面に大気中の水分やガスが吸着したり、自然酸化膜が形成されることがない状態で、成膜の厚みなどを正確に測定できる。しかも、スパッタリング工程と次の工程との間で光学的測定を行なっても、大気と遮断された共通空間からウエハを取り出すわけではないので、次工程に影響を与えることなく一連の処理を進めることができる。
【0052】
なお、本実施形態では、スパッタリングについて説明をしたが、CVDによる成膜処理についても同様に適用することができる。
【0053】
(第3の実施形態)
次に、図1に示す製造装置内で行なわれるエッチング工程の管理方法に関する第3の実施形態について説明する。
【0054】
この製造装置を用いて、例えば上記第2の実施形態におけるスパリング処理により形成された金属膜をパターニングするなどのためのエッチングを行なうときは、ウエハがデガスチャンバ53で予備加熱された後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、エッチングチャンバ62内にセットされた後、金属膜のエッチングが行なわれる。その後、エッチングが終了したと判断されると、クーリングチャンバ56を経てオリエンターチャンバ55で、紫外線領域の波長を用いたエリプソメータによる金属膜の残膜の厚みの測定などが行なわれる。すなわち、一定時間のエッチングを行なった後、データソフトを用いて残膜の厚みを測定し、金属膜を除去すべき領域において金属膜が完全に除去されているかなどを判定する。
【0055】
そして、除去すべき領域に金属膜の残膜がある場合には、再度エッチングチャンバ62にウエハを戻して追加エッチングを行なう。
【0056】
また、全面エッチングの場合には、金属膜などの膜厚が薄くなると、その段差からエッチング量を測定する。そして、残りのどれくらいの量をエッチングしたらよいかを、レシピによって時間に換算する。
【0057】
また、エッチングレート、測定した膜厚、目標とする残膜の厚みを入力すると、エッチング時間やプラズマのパワーが調整できるようになっている。
【0058】
(その他の実施形態)
上記各実施形態では、エリプソメータをオリエンターチャンバ55又はクーリングチャンバ56に取り付けるようにしたが、処理の種類によっては、その処理を行なうチャンバに直接取り付けることもできる。
【0059】
【発明の効果】
本発明の半導体装置の製造装置によれば、大気と遮断された共通空間内でウエハに各種処理を施すための一連の反応室をクラスタリングした状態で配設するとともに、共通空間内のいずれかの部位にウエハを設置した状態でウエハの表面状態を光学的に評価するための光学的測定手段を設けたので、自然酸化膜などの影響のない状態でウエハ上の酸化膜の有無や酸化膜の膜厚などを高精度で測定することが可能となり、微細化された半導体装置の製造工程を適正に管理する機能を有する半導体装置の製造装置が得られる。
【0060】
本発明の半導体装置の製造方法によれば、一連の処理を大気とは遮断された共通空間内でウエハに行なうようにするとともに、一連の処理のうち少なくとも最初の処理が終了した後におけるウエハの表面状態を光学的に評価するようにしたので、無駄な工程の実施の回避や、その後の不良の発生の防止を図ることができる。
【図面の簡単な説明】
【図1】 本発明の実施形態で用いたクラスタリングされた製造装置の構成をもしく的に示すブロック図である。
【図2】 発明の実施形態における評価に使用した光学的評価装置の構成を概略的に示す図である。
【図3】 発明の実施形態で行った実験によるデータであって、低濃度のイオン注入領域におけるcos Ψ及びcos Δのスペクトルをそれぞれ示す図である。
【図4】 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入領域におけるcos Ψ及びcos Δのスペクトルをそれぞれ示す図である。
【図5】 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入をその注入エネルギーを変えて行ったときのイオン注入領域におけるcos Δのスペクトルを示す図である。
【図6】 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入をその注入エネルギーを変えて行ったときのイオン注入領域におけるtan Ψのスペクトルを示す図である。
【図7】 第1の実施形態のデータであって、分光エリプソメトリによる測定で得られたイオン注入量とイオン注入領域の厚みとの関係を示す図である。
【図8】 第1の実施形態のデータであって、分光エリプソメトリによる測定で得られたイオン注入領域の厚みのウエハ内均一性を示す図である。
【図9】 第1の実施形態におけるデータであって、B社のイオン注入装置を用いて1×1014cm-2のイオン注入を電流密度615μAで行ったシリコン非晶質領域におけるcos Δ,tan Ψのスペクトルである。
【図10】 第1の実施形態におけるデータであって、B社のイオン注入装置を用いて1×1014cm-2のイオン注入を電流密度2000μAで行ったシリコン非晶質領域におけるcos Δ,tan Ψのスペクトルである。
【符号の説明】
11 ウエハ
20 Xe光源
21 偏光子
22 検光子
23 分光器
24 ディテクター
Claims (4)
- ウエハにアニール処理を行なうための第1の反応室と、ウエハに上記アニール処理とは異なる処理を行なうための第2の反応室とを少なくとも備え、上記第1の反応室及び第2の反応室を含む共通空間を大気とは遮断した雰囲気に維持することが可能に、かつ、上記第1の反応室と第2の反応室との間でウエハを搬送することが可能に構成されることによってクラスタリングされ、上記共通空間に連通する光学的測定室が上記第1の反応室及び第2の反応室とは異なる部位に配置された半導体装置の製造装置であって、
上記光学的測定室には、ウエハを設置した状態で上記ウエハの表面状態を光学的に評価するためのエリプソメータが配設され、
上記第1の反応室から上記光学的測定室まで、上記共通空間を通してウエハを搬送するように構成され、
上記光学的測定室は、ウエハの方位を設定するオリエンター室又はウエハを冷却するための冷却室としても機能することを特徴とする半導体装置の製造装置。 - 請求項1記載の半導体装置の製造装置において、
上記エリプソメータは、分光エリプソメータであることを特徴とする半導体装置の製造装置。 - 請求項1記載の半導体装置の製造装置において、
上記アニール処理とは異なる処理は、金属膜を形成する処理であることを特徴とする半導体装置の製造装置。 - 請求項1記載の半導体装置の製造装置において、
上記第2の反応室は、ウエハ上の吸着ガスなどを除去するための予備加熱を行なうデガスチャンバであることを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12484498A JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12484498A JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005088127A Division JP3799361B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330185A JPH11330185A (ja) | 1999-11-30 |
| JP3773355B2 true JP3773355B2 (ja) | 2006-05-10 |
Family
ID=14895505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12484498A Expired - Fee Related JP3773355B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3773355B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12622210B2 (en) | 2023-09-29 | 2026-05-05 | Tokyo Electron Limited | Metrology integrated with vacuum processing |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4514942B2 (ja) * | 2000-12-07 | 2010-07-28 | 株式会社アルバック | 成膜装置 |
| JP2002261623A (ja) | 2001-02-28 | 2002-09-13 | Canon Inc | 復号装置、復号方法、記憶媒体及びプログラムソフトウェア |
| JP3794290B2 (ja) | 2001-06-29 | 2006-07-05 | 株式会社日立製作所 | 物品の劣化診断方法,品質検査方法,素材判定方法および診断装置,物品の劣化管理方法 |
| JP2003077782A (ja) | 2001-08-31 | 2003-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003133294A (ja) | 2001-10-30 | 2003-05-09 | Mitsubishi Electric Corp | エッチング装置およびエッチング方法 |
| JP4612659B2 (ja) * | 2002-11-14 | 2011-01-12 | 株式会社東芝 | 半導体ウェーハの検査方法、半導体装置の開発方法、および半導体ウェーハ処理装置 |
| EP1667212A4 (en) * | 2003-09-24 | 2009-03-04 | Panasonic Corp | METHOD AND DEVICE FOR INTRODUCING CONTAMINATION AND ELECTRONIC COMPONENT MADE THEREFOR |
| JP4490777B2 (ja) * | 2004-09-27 | 2010-06-30 | 株式会社堀場製作所 | 製膜条件特定方法 |
| JP4569956B2 (ja) * | 2005-01-24 | 2010-10-27 | 東京エレクトロン株式会社 | 基板処理装置の復旧処理方法,基板処理装置,プログラム |
| US7364922B2 (en) | 2005-01-24 | 2008-04-29 | Tokyo Electron Limited | Automated semiconductor wafer salvage during processing |
| JP5097538B2 (ja) * | 2005-03-28 | 2012-12-12 | パナソニック株式会社 | プラズマドーピング方法およびこれに用いられる装置 |
| US20090035878A1 (en) * | 2005-03-31 | 2009-02-05 | Yuichiro Sasaki | Plasma Doping Method and Apparatus |
| CN114695134A (zh) | 2014-06-24 | 2022-07-01 | Ev 集团 E·索尔纳有限责任公司 | 用于衬底的表面处理的方法和设备 |
| JP6458612B2 (ja) * | 2015-04-10 | 2019-01-30 | 株式会社Sumco | 半導体ウェーハの製造方法および半導体ウェーハの評価方法 |
| CN106373913B (zh) * | 2016-10-31 | 2019-02-19 | 北京北方华创微电子装备有限公司 | 一种半导体立式炉设备异常恢复的方法 |
| US11939665B2 (en) | 2020-03-10 | 2024-03-26 | Tokyo Electron Limted | Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method |
| JP7523318B2 (ja) | 2020-03-10 | 2024-07-26 | 東京エレクトロン株式会社 | 膜厚測定装置および膜厚測定方法、ならびに成膜システムおよび成膜方法 |
| JP7616898B2 (ja) | 2021-02-17 | 2025-01-17 | 東京エレクトロン株式会社 | 膜厚測定装置、成膜システム及び膜厚測定方法 |
| JP2023009410A (ja) | 2021-07-07 | 2023-01-20 | 東京エレクトロン株式会社 | 膜厚測定方法、膜厚測定装置、および成膜システム |
-
1998
- 1998-05-07 JP JP12484498A patent/JP3773355B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12622210B2 (en) | 2023-09-29 | 2026-05-05 | Tokyo Electron Limited | Metrology integrated with vacuum processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330185A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3773355B2 (ja) | 半導体装置の製造装置 | |
| US6462817B1 (en) | Method of monitoring ion implants by examination of an overlying masking material | |
| JP5490721B2 (ja) | 半導体デバイス製造を制御する方法 | |
| US6750976B2 (en) | Device for manufacturing semiconductor device and method of manufacturing the same | |
| US6128084A (en) | Evaluation method of semiconductor layer, method for fabricating semiconductor device, and storage medium | |
| US4332833A (en) | Method for optical monitoring in materials fabrication | |
| US6519045B2 (en) | Method and apparatus for measuring very thin dielectric film thickness and creating a stable measurement environment | |
| US6465265B2 (en) | Analysis of interface layer characteristics | |
| US7821627B2 (en) | Fabrication and test methods and systems | |
| US7092096B2 (en) | Optical scatterometry method of sidewall spacer analysis | |
| US6233046B1 (en) | Method of measuring the thickness of a layer of silicon damaged by plasma etching | |
| KR20000071553A (ko) | 하이브리드 광 온도측정기 시스템을 이용한 실리콘공정소재들의 처리 방법 | |
| JP3037922B2 (ja) | シリコン含有層の評価方法及びシリサイド層の形成工程の管理方法 | |
| JP3799361B2 (ja) | 半導体装置の製造方法 | |
| JP3848833B2 (ja) | 半導体層の評価方法及び半導体装置の製造方法 | |
| KR100322878B1 (ko) | 비정질 폴리실리콘층의 결정화 및 그레인 성장 모니터링 방법 | |
| JP2003203957A (ja) | シリコン酸化膜の評価方法及び半導体装置の製造方法 | |
| Kasko et al. | Characterization of thin TiSi2 films by spectroscopic ellipsometry and thermal wave analysis | |
| WO2024258528A1 (en) | Combination of multiwavelength raman and spectroscopic ellipsometry to measure a film stack | |
| Gumprecht et al. | Measurement strategy for dielectric ultra-thin film characterization by vacuum ultra-violet reflectometry | |
| JPH1048050A (ja) | エリプソメータ及び成膜モニタ装置 | |
| CN120834030A (zh) | 离子注入在线监控方法及在线监测系统 | |
| JP2001118903A (ja) | プロセス管理方法 | |
| Kal et al. | Nondestructive analytical tools for characterization of thin titanium silicide films prepared by conventional and direct step silicidation with enhanced transition | |
| Solomon et al. | Advanced process control in semiconductor manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |