JP3777687B2 - チップキャリア - Google Patents
チップキャリア Download PDFInfo
- Publication number
- JP3777687B2 JP3777687B2 JP33222996A JP33222996A JP3777687B2 JP 3777687 B2 JP3777687 B2 JP 3777687B2 JP 33222996 A JP33222996 A JP 33222996A JP 33222996 A JP33222996 A JP 33222996A JP 3777687 B2 JP3777687 B2 JP 3777687B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- chip carrier
- chip
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路素子（以下、チップと称する）を一つ、あるいは、複数個搭載し、プリント配線板に接続するために用いるチップキャリア、特に、プリント配線基板との接続端子を面上に配置したＢＧＡ（ボール・グリッド・アレイ）構造を有するチップキャリアに関する。
【０００２】
【従来の技術】
電子機器の小型化の要求に対応するため、チップを搭載した半導体装置をプリント配線板表面上に実装する方式がとられてきた。従来、代表的な表面実装型チップキャリアとして、ＱＦＰ（クワッド・フラット・パッケージ）があげられる。
【０００３】
ＱＦＰは、パッケージの内部でチップ５１とリードフレームのインナーリード５２とを金ワイヤ５４にてワイヤーボンディング等により接続し、チップ５１を含む領域を樹脂５５にてモールドしてパッケージとし、その四辺からリードフレームのアウターリード５３を引き出し、前記リードをガルウイング状に形成し、外部回路と接続する方法の半導体パッケージであり、最も広く普及している（図６参照）。
【０００４】
近年、ゲートアレイ等ＡＳＩＣの分野ではチップの端子数が増加の傾向にあるが、パッケージサイズは現状レベルか縮小の要求が高い。このため、アウターリードのピッチは０．５ｍｍから０．３ｍｍへ狭まる方向にある。アウターリードピッチが０．３ｍｍのＱＦＰでは、半田ブリッジ等の問題が発生し、プリント配線板等の外部接続端子への実装が困難になると言われている。
【０００５】
この問題点に対し、最近はボール状外部接続用端子を基板の面内にマトリックス状に配置させたＢＧＡ型半導体装置が考案されている。
【０００６】
一般的なＢＧＡ型のチップキャリアは、図５に示すように、プリント配線板用の銅張積層板（ビスマレイミド・トリアジン系樹脂、いわゆる、ＢＴレジン系樹脂等からなる絶縁性基板３１の両面に、銅箔を貼り合わせたもの）をベース基板とし、片面には導体配線層３２、薄膜絶縁層３５、導体配線層３２からなる配線回路が形成され、最上層にはチップ３８を搭載し金ワイヤ３９によりそれぞれの電極パッドにワイヤーボンディングにて接続されている。また、ベース基板反対面には半田ボール４２が形成されている。
【０００７】
特に、薄膜多層配線層部の形成方法をより詳細に説明する。絶縁性基板３１の両面に形成された導体層をフォトエッチング法によりパターニング処理して導体配線層３２及び半田パッド３３を形成した後、導体配線層３２面に感光性樹脂をコーティングし感光性絶縁層を形成し、露光、現像工程を行って、上下間の導体層を導通させるためのビアホール形成孔を有する薄膜絶縁層３５を形成する。次に、めっきによって、薄膜絶縁層３５上に導体層とビアホール３７を形成し、導体層をパターニング処理して第２導体配線層３６を形成する。さらに、多層化が必要な場合は、同様の工程を繰り返す。
【０００８】
次に、上記の方法で得られたチップキャリアにチップを搭載して、半導体装置とする工程を説明する。まず、チップ３８を搭載し、金ワイヤ３９にてワイヤーボンディング接合を行った後、モールド樹脂４０にて、チップキャリア上面部を封止する。下面においては、半田パッド３３上に半田ボールを配し、リフロー炉によって半田ボール４２を形成する。
【０００９】
【発明が解決しようとする課題】
近年、搭載するチップの動作速度が向上し、インダクタンスの低減を目的に、図４に示すように、多層配線板上に形成されたチップキャリア電極２３とチップ２４上のチップ電極２５を直接接触させて絶縁層２１上の接着層２２とチップ２４上の保護層２６とで接着、固定して電気的接続を行うフリップチップ実装が行われている。
【００１０】
ところが、フリップチップ実装を行う際、チップキャリア電極の高さのばらつきがあると、安定接続できる電極と安定接続の劣る電極、あるは、接続できない電極がでてくるため、チップ電極との電気的接続信頼性を著しく低下してしまうといった問題が発生する。
【００１１】
本発明は、上記問題を解決しようとするものであり、チップキャリアにおけるフリップチップ実装時のチップキャリア電極とチップ電極との電気的接続信頼性を向上させることを目的とする。
【００１２】
【課題を解決するための手段】
本発明において上記課題を達成するために、まず請求項１においては、絶縁樹脂層と導体配線パターンを交互に積層してなる多層配線板の片面に半導体集積回路素子が搭載され、該多層配線板の反対面には、外部回路に接続するための半田ボールが面状に形成されたチップキャリアにおいて、前記半導体集積回路素子の搭載面は、接着剤層（９）と電極部（１０）からなり、前記電極部（１０）から水平方向へ、少なくとも１本以上の導体層（７）が延伸し、その端部より下部導体配線パターン（３）へ電気的導通をとるようにしたものである。
【００１３】
さらに、請求項１においては、前記水平方向へ延伸した導体層（７）が、異種金属の２層の導体層（７ａ、７ｂ）からなり、半導体集積回路素子搭載側の導体層（７ｂ）の線膨張係数がもう一方の導体層（７ａ）のそれと比較して大きくしたものである。
【００１４】
さらにまた、請求項２においては、前記水平方向へ延伸した導体層（７）の下部絶縁樹脂層（９）の弾性率を常温で１０６〜１０８Ｐａとしたものである。
【００１５】
【発明の実施の形態】
本発明のチップキャリアについて、図１、図２及び図３を用いて詳細に説明する。
チップ電極と接続するチップキャリア電極部近傍の構造は、電極部１０の下部から水平方向へ導体層７が延伸し、その端部にてさらに下部の導体配線パターン３とビアホール８にて接続されている。また、この水平方向へ延伸した導体層７の下部の絶縁樹脂層５はその他の絶縁樹脂層１よりゴム弾性を有し、詳しくは、弾性率が常温で１０6 〜１０8 Ｐａであることが望ましい。
【００１６】
この構造をとることにより、チップ電極との接続の際、導体層７の端部を支点にして導体層７がバネとして働くため、チップ電極を電極部１０で絶えず押し上げる力として働き、電極部１０の高さにばらつきがあっても、チップの全電極との電気的接続信頼性を向上させるとができる。
【００１７】
この導体層７は、図２に示すように１方向へ延伸すると限るものでなく、２方向、４方向、あるいは、それ以上と設けることが可能である。２方向以上の場合、各端部に接続したバイアホールの下部導体配線パターンに各々接続される。これにより、２方向以上に延伸した各導体層の端部をそれぞれ支点としてバネとして働くため、チップ電極との接触圧が増強され、電気的接続信頼性を向上させることができる。
【００１８】
また、チップの固定はチップキャリア表面層の接着剤層９で行う。接着剤としては熱可塑性接着剤を用いることにより、搭載したチップのリペアが容易になる。また、前記導体層７は、異種金属の２層の導体層（７ａ、７ｂ）からなり、２層の導体層（７ａ、７ｂ）のうちチップ搭載側の導体層７ａの線膨張係数が反対側の導体層７ｂのそれと比較して大きいものを用いる。この構成をとると、チップを固定する際の加熱により、チップ搭載面と反対側に反る力が加わり、より安定にチップの固定を行える。さらに、常温にもどした際、逆の力が加わるため、高さのばらつきを持った電極とチップの電極の接続をより安定化させることが可能となる。
【００１９】
導体層７はめっきで形成することができるので、めっきの可能な金属を選ぶことができる。上層と下層の金属の組み合わせとしては、亜鉛と銅、亜鉛とニッケルなどが最適である。
【００２０】
【実施例】
以下、本発明を実施例により具体的に説明する。
厚さ１００μｍの両面銅貼りポリイミドフィルム１に、金型で２００μｍの貫通孔を形成し、無電解銅めっき、電解銅めっきを施してスルーホール４を形成し上下銅箔の導通をとった。さらに、両面にフォトレジストＰＭＥＲを約５μｍ塗布し、所定の温度でプリベークを行った。表側には内部配線層、裏側には半田ボールと接続するパッドパターンを有するフォトマスクを介し、５００ｍＪ／ｃｍ2 の露光量で露光し、専用の現像液にて現像を行い、レジストパターンを形成した。所定の温度でポストベークを行った後、５０℃の塩化第２鉄液にてレジストパターン以外の部分の銅箔をエッチングして、半田パッド２及び導体配線パターン３を形成した（図３（ａ）参照）。
【００２１】
前記基板の上面に、あらかじめ、ゴム成分を添加して弾性率を常温で１０8 Ｐａに調整した熱硬化エポキシ樹脂液をコーティングし、所定の温度で硬化させ、絶縁樹脂層５を形成した（図３（ｂ）参照）。
【００２２】
さらに、絶縁樹脂層５の所定の位置にエキシマレーザ加工機にて５０μｍφのビアホール形成孔６を形成した（図３（ｃ））参照。
【００２３】
次に、前記基板を過マンガン酸カリウム７０ｇ／ｌと水酸化ナトリウム４０ｇ／ｌとを含有する酸化剤液に浸漬して絶縁樹脂層５表面を粗面化した。さらに、無電解めっきを施したた後、電解銅めっきにて約１０μｍ厚の導体層７ａを形成した。さらに、導体層７ａ上に亜鉛めっきを行い約１０μｍ厚の導体層７ｂを形成し、導体配線パターン３とビアホール８にて導通接続を行った。その後、フォトエッチング加工にてパターニング処理して導体層７を形成した（図３（ｄ）参照）。
【００２４】
さらに、上面に耐熱性熱可塑接着剤ハイマル（日立化成工業製）をコーティングし、約３０μｍ厚の接着剤層９を形成した。さらに、所定の位置にエキシマレーザ加工機にて５０μｍφの開口部を形成した。その後、半田パッド２をめっき電極にして開口部に電解銅めっきを行い電極部１０を形成した（図３（ｅ））。
【００２５】
【発明の効果】
以上のように、本発明によれば、チップキャリア電極部に通じる水平方向の導体層を異種金属からなる２層の導体層にすることにより、チップ電極を電極部１０で絶えず押し上げる力として働き、電極部１０の高さにばらつきがあっても、チップ電極とチップキャリア電極との電気的接触が行われ、チップの全電極との電気的接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明のチップキャリアの一実施例の構成を示す部分断面図である。
【図２】（ａ）は、本発明のチップキャリアの一実施例の電極部１０と導体層７を示す上面図である。（ｂ）〜（ｃ）は、本発明のチップキャリアの他の実施例の電極部１０と導体層を示す上面図である。
【図３】（ａ）〜（ｅ）は、本発明のチップキャリアの一実施例の製造方法を示す部分断面図である。
【図４】従来のチップキャリア（フリップチップ）の構成を示す部分断面図である。
【図５】従来のチップキャリア（ＢＧＡ）の構成を示す部分断面図である。
【図６】従来のチップキャリア（ＱＦＰ）の構成を示す断面図である。
【符号の説明】
１……絶縁樹脂層
２……半田パッド
３……導体配線パターン
４……スルーホール
５……絶縁樹脂層
６……ビアホール形成孔
７……導体層
７ａ……線膨張係数が大きい導体層
７ｂ……線膨張係数が小さい導体層
８……ビアホール
９……接着剤層
１０……電極部
２１……絶縁樹脂層
２２……接着剤層
２３……チップキャリア電極
２４……チップ
２５……チップ電極
２６……保護層
３１……絶縁性基板
３２……導体配線層
３３……半田パッド
３４……スルーホール
３５……薄膜絶縁層
３６……第２導体配線層
３７……ビアホール
３８……チップ
３９……金ワイヤ
４０……モールド樹脂
４１……半田パッド周辺部の絶縁部
４２……半田ボール
５１……チップ
５２……インナーリード
５３……アウターリード
５４……金ワイヤ
５５……樹脂
【発明の属する技術分野】
本発明は半導体集積回路素子（以下、チップと称する）を一つ、あるいは、複数個搭載し、プリント配線板に接続するために用いるチップキャリア、特に、プリント配線基板との接続端子を面上に配置したＢＧＡ（ボール・グリッド・アレイ）構造を有するチップキャリアに関する。
【０００２】
【従来の技術】
電子機器の小型化の要求に対応するため、チップを搭載した半導体装置をプリント配線板表面上に実装する方式がとられてきた。従来、代表的な表面実装型チップキャリアとして、ＱＦＰ（クワッド・フラット・パッケージ）があげられる。
【０００３】
ＱＦＰは、パッケージの内部でチップ５１とリードフレームのインナーリード５２とを金ワイヤ５４にてワイヤーボンディング等により接続し、チップ５１を含む領域を樹脂５５にてモールドしてパッケージとし、その四辺からリードフレームのアウターリード５３を引き出し、前記リードをガルウイング状に形成し、外部回路と接続する方法の半導体パッケージであり、最も広く普及している（図６参照）。
【０００４】
近年、ゲートアレイ等ＡＳＩＣの分野ではチップの端子数が増加の傾向にあるが、パッケージサイズは現状レベルか縮小の要求が高い。このため、アウターリードのピッチは０．５ｍｍから０．３ｍｍへ狭まる方向にある。アウターリードピッチが０．３ｍｍのＱＦＰでは、半田ブリッジ等の問題が発生し、プリント配線板等の外部接続端子への実装が困難になると言われている。
【０００５】
この問題点に対し、最近はボール状外部接続用端子を基板の面内にマトリックス状に配置させたＢＧＡ型半導体装置が考案されている。
【０００６】
一般的なＢＧＡ型のチップキャリアは、図５に示すように、プリント配線板用の銅張積層板（ビスマレイミド・トリアジン系樹脂、いわゆる、ＢＴレジン系樹脂等からなる絶縁性基板３１の両面に、銅箔を貼り合わせたもの）をベース基板とし、片面には導体配線層３２、薄膜絶縁層３５、導体配線層３２からなる配線回路が形成され、最上層にはチップ３８を搭載し金ワイヤ３９によりそれぞれの電極パッドにワイヤーボンディングにて接続されている。また、ベース基板反対面には半田ボール４２が形成されている。
【０００７】
特に、薄膜多層配線層部の形成方法をより詳細に説明する。絶縁性基板３１の両面に形成された導体層をフォトエッチング法によりパターニング処理して導体配線層３２及び半田パッド３３を形成した後、導体配線層３２面に感光性樹脂をコーティングし感光性絶縁層を形成し、露光、現像工程を行って、上下間の導体層を導通させるためのビアホール形成孔を有する薄膜絶縁層３５を形成する。次に、めっきによって、薄膜絶縁層３５上に導体層とビアホール３７を形成し、導体層をパターニング処理して第２導体配線層３６を形成する。さらに、多層化が必要な場合は、同様の工程を繰り返す。
【０００８】
次に、上記の方法で得られたチップキャリアにチップを搭載して、半導体装置とする工程を説明する。まず、チップ３８を搭載し、金ワイヤ３９にてワイヤーボンディング接合を行った後、モールド樹脂４０にて、チップキャリア上面部を封止する。下面においては、半田パッド３３上に半田ボールを配し、リフロー炉によって半田ボール４２を形成する。
【０００９】
【発明が解決しようとする課題】
近年、搭載するチップの動作速度が向上し、インダクタンスの低減を目的に、図４に示すように、多層配線板上に形成されたチップキャリア電極２３とチップ２４上のチップ電極２５を直接接触させて絶縁層２１上の接着層２２とチップ２４上の保護層２６とで接着、固定して電気的接続を行うフリップチップ実装が行われている。
【００１０】
ところが、フリップチップ実装を行う際、チップキャリア電極の高さのばらつきがあると、安定接続できる電極と安定接続の劣る電極、あるは、接続できない電極がでてくるため、チップ電極との電気的接続信頼性を著しく低下してしまうといった問題が発生する。
【００１１】
本発明は、上記問題を解決しようとするものであり、チップキャリアにおけるフリップチップ実装時のチップキャリア電極とチップ電極との電気的接続信頼性を向上させることを目的とする。
【００１２】
【課題を解決するための手段】
本発明において上記課題を達成するために、まず請求項１においては、絶縁樹脂層と導体配線パターンを交互に積層してなる多層配線板の片面に半導体集積回路素子が搭載され、該多層配線板の反対面には、外部回路に接続するための半田ボールが面状に形成されたチップキャリアにおいて、前記半導体集積回路素子の搭載面は、接着剤層（９）と電極部（１０）からなり、前記電極部（１０）から水平方向へ、少なくとも１本以上の導体層（７）が延伸し、その端部より下部導体配線パターン（３）へ電気的導通をとるようにしたものである。
【００１３】
さらに、請求項１においては、前記水平方向へ延伸した導体層（７）が、異種金属の２層の導体層（７ａ、７ｂ）からなり、半導体集積回路素子搭載側の導体層（７ｂ）の線膨張係数がもう一方の導体層（７ａ）のそれと比較して大きくしたものである。
【００１４】
さらにまた、請求項２においては、前記水平方向へ延伸した導体層（７）の下部絶縁樹脂層（９）の弾性率を常温で１０６〜１０８Ｐａとしたものである。
【００１５】
【発明の実施の形態】
本発明のチップキャリアについて、図１、図２及び図３を用いて詳細に説明する。
チップ電極と接続するチップキャリア電極部近傍の構造は、電極部１０の下部から水平方向へ導体層７が延伸し、その端部にてさらに下部の導体配線パターン３とビアホール８にて接続されている。また、この水平方向へ延伸した導体層７の下部の絶縁樹脂層５はその他の絶縁樹脂層１よりゴム弾性を有し、詳しくは、弾性率が常温で１０6 〜１０8 Ｐａであることが望ましい。
【００１６】
この構造をとることにより、チップ電極との接続の際、導体層７の端部を支点にして導体層７がバネとして働くため、チップ電極を電極部１０で絶えず押し上げる力として働き、電極部１０の高さにばらつきがあっても、チップの全電極との電気的接続信頼性を向上させるとができる。
【００１７】
この導体層７は、図２に示すように１方向へ延伸すると限るものでなく、２方向、４方向、あるいは、それ以上と設けることが可能である。２方向以上の場合、各端部に接続したバイアホールの下部導体配線パターンに各々接続される。これにより、２方向以上に延伸した各導体層の端部をそれぞれ支点としてバネとして働くため、チップ電極との接触圧が増強され、電気的接続信頼性を向上させることができる。
【００１８】
また、チップの固定はチップキャリア表面層の接着剤層９で行う。接着剤としては熱可塑性接着剤を用いることにより、搭載したチップのリペアが容易になる。また、前記導体層７は、異種金属の２層の導体層（７ａ、７ｂ）からなり、２層の導体層（７ａ、７ｂ）のうちチップ搭載側の導体層７ａの線膨張係数が反対側の導体層７ｂのそれと比較して大きいものを用いる。この構成をとると、チップを固定する際の加熱により、チップ搭載面と反対側に反る力が加わり、より安定にチップの固定を行える。さらに、常温にもどした際、逆の力が加わるため、高さのばらつきを持った電極とチップの電極の接続をより安定化させることが可能となる。
【００１９】
導体層７はめっきで形成することができるので、めっきの可能な金属を選ぶことができる。上層と下層の金属の組み合わせとしては、亜鉛と銅、亜鉛とニッケルなどが最適である。
【００２０】
【実施例】
以下、本発明を実施例により具体的に説明する。
厚さ１００μｍの両面銅貼りポリイミドフィルム１に、金型で２００μｍの貫通孔を形成し、無電解銅めっき、電解銅めっきを施してスルーホール４を形成し上下銅箔の導通をとった。さらに、両面にフォトレジストＰＭＥＲを約５μｍ塗布し、所定の温度でプリベークを行った。表側には内部配線層、裏側には半田ボールと接続するパッドパターンを有するフォトマスクを介し、５００ｍＪ／ｃｍ2 の露光量で露光し、専用の現像液にて現像を行い、レジストパターンを形成した。所定の温度でポストベークを行った後、５０℃の塩化第２鉄液にてレジストパターン以外の部分の銅箔をエッチングして、半田パッド２及び導体配線パターン３を形成した（図３（ａ）参照）。
【００２１】
前記基板の上面に、あらかじめ、ゴム成分を添加して弾性率を常温で１０8 Ｐａに調整した熱硬化エポキシ樹脂液をコーティングし、所定の温度で硬化させ、絶縁樹脂層５を形成した（図３（ｂ）参照）。
【００２２】
さらに、絶縁樹脂層５の所定の位置にエキシマレーザ加工機にて５０μｍφのビアホール形成孔６を形成した（図３（ｃ））参照。
【００２３】
次に、前記基板を過マンガン酸カリウム７０ｇ／ｌと水酸化ナトリウム４０ｇ／ｌとを含有する酸化剤液に浸漬して絶縁樹脂層５表面を粗面化した。さらに、無電解めっきを施したた後、電解銅めっきにて約１０μｍ厚の導体層７ａを形成した。さらに、導体層７ａ上に亜鉛めっきを行い約１０μｍ厚の導体層７ｂを形成し、導体配線パターン３とビアホール８にて導通接続を行った。その後、フォトエッチング加工にてパターニング処理して導体層７を形成した（図３（ｄ）参照）。
【００２４】
さらに、上面に耐熱性熱可塑接着剤ハイマル（日立化成工業製）をコーティングし、約３０μｍ厚の接着剤層９を形成した。さらに、所定の位置にエキシマレーザ加工機にて５０μｍφの開口部を形成した。その後、半田パッド２をめっき電極にして開口部に電解銅めっきを行い電極部１０を形成した（図３（ｅ））。
【００２５】
【発明の効果】
以上のように、本発明によれば、チップキャリア電極部に通じる水平方向の導体層を異種金属からなる２層の導体層にすることにより、チップ電極を電極部１０で絶えず押し上げる力として働き、電極部１０の高さにばらつきがあっても、チップ電極とチップキャリア電極との電気的接触が行われ、チップの全電極との電気的接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明のチップキャリアの一実施例の構成を示す部分断面図である。
【図２】（ａ）は、本発明のチップキャリアの一実施例の電極部１０と導体層７を示す上面図である。（ｂ）〜（ｃ）は、本発明のチップキャリアの他の実施例の電極部１０と導体層を示す上面図である。
【図３】（ａ）〜（ｅ）は、本発明のチップキャリアの一実施例の製造方法を示す部分断面図である。
【図４】従来のチップキャリア（フリップチップ）の構成を示す部分断面図である。
【図５】従来のチップキャリア（ＢＧＡ）の構成を示す部分断面図である。
【図６】従来のチップキャリア（ＱＦＰ）の構成を示す断面図である。
【符号の説明】
１……絶縁樹脂層
２……半田パッド
３……導体配線パターン
４……スルーホール
５……絶縁樹脂層
６……ビアホール形成孔
７……導体層
７ａ……線膨張係数が大きい導体層
７ｂ……線膨張係数が小さい導体層
８……ビアホール
９……接着剤層
１０……電極部
２１……絶縁樹脂層
２２……接着剤層
２３……チップキャリア電極
２４……チップ
２５……チップ電極
２６……保護層
３１……絶縁性基板
３２……導体配線層
３３……半田パッド
３４……スルーホール
３５……薄膜絶縁層
３６……第２導体配線層
３７……ビアホール
３８……チップ
３９……金ワイヤ
４０……モールド樹脂
４１……半田パッド周辺部の絶縁部
４２……半田ボール
５１……チップ
５２……インナーリード
５３……アウターリード
５４……金ワイヤ
５５……樹脂
Claims (2)
- 絶縁樹脂層と導体配線パターンを交互に積層してなる多層配線板の片面に半導体集積回路素子が搭載され、該多層配線板の反対面には、外部回路に接続するための半田ボールが面状に形成されたチップキャリアにおいて、前記多層配線板の半導体集積回路素子の搭載面は、接着剤層（９）と接着剤層を貫通する電極部（１０）からなり、該電極部（１０）の下部から前記接着剤層下面に沿って水平方向へ、少なくとも１本以上の導体層（７）が延伸し、前記導体層が水平方向へ延伸した先の端部より下部導体配線パターン（３）へ電気的導通がとられ、前記水平方向へ延伸した導体層（７）が、異種金属の２層の導体層（７ａ、７ｂ）からなり、当該異種金属の２層からなる導体層のうち半導体集積回路素子搭載側の導体層（７ｂ）の線膨張係数がもう一方の導体層（７ａ）のそれと比較して大きいことを特徴とするチップキャリア。
- 前記多層配線板は、前記水平方向へ延伸した導体層（７）の下部に前記接着剤層と隣接する絶縁樹脂層をさらに有し、当該絶縁樹脂層の弾性率を常温で１０６〜１０８Ｐａとすることを特徴とする請求項１記載のチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33222996A JP3777687B2 (ja) | 1996-12-12 | 1996-12-12 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33222996A JP3777687B2 (ja) | 1996-12-12 | 1996-12-12 | チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173090A JPH10173090A (ja) | 1998-06-26 |
| JP3777687B2 true JP3777687B2 (ja) | 2006-05-24 |
Family
ID=18252624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33222996A Expired - Fee Related JP3777687B2 (ja) | 1996-12-12 | 1996-12-12 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3777687B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712940B2 (ja) * | 1999-07-12 | 2011-06-29 | 大日本印刷株式会社 | 電子部材の製造方法 |
-
1996
- 1996-12-12 JP JP33222996A patent/JP3777687B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10173090A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| CN100544558C (zh) | 多层印刷配线板 | |
| KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR101297915B1 (ko) | 회로 기판, 회로 기판을 포함하는 조립품 및 회로 기판의 형성 방법 | |
| US8692132B2 (en) | Multilayered printed circuit board and method for manufacturing the same | |
| KR20110003453A (ko) | 회로판 및 그 제조방법 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| CN104718802A (zh) | 印刷电路板及其制造方法 | |
| US7148566B2 (en) | Method and structure for an organic package with improved BGA life | |
| JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP2006303364A (ja) | Ｂｇａ型多層回路配線板 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| CN100581326C (zh) | 多层印刷配线板及其制造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JPH10173090A (ja) | チップキャリア | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |