JP3793016B2 - 固体撮像装置及び撮像システム - Google Patents
固体撮像装置及び撮像システム Download PDFInfo
- Publication number
- JP3793016B2 JP3793016B2 JP2000337899A JP2000337899A JP3793016B2 JP 3793016 B2 JP3793016 B2 JP 3793016B2 JP 2000337899 A JP2000337899 A JP 2000337899A JP 2000337899 A JP2000337899 A JP 2000337899A JP 3793016 B2 JP3793016 B2 JP 3793016B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- constant current
- signal
- solid
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Studio Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、定電流供給装置、固体撮像装置、撮像システム及び発光装置に係わり、特に定電流回路を有する固体撮像装置、撮像システム、発光装置に好適に用いられるものである。
【０００２】
【従来の技術】
図５は従来の、ＭＯＳ型固体撮像装置の回路構成図、図６はそのタイミング図である。
【０００３】
図５において、各光電変換セルＳは、フォトダイオード１（１−１−１，１−１−２，１−１−３，…）、転送スイッチ２（２−１−１，２−１−２，２−１−３，…）、リセットスイッチ３（３−１−１，３−１−２，３−１−３，…）、増幅トランジスタ４（４−１−１，４−１−２，４−１−３，…）、選択スイッチ５（５−１−１，５−１−２，５−１−３，…）から構成される。転送スイッチ２、リセットスイッチ３、増幅トランジスタ４、選択スイッチ５としてはＭＯＳトランジスタを用いることができる。
【０００４】
各光電変換セルＳに配置されたフォトダイオード１に蓄積された信号は増幅トランジスタ４によって電圧として、増幅トランジスタ４に接続される垂直出力線８（８−１，８−２，８−３，…）に読み出されるが、この時、増幅トランジスタ４と定電流回路となっている負荷トランジスタ９（９−１，９−２，…）によってソースフォロワー回路が構成されているのでフォトダイオード１の信号に応じた電圧信号が垂直出力線８に読み出される。負荷トランジスタ９−１，９−２，９−３，…のゲートは、定電流源２５と、そのゲートとドレインが短絡されたトランジスタ２６によって電圧印加されることでカレントミラー回路が構成されている。負荷トランジスタ９、定電流源２５、トランジスタ２６は定電流供給手段となる。
【０００５】
さらに、この垂直出力線８の電圧を受け、クランプ容量１３（１３−１，１３−２，１３−３，…）を駆動するソースフォロワー回路がある。このソースフォロワー回路を構成するのはトランジスタ１１（１１−１，１１−２，１１−３，…）と定電流回路となるトランジスタ１２（１２−１，１２−２，１２−３，…）であり、トランジスタ１２−１，１２−２，１２−３，…のゲートは、定電流源２４と、そのゲートとドレインを短絡したトランジスタ２３によって電圧印加されることでカレントミラー回路を構成している。１４（１４−１，１４−２，１４−３，…）はクランプ容量１３の出力側の端子の所定の電位を設定するためのトランジスタ、２２は所定の電位に設定する電源端子である。
【０００６】
垂直出力線８に現れる信号電圧はバッファーアンプとなるトランジスタ１１、クランプ容量１３、垂直信号線１６（１６−１，１６−２，１６−３，…）、水平転送スイッチ１７（１７−１，１７−２，１７−３，…）、水平出力線１８を経て、増幅アンプ２０と負帰還容量１９を介して電圧信号が出力端子２１から出力される。トランジスタ１２、トランジスタ２３、定電流源２４は定電流供給手段となる。
【０００７】
水平転送スイッチ１７は、水平シフトレジスタにより順次選択され、垂直信号線１６から順次信号を水平出力線１８に出力する。行方向に配列された各セルの転送スイッチ２（２−１−１，２−１−２，…、２−２−１，２−２−２，…、…）の制御端子（ＭＯＳトランジスタの場合はゲート）は信号線７（７−１、７−２、…）に接続され、行方向に配列された各セルのリセットスイッチ３（３−１−１，３−１−２，…、３−２−１，３−２−２，…、…）の制御端子は信号線６（６−１、６−２、…）に接続され、行方向に配列された各セルの選択スイッチ５（５−１−１，５−１−２，…、５−２−１，５−２−２，…、…）の制御端子は信号線１０（１０−１、１０−２、…）に接続されている。
【０００８】
上記ＭＯＳ型固体撮像装置の動作を図６を用いて説明する。図６は上記ＭＯＳ型固体撮像装置における、信号の読み出し、及びその信号における雑音を低減するクランプ型雑音低減回路の動作を表すタイミング図である。
【０００９】
図６に示すように、信号線１０−１にＨレベルの信号パルス１０１を印加することによって、第１行目の増幅トランジスタ４−１−１，４−１−２，…を活性化させる。信号線６−１にＨレベルの信号パルス１０２を印加することによって第１行目のリセットトランジスタ３−１−１，３−１−２，…をオンし、垂直出力線８−１，８−２，８−３，…にセンサーのリセット電位が現れるようにする。ほぼ同時に、クランプトランジスタ１４−１，１４−２，１４−３，…のゲートにＨレベルの信号パルス１０４を印加して、クランプ容量１３−１，１３−２，１３−３，…の両端に端子２２から加えられるクランプ基準電圧の電位と、センサーリセット電位に応じたソースフォロワー１１−１，１１−２，１１−３の出力電位が印加されるようにする。この動作で、第１行目に配列された各セルからノイズ信号が垂直出力線８に読み出され、クランプ容量１３にノイズ信号がクランプされることになる。
【００１０】
その後、信号線７−１にＨレベルの信号パルス１０３を印加することにより、転送スイッチ２−１−１，２−１−２，２−１−３，…をオンさせ、フォトダイオード１−１−１，１−１−２，１−１−３，…の信号電荷に対応する信号出力が垂直出力線８−１，８−２，８−３，…に読み出され、それにともなってソースフォロワー１１の出力に応じた電位がクランプ容量１３の一端に現われる。
【００１１】
その後、水平シフトレジスタによって、水平転送スイッチ１７−１，１７−２，１７−３，…のゲートにＨレベルの信号パルス１０５、１０６、１０７を順次加えて、水平転送スイッチ１７−１，１７−２，１７−３，…を順次オンして、第１行目に配列された各セルからの信号を水平出力線１８に出力し、演算増幅器２０と負帰還容量１９によって信号電荷を信号電圧に変換し、出力端子２１から出力する。
【００１２】
以上説明した動作を第２行目、第３行目、…に配列された各セルについて行うことで、全セルの信号読み出しを行う。
【００１３】
【発明が解決しようとする課題】
上記構成におけるソースフォロワーの定電流回路は、定電流回路を構成するトランジスタのゲートとソースの電位（この場合はGND電位）がそれぞれ等しいことを前提に構成されているが、実際の半導体基板上に作られる、配線となるアルミはある値の抵抗を有するため、そこに電流が流れることで電圧降下が発生するため、多画素のセンサーICなど、そのチップ形状が大きくなるにつれ、GNDラインを形成するアルミ配線長も長くなるため、上記電圧降下の大きさは無視できなくなり、図５における各垂直出力線８に接続されたソースフォロワーの定電流回路の設定電流は変動し、ICのGND端子に遠いところほど、その電流値は小さくなるため、各垂直信号線の出力電圧にある傾き(シェーディング)が発生してしまうという問題があった。また、センサーを高速に駆動する場合には、前記ソースフォロワーの出力インピーダンスを下げる必要が生じるため、前記ソースフォロワーに接続された定電流回路の設定電流を大きくする必要があり、その結果、前記GND配線の電圧降下分も増加するので、前記定電流の電流値は大きく変動することになる。
【００１４】
図７は上記の課題を模式的に表した回路図及び特性図である。図７において、４１は電源端子、４２はGND端子、４３は基準定電流源、４４（４４−１，４４−２，…）は図５における垂直出力線８−１，８−２，…を、４５はソースフォロワーの各出力端子、トランジスタ４６と４７でソースフォロワー回路を構成しており、４８（４８−１，４８−２，…）はGND配線が有する寄生抵抗である。図７の特性図に示すように、基準電流源の電流に対し、各ソースフォロワーの定電流回路の電流はGND端子４２から遠ざかるほど低下する。
【００１５】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段とを有する増幅型光電変換素子を備え、この増幅型光電変換素子を信号出力線に接続し、該信号出力線を介して信号を出力する固体撮像装置において、前記信号出力線に、バイアス電流を与える定電流供給手段として、複数の定電流回路と、該各定電流回路から供給される電流を定電流に維持するための電流値をそれぞれサンプルホールドする複数のサンプルホールド手段と、該電流値を設定するための基準電流を該複数のサンプルホールド手段に与える基準電流源と、を備え、前記サンプルホールド手段は、スイッチ手段と容量手段とを有し、該容量手段には前記電流値に対応する電圧が保持され、該電圧を前記定電流回路に与えることで定電流を維持し、前記定電流回路はトランジスタを有し、前記スイッチ手段は該トランジスタの一方の主電極と制御電極間に設けられ、前記容量手段はトランジスタの制御電極に接続され、前記スイッチ手段をオンすることで、前記電流値に対応する一方の主電極・制御電極電圧を前記容量手段に保持するとともに、前記複数の定電流回路に各々設けられている前記トランジスタの他方の主電極は共通の配線に接続されている定電流供給装置を用いたことを特徴とする。
【００１６】
本発明の固体撮像装置および撮像システムは本発明の定電流供給装置を用いたものである。また本発明の発光装置は本発明の定電流供給装置を用いたものである。
【００１７】
なお、本発明においては、定電流回路は負荷に電流を流し込む形で電流を供給する吐出型、負荷から電流が流し込まれる形で電流を供給する吸込型を問わず適用することができる。
【００１８】
本発明では、複数の定電流回路に電流をサンプリングすることで電流値の設定を行うので、各定電流回路に接続されているGND配線の電位に基本的には依存しない。
【００１９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００２０】
図１は本発明の第１の実施例となる固体撮像装置を示す回路構成図であり、図２はそのタイミング図である。図１において、光電変換セルの構成は図５と同じなので同一符号を付して説明は省略する。
【００２１】
本実施例においては、図５におけるソースフォロワーのバイアスを与える定電流回路(図５内の９、１２)に定電流源２４，２５の電流をサンプル／ホールドするための回路が挿入されている。なお、負荷トランジスタ９、定電流源２５、ホールド容量２６′、スイッチ２７は定電流供給手段（定電流供給装置）となり、またトランジスタ３１、スイッチ３２、定電流源２４、ホールド容量３０は定電流供給手段（定電流供給装置）となる。
【００２２】
図１において、２６′（２６′−１，２６′−２，…）はホールド容量、２７（２７−１，２７−２，…），２８（２８−１，２８−２，…），２９（２９−１，２９−２，…）はスイッチである。また、３０（３０−１，３０−２，…）はホールド容量、３２（３２−１，３２−２，…），３３（３３−１，３３−２，…），３４（３４−１，３４−２，…）はスイッチである。スイッチ２７，２８，２９、スイッチ３２，３３，３４としては、例えばＭＯＳトランジスタを用いることができる。３１（３１−１，３１−２，…）は負荷トランジスタである。
【００２３】
スイッチ２７と２８は電流サンプル時にオン、ホールド時にオフし、スイッチ２９は、その逆相で、サンプル時にオフ、ホールド時にオンすることで電流源２５の出力電流のサンプル/ホールドを行う。同様に、スイッチ３２と３３は電流サンプル時にオン、ホールド時にオフし、スイッチ３４は、その逆相で、サンプル時にオフ、ホールド時にオンすることで電流源２４の出力電流のサンプル/ホールドを行う。
【００２４】
図２は上記バイアス電流のサンプルホールド動作と、図６を用いて説明したセンサー信号の出力、及びその信号に含まれる雑音の低減を行うクランプ型雑音低減回路の動作を表すタイミング図である。センサー信号における動作、タイミング図は図６と同じなので説明は省略する。
【００２５】
信号の転送を行う前の垂直帰線期間中などに、前記電流サンプリングを行う。
【００２６】
スイッチ２９−１にＬレベルの信号４０７を加えた状態で、スイッチ２７−１と２８−１にそれぞれＨレベルの信号パルス４０１，４０２を加え、スイッチ２７−１と２８−１をオン、スイッチ２９−１をオフすることで、電流源２５の電流値に応じたゲート・ソース間電圧がトランジスタ９−１に発生し、その電圧がホールド容量２６′−１に保存される。スイッチの有する寄生電荷の問題からスイッチ２７−１をスイッチ２８−１より先にオフさせる。次に同様な動作で、スイッチ２７−２，２８−２をオンさせるために、信号パルス４０３，４０４を印加し、ホールド容量２６′−２にトランジスタ９−２のゲート・ソース間電圧を保存する。このようにして全ての電流サンプリングが行われた後、信号パルス４０７をＨレベルとして、スイッチ２９−１，２９−２，２９−３をオンさせ、トランジスタ９−１，９−２，９−３の発生するバイアス定電流を垂直出力線８−１，８−２，８−３に印加する。
【００２７】
以上説明した電流サンプリングと同様のタイミングで、ソースフォロワー用バイアス電流回路の電流サンプリングを行う。
【００２８】
スイッチ３４−１にＬレベルの信号４１４を加えた状態で、スイッチ３２−１と３３−１にそれぞれＨレベルの信号パルス４０８，４０９を加え、スイッチ３２−１と３３−１をオン、スイッチ３４−１をオフすることで、電流源２４の電流値に応じたゲート・ソース間電圧がトランジスタ３１−１に発生し、その電圧がホールド容量３０−１に保存される。スイッチの有する寄生電荷の問題からスイッチ３２−１をスイッチ３３−１より先にオフさせる。次に同様な動作で、スイッチ３２−２，３３−２をオンさせるために、信号パルス４１０，４１１を印加し、ホールド容量３０−２にトランジスタ３１−２のゲート・ソース間電圧を保存する。このようにして全ての電流サンプリングが行われた後、信号パルス４１４をＨレベルとして、スイッチ３１−１，３１−２，３１−３をオンさせ、トランジスタ３１−１，３１−２，３１−３の発生するバイアス定電流をソースフォロワー１１−１，１１−２，１１−３に供給する。
【００２９】
以上のセンサー内の必要なバイアス電流のサンプリングによる設定が終了した後、図６を用いて説明した信号読み出し動作を行う。
【００３０】
このようなバイアス電流設定を行うことで、各バイアス電流の値を増加させてもシェーディング等の垂直信号線に現れる信号電圧の変動は発生せず、センサーの高速駆動化と高精度化を同時に満たすことが可能になる。
【００３１】
以上のようなバイアス電流の設定方法はソースフォロワーに限るものではなく、各信号線に付随する演算増幅器などのバイアス電流回路など、多数存在し、その出力がGND電位または電源電圧の変動に依存する回路に対し適応可能であることは勿論である。
【００３２】
図３は本発明の第２の実施例となる発光装置を示す回路構成図であり、定電流駆動が適したレーザダイオードや発光ダイオード等の発光素子を複数駆動し、レーザービームプリンター等その出力特性に高い相対精度が必要な機器における発光素子駆動回路を示している。
【００３３】
図３において、Ｄ１,Ｄ２，…はレーザーダイオードもしくは発光ダイオード（ＬＥＤ）（以下、レーザーダイオードとして説明する。）で、Ｍ１〜Ｍ４，…はレーザーダイオードＤ１,Ｄ２，…をスイッチングするための差動回路を構成するＭＯＳトランジスタ、Ｔ１，Ｔ２は実施例１と同様に定電流源Ｉ１の電流をサンプリングするためのスイッチ、Ｎ１，Ｎ２，…はトランジスタであり、電流源Ｉ１の電流値に応じたゲート−ソース間電圧（Ｖgs）をホールド容量Ｃ１，Ｃ２，…に保存する。この電流サンプリングの動作は実施例１と同じであるので、この動作説明は省略する。
【００３４】
近年、光通信など、各発光素子のスイッチング速度は非常に高速になっており、したがって上記差動回路のバイアス電流も、この高速動作を可能にするため大きな値になっている。したがって、定電流回路を構成するＭ１〜Ｍ４，…のソース電圧となっているＧＮＤ電位の変動は、ＧＮＤ配線の有する寄生抵抗による電圧降下によって大きくなっている。ＭＯＳトランジスタＭ１のソース電位が変動すると、上記バイアス電流は当然変動してしまう。
【００３５】
複数の発光素子の電流−発光強度の特性や、スイッチングにおけるパルス幅の相対精度は上記バイアス電流の相対精度に大きく依存するため、上記複数の発光素子を用いる光通信機器やレーザービームプリンターなどでは前記バイアス電流の相対精度を向上させることが重要となる。図３に示した発光素子駆動回路を用いることによりバイアス電流の相対精度を向上させることが可能となる。
【００３６】
図４に基づいて、本発明の固体撮像素子をスチルカメラに適用した場合の一実施例について詳述する。
【００３７】
図４は、本発明の固体撮像素子を「スチルビデオカメラ」に適用した場合を示すブロック図である。
【００３８】
図４において、５１はレンズのプロテクトとメインスイッチを兼ねるバリア、５２は被写体の光学像を固体撮像素子５４に結像させるレンズ、５３はレンズ５２を通った光量を可変するための絞り、５４はレンズ５２で結像された被写体を画像信号として取り込むための固体撮像素子、５６は固体撮像素子５４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、５７はＡ／Ｄ変換器５６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、５８は固体撮像素子５４、撮像信号処理回路５５、Ａ／Ｄ変換器５６、信号処理部５７に、各種タイミング信号を出力するタイミング発生部、５９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、６０は画像データを一時的に記憶する為のメモリ部、６１は記録媒体に記録または読み出しを行うためのインターフェース部、６２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、６３は外部コンピュータ等と通信する為のインターフェース部である。
【００３９】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
【００４０】
バリア５１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器５６などの撮像系回路の電源がオンされる。
それから、露光量を制御する為に、全体制御・演算部５９は絞り５３を開放にし、固体撮像素子５４から出力された信号はＡ／Ｄ変換器５６で変換された後、信号処理部５７に入力される。
【００４１】
そのデータを基に露出の演算を全体制御・演算部５９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部５９は絞りを制御する。
【００４２】
次に、固体撮像素子５４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部５９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。
【００４３】
露光が終了すると、固体撮像素子５４から出力された画像信号はＡ／Ｄ変換器５６でＡ／Ｄ変換され、信号処理部５７を通り全体制御・演算部５９によりメモリ部に書き込まれる。
【００４４】
その後、メモリ部６０に蓄積されたデータは、全体制御・演算部５９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体６２に記録される。
【００４５】
また、外部Ｉ／Ｆ部６３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、GND,電源の各配線の有する寄生抵抗による電圧降下の影響を回避して、複数の定電流回路の設定電流の変動を抑えることができる。
【００４７】
特に撮像装置内の、垂直信号線に付随する定電流回路など、多数存在し、かつその出力電流がGND電位や電源電位の変動に対し影響を受ける回路に対して、リファレンスとなる定電流源の出力電流をサンプル/ホールドし、ある基準電圧を参照することで電流の設定を行なうことで、自らの消費電流などによる電流とGND,電源の各配線の有する寄生抵抗による電圧降下の影響を回避し、撮像素子の出力の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例となる固体撮像装置を示す回路構成図である。
【図２】バイアス電流のサンプルホールド動作と、センサー信号の出力、及びその信号に含まれる雑音の低減を行うクランプ型雑音低減回路の動作を表すタイミング図である。
【図３】本発明の第２の実施例となる発光装置を示す回路構成図である。
【図４】本発明の固体撮像素子を「スチルビデオカメラ」に適用した場合を示すブロック図である。
【図５】従来の、ＭＯＳ型固体撮像装置の回路構成図である。
【図６】図５のＭＯＳ型固体撮像装置の動作を示すタイミング図である。
【図７】従来技術の課題を模式的に表した回路図及び特性図である。
【符号の説明】
１ フォトダイオード
２ 転送スイッチ
３ リセットスイッチ
４ 増幅トランジスタ
５ 選択スイッチ
６ 信号線
７ 信号線
８ 垂直出力線
９ 負荷トランジスタ
１０ 信号線
１１ トランジスタ
１２ トランジスタ
１３ クランプ容量
１４ トランジスタ
１６ 垂直信号線
１７ 水平転送スイッチ
１８ 水平出力線
１９ 負帰還容量
２０ 増幅アンプ
２１ 出力端子
２２ 電源端子
２３ トランジスタ
２４ 定電流源
２５ 定電流源
２６ トランジスタ
２６′ ホールド容量
２７，２８，２９ スイッチ
３０ ホールド容量
３１，３２，３３，３４ スイッチ
【発明の属する技術分野】
本発明は、定電流供給装置、固体撮像装置、撮像システム及び発光装置に係わり、特に定電流回路を有する固体撮像装置、撮像システム、発光装置に好適に用いられるものである。
【０００２】
【従来の技術】
図５は従来の、ＭＯＳ型固体撮像装置の回路構成図、図６はそのタイミング図である。
【０００３】
図５において、各光電変換セルＳは、フォトダイオード１（１−１−１，１−１−２，１−１−３，…）、転送スイッチ２（２−１−１，２−１−２，２−１−３，…）、リセットスイッチ３（３−１−１，３−１−２，３−１−３，…）、増幅トランジスタ４（４−１−１，４−１−２，４−１−３，…）、選択スイッチ５（５−１−１，５−１−２，５−１−３，…）から構成される。転送スイッチ２、リセットスイッチ３、増幅トランジスタ４、選択スイッチ５としてはＭＯＳトランジスタを用いることができる。
【０００４】
各光電変換セルＳに配置されたフォトダイオード１に蓄積された信号は増幅トランジスタ４によって電圧として、増幅トランジスタ４に接続される垂直出力線８（８−１，８−２，８−３，…）に読み出されるが、この時、増幅トランジスタ４と定電流回路となっている負荷トランジスタ９（９−１，９−２，…）によってソースフォロワー回路が構成されているのでフォトダイオード１の信号に応じた電圧信号が垂直出力線８に読み出される。負荷トランジスタ９−１，９−２，９−３，…のゲートは、定電流源２５と、そのゲートとドレインが短絡されたトランジスタ２６によって電圧印加されることでカレントミラー回路が構成されている。負荷トランジスタ９、定電流源２５、トランジスタ２６は定電流供給手段となる。
【０００５】
さらに、この垂直出力線８の電圧を受け、クランプ容量１３（１３−１，１３−２，１３−３，…）を駆動するソースフォロワー回路がある。このソースフォロワー回路を構成するのはトランジスタ１１（１１−１，１１−２，１１−３，…）と定電流回路となるトランジスタ１２（１２−１，１２−２，１２−３，…）であり、トランジスタ１２−１，１２−２，１２−３，…のゲートは、定電流源２４と、そのゲートとドレインを短絡したトランジスタ２３によって電圧印加されることでカレントミラー回路を構成している。１４（１４−１，１４−２，１４−３，…）はクランプ容量１３の出力側の端子の所定の電位を設定するためのトランジスタ、２２は所定の電位に設定する電源端子である。
【０００６】
垂直出力線８に現れる信号電圧はバッファーアンプとなるトランジスタ１１、クランプ容量１３、垂直信号線１６（１６−１，１６−２，１６−３，…）、水平転送スイッチ１７（１７−１，１７−２，１７−３，…）、水平出力線１８を経て、増幅アンプ２０と負帰還容量１９を介して電圧信号が出力端子２１から出力される。トランジスタ１２、トランジスタ２３、定電流源２４は定電流供給手段となる。
【０００７】
水平転送スイッチ１７は、水平シフトレジスタにより順次選択され、垂直信号線１６から順次信号を水平出力線１８に出力する。行方向に配列された各セルの転送スイッチ２（２−１−１，２−１−２，…、２−２−１，２−２−２，…、…）の制御端子（ＭＯＳトランジスタの場合はゲート）は信号線７（７−１、７−２、…）に接続され、行方向に配列された各セルのリセットスイッチ３（３−１−１，３−１−２，…、３−２−１，３−２−２，…、…）の制御端子は信号線６（６−１、６−２、…）に接続され、行方向に配列された各セルの選択スイッチ５（５−１−１，５−１−２，…、５−２−１，５−２−２，…、…）の制御端子は信号線１０（１０−１、１０−２、…）に接続されている。
【０００８】
上記ＭＯＳ型固体撮像装置の動作を図６を用いて説明する。図６は上記ＭＯＳ型固体撮像装置における、信号の読み出し、及びその信号における雑音を低減するクランプ型雑音低減回路の動作を表すタイミング図である。
【０００９】
図６に示すように、信号線１０−１にＨレベルの信号パルス１０１を印加することによって、第１行目の増幅トランジスタ４−１−１，４−１−２，…を活性化させる。信号線６−１にＨレベルの信号パルス１０２を印加することによって第１行目のリセットトランジスタ３−１−１，３−１−２，…をオンし、垂直出力線８−１，８−２，８−３，…にセンサーのリセット電位が現れるようにする。ほぼ同時に、クランプトランジスタ１４−１，１４−２，１４−３，…のゲートにＨレベルの信号パルス１０４を印加して、クランプ容量１３−１，１３−２，１３−３，…の両端に端子２２から加えられるクランプ基準電圧の電位と、センサーリセット電位に応じたソースフォロワー１１−１，１１−２，１１−３の出力電位が印加されるようにする。この動作で、第１行目に配列された各セルからノイズ信号が垂直出力線８に読み出され、クランプ容量１３にノイズ信号がクランプされることになる。
【００１０】
その後、信号線７−１にＨレベルの信号パルス１０３を印加することにより、転送スイッチ２−１−１，２−１−２，２−１−３，…をオンさせ、フォトダイオード１−１−１，１−１−２，１−１−３，…の信号電荷に対応する信号出力が垂直出力線８−１，８−２，８−３，…に読み出され、それにともなってソースフォロワー１１の出力に応じた電位がクランプ容量１３の一端に現われる。
【００１１】
その後、水平シフトレジスタによって、水平転送スイッチ１７−１，１７−２，１７−３，…のゲートにＨレベルの信号パルス１０５、１０６、１０７を順次加えて、水平転送スイッチ１７−１，１７−２，１７−３，…を順次オンして、第１行目に配列された各セルからの信号を水平出力線１８に出力し、演算増幅器２０と負帰還容量１９によって信号電荷を信号電圧に変換し、出力端子２１から出力する。
【００１２】
以上説明した動作を第２行目、第３行目、…に配列された各セルについて行うことで、全セルの信号読み出しを行う。
【００１３】
【発明が解決しようとする課題】
上記構成におけるソースフォロワーの定電流回路は、定電流回路を構成するトランジスタのゲートとソースの電位（この場合はGND電位）がそれぞれ等しいことを前提に構成されているが、実際の半導体基板上に作られる、配線となるアルミはある値の抵抗を有するため、そこに電流が流れることで電圧降下が発生するため、多画素のセンサーICなど、そのチップ形状が大きくなるにつれ、GNDラインを形成するアルミ配線長も長くなるため、上記電圧降下の大きさは無視できなくなり、図５における各垂直出力線８に接続されたソースフォロワーの定電流回路の設定電流は変動し、ICのGND端子に遠いところほど、その電流値は小さくなるため、各垂直信号線の出力電圧にある傾き(シェーディング)が発生してしまうという問題があった。また、センサーを高速に駆動する場合には、前記ソースフォロワーの出力インピーダンスを下げる必要が生じるため、前記ソースフォロワーに接続された定電流回路の設定電流を大きくする必要があり、その結果、前記GND配線の電圧降下分も増加するので、前記定電流の電流値は大きく変動することになる。
【００１４】
図７は上記の課題を模式的に表した回路図及び特性図である。図７において、４１は電源端子、４２はGND端子、４３は基準定電流源、４４（４４−１，４４−２，…）は図５における垂直出力線８−１，８−２，…を、４５はソースフォロワーの各出力端子、トランジスタ４６と４７でソースフォロワー回路を構成しており、４８（４８−１，４８−２，…）はGND配線が有する寄生抵抗である。図７の特性図に示すように、基準電流源の電流に対し、各ソースフォロワーの定電流回路の電流はGND端子４２から遠ざかるほど低下する。
【００１５】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段とを有する増幅型光電変換素子を備え、この増幅型光電変換素子を信号出力線に接続し、該信号出力線を介して信号を出力する固体撮像装置において、前記信号出力線に、バイアス電流を与える定電流供給手段として、複数の定電流回路と、該各定電流回路から供給される電流を定電流に維持するための電流値をそれぞれサンプルホールドする複数のサンプルホールド手段と、該電流値を設定するための基準電流を該複数のサンプルホールド手段に与える基準電流源と、を備え、前記サンプルホールド手段は、スイッチ手段と容量手段とを有し、該容量手段には前記電流値に対応する電圧が保持され、該電圧を前記定電流回路に与えることで定電流を維持し、前記定電流回路はトランジスタを有し、前記スイッチ手段は該トランジスタの一方の主電極と制御電極間に設けられ、前記容量手段はトランジスタの制御電極に接続され、前記スイッチ手段をオンすることで、前記電流値に対応する一方の主電極・制御電極電圧を前記容量手段に保持するとともに、前記複数の定電流回路に各々設けられている前記トランジスタの他方の主電極は共通の配線に接続されている定電流供給装置を用いたことを特徴とする。
【００１６】
本発明の固体撮像装置および撮像システムは本発明の定電流供給装置を用いたものである。また本発明の発光装置は本発明の定電流供給装置を用いたものである。
【００１７】
なお、本発明においては、定電流回路は負荷に電流を流し込む形で電流を供給する吐出型、負荷から電流が流し込まれる形で電流を供給する吸込型を問わず適用することができる。
【００１８】
本発明では、複数の定電流回路に電流をサンプリングすることで電流値の設定を行うので、各定電流回路に接続されているGND配線の電位に基本的には依存しない。
【００１９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００２０】
図１は本発明の第１の実施例となる固体撮像装置を示す回路構成図であり、図２はそのタイミング図である。図１において、光電変換セルの構成は図５と同じなので同一符号を付して説明は省略する。
【００２１】
本実施例においては、図５におけるソースフォロワーのバイアスを与える定電流回路(図５内の９、１２)に定電流源２４，２５の電流をサンプル／ホールドするための回路が挿入されている。なお、負荷トランジスタ９、定電流源２５、ホールド容量２６′、スイッチ２７は定電流供給手段（定電流供給装置）となり、またトランジスタ３１、スイッチ３２、定電流源２４、ホールド容量３０は定電流供給手段（定電流供給装置）となる。
【００２２】
図１において、２６′（２６′−１，２６′−２，…）はホールド容量、２７（２７−１，２７−２，…），２８（２８−１，２８−２，…），２９（２９−１，２９−２，…）はスイッチである。また、３０（３０−１，３０−２，…）はホールド容量、３２（３２−１，３２−２，…），３３（３３−１，３３−２，…），３４（３４−１，３４−２，…）はスイッチである。スイッチ２７，２８，２９、スイッチ３２，３３，３４としては、例えばＭＯＳトランジスタを用いることができる。３１（３１−１，３１−２，…）は負荷トランジスタである。
【００２３】
スイッチ２７と２８は電流サンプル時にオン、ホールド時にオフし、スイッチ２９は、その逆相で、サンプル時にオフ、ホールド時にオンすることで電流源２５の出力電流のサンプル/ホールドを行う。同様に、スイッチ３２と３３は電流サンプル時にオン、ホールド時にオフし、スイッチ３４は、その逆相で、サンプル時にオフ、ホールド時にオンすることで電流源２４の出力電流のサンプル/ホールドを行う。
【００２４】
図２は上記バイアス電流のサンプルホールド動作と、図６を用いて説明したセンサー信号の出力、及びその信号に含まれる雑音の低減を行うクランプ型雑音低減回路の動作を表すタイミング図である。センサー信号における動作、タイミング図は図６と同じなので説明は省略する。
【００２５】
信号の転送を行う前の垂直帰線期間中などに、前記電流サンプリングを行う。
【００２６】
スイッチ２９−１にＬレベルの信号４０７を加えた状態で、スイッチ２７−１と２８−１にそれぞれＨレベルの信号パルス４０１，４０２を加え、スイッチ２７−１と２８−１をオン、スイッチ２９−１をオフすることで、電流源２５の電流値に応じたゲート・ソース間電圧がトランジスタ９−１に発生し、その電圧がホールド容量２６′−１に保存される。スイッチの有する寄生電荷の問題からスイッチ２７−１をスイッチ２８−１より先にオフさせる。次に同様な動作で、スイッチ２７−２，２８−２をオンさせるために、信号パルス４０３，４０４を印加し、ホールド容量２６′−２にトランジスタ９−２のゲート・ソース間電圧を保存する。このようにして全ての電流サンプリングが行われた後、信号パルス４０７をＨレベルとして、スイッチ２９−１，２９−２，２９−３をオンさせ、トランジスタ９−１，９−２，９−３の発生するバイアス定電流を垂直出力線８−１，８−２，８−３に印加する。
【００２７】
以上説明した電流サンプリングと同様のタイミングで、ソースフォロワー用バイアス電流回路の電流サンプリングを行う。
【００２８】
スイッチ３４−１にＬレベルの信号４１４を加えた状態で、スイッチ３２−１と３３−１にそれぞれＨレベルの信号パルス４０８，４０９を加え、スイッチ３２−１と３３−１をオン、スイッチ３４−１をオフすることで、電流源２４の電流値に応じたゲート・ソース間電圧がトランジスタ３１−１に発生し、その電圧がホールド容量３０−１に保存される。スイッチの有する寄生電荷の問題からスイッチ３２−１をスイッチ３３−１より先にオフさせる。次に同様な動作で、スイッチ３２−２，３３−２をオンさせるために、信号パルス４１０，４１１を印加し、ホールド容量３０−２にトランジスタ３１−２のゲート・ソース間電圧を保存する。このようにして全ての電流サンプリングが行われた後、信号パルス４１４をＨレベルとして、スイッチ３１−１，３１−２，３１−３をオンさせ、トランジスタ３１−１，３１−２，３１−３の発生するバイアス定電流をソースフォロワー１１−１，１１−２，１１−３に供給する。
【００２９】
以上のセンサー内の必要なバイアス電流のサンプリングによる設定が終了した後、図６を用いて説明した信号読み出し動作を行う。
【００３０】
このようなバイアス電流設定を行うことで、各バイアス電流の値を増加させてもシェーディング等の垂直信号線に現れる信号電圧の変動は発生せず、センサーの高速駆動化と高精度化を同時に満たすことが可能になる。
【００３１】
以上のようなバイアス電流の設定方法はソースフォロワーに限るものではなく、各信号線に付随する演算増幅器などのバイアス電流回路など、多数存在し、その出力がGND電位または電源電圧の変動に依存する回路に対し適応可能であることは勿論である。
【００３２】
図３は本発明の第２の実施例となる発光装置を示す回路構成図であり、定電流駆動が適したレーザダイオードや発光ダイオード等の発光素子を複数駆動し、レーザービームプリンター等その出力特性に高い相対精度が必要な機器における発光素子駆動回路を示している。
【００３３】
図３において、Ｄ１,Ｄ２，…はレーザーダイオードもしくは発光ダイオード（ＬＥＤ）（以下、レーザーダイオードとして説明する。）で、Ｍ１〜Ｍ４，…はレーザーダイオードＤ１,Ｄ２，…をスイッチングするための差動回路を構成するＭＯＳトランジスタ、Ｔ１，Ｔ２は実施例１と同様に定電流源Ｉ１の電流をサンプリングするためのスイッチ、Ｎ１，Ｎ２，…はトランジスタであり、電流源Ｉ１の電流値に応じたゲート−ソース間電圧（Ｖgs）をホールド容量Ｃ１，Ｃ２，…に保存する。この電流サンプリングの動作は実施例１と同じであるので、この動作説明は省略する。
【００３４】
近年、光通信など、各発光素子のスイッチング速度は非常に高速になっており、したがって上記差動回路のバイアス電流も、この高速動作を可能にするため大きな値になっている。したがって、定電流回路を構成するＭ１〜Ｍ４，…のソース電圧となっているＧＮＤ電位の変動は、ＧＮＤ配線の有する寄生抵抗による電圧降下によって大きくなっている。ＭＯＳトランジスタＭ１のソース電位が変動すると、上記バイアス電流は当然変動してしまう。
【００３５】
複数の発光素子の電流−発光強度の特性や、スイッチングにおけるパルス幅の相対精度は上記バイアス電流の相対精度に大きく依存するため、上記複数の発光素子を用いる光通信機器やレーザービームプリンターなどでは前記バイアス電流の相対精度を向上させることが重要となる。図３に示した発光素子駆動回路を用いることによりバイアス電流の相対精度を向上させることが可能となる。
【００３６】
図４に基づいて、本発明の固体撮像素子をスチルカメラに適用した場合の一実施例について詳述する。
【００３７】
図４は、本発明の固体撮像素子を「スチルビデオカメラ」に適用した場合を示すブロック図である。
【００３８】
図４において、５１はレンズのプロテクトとメインスイッチを兼ねるバリア、５２は被写体の光学像を固体撮像素子５４に結像させるレンズ、５３はレンズ５２を通った光量を可変するための絞り、５４はレンズ５２で結像された被写体を画像信号として取り込むための固体撮像素子、５６は固体撮像素子５４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、５７はＡ／Ｄ変換器５６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、５８は固体撮像素子５４、撮像信号処理回路５５、Ａ／Ｄ変換器５６、信号処理部５７に、各種タイミング信号を出力するタイミング発生部、５９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、６０は画像データを一時的に記憶する為のメモリ部、６１は記録媒体に記録または読み出しを行うためのインターフェース部、６２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、６３は外部コンピュータ等と通信する為のインターフェース部である。
【００３９】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
【００４０】
バリア５１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器５６などの撮像系回路の電源がオンされる。
それから、露光量を制御する為に、全体制御・演算部５９は絞り５３を開放にし、固体撮像素子５４から出力された信号はＡ／Ｄ変換器５６で変換された後、信号処理部５７に入力される。
【００４１】
そのデータを基に露出の演算を全体制御・演算部５９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部５９は絞りを制御する。
【００４２】
次に、固体撮像素子５４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部５９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。
【００４３】
露光が終了すると、固体撮像素子５４から出力された画像信号はＡ／Ｄ変換器５６でＡ／Ｄ変換され、信号処理部５７を通り全体制御・演算部５９によりメモリ部に書き込まれる。
【００４４】
その後、メモリ部６０に蓄積されたデータは、全体制御・演算部５９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体６２に記録される。
【００４５】
また、外部Ｉ／Ｆ部６３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、GND,電源の各配線の有する寄生抵抗による電圧降下の影響を回避して、複数の定電流回路の設定電流の変動を抑えることができる。
【００４７】
特に撮像装置内の、垂直信号線に付随する定電流回路など、多数存在し、かつその出力電流がGND電位や電源電位の変動に対し影響を受ける回路に対して、リファレンスとなる定電流源の出力電流をサンプル/ホールドし、ある基準電圧を参照することで電流の設定を行なうことで、自らの消費電流などによる電流とGND,電源の各配線の有する寄生抵抗による電圧降下の影響を回避し、撮像素子の出力の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例となる固体撮像装置を示す回路構成図である。
【図２】バイアス電流のサンプルホールド動作と、センサー信号の出力、及びその信号に含まれる雑音の低減を行うクランプ型雑音低減回路の動作を表すタイミング図である。
【図３】本発明の第２の実施例となる発光装置を示す回路構成図である。
【図４】本発明の固体撮像素子を「スチルビデオカメラ」に適用した場合を示すブロック図である。
【図５】従来の、ＭＯＳ型固体撮像装置の回路構成図である。
【図６】図５のＭＯＳ型固体撮像装置の動作を示すタイミング図である。
【図７】従来技術の課題を模式的に表した回路図及び特性図である。
【符号の説明】
１ フォトダイオード
２ 転送スイッチ
３ リセットスイッチ
４ 増幅トランジスタ
５ 選択スイッチ
６ 信号線
７ 信号線
８ 垂直出力線
９ 負荷トランジスタ
１０ 信号線
１１ トランジスタ
１２ トランジスタ
１３ クランプ容量
１４ トランジスタ
１６ 垂直信号線
１７ 水平転送スイッチ
１８ 水平出力線
１９ 負帰還容量
２０ 増幅アンプ
２１ 出力端子
２２ 電源端子
２３ トランジスタ
２４ 定電流源
２５ 定電流源
２６ トランジスタ
２６′ ホールド容量
２７，２８，２９ スイッチ
３０ ホールド容量
３１，３２，３３，３４ スイッチ
Claims (5)
- 光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段とを有する増幅型光電変換素子を備え、この増幅型光電変換素子を信号出力線に接続し、該信号出力線を介して信号を出力する固体撮像装置において、
前記信号出力線に、バイアス電流を与える定電流供給手段として、
複数の定電流回路と、
該各定電流回路から供給される電流を定電流に維持するための電流値をそれぞれサンプルホールドする複数のサンプルホールド手段と、
該電流値を設定するための基準電流を該複数のサンプルホールド手段に与える基準電流源と、を備え、
前記サンプルホールド手段は、スイッチ手段と容量手段とを有し、該容量手段には前記電流値に対応する電圧が保持され、該電圧を前記定電流回路に与えることで定電流を維持し、
前記定電流回路はトランジスタを有し、前記スイッチ手段は該トランジスタの一方の主電極と制御電極間に設けられ、前記容量手段はトランジスタの制御電極に接続され、前記スイッチ手段をオンすることで、前記電流値に対応する一方の主電極・制御電極電圧を前記容量手段に保持するとともに、前記複数の定電流回路に各々設けられている前記トランジスタの他方の主電極は共通の配線に接続されている定電流供給装置を用いたことを特徴とする固体撮像装置。 - 複数の光電変換手段を有する光電変換素子を備え、この光電変換素子を信号出力線に接続し、この信号出力線に出力される信号をバッファーを介して伝送する固体撮像装置において、
信号出力線の信号を入力する前記バッファーアンプのバイアス電流を与える定電流供給手段として、
複数の定電流回路と、
該各定電流回路から供給される電流を定電流に維持するための電流値をそれぞれサンプルホールドする複数のサンプルホールド手段と、
該電流値を設定するための基準電流を該複数のサンプルホールド手段に与える基準電流源と、を備え、
前記サンプルホールド手段は、スイッチ手段と容量手段とを有し、該容量手段には前記電流値に対応する電圧が保持され、該電圧を前記定電流回路に与えることで定電流を維持し、
前記定電流回路はトランジスタを有し、前記スイッチ手段は該トランジスタの一方の主電極と制御電極間に設けられ、前記容量手段はトランジスタの制御電極に接続され、前記スイッチ手段をオンすることで、前記電流値に対応する一方の主電極・制御電極電圧を前記容量手段に保持するとともに、前記複数の定電流回路に各々設けられている前記トランジスタの他方の主電極は共通の配線に接続されている定電流供給装置を用いたことを特徴とする固体撮像装置。 - 前記光電変換素子は、光電変換手段と、この光電変換手段によって形成された信号電荷を信号電圧に変換して増幅する増幅手段とを有する増幅型光電変換素子であることを特徴とする請求項２記載の固体撮像装置。
- 請求項３記載の固体撮像装置において、前記バッファーアンプは電界効果型トランジスタであり、前記定電流回路とでソースフォロワー回路を構成する固体撮像装置。
- 請求項１−４のいずれかに記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337899A JP3793016B2 (ja) | 2000-11-06 | 2000-11-06 | 固体撮像装置及び撮像システム |
| US09/985,211 US7023482B2 (en) | 2000-11-06 | 2001-11-02 | Processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337899A JP3793016B2 (ja) | 2000-11-06 | 2000-11-06 | 固体撮像装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152565A JP2002152565A (ja) | 2002-05-24 |
| JP3793016B2 true JP3793016B2 (ja) | 2006-07-05 |
Family
ID=18813206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000337899A Expired - Fee Related JP3793016B2 (ja) | 2000-11-06 | 2000-11-06 | 固体撮像装置及び撮像システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7023482B2 (ja) |
| JP (1) | JP3793016B2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030847B2 (en) | 2000-11-07 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
| JP2003195815A (ja) | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP4101863B2 (ja) * | 2000-11-07 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 発光装置、半導体装置及び電子機器 |
| EP2148317B1 (en) | 2001-08-29 | 2018-06-20 | Gold Charm Limited | A semiconductor device for driving a current load device and a current load device provided therewith |
| JP4193452B2 (ja) * | 2001-08-29 | 2008-12-10 | 日本電気株式会社 | 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス |
| US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
| TWI256607B (en) | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
| CN100517441C (zh) | 2002-06-19 | 2009-07-22 | 三菱电机株式会社 | 显示装置 |
| JP2004045488A (ja) | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法 |
| JP3988189B2 (ja) * | 2002-11-20 | 2007-10-10 | ソニー株式会社 | 固体撮像装置 |
| JP3952979B2 (ja) | 2003-03-25 | 2007-08-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP4235900B2 (ja) | 2003-07-09 | 2009-03-11 | ソニー株式会社 | フラットディスプレイ装置 |
| US7456885B2 (en) * | 2003-08-22 | 2008-11-25 | Micron Technology, Inc. | Per column one-bit ADC for image sensors |
| KR100515300B1 (ko) * | 2003-10-07 | 2005-09-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 |
| JP4746962B2 (ja) * | 2005-11-02 | 2011-08-10 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5123601B2 (ja) * | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
| JP5284521B2 (ja) * | 2006-08-31 | 2013-09-11 | キヤノン株式会社 | 光電変換装置、撮像システム、および、光電変換装置の駆動方法 |
| FR2910710B1 (fr) | 2006-12-21 | 2009-03-13 | St Microelectronics Sa | Capteur d'image cmos a photodiode piegee a faible tension d'alimentation |
| EP1942663B1 (en) * | 2007-01-02 | 2013-07-24 | STMicroelectronics (Research & Development) Limited | Column current source |
| JP5156434B2 (ja) * | 2008-02-29 | 2013-03-06 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP5188221B2 (ja) * | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
| JP5478905B2 (ja) * | 2009-01-30 | 2014-04-23 | キヤノン株式会社 | 固体撮像装置 |
| JP5529613B2 (ja) * | 2009-04-17 | 2014-06-25 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5251702B2 (ja) * | 2009-04-24 | 2013-07-31 | ソニー株式会社 | Ｄａ変換装置、固体撮像素子、およびカメラシステム |
| JP5482137B2 (ja) * | 2009-11-19 | 2014-04-23 | ソニー株式会社 | 固体撮像装置、負荷電流源回路 |
| JP5484208B2 (ja) | 2010-06-14 | 2014-05-07 | キヤノン株式会社 | 撮像装置 |
| JP5814539B2 (ja) | 2010-11-17 | 2015-11-17 | キヤノン株式会社 | 撮像装置 |
| JP5930651B2 (ja) * | 2011-10-07 | 2016-06-08 | キヤノン株式会社 | 固体撮像装置 |
| JP2013106206A (ja) * | 2011-11-14 | 2013-05-30 | Canon Inc | 固体撮像装置 |
| JP6261162B2 (ja) * | 2012-10-02 | 2018-01-17 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法 |
| JP2015080178A (ja) | 2013-10-18 | 2015-04-23 | キヤノン株式会社 | 撮像素子、撮像装置、カメラ、および、撮像装置の駆動方法 |
| JP6300488B2 (ja) | 2013-10-22 | 2018-03-28 | キヤノン株式会社 | 撮像装置、固体撮像素子及びカメラ |
| JP6391290B2 (ja) | 2014-05-08 | 2018-09-19 | キヤノン株式会社 | 撮像装置 |
| US9979916B2 (en) | 2014-11-21 | 2018-05-22 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
| JP6539149B2 (ja) | 2015-08-13 | 2019-07-03 | キヤノン株式会社 | 撮像装置及び撮像システム |
| US9900539B2 (en) | 2015-09-10 | 2018-02-20 | Canon Kabushiki Kaisha | Solid-state image pickup element, and image pickup system |
| JP6674219B2 (ja) | 2015-10-01 | 2020-04-01 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6632421B2 (ja) | 2016-02-22 | 2020-01-22 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
| JP6833531B2 (ja) | 2017-01-30 | 2021-02-24 | キヤノン株式会社 | 固体撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122488A (ja) | 1985-11-22 | 1987-06-03 | Toshiba Corp | Ｘ線撮影装置 |
| US5811808A (en) * | 1996-09-12 | 1998-09-22 | Amber Engineering, Inc. | Infrared imaging system employing on-focal plane nonuniformity correction |
| JP3226859B2 (ja) * | 1997-11-17 | 2001-11-05 | 日本電気株式会社 | 撮像装置 |
| US6046444A (en) * | 1997-12-08 | 2000-04-04 | Intel Corporation | High sensitivity active pixel with electronic shutter |
| US6781627B1 (en) * | 1999-06-24 | 2004-08-24 | Olympus Optical Co., Ltd. | Solid state imaging device and electric charge detecting apparatus used for the same |
-
2000
- 2000-11-06 JP JP2000337899A patent/JP3793016B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-02 US US09/985,211 patent/US7023482B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002152565A (ja) | 2002-05-24 |
| US7023482B2 (en) | 2006-04-04 |
| US20020057355A1 (en) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793016B2 (ja) | 固体撮像装置及び撮像システム | |
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US6903771B2 (en) | Image pickup apparatus | |
| US8717475B2 (en) | Image pickup apparatus | |
| CN101287062B (zh) | 光电转换设备和图像捕获系统 | |
| US6248991B1 (en) | Sequential correlated double sampling technique for CMOS area array sensors | |
| EP1178674A1 (en) | Solid-state image pickup device and camera system | |
| JP3585219B2 (ja) | 固体撮像装置および撮像システム | |
| US6498332B2 (en) | Solid-state image sensing device | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| CN100527791C (zh) | 固态成像装置以及照相机系统 | |
| JP4434530B2 (ja) | 固体撮像装置 | |
| JPWO2000014960A1 (ja) | 固体撮像装置 | |
| JP2003051989A (ja) | 光電変換装置、固体撮像装置及びシステム | |
| JP3667187B2 (ja) | 固体撮像装置 | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| US6414292B1 (en) | Image sensor with increased pixel density | |
| JP5106596B2 (ja) | 撮像装置 | |
| JP4708583B2 (ja) | 撮像装置 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| JP2004274229A (ja) | 撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2001078093A (ja) | 固体撮像装置 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 | |
| JPH10126696A (ja) | 光電変換素子および固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |