JP3831173B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP3831173B2 JP3831173B2 JP2000078881A JP2000078881A JP3831173B2 JP 3831173 B2 JP3831173 B2 JP 3831173B2 JP 2000078881 A JP2000078881 A JP 2000078881A JP 2000078881 A JP2000078881 A JP 2000078881A JP 3831173 B2 JP3831173 B2 JP 3831173B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- transistor
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置を実装した半導体モジュールに係り、特には、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールに関する。
【０００２】
【従来の技術】
図４は、モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図である。図４に示すように、従来の半導体パッケージ１０１は、基板１０２にＧａＡｓチップ１０３をフリップチップ接続し、さらに樹脂１０４をポッティングした構造を有している。
【０００３】
この半導体パッケージ１０１において、ＧａＡｓチップ１０３は、モノリシックマイクロ波集積回路を構成している。すなわち、従来の半導体パッケージ１０１においては、トランジスタ素子部及び配線部の双方が１つのＧａＡｓチップ１０３につくりこまれている。また、図４に示す半導体パッケージ１０１において、ＧａＡｓチップ１０３は、そのトランジスタやストリップ線路が形成された面が基板１０２と対向するように配置されている。
【０００４】
上述したＧａＡｓチップ１０３の製造には、非常に高価なＧａＡｓ基板が用いられる。そのため、モノリシックマイクロ波集積回路には、製造歩留まりを向上させることなどによって、ＧａＡｓ基板を有効利用すること、すなわちコストを低減することが望まれている。しかしながら、モノリシックマイクロ波集積回路では、配線形成の精度がデバイスの特性に極めて大きな影響を与える。そのため、製造歩留まりを向上させることによるコスト低減には限界がある。そこで、他の方法によりコストを低減することが望まれている。
【０００５】
【発明が解決しようとする課題】
図４に示すような従来の構造の半導体パッケージ１０１を用いた半導体モジュールには、以下に説明する問題がある。
図４に示す半導体パッケージ１０１を用いた半導体モジュールは、半導体パッケージ１０１を基板１０２側で実装基板に実装させることにより得られる。そのため、マイクロ波集積回路で生じた熱の放熱は、半導体パッケージ１０１のＧａＡｓチップ１０３上に、別途、ヒートシンクを設けて行う必要がある。このようなヒートシンクの付設は、当然の如く、部品数並びに製造工程の増加をもたらす。
【０００６】
さらに、図４に示す半導体パッケージ１０１を用いた半導体モジュールでは、ＧａＡｓチップ１０３に設けたビアホールを介して接地を行う必要があるため、その厚さに応じたリアクタンス成分が生じてしまう。このリアクタンス成分は、周知の如く、デバイスの帯域特性を狭めるのとともに発振の原因にもなるといった問題があった。
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、モノリシックマイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の側面によると、実装基板と前記実装基板に実装されマイクロ波集積回路を構成する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、少なくとも１つのトランジスタで構成されたトランジスタ素子部と前記少なくとも１つのトランジスタに接続された配線を有する配線部とを備え、前記トランジスタ素子部を構成する前記少なくとも１つのトランジスタの各々はトランジスタを１つのみ含んだチップとして形成され、前記配線部は絶縁性基板に前記配線を設けてなる配線基板として形成され、前記チップは前記トランジスタが形成された面を前記配線基板に対向させ且つその裏面を露出させるように前記配線基板に取り付けられ、それにより前記少なくとも１つのトランジスタと前記配線との接続がなされており、前記半導体装置は前記チップが取り付けられた側で前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、前記第１の金属パターンは前記配線と接続され、前記第２の金属パターンは前記チップの前記トランジスタが形成された面の裏面と接続されていることを特徴とする半導体モジュールが提供される。
【００１１】
本発明の第２の側面によると、実装基板と前記実装基板に実装されモノリシックマイクロ波集積回路を有する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、絶縁性基板と前記絶縁性基板の一方の主面に形成された導体パターンとを有する配線基板及び一方の主面にトランジスタが形成され前記モノリシックマイクロ波集積回路を構成するＩＣチップを備え、前記ＩＣチップは前記トランジスタが形成された面が前記配線基板と対向するように前記配線基板に取り付けられ、前記半導体装置は前記ＩＣチップが前記実装基板と対向するように前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、前記第１の金属パターンは前記導体パターンと接続され、前記第２の金属パターンは前記ＩＣチップの前記トランジスタが形成された面の裏面と接続されたことを特徴とする半導体モジュールが提供される。
【００１２】
上述のように、従来は、トランジスタ素子部及び配線部の双方を１つのＧａＡｓチップに形成することによりモノリシックマイクロ波集積回路を構成していた。
【００１３】
それに対し、本発明の第１の側面によると、トランジスタ素子部を構成するそれぞれのトランジスタは別々のチップとして形成され、配線部は絶縁性基板に配線を設けてなる配線基板として形成され、それらチップを配線基板へと取り付けることにより得られるパッケージでマイクロ波集積回路が構成されている。このような方法でモノリシックマイクロ波集積回路を構成した場合、ＧａＡｓ基板のような基板はトランジスタを形成するためだけに使用され得るので、１枚のＧａＡｓ基板からより多くのマイクロ波集積回路を得ることができる。
【００１４】
また、本発明の第１の側面によると、配線は絶縁性基板に形成される。そのため、配線に不具合が生じたとしても、ＧａＡｓ基板のような基板を無駄にすることがない。一般に、絶縁性基板はＧａＡｓ基板に比べれば遥かに安価であるので、本発明の第１の側面によると、配線の不具合に基づくコストの上昇を抑制することができる。すなわち、本発明の第１の側面によると、マイクロ波集積回路を有する半導体装置及びそのような半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【００１５】
また、本発明の第２の側面において、ＩＣチップはトランジスタが形成された面が配線基板に対向するように配線基板に取り付けられ、半導体装置はＩＣチップが取り付けられた側で実装基板に実装される。そのため、本発明の第２の側面によると、ＩＣチップで生じた熱を実装基板側から放熱させることができる。第２の側面では、絶縁性基板とこの絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを有する実装基板を用い、第１の金属パターンを上記配線と接続し、第２の金属パターンをＩＣチップのトランジスタが形成された面の裏面と接続するので、ＩＣチップで生じた熱を第２の金属パターンへと放熱させることができる。このように実装基板側で放熱させる場合、半導体装置の実装基板とは反対側の面にヒートシンクを別途設ける必要がない。また、上述した構造の実装基板は一般的な実装基板と同様のプロセスで製造可能である。したがって、本発明の第２の側面によると、構造及び製造プロセスを簡略化することができる。
【００１６】
さらに、本発明の第２の側面において、ＩＣチップはトランジスタが形成された面の裏面が実装基板に対向するように配線基板に取り付けられるので、予め実装基板上に接地面として金属パターンを形成しておけば、ＩＣチップにビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【００１７】
なお、ＩＣチップをトランジスタが形成された面が配線基板に対向するように配線基板に取り付けて、半導体装置をＩＣチップが取り付けられた側で実装基板に実装する場合、配線基板は、上記配線を構成する導体パターンとこの導体パターンに接続された電極とを有し、この電極がＩＣチップ側で導体パターンを含む面から離れる方向に延びて形成されていることが好ましい。このような構造を有する配線基板を用いた場合、半導体装置を実装基板に実装する際に、ワイヤボンディング等が不要となる。したがって、より容易に及びより確実に半導体装置を実装基板に実装することが可能となる。
【００１８】
上述した方法でＩＣチップで生じた熱を放熱させる場合、上記絶縁性基板として、第１の絶縁体層、金属層、貫通孔が設けられた第２の絶縁体層を順次積層してなる積層構造を有し、第２の絶縁体層の貫通孔が接続用導体で充填され、上述した第１及び第２の金属パターンが第２の絶縁体層上に形成され、第２の金属パターンと金属層とが接続用導体を介して接続されたものを用いることができる。この絶縁性基板では、ＩＣチップで生じた熱は、第２の金属パターン及び接続用導体を介して金属層へと放熱される。この金属層は、第１及び第２の金属パターンとは異なる平面内に設けられているので、第２の金属パターンに比べてより大面積とすることができる。したがって、ＩＣチップで生じた熱を金属層に放熱させた場合、ＩＣチップで生じた熱を単に第２の金属パターンに放熱させる場合に比べて、より優れた放熱性を実現することができる。
【００１９】
【発明の実施の形態】
以下、本発明について、図面を参照しながらより詳細に説明する。なお、各図において同様の構成部材には同一の参照符号を付し、重複する説明は省略する。
【００２０】
図１（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を概略的に示す斜視図であり、図１（ｃ）は図１（ａ）及び（ｂ）に示す半導体装置の断面図である。図１（ａ）〜（ｃ）に示す半導体装置は、配線基板であるリードレスチップキャリア２とＧａＡｓチップ３とで主に構成された半導体パッケージ１であり、マイクロ波集積回路を構成している。
【００２１】
リードレスチップキャリア２は、平板状の絶縁性基板４上に導体パターン５［図１（ａ）及び（ｂ）では省略されている］及び枠状の絶縁性部材６が順次配置された構造を有している。絶縁性基板４及び絶縁性部材６の端面にはそれらの主面と垂直な方向に複数の溝部が設けられており、導体パターン５の端部はこれら溝部内の電極７と接続されている。すなわち、溝部内の電極７は、ＧａＡｓチップ３のための電気信号端子及び電源端子を構成している。
【００２２】
図１（ａ）〜（ｃ）に示すリードレスチップキャリア２は、複数のリードレスチップキャリア２を一体的に形成した後、個々のリードレスチップキャリア２へと切り出すことにより得ることができる。すなわち、絶縁性基板４及び絶縁性部材６の側部に形成された複数の溝部は、絶縁性基板４及び絶縁性部材６にスルーホールを設け、このスルーホールの位置で絶縁性基板４及び絶縁性部材６を分割することにより形成することができる。また、同様に、電極７は、絶縁性基板４及び絶縁性部材６に設けたスルーホールに金属などの導電性材料を充填した後、このスルーホールの位置で絶縁性基板４及び絶縁性部材６を分割することにより形成することができる。したがって、これら溝部及び電極７は、端面スルーホール及び端面スルーホール電極とそれぞれ呼ばれる。
【００２３】
リードレスチップキャリア２を構成する絶縁性基板４及び絶縁性部材６に用いられる材料は絶縁性材料であれば特に制限はないが、アルミナやガラスセラミックスなどが好適である。特に、高い周波数で使用される場合には、絶縁性基板４や絶縁性部材６にガラスセラミックスを用いることが有効である。
【００２４】
導体パターン５は、ＧａＡｓチップ３のための配線を構成している。導体パターン５に用いられる材料は導電性材料であれば特に制限はないが、一般には、銅のような金属材料が用いられる。また、電極７に用いられる材料も導電性材料であれば特に制限はなく、一般には、金（Ａｕ）などの金属材料が用いられる。
【００２５】
図１（ａ）〜（ｃ）に示す半導体パッケージ１において、ＧａＡｓチップ３は、それぞれが１つのトランジスタを構成している。トランジスタはＧａＡｓチップ３の一方の表面領域に形成されており、各種電極（図示せず）は全てその面に設けられている。また、これら電極上には金ボール或いは半田ボールなどの金属バンプ８が設けられており、ＧａＡｓチップ３は金属バンプ８と導体パターン５とが接するようにリードレスチップキャリア２に取り付けられている。すなわち、ＧａＡｓチップ３はリードレスチップキャリア２にフリップチップ接続されている。
【００２６】
なお、リードレスチップキャリア２にフリップチップ接続されたＧａＡｓチップ３の周囲は、樹脂などの絶縁性材料９で充填されている。これにより、半導体パッケージ１を後述する実装基板に実装した際に、実装基板とＧａＡｓチップ３とリードレスチップキャリア２との間の熱膨張率の違いに基づいて生ずる応力によりＧａＡｓチップ３が破壊されるのを抑制することができる。
【００２７】
上述した半導体パッケージ１は、例えば、以下の方法により製造することができる。図２（ａ）〜（ｅ）を参照しながら説明する。
図２（ａ）〜（ｅ）は、それぞれ、図１（ａ）〜（ｃ）に示す半導体パッケージ１の製造方法を概略的に示す図である。なお、図２（ａ）〜（ｃ）は斜視図であり、図２（ｄ）及び（ｅ）は断面図である。また、図２（ｃ）において、導体パターン５及び電極７は省略されている。
【００２８】
図１（ａ）〜（ｃ）に示す半導体パッケージ１を製造するに当たり、まず、図２（ａ）に示すように、ＧａＡｓ基板１０の一方の面に複数のトランジスタを形成し、これらトランジスタの電極上に金属バンプ８を設ける。次に、図２（ｂ）に示すように、ＧａＡｓ基板１０を各トランジスタ毎に切断することにより、複数のＧａＡｓチップ３を得る。
【００２９】
その一方で、図２（ｃ）に示すように、複数のリードレスチップキャリア２を個々のリードレスチップキャリア２に切り出す前の状態にまで形成しておく。これに上述した方法により得られた複数のＧａＡｓチップ３をフリップチップ接続し、さらに各リードレスチップキャリア２毎に切断することにより図２（ｄ）に示す構造を得る。その後、図２（ｅ）に示すように、ＧａＡｓチップ３とリードレスチップキャリア２との間隙を樹脂のような絶縁性材料９でポッティングする。以上のようにして、図１（ａ）〜（ｃ）に示す半導体パッケージ１を得る。
【００３０】
なお、ＧａＡｓチップ３のリードレスチップキャリア２へのフリップチップ接続は、切り出す前のリードレスチップキャリア２に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア２のそれぞれに対して行ってもよい。また、同様に、絶縁性材料９によるポッティングは、切り出す前の複数のリードレスチップキャリア２に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア２のそれぞれに対して行ってもよい。
【００３１】
以上説明した、半導体パッケージ１では、それぞれのトランジスタは別々のＧａＡｓチップ３として形成され、その配線は配線基板２の導体パターン５によってなされている。すなわち、上記半導体パッケージ１では、ＧａＡｓ基板１０はトランジスタのみを形成するために使用されている。そのため、１枚のＧａＡｓ基板１０からより多くのマイクロ波集積回路を得ることができ、しかも、配線に不具合が生じたとしてもＧａＡｓ基板を無駄にすることがない。したがって、コストの低減が可能となる。
【００３２】
上述した半導体パッケージ１は、絶縁性基板４側で実装基板に実装されてもよいが、好ましくは、ＧａＡｓチップ３側で実装基板に実装される。これについては、図３を参照しながら説明する。
【００３３】
図３は、図１（ａ）〜（ｃ）に示す半導体パッケージ１を用いた半導体モジュールの一例を概略的に示す断面図である。図３に示す半導体モジュール１１は、実装基板１２と半導体モジュール１とで主に構成されている。
【００３４】
実装基板１２は、絶縁層１３上に、導電層１４、絶縁層１５、及び導電層１６が順次積層された構造を有している。導電層１６はパターニングされており、配線１７と放熱用の接続部１８とを構成している。また、絶縁層１５にはビアホールが形成されている。これらビアホールには導電性材料１９が充填されており、接続部１８は導電性材料１９を介して導電層１４と接続されている。なお、実装基板１２はこのような構造に限られるものではない。例えば、絶縁層１５と導電層１６と積層体からなるものであってもよく、さらに多くの絶縁層と導電層とを積層したものであってもよい。
【００３５】
実装基板を構成する絶縁層１３，１５に用いられる材料は絶縁性材料であれば特に制限はない。絶縁層１３，１５には、例えば、ガラスクロスにエポキシ樹脂を含浸させてこれをＢステージ状態とした所謂プリプレグのような複合材料を用いることができる。
【００３６】
導電層１４，１６に用いられる材料は導電性材料であれば特に制限はなく、例えば銅のような金属を挙げることができる。また、接続部１８と導電層１４とを接続する導電性材料１９としては、例えば半田等の金属材料を用いることができる。
【００３７】
以上のように構成された実装基板１２に対し、半導体パッケージ１は、ＧａＡｓチップ３のトランジスタが形成された面の裏面が接続部１８上に位置するように配置されている。ＧａＡｓチップ３のトランジスタが形成された面の裏面は導電性材料２０を介して接続部１８と接続されており、リードレスチップキャリア２の電極７は導電性材料２１を介して配線１７と接続されている。なお、導電性材料２０，２１としては、半田や銀ペーストなどの金属材料を用いることができる。
【００３８】
このように、図１（ａ）〜（ｃ）に示す半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装した場合、ＧａＡｓチップ３で生じた熱を実装基板側１２の接続部１８等へと放熱させることができるため、ヒートシンクを別途設ける必要がない。また、上述した構造の実装基板１２は一般的な実装基板と同様のプロセスで製造可能である。したがって、図１（ａ）〜（ｃ）に示す半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装した場合、半導体モジュール１１の構造を簡略化することができるのに加え、その製造プロセスを簡略化することができる。
【００３９】
また、この半導体モジュール１１において、ＧａＡｓチップ３はトランジスタが形成された面の裏面が実装基板１２の接続部１８と接続されているため、ＧａＡｓチップ３にビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【００４０】
以上説明した実施形態では、半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装することについて説明したが、半導体チップ１は絶縁性基板４側で実装基板１２に実装してもよい。この場合、良好な放熱性を実現するためには、別途、ヒートシンクを設ける必要があるが、各トランジスタを別々のＧａＡｓチップ３として形成し、それらの接続を配線基板２に設けた導体パターン５によって行うことに関連して説明した効果は得ることができる。すなわち、ＧａＡｓ基板を有効利用して、コストを低減することができる。
【００４１】
また、以上説明した実施形態では、半導体パッケージ１がマイクロ波集積回路を構成する場合、すなわち、各トランジスタを別々のＧａＡｓチップ３として形成し、それらの接続を配線基板２に設けた導体パターン５によって行うことについて説明したが、モノリシックマイクロ波集積回路を構成するＧａＡｓチップを用いて半導体パッケージを形成してもよい。この場合、ＧａＡｓチップにはトランジスタだけでなく配線も形成する必要があるが、半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装することに関連して説明した効果は得ることができる。すなわち、構造及び製造プロセスを簡略化して、コストを低減することができる。
【００４２】
【発明の効果】
以上説明したように、本発明によると、トランジスタ素子部を構成するそれぞれのトランジスタを別々のチップとして形成し且つ配線部を絶縁性基板に配線を設けてなる配線基板として形成すること、チップをそのトランジスタが形成された面が配線基板に対向するように配線基板に取り付け且つ半導体装置をチップが取り付けられた側で実装基板に実装すること、及びそれら両方のいずれかが行われる。そのため、ＧａＡｓ基板のように高価な基板を有効利用することや構造及び製造プロセスの簡略化が可能となる。
【００４３】
すなわち、本発明によると、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を概略的に示す斜視図、（ｃ）は（ａ）及び（ｂ）に示す半導体装置の断面図。
【図２】（ａ）〜（ｅ）は、それぞれ、図１（ａ）〜（ｃ）に示す半導体装置の製造方法を概略的に示す図。
【図３】図１（ａ）〜（ｃ）に示す半導体装置を用いた半導体モジュールの一例を概略的に示す断面図。
【図４】モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図。
【符号の説明】
１，１０１…半導体パッケージ
２…リードレスチップキャリア
３，１０３…ＧａＡｓチップ
４…絶縁性基板
５…導体パターン
６…絶縁性部材
７…電極
８…金属バンプ
９…絶縁性材料
１０…ＧａＡｓ基板
１１…半導体モジュール
１２…実装基板
１３，１５…絶縁層
１４，１６…導電層
１７…配線
１８…接続部
１９〜２１…導電性材料
１０２…基板
１０４…樹脂
【発明の属する技術分野】
本発明は、半導体装置を実装した半導体モジュールに係り、特には、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールに関する。
【０００２】
【従来の技術】
図４は、モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図である。図４に示すように、従来の半導体パッケージ１０１は、基板１０２にＧａＡｓチップ１０３をフリップチップ接続し、さらに樹脂１０４をポッティングした構造を有している。
【０００３】
この半導体パッケージ１０１において、ＧａＡｓチップ１０３は、モノリシックマイクロ波集積回路を構成している。すなわち、従来の半導体パッケージ１０１においては、トランジスタ素子部及び配線部の双方が１つのＧａＡｓチップ１０３につくりこまれている。また、図４に示す半導体パッケージ１０１において、ＧａＡｓチップ１０３は、そのトランジスタやストリップ線路が形成された面が基板１０２と対向するように配置されている。
【０００４】
上述したＧａＡｓチップ１０３の製造には、非常に高価なＧａＡｓ基板が用いられる。そのため、モノリシックマイクロ波集積回路には、製造歩留まりを向上させることなどによって、ＧａＡｓ基板を有効利用すること、すなわちコストを低減することが望まれている。しかしながら、モノリシックマイクロ波集積回路では、配線形成の精度がデバイスの特性に極めて大きな影響を与える。そのため、製造歩留まりを向上させることによるコスト低減には限界がある。そこで、他の方法によりコストを低減することが望まれている。
【０００５】
【発明が解決しようとする課題】
図４に示すような従来の構造の半導体パッケージ１０１を用いた半導体モジュールには、以下に説明する問題がある。
図４に示す半導体パッケージ１０１を用いた半導体モジュールは、半導体パッケージ１０１を基板１０２側で実装基板に実装させることにより得られる。そのため、マイクロ波集積回路で生じた熱の放熱は、半導体パッケージ１０１のＧａＡｓチップ１０３上に、別途、ヒートシンクを設けて行う必要がある。このようなヒートシンクの付設は、当然の如く、部品数並びに製造工程の増加をもたらす。
【０００６】
さらに、図４に示す半導体パッケージ１０１を用いた半導体モジュールでは、ＧａＡｓチップ１０３に設けたビアホールを介して接地を行う必要があるため、その厚さに応じたリアクタンス成分が生じてしまう。このリアクタンス成分は、周知の如く、デバイスの帯域特性を狭めるのとともに発振の原因にもなるといった問題があった。
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、モノリシックマイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減可能とすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の側面によると、実装基板と前記実装基板に実装されマイクロ波集積回路を構成する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、少なくとも１つのトランジスタで構成されたトランジスタ素子部と前記少なくとも１つのトランジスタに接続された配線を有する配線部とを備え、前記トランジスタ素子部を構成する前記少なくとも１つのトランジスタの各々はトランジスタを１つのみ含んだチップとして形成され、前記配線部は絶縁性基板に前記配線を設けてなる配線基板として形成され、前記チップは前記トランジスタが形成された面を前記配線基板に対向させ且つその裏面を露出させるように前記配線基板に取り付けられ、それにより前記少なくとも１つのトランジスタと前記配線との接続がなされており、前記半導体装置は前記チップが取り付けられた側で前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、前記第１の金属パターンは前記配線と接続され、前記第２の金属パターンは前記チップの前記トランジスタが形成された面の裏面と接続されていることを特徴とする半導体モジュールが提供される。
【００１１】
本発明の第２の側面によると、実装基板と前記実装基板に実装されモノリシックマイクロ波集積回路を有する半導体装置とを具備する半導体モジュールであって、前記半導体装置は、絶縁性基板と前記絶縁性基板の一方の主面に形成された導体パターンとを有する配線基板及び一方の主面にトランジスタが形成され前記モノリシックマイクロ波集積回路を構成するＩＣチップを備え、前記ＩＣチップは前記トランジスタが形成された面が前記配線基板と対向するように前記配線基板に取り付けられ、前記半導体装置は前記ＩＣチップが前記実装基板と対向するように前記実装基板に実装され、前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、前記第１の金属パターンは前記導体パターンと接続され、前記第２の金属パターンは前記ＩＣチップの前記トランジスタが形成された面の裏面と接続されたことを特徴とする半導体モジュールが提供される。
【００１２】
上述のように、従来は、トランジスタ素子部及び配線部の双方を１つのＧａＡｓチップに形成することによりモノリシックマイクロ波集積回路を構成していた。
【００１３】
それに対し、本発明の第１の側面によると、トランジスタ素子部を構成するそれぞれのトランジスタは別々のチップとして形成され、配線部は絶縁性基板に配線を設けてなる配線基板として形成され、それらチップを配線基板へと取り付けることにより得られるパッケージでマイクロ波集積回路が構成されている。このような方法でモノリシックマイクロ波集積回路を構成した場合、ＧａＡｓ基板のような基板はトランジスタを形成するためだけに使用され得るので、１枚のＧａＡｓ基板からより多くのマイクロ波集積回路を得ることができる。
【００１４】
また、本発明の第１の側面によると、配線は絶縁性基板に形成される。そのため、配線に不具合が生じたとしても、ＧａＡｓ基板のような基板を無駄にすることがない。一般に、絶縁性基板はＧａＡｓ基板に比べれば遥かに安価であるので、本発明の第１の側面によると、配線の不具合に基づくコストの上昇を抑制することができる。すなわち、本発明の第１の側面によると、マイクロ波集積回路を有する半導体装置及びそのような半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【００１５】
また、本発明の第２の側面において、ＩＣチップはトランジスタが形成された面が配線基板に対向するように配線基板に取り付けられ、半導体装置はＩＣチップが取り付けられた側で実装基板に実装される。そのため、本発明の第２の側面によると、ＩＣチップで生じた熱を実装基板側から放熱させることができる。第２の側面では、絶縁性基板とこの絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを有する実装基板を用い、第１の金属パターンを上記配線と接続し、第２の金属パターンをＩＣチップのトランジスタが形成された面の裏面と接続するので、ＩＣチップで生じた熱を第２の金属パターンへと放熱させることができる。このように実装基板側で放熱させる場合、半導体装置の実装基板とは反対側の面にヒートシンクを別途設ける必要がない。また、上述した構造の実装基板は一般的な実装基板と同様のプロセスで製造可能である。したがって、本発明の第２の側面によると、構造及び製造プロセスを簡略化することができる。
【００１６】
さらに、本発明の第２の側面において、ＩＣチップはトランジスタが形成された面の裏面が実装基板に対向するように配線基板に取り付けられるので、予め実装基板上に接地面として金属パターンを形成しておけば、ＩＣチップにビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【００１７】
なお、ＩＣチップをトランジスタが形成された面が配線基板に対向するように配線基板に取り付けて、半導体装置をＩＣチップが取り付けられた側で実装基板に実装する場合、配線基板は、上記配線を構成する導体パターンとこの導体パターンに接続された電極とを有し、この電極がＩＣチップ側で導体パターンを含む面から離れる方向に延びて形成されていることが好ましい。このような構造を有する配線基板を用いた場合、半導体装置を実装基板に実装する際に、ワイヤボンディング等が不要となる。したがって、より容易に及びより確実に半導体装置を実装基板に実装することが可能となる。
【００１８】
上述した方法でＩＣチップで生じた熱を放熱させる場合、上記絶縁性基板として、第１の絶縁体層、金属層、貫通孔が設けられた第２の絶縁体層を順次積層してなる積層構造を有し、第２の絶縁体層の貫通孔が接続用導体で充填され、上述した第１及び第２の金属パターンが第２の絶縁体層上に形成され、第２の金属パターンと金属層とが接続用導体を介して接続されたものを用いることができる。この絶縁性基板では、ＩＣチップで生じた熱は、第２の金属パターン及び接続用導体を介して金属層へと放熱される。この金属層は、第１及び第２の金属パターンとは異なる平面内に設けられているので、第２の金属パターンに比べてより大面積とすることができる。したがって、ＩＣチップで生じた熱を金属層に放熱させた場合、ＩＣチップで生じた熱を単に第２の金属パターンに放熱させる場合に比べて、より優れた放熱性を実現することができる。
【００１９】
【発明の実施の形態】
以下、本発明について、図面を参照しながらより詳細に説明する。なお、各図において同様の構成部材には同一の参照符号を付し、重複する説明は省略する。
【００２０】
図１（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を概略的に示す斜視図であり、図１（ｃ）は図１（ａ）及び（ｂ）に示す半導体装置の断面図である。図１（ａ）〜（ｃ）に示す半導体装置は、配線基板であるリードレスチップキャリア２とＧａＡｓチップ３とで主に構成された半導体パッケージ１であり、マイクロ波集積回路を構成している。
【００２１】
リードレスチップキャリア２は、平板状の絶縁性基板４上に導体パターン５［図１（ａ）及び（ｂ）では省略されている］及び枠状の絶縁性部材６が順次配置された構造を有している。絶縁性基板４及び絶縁性部材６の端面にはそれらの主面と垂直な方向に複数の溝部が設けられており、導体パターン５の端部はこれら溝部内の電極７と接続されている。すなわち、溝部内の電極７は、ＧａＡｓチップ３のための電気信号端子及び電源端子を構成している。
【００２２】
図１（ａ）〜（ｃ）に示すリードレスチップキャリア２は、複数のリードレスチップキャリア２を一体的に形成した後、個々のリードレスチップキャリア２へと切り出すことにより得ることができる。すなわち、絶縁性基板４及び絶縁性部材６の側部に形成された複数の溝部は、絶縁性基板４及び絶縁性部材６にスルーホールを設け、このスルーホールの位置で絶縁性基板４及び絶縁性部材６を分割することにより形成することができる。また、同様に、電極７は、絶縁性基板４及び絶縁性部材６に設けたスルーホールに金属などの導電性材料を充填した後、このスルーホールの位置で絶縁性基板４及び絶縁性部材６を分割することにより形成することができる。したがって、これら溝部及び電極７は、端面スルーホール及び端面スルーホール電極とそれぞれ呼ばれる。
【００２３】
リードレスチップキャリア２を構成する絶縁性基板４及び絶縁性部材６に用いられる材料は絶縁性材料であれば特に制限はないが、アルミナやガラスセラミックスなどが好適である。特に、高い周波数で使用される場合には、絶縁性基板４や絶縁性部材６にガラスセラミックスを用いることが有効である。
【００２４】
導体パターン５は、ＧａＡｓチップ３のための配線を構成している。導体パターン５に用いられる材料は導電性材料であれば特に制限はないが、一般には、銅のような金属材料が用いられる。また、電極７に用いられる材料も導電性材料であれば特に制限はなく、一般には、金（Ａｕ）などの金属材料が用いられる。
【００２５】
図１（ａ）〜（ｃ）に示す半導体パッケージ１において、ＧａＡｓチップ３は、それぞれが１つのトランジスタを構成している。トランジスタはＧａＡｓチップ３の一方の表面領域に形成されており、各種電極（図示せず）は全てその面に設けられている。また、これら電極上には金ボール或いは半田ボールなどの金属バンプ８が設けられており、ＧａＡｓチップ３は金属バンプ８と導体パターン５とが接するようにリードレスチップキャリア２に取り付けられている。すなわち、ＧａＡｓチップ３はリードレスチップキャリア２にフリップチップ接続されている。
【００２６】
なお、リードレスチップキャリア２にフリップチップ接続されたＧａＡｓチップ３の周囲は、樹脂などの絶縁性材料９で充填されている。これにより、半導体パッケージ１を後述する実装基板に実装した際に、実装基板とＧａＡｓチップ３とリードレスチップキャリア２との間の熱膨張率の違いに基づいて生ずる応力によりＧａＡｓチップ３が破壊されるのを抑制することができる。
【００２７】
上述した半導体パッケージ１は、例えば、以下の方法により製造することができる。図２（ａ）〜（ｅ）を参照しながら説明する。
図２（ａ）〜（ｅ）は、それぞれ、図１（ａ）〜（ｃ）に示す半導体パッケージ１の製造方法を概略的に示す図である。なお、図２（ａ）〜（ｃ）は斜視図であり、図２（ｄ）及び（ｅ）は断面図である。また、図２（ｃ）において、導体パターン５及び電極７は省略されている。
【００２８】
図１（ａ）〜（ｃ）に示す半導体パッケージ１を製造するに当たり、まず、図２（ａ）に示すように、ＧａＡｓ基板１０の一方の面に複数のトランジスタを形成し、これらトランジスタの電極上に金属バンプ８を設ける。次に、図２（ｂ）に示すように、ＧａＡｓ基板１０を各トランジスタ毎に切断することにより、複数のＧａＡｓチップ３を得る。
【００２９】
その一方で、図２（ｃ）に示すように、複数のリードレスチップキャリア２を個々のリードレスチップキャリア２に切り出す前の状態にまで形成しておく。これに上述した方法により得られた複数のＧａＡｓチップ３をフリップチップ接続し、さらに各リードレスチップキャリア２毎に切断することにより図２（ｄ）に示す構造を得る。その後、図２（ｅ）に示すように、ＧａＡｓチップ３とリードレスチップキャリア２との間隙を樹脂のような絶縁性材料９でポッティングする。以上のようにして、図１（ａ）〜（ｃ）に示す半導体パッケージ１を得る。
【００３０】
なお、ＧａＡｓチップ３のリードレスチップキャリア２へのフリップチップ接続は、切り出す前のリードレスチップキャリア２に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア２のそれぞれに対して行ってもよい。また、同様に、絶縁性材料９によるポッティングは、切り出す前の複数のリードレスチップキャリア２に対して一括的に行ってもよく、切り出した後のリードレスチップキャリア２のそれぞれに対して行ってもよい。
【００３１】
以上説明した、半導体パッケージ１では、それぞれのトランジスタは別々のＧａＡｓチップ３として形成され、その配線は配線基板２の導体パターン５によってなされている。すなわち、上記半導体パッケージ１では、ＧａＡｓ基板１０はトランジスタのみを形成するために使用されている。そのため、１枚のＧａＡｓ基板１０からより多くのマイクロ波集積回路を得ることができ、しかも、配線に不具合が生じたとしてもＧａＡｓ基板を無駄にすることがない。したがって、コストの低減が可能となる。
【００３２】
上述した半導体パッケージ１は、絶縁性基板４側で実装基板に実装されてもよいが、好ましくは、ＧａＡｓチップ３側で実装基板に実装される。これについては、図３を参照しながら説明する。
【００３３】
図３は、図１（ａ）〜（ｃ）に示す半導体パッケージ１を用いた半導体モジュールの一例を概略的に示す断面図である。図３に示す半導体モジュール１１は、実装基板１２と半導体モジュール１とで主に構成されている。
【００３４】
実装基板１２は、絶縁層１３上に、導電層１４、絶縁層１５、及び導電層１６が順次積層された構造を有している。導電層１６はパターニングされており、配線１７と放熱用の接続部１８とを構成している。また、絶縁層１５にはビアホールが形成されている。これらビアホールには導電性材料１９が充填されており、接続部１８は導電性材料１９を介して導電層１４と接続されている。なお、実装基板１２はこのような構造に限られるものではない。例えば、絶縁層１５と導電層１６と積層体からなるものであってもよく、さらに多くの絶縁層と導電層とを積層したものであってもよい。
【００３５】
実装基板を構成する絶縁層１３，１５に用いられる材料は絶縁性材料であれば特に制限はない。絶縁層１３，１５には、例えば、ガラスクロスにエポキシ樹脂を含浸させてこれをＢステージ状態とした所謂プリプレグのような複合材料を用いることができる。
【００３６】
導電層１４，１６に用いられる材料は導電性材料であれば特に制限はなく、例えば銅のような金属を挙げることができる。また、接続部１８と導電層１４とを接続する導電性材料１９としては、例えば半田等の金属材料を用いることができる。
【００３７】
以上のように構成された実装基板１２に対し、半導体パッケージ１は、ＧａＡｓチップ３のトランジスタが形成された面の裏面が接続部１８上に位置するように配置されている。ＧａＡｓチップ３のトランジスタが形成された面の裏面は導電性材料２０を介して接続部１８と接続されており、リードレスチップキャリア２の電極７は導電性材料２１を介して配線１７と接続されている。なお、導電性材料２０，２１としては、半田や銀ペーストなどの金属材料を用いることができる。
【００３８】
このように、図１（ａ）〜（ｃ）に示す半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装した場合、ＧａＡｓチップ３で生じた熱を実装基板側１２の接続部１８等へと放熱させることができるため、ヒートシンクを別途設ける必要がない。また、上述した構造の実装基板１２は一般的な実装基板と同様のプロセスで製造可能である。したがって、図１（ａ）〜（ｃ）に示す半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装した場合、半導体モジュール１１の構造を簡略化することができるのに加え、その製造プロセスを簡略化することができる。
【００３９】
また、この半導体モジュール１１において、ＧａＡｓチップ３はトランジスタが形成された面の裏面が実装基板１２の接続部１８と接続されているため、ＧａＡｓチップ３にビアホールを設けることなく接地を行うことができる。したがって、リアクタンス成分に関連する問題を回避することができる。
【００４０】
以上説明した実施形態では、半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装することについて説明したが、半導体チップ１は絶縁性基板４側で実装基板１２に実装してもよい。この場合、良好な放熱性を実現するためには、別途、ヒートシンクを設ける必要があるが、各トランジスタを別々のＧａＡｓチップ３として形成し、それらの接続を配線基板２に設けた導体パターン５によって行うことに関連して説明した効果は得ることができる。すなわち、ＧａＡｓ基板を有効利用して、コストを低減することができる。
【００４１】
また、以上説明した実施形態では、半導体パッケージ１がマイクロ波集積回路を構成する場合、すなわち、各トランジスタを別々のＧａＡｓチップ３として形成し、それらの接続を配線基板２に設けた導体パターン５によって行うことについて説明したが、モノリシックマイクロ波集積回路を構成するＧａＡｓチップを用いて半導体パッケージを形成してもよい。この場合、ＧａＡｓチップにはトランジスタだけでなく配線も形成する必要があるが、半導体パッケージ１をＧａＡｓチップ３側で実装基板１２に実装することに関連して説明した効果は得ることができる。すなわち、構造及び製造プロセスを簡略化して、コストを低減することができる。
【００４２】
【発明の効果】
以上説明したように、本発明によると、トランジスタ素子部を構成するそれぞれのトランジスタを別々のチップとして形成し且つ配線部を絶縁性基板に配線を設けてなる配線基板として形成すること、チップをそのトランジスタが形成された面が配線基板に対向するように配線基板に取り付け且つ半導体装置をチップが取り付けられた側で実装基板に実装すること、及びそれら両方のいずれかが行われる。そのため、ＧａＡｓ基板のように高価な基板を有効利用することや構造及び製造プロセスの簡略化が可能となる。
【００４３】
すなわち、本発明によると、マイクロ波集積回路を有する半導体装置を実装した半導体モジュールのコストを低減することが可能となる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を概略的に示す斜視図、（ｃ）は（ａ）及び（ｂ）に示す半導体装置の断面図。
【図２】（ａ）〜（ｅ）は、それぞれ、図１（ａ）〜（ｃ）に示す半導体装置の製造方法を概略的に示す図。
【図３】図１（ａ）〜（ｃ）に示す半導体装置を用いた半導体モジュールの一例を概略的に示す断面図。
【図４】モノリシックマイクロ波集積回路を有する従来の半導体パッケージの一例を概略的に示す断面図。
【符号の説明】
１，１０１…半導体パッケージ
２…リードレスチップキャリア
３，１０３…ＧａＡｓチップ
４…絶縁性基板
５…導体パターン
６…絶縁性部材
７…電極
８…金属バンプ
９…絶縁性材料
１０…ＧａＡｓ基板
１１…半導体モジュール
１２…実装基板
１３，１５…絶縁層
１４，１６…導電層
１７…配線
１８…接続部
１９〜２１…導電性材料
１０２…基板
１０４…樹脂
Claims (4)
- 実装基板と前記実装基板に実装されマイクロ波集積回路を構成する半導体装置とを具備する半導体モジュールであって、
前記半導体装置は、少なくとも１つのトランジスタで構成されたトランジスタ素子部と前記少なくとも１つのトランジスタに接続された配線を有する配線部とを備え、前記トランジスタ素子部を構成する前記少なくとも１つのトランジスタの各々はトランジスタを１つのみ含んだチップとして形成され、前記配線部は絶縁性基板に前記配線を設けてなる配線基板として形成され、
前記チップは前記トランジスタが形成された面を前記配線基板に対向させ且つその裏面を露出させるように前記配線基板に取り付けられ、それにより前記少なくとも１つのトランジスタと前記配線との接続がなされており、
前記半導体装置は前記チップが取り付けられた側で前記実装基板に実装され、
前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、
前記第１の金属パターンは前記配線と接続され、前記第２の金属パターンは前記チップの前記トランジスタが形成された面の裏面と接続されていることを特徴とする半導体モジュール。 - 前記絶縁性基板は、第１の絶縁体層、金属層、貫通孔が設けられた第２の絶縁体層を順次積層してなる積層構造を有し、前記第２の絶縁体層は前記貫通孔内に接続用導体を具備し、前記第１及び第２の金属パターンは前記第２の絶縁体層上に形成され、前記第２の金属パターンと前記金属層とは前記接続用導体を介して接続されたことを特徴とする請求項１に記載の半導体モジュール。
- 実装基板と前記実装基板に実装されモノリシックマイクロ波集積回路を有する半導体装置とを具備する半導体モジュールであって、
前記半導体装置は、絶縁性基板と前記絶縁性基板の一方の主面に形成された導体パターンとを有する配線基板及び一方の主面にトランジスタが形成され前記モノリシックマイクロ波集積回路を構成するＩＣチップを備え、
前記ＩＣチップは前記トランジスタが形成された面が前記配線基板と対向するように前記配線基板に取り付けられ、
前記半導体装置は前記ＩＣチップが前記実装基板と対向するように前記実装基板に実装され、
前記実装基板は、絶縁性基板と、前記絶縁性基板の前記半導体装置を実装する面にそれぞれ形成された第１及び第２の金属パターンとを具備し、
前記第１の金属パターンは前記導体パターンと接続され、前記第２の金属パターンは前記ＩＣチップの前記トランジスタが形成された面の裏面と接続されたことを特徴とする半導体モジュール。 - 前記絶縁性基板は、第１の絶縁体層、金属層、貫通孔が設けられた第２の絶縁体層を順次積層してなる積層構造を有し、前記第２の絶縁体層は前記貫通孔内に接続用導体を具備し、前記第１及び第２の金属パターンは前記第２の絶縁体層上に形成され、前記第２の金属パターンと前記金属層とは前記接続用導体を介して接続されたことを特徴とする請求項３に記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078881A JP3831173B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078881A JP3831173B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267486A JP2001267486A (ja) | 2001-09-28 |
| JP3831173B2 true JP3831173B2 (ja) | 2006-10-11 |
Family
ID=18596224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078881A Expired - Fee Related JP3831173B2 (ja) | 2000-03-21 | 2000-03-21 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3831173B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5146627B2 (ja) | 2011-02-15 | 2013-02-20 | 株式会社村田製作所 | 多層配線基板およびその製造方法 |
| US9686854B2 (en) | 2012-09-25 | 2017-06-20 | Denso Corporation | Electronic device |
-
2000
- 2000-03-21 JP JP2000078881A patent/JP3831173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267486A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
| US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR100579621B1 (ko) | 레드리스 멀티-다이 캐리어의 구조 및 제조방법 | |
| JP3890947B2 (ja) | 高周波半導体装置 | |
| US6218731B1 (en) | Tiny ball grid array package | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| JP3214470B2 (ja) | マルチチップモジュール及びその製造方法 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| TW201946245A (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
| KR20220007878A (ko) | 양면 냉각을 갖는 전자 디바이스 | |
| TW202141718A (zh) | 半導體模組及其製造方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH06204355A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2008124072A (ja) | 半導体装置 | |
| JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP2000269376A (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |