JP3844544B2 - 光受信回路 - Google Patents
光受信回路 Download PDFInfo
- Publication number
- JP3844544B2 JP3844544B2 JP23553596A JP23553596A JP3844544B2 JP 3844544 B2 JP3844544 B2 JP 3844544B2 JP 23553596 A JP23553596 A JP 23553596A JP 23553596 A JP23553596 A JP 23553596A JP 3844544 B2 JP3844544 B2 JP 3844544B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- feedback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 72
- 238000006243 chemical reaction Methods 0.000 claims description 50
- 238000007493 shaping process Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、光受信回路に係り、特に、受光ダイナミックレンジの広い光受信回路に関する。
【0002】
【従来の技術】
従来の光受信回路の中の前置増幅回路としては、例えば、特開平2−199934号公報に記載のように、反転増幅器の帰還抵抗として、2種類の抵抗を並列接続し、一方の帰還抵抗は、制御回路によって制御されるスイッチ素子を介して接続される構成となっている。
【0003】
制御回路は、光−電気変換素子に入射する光信号の大きさに応じて、入射する光信号が大きい場合には、スイッチ素子をオンさせて、帰還抵抗値を小さくし、反転増幅器の変換利得を小さくすることにより、前置増幅回路の飽和特性を改善するようにしていた。
【0004】
ここで、スイッチ素子をオンさせるために、光信号の大小を検出回路によって検出識別し、制御回路の制御入力信号にあらかじめ設定した制御信号を入力する必要がある。
【0005】
【発明が解決しようとする課題】
上述した従来の光受信回路においては、スイッチ素子のオン・オフ動作を制御する制御回路を必要とするため、直流回路設計においては、この制御回路を構成するトランジスタが正常動作する直流レベルを確保しなければならない。ところが、光−電気変換素子に入射する光信号が大きくなればなるほど、光受信回路の出力信号の直流レベルは、低いレベルとなり、光−電気変換素子に入射可能な光信号の大きさ,つまり、ダイナミックレンジは、制御回路を付加したことによって制限されることとなり、ダイナミックレンジが狭くなるという問題があった。
【0006】
本発明の目的は、ダイナミックレンジの広い光受信回路を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、光−電気変換素子と、 この光−電気変換素子が出力する電流信号を電圧信号に変換する前置増幅器と、この前置増幅器が出力する信号を増幅する主増幅器と、この主増幅器が出力する信号を基準電圧に基づいて波形整形する波形整形回路とを有する光受信回路において、上記前置増幅器は、上記光−電気変換素子が出力する信号を反転増幅する反転増幅器と、第1及び第2の帰還抵抗と、電流分配制御回路とから構成され、上記反転増幅器は、入力側に設けられた入力段増幅部と、出力側に設けられる出力段増幅部とから構成され、上記出力段増幅部は、トランジスタと抵抗とを有する帰還部を有し、上記帰還部のトランジスタのコレクタは電源電圧に接続され、エミッタは上記帰還部の抵抗を介して接地され、ベースには上記入力段増幅部の出力信号が入力され、上記第1の帰還抵抗は、上記反転増幅器の上記入力段増幅部の入力端子と上記反転増幅器の上記出力段増幅部の上記帰還部のトランジスタのエミッタの間に接続され、上記第2の帰還抵抗は、上記反転増幅器の上記出力段増幅部の上記帰還部のトランジスタのエミッタと上記電流分配制御回路との間に接続され、上記電流分配制御回路は、第1のトランジスタと第2のトランジスタとから構成されるカレントミラー回路からなり、上記第1及び第2のトランジスタのエミッタが上記反転増幅器の上記入力段増幅部の入力端子に共通接続され、上記第1及び第2のトランジスタのベースが互いに接続され、上記第1のトランジスタのコレクタとベースが接続され、上記第1のトランジスタのコレクタが上記第2の帰還抵抗に接続され、上記第2のトランジスタのコレクタが接地される構成により、上記入力段増幅部の入力端子と、上記帰還部のトランジスタのエミッタの電位差に応じて動作し、上記第1及び第2の帰還抵抗に流れる電流を連続的に可変調整するようにしたものであり、かかる構成により、ダイナミックレンジを広くし得るものとなる。
【0011】
上記光受信回路において、好ましくは、上記反転増幅器の入力段増幅部は、エミッタフォロワ構成のトランジスタ2段方式の増幅部から構成するようにしたものであり、かかる構成により、直線線形入力範囲を広げ得るものとなる。
【0012】
上記光受信回路において、好ましくは、上記入力段増幅部の初段トランジスタのエミッタを抵抗を介して接地するようにしたものであり、かかる構成により、hFEを高くして、低雑音化し得るものとなる。
【0013】
上記光受信回路において、好ましくは、上記波形整形回路は、基準電圧を発生する基準電圧発生回路と、上記主増幅器が出力する電圧と上記基準電圧発生回路が発生する基準電圧に基づいて、スレッシュホールド電圧を発生するスレッシュホールド電圧発生手段とから構成され、上記スレッシュホールド電圧発生手段が発生するスレッシュホールド電圧に基づいて、上記光−電気変換素子に入射する光信号に対応して上記主増幅器から出力された電気信号の波形整形するとともに、上記基準電圧発生回路は、上記前置増幅器と同一の回路構成を有するようにしたものであり、かかる構成により、雑音によるパルス幅歪みを低減し得るものとなる。
【0015】
【発明の実施の形態】
以下、図1を用いて、本発明の一実施形態による光受信回路の構成について説明する。
図1は、本発明の一実施形態による光受信回路のブロック図である。
【0016】
光−電気変換素子100は、入力した光信号を電気信号に変換する。光−電気変換素子100が出力する電流信号は、前置増幅器200に入力する。前置増幅器200は、入力した電流信号を電圧信号に変換する。前置増幅器200の構成については、後述する。前置増幅器200の出力信号は、主増幅器300に入力し、電圧増幅される。主増幅器300の出力信号は、波形整形回路400に入力する。波形整形回路400は、入力した信号を、スレッシュホールドレベルに基づいて波形整形し、光−電気変換素子100に入力したデジタル光信号に対応するデジタル電気信号を出力する。
【0017】
次に、前置増幅器200の構成について説明する。
前置増幅器200は、反転増幅器210と,帰還抵抗220,230と、電流分配制御回路240によって構成されており、トランスインピ−ダンス型増幅回路を基本としている。電流分配制御回路240は、反転増幅器210の入力端子と帰還抵抗220,230との間に接続されている。電流分配制御回路240は、反転増幅器210の入力電流i1に応じて、帰還抵抗220を流れる電流i2と帰還抵抗230を流れる電流i3の電流分配率を変化させる。反転増幅器210の入力電流i1が小さい時,即ち、光−電気変換素子100に入射する光信号が弱い時には、電流i3は殆ど流れない。従って、前置増幅器200の変換利得は、帰還抵抗220の抵抗値と電流i2によって決まる大きな値となる。
【0018】
また、反転増幅器210の入力電流i1が大きくなると、電流i3が流れ始め、帰還抵抗220と帰還抵抗230が並列接続される。帰還抵抗220を流れる電流i2と帰還抵抗230を流れる電流i3の電流分配率は、反転増幅器210の入力電流i1に応じて変化するため、前置増幅器200の変換利得は、帰還抵抗220,帰還抵抗230と、電流i2,電流i3によって決まる小さい値となる。
【0019】
例えば、帰還抵抗220の抵抗値を40kΩとし、帰還抵抗220の抵抗値を2kΩとした時、光−電気変換素子100に入射する光信号の強度が小さくなり、帰還抵抗220にのみ電流が流れる時の前置増幅器200の変換利得を約90dBとすると、光−電気変換素子100に入射する光信号の強度が大きくなり、帰還抵抗220と帰還抵抗230に電流が流れる時の前置増幅器200の変換利得を約30dBとすることができ、変換利得の変化率を大きくとることができる。
【0020】
以上のようにして、反転増幅器に入力する電流に応じて、反転増幅器の帰還率を制御するようにしている。従来の回路においては、前置増幅器の出力電圧に基づいて、反転増幅器の帰還抵抗に直列接続したスイッチング素子のオン・オフを制御する外部制御信号を作成するようにしていたため、光−電気変換素子に入射する光信号が大きくなると、反転増幅器の出力電圧の直流レベルが低くなり、前置増幅器のダイナミックが狭くなっていたが、本実施形態においては、反転増幅器に入力する電流に応じて、反転増幅器の帰還率を制御するようにしているため、光−電気変換素子に入射する光信号が大きくなると、反転増幅器に入力する電流も大きくなり、反転増幅器のダイナミックレンジを広くすることができるものとなる。その結果、従来は、前置増幅器のダイナミックレンジによって、光受信回路のダイナミックレンジが制限されていたのに対して、本実施形態では、光受信回路のダイナミックレンジを広くすることができる。
【0021】
本実施形態によれば、光受信回路のダイナミックレンジを広くすることが可能となる。
【0022】
次に、図2を用いて、本発明の他の実施形態による光受信回路の構成について説明する。
図2は、本発明の他の実施形態による光受信回路のブロック図である。
【0023】
光−電気変換素子100は、入力した光信号を電気信号に変換する。光−電気変換素子100が出力する電流信号は、前置増幅器200Aに入力する。前置増幅器200Aは、入力した電流信号を電圧信号に変換する。前置増幅器200Aの構成については、後述する。前置増幅器200Aの出力信号は、主増幅器300に入力し、電圧増幅される。主増幅器300の出力信号は、波形整形回路400に入力する。波形整形回路400は、入力した信号を、スレッシュホールドレベルに基づいて波形整形し、光−電気変換素子100に入力したデジタル光信号に対応するデジタル電気信号を出力する。前置増幅器200Aの構成以外は、図1に示したものと同一である。
【0024】
次に、前置増幅器200Aの構成について説明する。
前置増幅器200Aは、反転増幅器210と,帰還抵抗220,230と、電流分配制御回路240Aによって構成されており、トランスインピ−ダンス型増幅回路を基本としている。電流分配制御回路240A以外の構成は、図1と同一である。電流分配制御回路240Aは、反転増幅器210の出力端子と帰還抵抗220,230との間に接続されている。電流分配制御回路240Aは、反転増幅器210の出力電流i5に応じて、帰還抵抗220を流れる電流i2と帰還抵抗230を流れる電流i3の電流分配率を変化させる。反転増幅器210の出力電流i5が小さい時,即ち、光−電気変換素子100に入射する光信号が弱い時には、電流i3は殆ど流れない。従って、前置増幅器200Aの変換利得は、帰還抵抗220の抵抗値と電流i2によって決まる大きな値となる。
【0025】
また、反転増幅器210の出力電流i5が大きくなると、電流i3が流れ始め、帰還抵抗220と帰還抵抗230が並列接続される。帰還抵抗220を流れる電流i2と帰還抵抗230を流れる電流i3の電流分配率は、反転増幅器210の入力電流i1に応じて変化するため、前置増幅器200Aの変換利得は、帰還抵抗220,帰還抵抗230と、電流i2,電流i3によって決まる小さい値となる。
【0026】
以上のようにして、反転増幅器の出力電流に応じて、反転増幅器の帰還率を制御するようにしている。従来の回路においては、前置増幅器の出力電圧に基づいて、反転増幅器の帰還抵抗に直列接続したスイッチング素子のオン・オフを制御する外部制御信号を作成するようにしていたため、前置増幅器のダイナミックが狭くなっていたが、本実施形態においては、反転増幅器の出力電流に応じて、反転増幅器の帰還率を制御するようにしているため、光−電気変換素子に入射する光信号が大きくなると、反転増幅器に入力する電流も大きくなり、反転増幅器のダイナミックレンジを広くすることができるものとなる。その結果、従来は、前置増幅器のダイナミックレンジによって、光受信回路のダイナミックレンジが制限されていたのに対して、本実施形態では、光受信回路のダイナミックレンジを広くすることができる。
【0027】
本実施形態によれば、光受信回路のダイナミックレンジを広くすることが可能となる。
【0028】
次に、図3を用いて、図1に示した前置増幅器の具体的回路構成について説明する。
図3は、本発明の一実施形態による光受信回路に用いる前置増幅器の回路図である。
【0029】
図3に示す前置増幅器は、トランスインピ−ダンス型増幅回路構成を基本としている。
【0030】
光−電気変換素子100は、入射した光信号を電気信号に変換する。光−電気変換素子100によって変換された電流信号は、前置増幅器200の入力段増幅部210Aに入力する。入力段増幅部210Aは、エミッタフォロワ構成のトランジスタ2段方式としている。即ち、トランジスタ210A1のエミッタが、トランジスタ210A2のベースに接続されており、トランジスタ210A1のベースに光−電気変換素子100からの入力信号が入力し、トランジスタ210A2のコレクタから出力を取り出す構成となっている。トランジスタ210A1のコレクタは、電源電圧Vccに接続され、トランジスタ210A2のコレクタは、抵抗210A3を介して、電源電圧Vccに接続されている。トランジスタ210A1のエミッタは、抵抗210A4を介して接地され、トランジスタ210A2のエミッタは、接地されている。
【0031】
入力段増幅部210Aをエミッタフォロワ構成のトランジスタ2段方式とすることにより、光−電気変換素子100に入射する光信号が無入力状態の時、初段のトランジスタ210A1のベ−スレベルを、接地レベルGNDから2倍のVBEだけ高いレベルにすることができるため、直流線形入力範囲を広げることができる。即ち、従来は、光−電気変換素子に入射する光信号が無入力状態の時、入力初段のトランジスタのベ−スレベルは、接地レベルGNDから1VBE上がった分しか確保できず、直流線形入力範囲が狭いものであったが、上述したように、接地レベルGNDから2倍のVBEだけ高いレベルにすることができるため、直流線形入力範囲を広げることができるものとなる。
【0032】
また、初段のエミッタフォロワのトランジスタ210A1に流す電流値を抵抗210A4を用いて小さくすることで、入力段部分は容易に高hFE化することができ、低雑音化することができる。
【0033】
出力段増幅部は、ベース共通入力の帰還部210Bと出力バッファ210Cにより構成している。
帰還部210Bは、トランジスタ210B1と、抵抗210B2によって構成されている。トランジスタ210B1のコレクタは、電源電圧Vccに接続され、エミッタは、抵抗210B2を介して接地されている。トランジスタ210B1のベースには、入力段増幅部210Aの出力信号が入力する。帰還部210Bは、帰還抵抗220及び帰還抵抗230に流れる帰還電流i5を取り出すために用いられる。
【0034】
出力バッファ210Cは、トランジスタ210C1と、抵抗210C2によって構成されている。トランジスタ210C1のコレクタは、電源電圧Vccに接続され、エミッタは、接地されている。トランジスタ210C1のベースには、入力段増幅部210Aの出力信号が入力する。前置増幅器200の出力側の負荷が大きいため、出力インピーダンスを大きくとるため、帰還部210Bとは独立して、出力バッファを構成している。出力段210Cは、次段回路の駆動能力を考慮した場合有効である。
【0035】
入力段増幅部210Aと帰還部210Bと出力バッファ210Cにより、図1に示した反転増幅器210を構成している。
【0036】
帰還抵抗220と帰還抵抗230は、入力段増幅部210Aの入力側と帰還部210Bを構成するトランジスタ210B1のエミッタの間に並列接続されている。帰還抵抗220と並列接続されているコンデンサ222及び帰還抵抗230と並列接続されているコンデンサ222は、それぞれ、位相補償用のコンデンサである。
【0037】
さらに、入力段増幅部210Aの入力側と帰還抵抗230の間には、電流分配制御回路240が接続されている。電流分配制御回路240は、2個のPNPトランジスタ240A,240Bを用いたカレントミラ−回路によって構成している。即ち、トランジスタ240Aとトランジスタ240Bのエミッタは、それぞれ、入力段増幅部210Aの入力側に共通接続されており、トランジスタ240Aとトランジスタ240Bのベースは、互いに接続されている。トランジスタ240Aのコレクタとベースを接続した上で、コレクタは、帰還抵抗230に接続されている。トランジスタ240Bのコレクタは、接地されている。
【0038】
ここで、光−電気変換素子100に入射される光信号が小さい時は、電流i3とi4はほとんど流れない。従って、前置増幅器200の変換利得は、電流i2と帰還抵抗220で決まる大きい値となる。逆に、光−電気変換素子100に入射される光信号が大きい時は、トランジスタ210A1のベ−スとトランジスタ210B1のエミッタとの電位差が大きくなり、電流分配制御回路240が動作しはじめる。この時、電流i2,i3が流れ、帰還抵抗220,230が並列接続になると同時に、カレントミラ−によって電流i3と同じ電流量i4を回路外部に引き抜く。電流i3と電流i4の値は、光−電気変換素子100に入射される光信号の大きさによって異なり、電流i2,i3,i4の電流比を連続的に変化させることができる。変換利得は、電流i2,i3と帰還抵抗220,230の合成抵抗で決まり、小さい値となる。
【0039】
本実施形態によれば、光受信回路のダイナミックレンジを広くすることが可能となる。
【0040】
また、反転増幅器の入力段を2段のエミッタフォロワとすることにより、初段トランジスタのベースレベルを高くして、直線線形入力範囲を広げることができる。
【0041】
また、初段のトランジスタに流れる電流を小さくすることにより、高hFEか可能となり、低雑音化を図ることができる。
【0042】
なお、以上の図3の説明は、図1に示した回路の具体的な回路構成であったが、図2に示した電流分配制御回路についても、同様にカレントミラー回路を帰還部210B側に使用することにより、実現できるものである。
【0043】
次に、図4を用いて、本発明の第3の実施形態による光受信回路について説明する。
図4は、本発明の第3の実施形態による光受信回路の回路図である。なお、図1と同一符号は、同一部分を示している。
【0044】
光−電気変換素子100は、入力した光信号を電気信号に変換する。光−電気変換素子100が出力する電流信号は、前置増幅器200に入力する。前置増幅器200は、入力した電流信号を電圧信号に変換する。前置増幅器200の構成については、後述する。前置増幅器200の出力信号は、主増幅器300に入力し、電圧増幅される。主増幅器300の出力信号は、波形整形回路400に入力する。波形整形回路400は、入力した信号を、スレッシュホールドレベルに基づいて波形整形し、光−電気変換素子100に入力したデジタル光信号に対応するデジタル電気信号を出力する。
【0045】
前置増幅器200は、図1において説明したように、反転増幅器210と,帰還抵抗220,230と、電流分配制御回路240によって構成されており、トランスインピ−ダンス型増幅回路を基本としている。前置増幅器200の動作構成については、図1及び図3に説明したとおりである。
【0046】
本実施形態では、波形整形回路400は、次のように構成されている。
基準電圧発生回路410は、光−電気変換素子100に入射するデイジタル光信号が”0”レベルに相当する基準電圧を発生する。抵抗420及び抵抗430の直列回路は、主増幅器300の出力端子及び基準電圧発生回路410の出力端子に接続されている。ここで、抵抗420と抵抗430の抵抗値を等しくするならば、抵抗420,430の中点には、主増幅器300の出力電圧Vout2と基準電圧発生回路410が発生する基準電圧Vrefの中間の電圧(Vout2+Vref)/2が出力する。抵抗420,430の中点電圧は、ピークホールド回路440に入力する。
【0047】
ピークホールド回路440は、抵抗420,430の中点電圧のピーク値をホールドする回路であり、従って、主増幅器300が出力する電圧の中で、光−電気変換素子に入射するデイジタル光信号が”1”レベルに相当する電圧と、基準電圧発生回路410が発生する光−電気変換素子100に入射するデイジタル光信号が”0”レベルに相当する基準電圧との中間の電圧をスレッシュホールド電圧Vthとして出力する。
【0048】
ピークホールド回路440の出力は、差動増幅器450の逆相入力に入力する。差動増幅器450の正相入力には、主増幅器300の出力が入力している。従って、差動増幅器450は、ピークホールド回路440が出力するスレッシュホールド電圧Vthを基準として、主増幅器300の出力を波形整形し、光−電気変換素子100に入射したデイジタル光信号に対応したデイジタル電気信号を出力する。
【0049】
次に、基準電圧発生回路410の構成について説明する。
基準電圧発生回路410は、基本的に前置増幅器200と同一の構成としている。即ち、基準電圧発生回路410は、反転増幅器411と,帰還抵抗413,415と、電流分配制御回路417によって構成されており、トランスインピ−ダンス型増幅回路を基本としている。電流分配制御回路417は、反転増幅器411の入力端子と帰還抵抗413,415との間に接続されている。電流分配制御回路417は、反転増幅器411の入力電流i1に応じて、帰還抵抗413を流れる電流と帰還抵抗415を流れる電流の電流分配率を変化させる。
【0050】
さらに、反転増幅器411の入力は、コンデンサ419を介して電源電圧Vccに接続されている。コンデンサ419の容量は、前置増幅器200の入力容量値と等しくなるように選択されている。
【0051】
従って、基準電圧発生回路410は、光−電気変換素子100に入射する光信号が”0”レベルに相当するときの前置増幅器200の出力に等しい電圧を基準電圧Vrefとして出力する。ここで、基準電圧発生回路410の回路構成を前置増幅器200の回路構成と等しくすることにより、外部雑音や内部雑音に対して、基準電圧発生回路410と前置増幅器200とは、等しく動作する。従って、外部雑音や内部雑音の影響によって、”0”レベル電圧の変動が生じても、この変動をキャンセルして、波形整形を行えるため、パルス幅歪みの小さなデイジタル信号波形を得ることができる。
【0052】
なお、抵抗420,430の抵抗値は、等しいものとして説明したが、光受信回路として要求されるダイナミックレンジを考慮して、それぞれの抵抗値を設定することができる。
【0053】
また、抵抗420と抵抗430の中点電圧をピークホールド回路440によりピークホールドするようにしているが、主増幅器300の出力電圧をピークホールド回路によりピークホールドし、このピークホールド回路の出力を直列抵抗回路の一方の入力とし、直列抵抗回路の中点電圧を直接差動増幅器450の逆相入力に入力するようにしてもよい。いずれにしても、波形整形回路400は、基準電圧に基づいて、スレッシュホールド電圧を生成し、このスレッシュホールド電圧に基づいて、光信号に対応する電気信号を波形整形するようにする。
【0054】
本実施形態によれば、光受信回路のダイナミックレンジを広くすることが可能となる。
【0055】
また、デイジタル信号波形のパルス幅歪みを小さくすることが可能となる。
【0056】
【発明の効果】
本発明によれば、光受信回路のダイナミックレンジを広くすることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による光受信回路のブロック図である。
【図2】本発明の他の実施形態による光受信回路のブロック図である。
【図3】本発明の一実施形態による光受信回路に用いる前置増幅器の回路図である。
【図4】本発明の第3の実施形態による光受信回路の回路図である。
【符号の説明】
100…光−電気変換素子
200,200A…前置増幅器
210…反転増幅器
210A…入力段増幅器
210A1,210A2,210B1,210C1,240A,240B…トランジスタ
210A3,210A4,210B2,210C2,420,430…抵抗
210B…帰還部
210C…出力バッファ回路
220,230…帰還抵抗
222,232…コンデンサ
240,240A…電流分配制御回路
300…主増幅器
400…波形整形回路
410…基準電圧発生回路
440…ピ−クホ−ルド回路
450…差動増幅器
Claims (4)
- 光−電気変換素子と、
この光−電気変換素子が出力する電流信号を電圧信号に変換する前置増幅器と、
この前置増幅器が出力する信号を増幅する主増幅器と、
この主増幅器が出力する信号を基準電圧に基づいて波形整形する波形整形回路とを有する光受信回路において、
上記前置増幅器は、上記光−電気変換素子が出力する信号を反転増幅する反転増幅器と、第1及び第2の帰還抵抗と、電流分配制御回路とから構成され、
上記反転増幅器は、入力側に設けられた入力段増幅部と、出力側に設けられる出力段増幅部とから構成され、上記出力段増幅部は、トランジスタと抵抗とを有する帰還部を有し、上記帰還部のトランジスタのコレクタは電源電圧に接続され、エミッタは上記帰還部の抵抗を介して接地され、ベースには上記入力段増幅部の出力信号が入力され、
上記第1の帰還抵抗は、上記反転増幅器の上記入力段増幅部の入力端子と上記反転増幅器の上記出力段増幅部の上記帰還部のトランジスタのエミッタの間に接続され、
上記第2の帰還抵抗は、上記反転増幅器の上記出力段増幅部の上記帰還部のトランジスタのエミッタと上記電流分配制御回路との間に接続され、
上記電流分配制御回路は、第1のトランジスタと第2のトランジスタとから構成されるカレントミラー回路からなり、上記第1及び第2のトランジスタのエミッタが上記反転増幅器の上記入力段増幅部の入力端子に共通接続され、上記第1及び第2のトランジスタのベースが互いに接続され、上記第1のトランジスタのコレクタとベースが接続され、上記第1のトランジスタのコレクタが上記第2の帰還抵抗に接続され、上記第2のトランジスタのコレクタが接地される構成により、上記入力段増幅部の入力端子と、上記帰還部のトランジスタのエミッタの電位差に応じて動作し、上記第1及び第2の帰還抵抗に流れる電流を連続的に可変調整することを特徴とする光受信回路。 - 請求項1記載の光受信回路において、
上記反転増幅器の入力段増幅部は、エミッタフォロワ構成及びエミッタ接地構成からなるトランジスタ2段方式の増幅部から構成されることを特徴とする光受信回路。 - 請求項2記載の光受信回路において、
上記入力段増幅部の初段トランジスタのエミッタを抵抗を介して接地したことを特徴とする光受信回路。 - 請求項1記載の光受信回路において、
上記波形整形回路は、
基準電圧を発生する基準電圧発生回路と、
上記主増幅器が出力する電圧と上記基準電圧発生回路が発生する基準電圧に基づいて、スレッシュホールド電圧を発生するスレッシュホールド電圧発生手段とから構成され、
上記スレッシュホールド電圧発生手段が発生するスレッシュホールド電圧に基づいて、上記光−電気変換素子に入射する光信号に対応して上記主増幅器から出力された電気信号の波形整形するとともに、
上記基準電圧発生回路は、上記前置増幅器と同一の回路構成を有することを特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23553596A JP3844544B2 (ja) | 1996-09-05 | 1996-09-05 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23553596A JP3844544B2 (ja) | 1996-09-05 | 1996-09-05 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079625A JPH1079625A (ja) | 1998-03-24 |
| JP3844544B2 true JP3844544B2 (ja) | 2006-11-15 |
Family
ID=16987424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23553596A Expired - Fee Related JP3844544B2 (ja) | 1996-09-05 | 1996-09-05 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3844544B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004007085A (ja) | 2002-05-30 | 2004-01-08 | Nec Corp | 帰還増幅器 |
| JP4928743B2 (ja) * | 2005-06-02 | 2012-05-09 | 株式会社東芝 | 光信号受信回路 |
| CN113625290B (zh) * | 2020-05-09 | 2024-09-17 | 华为技术有限公司 | 光电转换电路、光电测距设备、汽车及光电测距方法 |
| CN112304429B (zh) * | 2020-10-23 | 2022-09-30 | 苏州坤元微电子有限公司 | 光电检测电路 |
-
1996
- 1996-09-05 JP JP23553596A patent/JP3844544B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079625A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100887893B1 (ko) | 새로운 agc 트랜스임피던스 증폭기 | |
| JP7115065B2 (ja) | トランスインピーダンスアンプ | |
| JP3418654B2 (ja) | プリアンプ | |
| US5475343A (en) | Class AB complementary output stage | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| US5155449A (en) | FET buffer amplifier | |
| US5162751A (en) | Amplifier arrangement | |
| WO2002052720A8 (de) | Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| KR100287172B1 (ko) | 리모콘의 프리앰프 회로 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| JPH1079625A (ja) | 光受信回路 | |
| JP3992338B2 (ja) | 近接検出器 | |
| US4167708A (en) | Transistor amplifier | |
| US5334949A (en) | Differential amplifiers | |
| JP2006005761A (ja) | 光受信器 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2903856B2 (ja) | 光受信用前置増幅器 | |
| JP2674544B2 (ja) | 光受信回路 | |
| JP3316353B2 (ja) | クリップ検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |