JP3851679B2 - 空間光変調器 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は一般的に、光学的光画像を形成する入射光を変調する光空間光変調器に関連し、更に詳細には、アドレス回路上に形成されるバイステイブル（bistable）・マイクロミラーのアレイを有するデジタル・マイクロミラー・デバイス（ＤＭＤ）に関する。
【０００２】
【従来の技術及びその課題】
空間光変調器（以下ＳＬＭ）には、光学的な情報処理の分野において、投射ディスプレイ、ビデオ・モニター、グラフィック・モニター、テレビ及び電子写真プリントなど多数の用途がある。ＳＬＭは空間パターンの入射光を変調し、電気的又は光学的入力に対応する光画像を形成する装置である。入射光は、フェーズ、強度、偏光、又は方向において変調され得る。光変調は、電子光学的又は磁気光学的効果を示す種々の材料によって、又は表面変形による光を変調する材料によって達成される。
【０００３】
ＳＬＭは典型的に、アドレス可能な画像素子（画素）の領域又は線形アレイから形成される。ソース画素データは、まず通常ＳＬＭの外にある関連する制御回路によってフォーマットされ、その後、１度に１フレームが画素アレイにロードされる。この画素データは、種々のアルゴリズム、つまり、トップからボトムへ順に１度に１画素ラインを、あるいは一つおきの画素ライン、例えば奇数列の画素を、トップからボトムへ順にアドレス指定し、その後偶数画素ラインへリターンすることによってインターリーブするなど、を用いて画素アレイに書込まれ得る。陰極線管（ＣＲＴ）では、このデータ書込み技術は、高電力電子ガンが発光体の画素を左から右へ一度に横切ってスキャンするラスター化として周知である。この画素アドレス書込み方式は液晶ディスプレイ（ＬＣＤ）にも応用することができる。
【０００４】
テキサス州ダラスのテキサス・インスツルメンツの最近のイノベーションは、デジタル・マイクロミラー・デバイス又は変形ミラー・デバイス（総称してＤＭＤ）である。ＤＭＤはディスプレイ、プロジェクタ、及びハードコピープリンタの用途に適している電子的／機械的／光学的ＳＬＭである。ＤＭＤは、モノリシック単一チップ集積回路ＳＬＭであり、１７ミクロンセンター上の１６ミクロン四方の可動マイクロミラーの高密度アレイを有する。これらのミラーは、ＳＲＡＭアレイセル及びアドレス電極を有するアドレス回路上に形成される。各ミラーはＤＭＤアレイの１画素を形成し、バイステイブル、つまり２つの位置のうち１つの位置で安定（ステイブル）であり、ミラーアレイ上に向けられた光源は２方向のうち一方に反射される。１つの安定“オン”状態において、そのミラーへの入射光は投射レンズへ反射され、表示スクリーン又はプリンタのフォトセンシティブ素子にフォーカスされる。他方の“オフ”ミラー位置において、ミラーへ向けられる光は光アブソーバーに偏向される。アレイの各ミラーは、投射レンズ又は光アブソーバーのいずれかへ入射光を導くよう個別に制御される。投射レンズは、表示スクリーン上へ、画素ミラーから変調された光を最終的にフォーカスし拡大し、表示する場合の画像をつくる。ＤＭＤアレイの各画素ミラーが“オン”の位置である場合、表示される画像は明るい画素のアレイであり得る。
【０００５】
ＤＭＤデバイス及びその利用についてのより詳細な説明は、本発明と同じ譲渡人に譲渡されている、Hornbeckの米国特許番号第５，０６１，０４９号、発明の名称『空間光変調器およびその方法』、DeMondらの米国特許番号第５，０７９，５４４号、発明の名称『標準独立デジタル化ビデオシステム』、及びNelsonの米国特許番号第５，１０５，３６９号、発明の名称『プリンティング・システム露光モジュール整合方法及び製造方法』を参照されたい。本発明と同じ譲渡人に譲渡され、参照のためここに引用する、米国特許番号第５，２７８，６５２号、発明の名称『パルス幅変調されたディスプレイ・システムを用いるためのＤＭＤアーキテクチャ及びタイミング』に記載されたように、画像を形成する画素のグレイ・スケールは、ミラーのパルス幅変調技術によって達成される。
【０００６】
ＤＭＤはそれが真にデジタル・ディスプレイ・デバイスであり、集積回路ソリューションである点で革新的である。ＤＭＤの進歩及び変化は、共に譲渡される種々の特許を参照することによって理解され得る。ＤＭＤ空間光変調器の『第１世代』はミラーとビームが同一のものである可撓性ビームを実現した。つまり、電子静電力がミラーと下部アドレス電極との間に作られ、その撓みを誘導する。これらのミラーの撓みは可変であり、アナログモードで作動し、リーフ・スプリング又は片持ちばりビームで構成され得ることは、共に譲渡された、Hornbeckの米国特許番号第４，６６２，７４６号、発明の名称『空間光変調器およびその方法』、Hornbeckの米国特許番号第４，７１０，７３２号、発明の名称『空間光変調器およびその方法』、Hornbeckの米国特許番号第４，９５６，６１９号、発明の名称『空間光変調器』、Hornbeckの米国特許番号第５，１７２，２６２号、発明の名称『空間光変調器およびその方法』に開示されており、ここに参照のため引用する。
【０００７】
この第１世代のＤＭＤは、デジタル又はバイステイブル・デバイスとしても実施され得る。ビーム（ミラー）は、ねじれヒンジで支持され、ミラー片が着地パッド（landing pad ）上に着地するまで、２方向のうち１方向に１０度軸回転するミラーを有し得る。このような実施例は、共に譲渡されたHornbeckの米国特許番号第５，０６１，０４９号、発明の名称『空間光変調器およびその方法』に開示されている。ミラー片と着地パッドとの間のファン・デル・ワールスの力を制限するため、着地パッドは、着地パッド上に形成される配向（oriented）単分子層によって不活性化され得る。この単分子層は、ヴァン・デル・ワールの力を減少させ、ミラーが電極に膠着（stick ）するのを防ぐ。この技術は、共に譲渡されたHornbeckの米国特許番号第５，３３１，４５４号、発明の名称『ＤＭＤのための低リセット電圧プロセス』に開示されており、参照のためここに引用する。
【０００８】
ＤＭＤの『第２世代』は、共に譲渡された米国特許番号第５，０８３，８５７号、発明の名称『多レベル変形可能ミラー・デバイス』及び同時係属特許出願で1993年12月21日に出願された、出願番号第０８／１７１，３０３、発明の名称『改良された多レベル・デジタル・マイクロミラー・デバイス』で実施されている。この第２世代のデバイスでは、ミラーはヨーク上に持ち上げられ、このヨークは一対のねじれヒンジによってアドレス回路上に懸架されている。この出願の図３ｃに示すように、電子静電力は、高架ミラー及び高架電極の間に生じる。回転するときに着地電極と接触するのはヨークであり、ミラー片は、どの構成物とも接触しない。ミラーの約５０％である、ヨークのより短いモーメントのアームは、ミラー片が自由に動くために、リセットパルスによりエネルギーがより効果的にミラーに接続されるようにする。共振リセットパルスをミラーに提供することによって、ミラーが旋回（ピボット）構造を着地電極から自由にすることは、共に譲渡された米国特許番号第５，０９６，２７９号、発明の名称『空間光変調器およびその方法』、及び米国特許番号第５，２３３，４５６号、発明の名称『共振ミラーとその製造方法』に開示されている。しかし、ヨークがアドレス電極の表面領域をわずかに減少させるため、第１世代のデバイスに比べ、ミラーと高架アドレス電極との間に生じるアドレス・トルクが多少犠牲になる。
【０００９】
より効率的なリセット動作を有する改良されたＤＭＤを提供し、より多くのアドレス・トルク、ラッチ・トルク、及びアドレス保持トルクを有するデバイスを開発することが望まれている。改良されるデバイスは、基準の製造工程を用いることによって製造されることが好ましい。
【００１０】
【課題を達成するための手段及び作用】
本発明は、ヨークが第１のアドレス電極対の実質的な部分を覆うように、ヒンジと平行にヨークを水平に伸ばすことによって、ＤＭＤ空間光変調器としての技術的利点を達成する。第２の高架アドレス電極対が、ヨークの横およびヨークに支えられた高架ミラーの下に設けられる。アドレス・トルクは、第１のアドレス電極対とヨークの間、および第２の高架アドレス電極対と高架ミラーの間で達成される。ヨークは、ミラーが高架アドレス電極に関連して配置されるより下部アドレス電極により近接して配置される。対向部材間のユニット（単位）領域毎の力は距離の自乗分の一に比例するため、ヨークと下部の第１のアドレス電極対の間のユニット領域毎の力は、ミラーと第２の高架アドレス電極対の間のユニット領域毎の力より４倍の大きさまで大きくなる。本発明は、従来の世代に比べて、処理工程を変えることなく、高度なアドレス・トルク、ラッチ・トルク、アドレス保持トルク、及び復元力を有する。
【００１１】
本発明は、基板を有する空間光変調器を構成する。第１の部分を有するアドレス回路は基板に近接して提供され、更に基板上に高架される第２の部分を有する。ヨークは、アドレス回路の第１の部分上に支持される。少なくとも１つのヒンジがヨークに接続され、ヨークを支持し、ヒンジはアドレス回路の第１の部分上のヨークを撓ませ得る。画素は、ヨークの上に持ち上げられ、ヨークに支持され、この画素は高架アドレスの第２部分の上に位置する。このアドレス回路の第１及び第２の部分は、互いに電気的に接続され、それによって第１及び第２の部分に提供される電位は、２平面に電子静電力を生じさせる。まず、電子静電力はヨークとアドレス回路の第１の部分の間に、次に、高架画素と高架第２の部分との間に生じる。
【００１２】
ヨークと第１の部分との間の距離は、画素と高架第２の部分との間で定められる距離の約半分である。ヨークとアドレス回路の第１の部分の対向する表面領域は、高架画素と高架第２の部分との間に生じるアドレス・トルクより約４倍大きいアドレス・トルクを実現する。ネット・アドレス・トルクは付加的であり、前の世代のＤＭＤデバイスによって生じるアドレス・トルクよりも実質的に大きい。
【００１３】
ヨークは、ヨーク軸の両側に一対のヨーク片を有する、蝶のような形をしていることが好ましい。回転すると、一対のヨーク片の一方が着地パッドに着地し、それにより支持され、持ち上げられる画素ミラーは、どの構造物とも離れたままになる。このように、リセット・パルスは、ミラーに提供され得、良好なリセット動作を達成するため、ミラーに共振する周波数であることが好ましい。ヨークは、実質的にヒンジと同じ平面であることが好ましく、ヒンジが正確な整合及びバランスで形成されるように、単一エッチング工程を用いて形成され得る。
【００１４】
空間光変調器は、アドレス回路に接続される制御回路を更に有する。この制御回路は、アドレス回路の第１及び第２の部分の両方にアドレスデータを提供し、画素を撓ませる。アドレス回路の第１の部分はパッドを有し、回転の画素軸の両側に提供され、離れているアドレス回路の第２の部分はこのヨーク軸の両側の画素の下に提供されることが好ましい。制御回路は、これらの一連のアドレス指定する部分のいずれか１つにアドレスデータを提供し、アドレス指定する部分の方へヨークとミラーを撓ませ、アドレス指定された第１及び第２の部分の方へヨークおよびミラーを撓ませる。画素はミラーであり、ヒンジに対して４５度の角度でジオメトリックに配向されたの四角形であり、暗視界光学系（darkfield optics）によって感知される画素の端に沿って生じる回折項（diffraction terms ）を最小化することが好ましい。
【００１５】
一対のアドレス電極上に懸架されたヨークを有し、第２のアドレス電極対上に伸びる高架ミラーを支持するＤＭＤデバイスは、アドレス電極と旋回構造物、つまり、ヨークとミラー、との間の引付ける（attractive）領域を大きく増加させる。アドレス基板上の下部アドレス電極は、金属３から構成され、アトラクティブ領域を最大にするよう注意深く設計され、ミラー及びヨークと同じ電位を有する着地電極上にヨーク片を着地させる。ミラーの高架アドレス電極は、第２世代のデバイスから修正されて本発明の延長ヨークを提供（accommodate ）一方、ミラーと高架電極の間に生じ得るトルクのほとんどを維持する。高架電極の減少された領域の結果の損失トルクはアドレス・トルク上に伸びるヨークによって補償されるよりも多く、これらのアドレス電極は、高架電極に対し位置付けられるミラーよりヨークからその半分の距離に位置付けられる。第２世代のデバイスに比べて、生じるネット・アドレス・トルクは、約２倍（a factor of two ）大きい。本発明は更に、より大きいラッチ・トルク及びアドレス保持トルクを達成する。
【００１６】
【実施例】
本発明の一実施例を図面を参照して説明する。
図１において、デジタル・マイクロミラー・デバイス（ＤＭＤ）を有する空間光変調器を全体として１０で示す。ＤＭＤ１０は、単一チップ集積回路であって、８６４×５７６マイクロミラー・アレイ１２を有するように示されている。アレイ１２は、８６４×３６メモリセルアレイ１６上にモノリシックに形成される。図２に示すように、メモリセルアレイ１６を形成する３６列のメモリセル（ＭＲ０−ＭＲ３５）列の各メモリセルは、ある特定の１６画素グループ（１８）に関連され、制御する。各メモリセルは、一次の１ビット静電ランダムアクセスメモリ（ＳＲＡＭ）及びその一次セルによってフィードされる二次の１ビットＳＲＡＭセルを有する。メモリセルの各８６４列のそれぞれに接続される８６４ビットラインＢＬ０−ＢＬ８６３がある。列画素データは、関連するビットラインＢＬ０−ＢＬ８６３を介して、アドレス指定された一次メモリセル行ＭＲn にロードされる。一次メモリセルは、それぞれＷＤn 又はＲＤn として識別される、関連する行の書込み可能又は読出し可能ラインをイネーブルにすることによってアドレス指定され、ＷＰn は行ＭＲn の各一次セルのイネーブル入力に接続される。この画素データは、グローバル制御ラインＭＸＦＲＢをイネーブルにすることによってそれぞれ二次セルへ一次セルからラッチされ、ＭＸＦＲＢはアレイ１６の全ての二次セルのイネーブル入力に接続されている。二次メモリセルは本質的にシャドウ・ラッチとして作動し、データは一次メモリセルから二次メモリセルへロードされ得、一次メモリセルが二次メモリセルのメモリセル内容に影響を及ぼすことなく新しい画素データを実質的に再ロードすることを可能にする。シャドウ・ラッチ技術の付加的説明は、共に譲渡された同時係属中の特許出願番号０８／３８９，６７３で１９９５年２月16日に出願された、発明の名称『単一ビットライン・デュアル・ラッチ・メモリセルを有する空間光変調器』にされており、参照のためここに引用する。行アドレス及び列データロード回路、及びＤＭＤ１０のテスト制御機能を有する制御回路の更に詳しい説明は、共に譲渡された同時係属中の特許出願番号０８／３７３，６９２で１９９５年１月17日に出願された、発明の名称『モノリシック・プログラマブル・フォーマット・ピクセル・アレイ』にされており、参照のためここに引用する。
【００１７】
図２はミラーアレイ１２の１つの画素１８を示す。二次メモリセルのデータは、一対の相補性アドレス電極ラインに提供され、各ラインは順に、アレイ１２の各画素１８の下に形成され、画素に関連する２つのアドレス電極２６及び２８のうち１つに接続される。画素１８は、支持ポスト３４によって、全体として３２で示すヨークの上に支持され、上に持ち上げられる四角形ミラー３０を有する。支持ポスト３４は、ミラーの中央から下方へ伸び、図示するように、そのねじれ軸にそってヨーク３２の中央に取付けられ、ヨーク３２上のミラー３０の質量の中心のバランスをとる。ヨーク３２は、通常は蝶の形であり、あとで詳細に説明するが、一対のねじれヒンジ４０によって中央軸に沿って軸（axially ）支持される。各ねじれヒンジ４０の反対の端はそれぞれヒンジ支持ポスト４４の頂点に定められているヒンジ支持ポストキャップ４２に取付けられ、支持される。一対の高架ミラーアドレス電極５０及び５２は、それぞれアドレス支持ポスト５４及び５６によって支持される。
【００１８】
アドレス支持ポスト５４及び５６、及びヒンジ支持ポスト４４は、アドレス電極５０及び５２、ねじれヒンジ４０、及びヨーク３２をバイアス／リセット・バス６０、及び一対の基板レベルアドレス電極パッド２６及び２８から離して上方に支持する。ミラー３０及びヨーク３２が共に、ヒンジ４０により定められるヨークのねじれ軸の回りを回転するとき、ヨーク３２の撓んだ側の一対のヨーク片５８は着地サイト（site）６２に着地し、バイアス／リセット・バス６０とエンゲージ（engage）する。
【００１９】
図３と共に図２を参照して、本発明の好ましい実施例に従った画素１８の利点を詳細に説明する。ミラー３０及びヨーク３２の回転は、２方向のうち一方向になされ得、図５に示し後で説明するようなバイステイブル状態及びモジュール入射光を達成する。アドレス電圧が２つのアドレス電極パッド２６又は２８の一方に、及び関連する電極支持ポスト５４及び５６を介して、対応する高架ミラー・アドレス電極５０又は５２の一方に供給される。このアドレス電圧は、ＣＭＯＳロジック回路と互換性のある５ボルトであり得るが、必要であれば他のレベルであっても良い。同時に、＋１５ボルトのバイアス電圧がバイアス／リセット・バス６０に、支持ポスト４４、ポストキャップ４２、及びヒンジ４０を介してヨーク３２に、更に支持３４を介してミラー３０に供給される。本発明は、図２にハッチングされた領域で示す２つの場所で対向する表面間に電子静電力を供給する技術的利点を提供する。これらの電子静電引力は、図３の７０、７６、８０、及び８２にも示している。
【００２０】
例示のため、図２及び図３に示されるように、ミラー３０及びヨーク３２が逆時計回りに回転される場合、０ボルト電位がアドレスラインＶａ上に供給され、相補性アドレスラインＶａ上に＋５ボルトが供給される。その後、＋１５ボルト電位がバイアス／リセット・バス６０へバイアスラインＶb 上に供給され、ヨーク３２及びミラー３０上に＋１５ボルト電位を供給する。２０ボルトの電位差から電子静電引力がアドレス電極２６及びヨーク３２のこの基板アドレス電極の上の部分の間に生じ、この力を全体として７０で示す。アドレス電極２６に懸かるヨーク３２の対応する部分を、ハッチングされた部分７４で示す。逆に、ミラーが時計回りに回転する場合、０ボルト電位が相補性アドレス電極２８に供給され、７６で引力が生じる。アドレス電極２８に懸かるヨーク３２の対応する部分をハッチングされた部分７８で示す。
【００２１】
ヨーク３２の半分と下部アドレス電極２６の間に電子静電引力が生じる一方、図３に８０で示すような電子静電引力が高架アドレス電極５０とミラー３０の間にも生じる。この電子静電引力は、８２で示す、高架アドレス電極５０上に定められるミラー３０の部分の間に作られる電圧電位によって生じる。アドレス電極５２上に懸けられるミラー３０の部分を８４で示す。従って、１つのアドレス電極２６又は２８をアドレス指定することによって、対応する高架アドレス電極５０又は５２にアドレス電圧を順に供給し、電子静電力が７０及び８０又は７６又は８２で示す２つの場所で生じる。この０ボルトアドレス電位を２つのアドレス電極２６又は２８の一方に選択的に供給することにより、バイアス・バス６０に、そして結果的にヨーク３２及びミラー３０に＋１５ボルト電位が供給されると、ミラー３０及びヨーク３２をどちらの方向に回転させるかが決定される。
【００２２】
図３において、全体的にヨーク３２と同平面であり、それぞれ約１ミクロンの距離でアドレス電極２６及び２８の上方に位置している高架アドレス電極５０及び５２を示す。高架アドレス電極５０及び５２と上のミラー３０との距離は、この距離の約倍、つまり約２ミクロンである。対向する表面間の引力が対向する表面間の距離の二乗分の一の関数として直接変化するため、ヨーク３２とアドレス電極２６及び２８の間に生じるユニット領域毎の電子静電引力は、ミラー３０と対応する高架アドレス電極５０及び５２の間に生じる引力の大きさの４倍である。ねじれ軸の両側に生じる力は、付加的であり、共にミラー３０とヨーク３２をアドレス電極の方向へ回転させる。
【００２３】
代替実施例において、高架電極５０及び５２、及び対応する支持ポストはなくてもよい。この実施例において、ヨーク３２の上のミラー３０の高さは、たったの約１ミクロンで、下部電極２６及び２８のディスタル・ローブ（distal lobe ）により強い引力を達成する。撓むとき、ミラー３０はアドレス電極２６及び２８の対応するディスタル・ローブへ向かって回転するが、まだエンゲージしない。この実施例では、ポスト４４、ヨーク３２及びミラー３０を有する高架構造物は、すべて同じ電位であり、ショートの危険性が回避される。このように、１組の高架電極の限定は意図されない。
【００２４】
アドレス・トルク（Ｔａ ）は、ヨーク３２及びミラー３０と共にアドレス電圧によって生じるトルクである。このアドレス・トルクは、同様のアドレス電圧及びバイアス電位の従来の世代のＤＭＤデバイスで生じるアドレス・トルクよりずっと大きい。このように、本発明は、バイアス電圧が供給されるとき、ミラーが適切な方向に回転することを保証する必要のあるアドレス電圧Ｖａ と電位の間の差として定義される改良されたアドレスマージンを有する。
【００２５】
本発明の画素は、ミラーを反対の状態へ回転（又はアップセット（upset ））させるに役立つアドレス電圧がある場合、バイアス電圧によって生じるラッチ・トルクの大きさとして定義される増加したラッチ・トルク（Ｔｌ ）も有する。本発明の別の著しく改良された性能パラメータは、リセット後にバイアス電圧がオフの時間の間、その着地状態のミラーを保持するアドレス電圧の能力の大きさと定義されるアドレス保持トルク（Ｔｈ ）の増加である。本発明の別の改良された特徴は、単一パルスのリセットとヒンジの片によってつくられる復元力の組合せによって作られる片反応力の大きさと定義される復元力（Ｆｒ ）の増加である。
【００２６】
これらの４つすべての性能パラメータは、下部アドレス電極を有する電子静電力を生じさせるヨーク３２を、高架ミラーと高架アドレス電極との間に生じる電子静電引力と共に用いる設計により、本発明によって実質的に前の世代のＤＭＤデバイスより改良された。アドレス電極上の回転可能なヨークと実質的にその上の対向する表面領域との近接により、上述のすべての性能パラメータが著しく増加し、ＤＭＤデバイスの電子機械的効率を向上させる。特に、ヒンジの堅さ（stiffness ）を変えることなく、前の世代のデバイスより１．８倍高いアドレス・トルクが達成される。ラッチ・トルクは、従来のＤＭＤデバイスの２．６倍に改良される。生じる復元力は前の世代のＤＭＤデバイスの８．８倍に増加される。すべての改良された性能パラメータにおいて、本発明の製造工程は、後に説明するが、前の世代のデバイスとほぼ同じであり、そのため前の世代のデバイスを超える“今までになかった”利点を提供する。
【００２７】
本発明のＤＭＤデバイスは、前述のように、空間光変調器の操作に重要な、より大きなマージン、アドレス・アップセットに対するより低い感知度、より低いリセット電圧要求、より高いスイッチスピードを含む。本発明の設計において、アドレス・マージン及びラッチ・マージンを改良するために必要であれば、より堅いヒンジの、非線形ヒンジを組込むこともできる。
【００２８】
ファン・デル・ワールスの力による膠着の可能性を減らすため、着地電極６０、特にヨーク３２の片５８からの接触点に対応する領域６２、は不活性化され得る。着地電極を不活性化することにより、ヨーク３２の付着又は膠着する傾向は減少され得る。膠着化は抑制力（inhibiting force）であり、ミラーをフラット状態にリセットするため、又はミラーを反対側に撓ませることのできるバイステイブル状態にスイッチするために供給される大きなリセット電圧を必要とする。着地電極を不活性化する方法は、共に譲渡されたHornbeckの米国特許番号第５，３３１，４５４、発明の名称『ＤＭＤの低リセット電圧処理』、及び共に譲渡された同時係属中の米国特許出願番号第０８／２３９，４９７で1994年５月９日に出願された、発明の名称『マイクロ・メカニカル・デバイスのＰＦＰＥコーティング』に開示されており、参照のためここに引用する。ミラーのリセットを達成し、ミラーを別のバイステイブル状態の撓みに誘導するため、バイアス／リセット・ラインがミラーの共振周波数に対応する周波数の電圧、典型的に約５ＭＨＺ、でパルスされ得ることは、共に譲渡された米国特許番号第５，０９６，２７９、発明の名称『空間光変調器およびその方法』に開示されており、ここに参照のため引用する。
【００２９】
図４はアレイ１２の３×３アレイ部分の断面透視図であり、シリコン基板上の金属３層の形成を示し、この金属３層はアドレス電極及びシリコン基板上のバイアス／リセット・バスを定める。さらに高架ミラーアドレス電極、ポストキャップ、及び金属３層上のヨーク３２を支持するヒンジも示す。ミラー支持ポストは、画素のねじれ軸にそって、それぞれのヨークによって支持されるように示されている。
【００３０】
図５は光学的な略図であって、入射光は、ミラーが“オン”状態であるか“オフ”状態であるかによって、モジュレートされ２方向の一方に偏向されるように示されている。ミラー３０がオン状態のとき、入射光は投射レンズを有する光学系に反射され、前面又は後面スクリーンプロジェクタの場合、結果的に表示スクリーンにフォーカスされ、電子写真プリンタの場合はフォトセンシティブ面上にフォーカスされる。ミラー３０がオフ状態のとき、入射光は光アブソーバに反射され、暗視界光学系から離れる。ミラー３０のバイステイブル状態の間の２０度の回転は反射入射光の４０度スウィングを成す。このように、本発明は、本発明の空間光変調器が意図した暗視界光学系システムで使用するのに重要な高コントラスト率の空間光画像を達成する。
【００３１】
図６及び図７に関し、図２の線Ａ−Ａに沿ったピクセル１８の断面図を示し、支持ポストは示されていない。図６に示すように、ヨーク３２及びミラー３０が非偏向（フラット）状態であり、ヨーク３２は全体的に高架アドレス電極５０及び５２と同平面であり、アドレス電極２６及び２８、及びリセット／バイアス６０を含む金属３層上に約１ミクロンの距離にある。ミラー３０は一対の高架アドレス電極５０及び５２上に、基板６４からヨークを離している距離の約２倍である、約２ミクロン上に持ち上げられる。
【００３２】
図７において、図示するように、ヨーク３２及びミラー３０がアドレス指定され、時計方向に回転されるとき、ヨーク３２のアドレス指定される半分の一対の着地片５８はリセット／バイアス・バス６０の部分６２上に着地する。しかし、それと共に回転する高架ミラー３０は上に位置したままであり、対応する高架アドレス電極５２から離れている。図示するように、ヨーク３２のモーメント・アームはねじれ軸のまわりのミラー３０のモーメント・アームの約半分である。ミラー３０と比較し着地ヨーク３２の寸法がより短いとスタック・ミラーをリセットするために必要なトルクを減少するが、非常に短い着地ヨークを用いるとねじれヒンジ上に付加圧力を起こし得る。共に譲渡され、同時係属中の特許出願番号第０８／１７１，３０３で1993年12月21日に出願された、発明の名称『マルチ・レベル・デジタル・マイクロミラー・デバイス』の記載を参照すれば上述のこれらの力をより良く理解できる。ヨーク３２は一対の反対の片５８上に着地し、対称的に設計されているため、アドレス電極２６及び２８の大きな領域は、図２に示すように、ヨーク３２の下に定められ得る。更に、ヨークと着地電極の部分６２の間の膠着力の減少がみられるため、ミラーの状態を変化又はリセットするときに供給されるより低いリセット電圧を必要とする。
【００３３】
図８〜１３を参照して、１画素１８を形成するために行なわれる半導体形成工程の詳しい説明をする。測定を目的とするのではなく、説明及び明確化のため、各図面は図２の線Ｂ−Ｂに沿った断面図を示す。
【００３４】
まず、図8 において、シリコン基板６４はメモリセル１６のアレイ、行アドレス回路２０、及び列データロード回路３０を含む下部アドレス回路を形成するよう処理される。その後、基板６４は保護酸化物層１０２で覆われる。次に、通常Ｍ３と呼ばれる第３の金属化層が部分的に処理されたウェハ上にスパッタ・デポジットされ、１０４で表される。この第３の金属化層はパターニングされ、エッチングされ、図２に示すようなアドレス電極２６及び２８、及びバイアス／リセット・バス６０を定める。次に、ヒンジ・スペーサ層１０６はアドレス回路上にスピン・デポジットされ、好ましくは１ミクロンの厚さを有するポジ型フォトレジストを有する。一対のバイア(via) １１０がフォトレジスト層１０６を通って開けられ、ヒンジ支持ポストの形成を容易にし、フォトレジスト層１０６は後続の処理工程の間のフロー及びバブリング（bubbling）を避けるため高温でディープＵＶ硬化する。
【００３５】
図９において、金属化薄膜ヒンジ層１１２はフォトレジスト層１０６上及びバイア１１０にスパッタ・デポジットされる。ヒンジ層１１２は、約500 オングストロームの厚さを有することが好ましく、アルミニウム、アルミニウム合金、チタン化タングステン、及び本発明に適当な他の導電性金属から構成され得る。ヒンジ支持ポスト４４は図示したようにこの工程で定義（define）され、バイアス／リセット・バス６０に電気的に接続される。更にこの工程の間、一対の電極支持ポスト５４及び５６が定められ、図示していないが、フォトレジスト層１０６に形成される、対応する一対のバイア１１０に層１１２がスパッタ・デポジットされ、これらのバイアはバイア１１０が開けられる前述の工程の間に形成されている。このように、電極支持ポスト及びヒンジ支持ポストは非常に似ている。フォトレジスト層１０６の厚さはヒンジ・エアー・ギャップを決定し、そのため、それが着地電極とエンゲージするまでのヨーク３２の角度自由度によりミラー回転角度が決定する。
【００３６】
図１０において、第１酸化マスクがプラズマ・デポジットされ、ヒンジ４０の形にパターニングされる。その後、典型的に約３０００オングストロームの厚さであるアルミニウム合金の厚い金属化層がデポジットされる。第２酸化マスクはプラズマ・デポジットされ、その後ヨーク３２、高架電極５４及び５６、及びヒンジ支持キャップ４２の形にパターニングされる。その後、薄いヒンジ層１１２及びより厚い金属層は、図示するようにアドレス電極５０及び５２、ヒンジ支持キャップ４２及びヒンジ４０を定めるようにエッチングされる。これらの構造を定めるために、単一プラズマ・エッチが用いられる。２つの酸化物層はエッチ・ストップとして機能し、それらの下の金属層を保護する。プラズマ・エッチ工程が終了した後、酸化物エッチ・ストップは、薄い金属ヒンジ、より厚い金属支持ポストキャップ４２、電極５０及び５４から、及び図１０に示すヒンジ４０から除去される。
【００３７】
図１１において、厚いミラー・スペーサ層１２２はヒンジ、電極、及び支持キャップ上にスピン・デポジットされ、約２ミクロンの厚さを有するポジ型フォトレジストで構成されることが好ましい。バイア１２４がフォトレジスト・スペーサ層１２２に開けられ、図示するように、ヨーク３２上の開口部を提供し、その後フォトレジスト層１２２はディープＵＶ硬化される。
【００３８】
図１２において、その後アルミニウム合金で構成され反射性を有するミラー金属層は、約４０００オングストロームの厚さにスパッタ・デポジットされる。この層はミラー支持ポスト３４とミラー３０の両方を形成する。その後マスキング酸化物層が、ミラー層上にプラズマ・デポジットされ、四角ミラーの形にパターニングされる。その後、図示するように、ミラー金属層はプラズマ・エッチングされ、ミラー３０及び支持ポスト３４を形成する。マスキング酸化物層は、ウェハがその後処理されダイを得るために切られる間、典型的にその場に残される。図１３において、チップはプラズマ・エッチング・チェンバに配置され、そこではマスキング酸化物層と両方のスペーサ層１０６及び１２２がプラズマ・エッチングされて取除かれ、ヒンジ４０とヨーク３２の下にヒンジ・エアー・ギャップを、高架ミラー３０下にミラー・エアー・ギャップ１３４を残す。
【００３９】
図１４は、本発明の代替実施例の分割した透視図を、全体として２００で示す。画素２００は図１〜１３で示した画素１８と非常に類似しており、同様の数字が同様の要素を表す。しかし、図示するように、画素２００は、ねじれ軸の両側に１つの着地片２０４を有するように僅かに修正したヨーク２０２を有する。回転するとき、それが対応する着地電極２０８とエンゲージするか着地するまでヨーク２０２の一端２０４は回転する。ヨーク２０２は、基板上の金属３層から形成される一対のアドレスパッド２１０及び２１２のいずれかに実質的に重なる。電子静電力をつくる対向する表面の対応する領域はハッチングされた領域２１４、２１６、２１８及び２２０で示されている。ヒンジ２２２はヒンジポスト２２４からヨーク２０２を支持する。高架アドレス電極２２８及び２３０は、ヨーク２０２と同平面である。
【００４０】
図１５において、本発明の更に別の代替実施例を図３００で示す。画素３００は図（１４の実施例示す）２００、及び図１〜１３に示す画素１８に非常に類似しており、同様の数字は同様の要素を表す。図示するように画素３００は、図１４の実施例に類似する、ねじれ軸の両側に提供される１つの着地片も有する。図示するように、ヨーク３０２はねじれ軸に実質的に平行に下部アドレス電極の上に伸び、一対のアドレス電極３０４及び３０６はヨーク３０２の一方の下に提供され、別の対のアドレス電極３１０，３１２はＸパターンを有するバイアス／リセット・バス３２０の別の側上に提供される。２つのアドレス電極３０４及び３０６は互いに電気的に結び付き、別の対のアドレス電極３１０及び３１２は、電気的に結び付いている。アドレス電極の対は、図示するように、対応する支持ポスト３３６を介して、高架ミラーアドレス電極３３０及び３３２に接続される。電子静電引力の領域は３５０、３５２、３５４、３５６、３５８及び３６０のハッチングされた領域で表す。ヒンジ３６２はポスト３６４からヨーク３０２を支持する。この実施例において、バイアス／リセット・バス６２０はＸ型を有し、図示するように、一対のアドレス電極を二股に分ける。Ｘ型を有するため、バイアス／リセット・バスは、容易にしかも簡単に基板上の金属３層の隣接する画素と相互接続ができる。これにより、共通バイアス／リセット・バスを有する複数の画素行を制御する望ましいレイアウトが達成され得、スプリット・リセット技術を促進することは、共に譲渡された米国特許出願番号第０８／３００，３５６号で1995年２月１６日に出願された、発明の名称『空間光変調器のための画素制御回路』に開示されており、参照のためにここに開示する。ヨーク片の着地サイトは３４０で示すバイアス／リセット・バスに沿って提供される。
【００４１】
要約すると、画素ミラーの撓みを誘導する、２つの位置で生じる電子静電力を有するＤＭＤ形式の空間光変調器が開示される。先ず、引力が、ヨークと下部基板アドレス電極との間に生じる。更に、電子静電力が高架ミラーと高架アドレス電極の間に生じる。これらの電子静電力は付加的であり、従来の世代のＤＭＤデバイスを超える改良された性能パラメータを実現する。ミラーと高架アドレス電極との間のスペースの２分の１に等しい距離で、ヨークが基板アドレス電極上方に離されるため、ユニット領域毎の引力はミラーと高架アドレス電極との間に生じる力より４倍大きい。本発明の設計は、より高いアドレス・トルク、より高いラッチ・トルク、より高いリセット力、及びより大きなアドレスマージンを達成する。画素はアドレス・アップセットに対する感度が低く、より低いリセット電圧を必要とし、共振リセット及び複数リセットパルスの必要性を減らし得る。より高いスイッチスピードが達成され、前述の改良された性能パラメータにより、非線形及びより堅い（stiff ）なヒンジが実現され得る。画素アレイは基準の工程から大きく逸脱することなく製造することができる。このように、従来の世代を超える本発明の空間光変調器によって達成することのできる改良された性能パラメータは、従来の世代を超える“今までになかった”設計である。
【００４２】
本発明は特定の好ましい実施例を参照して説明されたが、本説明を参照すればこの技術の分野の習熟者にとって、種々の変形及び修正は明白である。したがって、添付の特許請求の範囲はあらゆるこれらの変形及び組合せを包含することを意図する。
【００４３】
以上の説明に関して更に次の項を開示する。
（１） 空間光変調器であって、
基板と、
前記基板に近接して提供される第１の部分と、前記基板上に高架される第２の部分とを有するアドレス回路と、
前記アドレス回路の第１の部分上に支持されるヨークと、
前記ヨークに接続され、前記ヨークを支持する少なくとも１つのヒンジであって、前記ヒンジは前記ヨークを撓ませ、
前記ヨーク上に高架され、ヨークによって支持され、前記高架アドレス回路の第２の部分上に位置付けられる画素
とを含む空間光変調器。
（２） 第１項に記載の空間光変調器であって、ヨーク軸に沿って前記ヨークを軸支持する一対の前記ヒンジを有する空間光変調器。
（３） 第１項に記載の空間光変調器であって、前記ヨークは、前記画素及び前記ヨークに重なる前記画素の幅より狭い幅を有する空間光変調器。
（４） 第２項に記載の空間光変調器であって、前記ヨークは、前記ヨーク軸の両側に一対のヨーク片を有する空間光変調器。
（５） 第４項に記載の空間光変調器であって、前記ヨークは、蝶の形を有する空間光変調器。
（６） 第１項に記載の空間光変調器であって、第１のスペーシングは前記ヨークと前記アドレス回路の第１の部分との間に定められ、第２のスペーシングは前記画素と前記アドレス回路の第２の部分との間に定められ、前記第１のスペーシングは前記第２のスペーシングより狭い空間光変調器。
（７） 第１項に記載の空間光変調器であって、前記ヨークは実質的に前記アドレス回路の第２の部分と同じ平面である空間光変調器。
（８） 第２項に記載の空間光変調器であって、対向する表面領域の第１の対は前記ヨークと前記アドレス回路の第１の部分との間に定められ、対向する表面領域の第２の対は前記画素と前記アドレス回路の第２の部分との間に定められ、前記対向表面領域の第２の対が、前記ヨーク軸からの対向表面領域の前記第１の対より前記ヨーク軸からの距離より大きく、横方向へ定められる空間光変調器。
（９） 第１項に記載の空間光変調器であって、前記基板上に構成され、前記画素に電気的に接続されるバイアス／リセット・バスを更に有する空間光変調器。
（１０） 第１項に記載の空間光変調器であって、前記ヒンジは、前記ヨークと実質的に同じ平面である空間光変調器。
（１１） 第１項に記載の空間光変調器であって、前記アドレス回路に結合される制御回路を更に有し、前記制御回路は前記アドレス回路の第１の部分及び第２の部分にアドレスデータを供給し、前記画素を撓ませる空間光変調器。
（１２） 第２項に記載の空間光変調器であって、前記アドレス回路に結合される制御回路を更に有し、前記制御回路は前記アドレス回路の第１の部分のひとつにアドレスデータを提供し、前記アドレス指定された第１の部分の方へ前記ヨークを撓ませる空間光変調器。
（１３） 第１項に記載の空間光変調器であって、前記ヒンジに接続され前記ヒンジを支持する支持ポストを更に有する空間光変調器。
（１４） 第１項に記載の空間光変調器であって、前記アドレス回路の第１の部分及び第２の部分は互いに電気的に接続される空間光変調器。
（１５） 第１項に記載の空間光変調器であって、前記画素はミラーである空間光変調器。
（１６） 第１５項に記載の空間光変調器であって、前記ミラーは四角形である空間光変調器。
（１７） 第１６項に記載の空間光変調器であって、前記ミラーは前記ヒンジに対し４５度でジオメトリックに配向される空間光変調器。
（１８） 空間光変調器であって、
基板と、
前記基板に近接して提供される第１の部分と、前記第１の部分で定められる平面上にある第２の部分とを有するアドレス回路と、
前記アドレス回路の第１の部分上に支持されるヨークと、
前記ヨークに接続され、前記ヨークを支持する少なくとも１つのヒンジであって、前記ヒンジは前記ヨークを撓ませ、
前記ヨーク上に高架され、ヨークによって支持され、前記高架アドレス回路の第２の部分上に位置付けられる画素
とを含む空間光変調器。
（１９） 増加した性能パラメータを有するＤＭＤ型の空間光変調器１０である。画素ミラー３０がヨーク３２によって支持され、幾つかの構造体の間に電子静電引力７０，７６，８０，８２が生じる。まず、高架ミラー３０と高架アドレス電極５０，５２の間、次に、ヨーク３２と下部アドレス電極２６，２８の間に生じる。画素３０は、従来の世代のデバイスに比べ、高アドレス・トルク、高ラッチ・トルク、高い復元力、及びより大きなマージンを達成する。基板アドレス電極２６，２８上のヨーク３２の近接により、大きな引力が実現され、画素はアドレス・アップセットに感度が低く、より小さなリセット電圧を必要とし、スイッチスピードをより早める。
【図面の簡単な説明】
【図１】本発明の好ましい実施例に従った空間光変調器のブロック図であり、マイクロミラーを有する画素アレイを制御する列アドレス及びコラムデータロード回路を有する。
【図２】図２に示すアレイの１つのＤＭＤ画素の分解透視図であって、可撓性ヨーク上に形成された高架マイクロミラーを有し、ヨークは一対のヒンジによって順に支持され、ハッチングした領域は高架ミラーと高架アドレス電極の間の電子静電を引付ける（attraction）領域を図示し、ヨークと下部アドレス電極の間は基板上の金属３を有する。
【図３】ミラーと高架アドレス電極との間、及びヨークと下部アドレス電極との間の電子静電引力を示し、ヨーク及びミラーは、バイアス／リセット・バスに電気的に接続され、同じ電圧バイアスを有する。
【図４】図１に示すアレイの画素の３×３アレイの断面図であり、基板レベルアドレス電極及び基板レベルバイアス／リセットパターンを限定する金属３層を示すため、幾つかのヨーク、高架アドレス電極及びヒンジ支持ポストが取り除かれ、下部基板レベルアドレス電極の一部に重なる高架ヨークを示すため高架ミラーの幾つかが取り除かれて示されている。
【図５】図４に示す画素ミラーが２方向のうち一方に入射光を偏向させる２つのステイブル偏向状態を示す。
【図６】高架ミラー・アドレス電極及び基板アドレス電極上に支持されたヨークを示すためヒンジ軸に沿った図１のＤＭＤアレイの１画素の断面図。
【図７】図６の様に断面図であり、共に上に支持され１ステイブル状態に回転されるヨーク及びミラーを有し、ヨーク片はそれぞれ１対の着地パッド上に着地し、高架ミラーは高架ミラー・アドレス電極に離れて近接して残る。
【図８】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図９】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図１０】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図１１】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図１２】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図１３】従来のロバスト（robust）半導体処理技術を用いて図２の画素を形成するために処理される半導体材料の種々の層を順次示す。
【図１４】本発明の好ましい実施例の代替例の分割透視図であって、ヨークはねじれ軸の両側で定められる１つの着地片のみを有する。
【図１５】本発明の好ましい実施例の別の代替例の分割透視図であって、ヨークはねじれ軸の両側に１つの着地片を有し、ヨークは下部基板アドレス電極上にねじれ軸に平行に伸びる。
【符号の説明】
１０ ＤＭＤ型空間光変調器
２６，２８ 下部アドレス電極
３０ 画素ミラー
３２ ヨーク
７０，７６，８０，８２ 電子静電引力
５０，５２ 高架アドレス電極

Claims (2)

1. 空間変調器であって、
   基板に配置された制御回路路と、
   前記基板近傍に配置され、前記制御回路に接続された第１のアドレス電極と、
   前記第１のアドレス電極の上方で、当該第１のアドレス電極と電気的に接続された第２のアドレス電極と、
   前記第１のアドレス電極の上方に配置されたヨークと、
   前記ヨークに電気的に接続された画素であって、前記ヨークに支持されて前記第２のアドレス電極上方に配置された画素と、および
   前記ヨークに接続され、かつ当該ヨークを支持する少なくとも一つのヒンジと、を備え、当該ヒンジは、前記ヨークと前記第１のアドレス電極、および前記画素と前記第２のアドレス電極との間の静電力で、前記ヨークと前記画素を第１の方向へ撓み可能とし、前記静電力は前記制御回路からの信号に応答する、
   ことを特徴とする空間変調器。
2. 請求項１に記載の空間変調器であって、さらに、
   前記基板近傍に配置された第３のアドレス電極であって、前記ヨークは前記第３のアドレス電極の上方に配置され、および
   前記第３のアドレス電極上方に配置されて当該第３のアドレス電極に電気的に接続された第４のアドレス電極と、前記ヨークに支持された前記画素は当該第４のアドレス電極上方に配置され、
   前記第３及び第４のアドレス電極は前記制御回路に電気的に接続され、
   前記ヒンジは、前記ヨークと前記第3のアドレス電極との間および前記画素と前記第４のアドレス電極間との静電力で、前記ヨークと前記画素を第２の方向に撓み可能とし、前記静電力は前記制御回路からの信号に応答する、
   ことを特徴とする空間変調器。

Images